FR3018943A1

FR3018943A1 - METHOD FOR PROGRAMMING A MEMORY CELL

Info

Publication number: FR3018943A1
Application number: FR1455263A
Authority: FR
Inventors: Thomas Cabout; Eric Jalaguier
Original assignee: Commissariat a lEnergie Atomique CEA; Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 2014-06-10
Filing date: 2014-06-10
Publication date: 2015-09-25

Abstract

L'invention porte sur un procédé de programmation d'une mémoire résistive dans laquelle on définit un premier continuum de résistances faibles (LRS) et un second continuum de résistances élevées (HRS), en fonction de la limitation d'un courant de programmation /c. - une information est stockée dans la mémoire sous la forme de deux états résistifs différents (210, 220) appartenant au seul premier continuum ; - une information est écrite dans la mémoire en y programmant celui des deux états résistifs de moindre résistance (220) du premier continuum ; - l'information est effacée de la mémoire en deux étapes, incluant une première étape (320) au cours de laquelle on programme d'abord dans la mémoire un état (230) appartenant au second continuum, et une seconde étape (330) au cours de laquelle on programme ensuite celui des deux états résistifs du premier continuum de plus grande résistance (210) depuis l'état résistif (230) du second continuum.The invention relates to a method of programming a resistive memory in which a first weak resistance continuum (LRS) and a second high resistance continuum (HRS) are defined, depending on the limitation of a programming current / vs. an information is stored in the memory in the form of two different resistive states (210, 220) belonging to the single first continuum; an information is written in the memory by programming therein the one of the two resistive states of least resistance (220) of the first continuum; the information is erased from the memory in two steps, including a first step (320) in which a state (230) belonging to the second continuum is first programmed in the memory, and a second step (330) in in which we then program that of the two resistive states of the first continuum of greater resistance (210) from the resistive state (230) of the second continuum.

Description

DOMAINE TECHNIQUE DE L'INVENTION La présente invention concerne en général les mémoires électroniques à accès aléatoire ou RAM, acronyme de l'anglais « random access mémory », et concerne plus particulièrement celles où la mémorisation est obtenue par un changement réversible de résistance (Re) de leur structure interne, et que l'on qualifie alors de ReRAM. L'invention décrit plus spécifiquement un procédé de programmation et d'utilisation de ces mémoires. ÉTAT DE LA TECHNIQUE Les mémoires résistives à accès aléatoire globalement désignées par leur acronyme ReRAM ou RRAM suscitent un grand intérêt parmi les équipes de recherche et de développement travaillant dans ce domaine en raison du fait qu'elles offrent simultanément un grand nombre de caractéristiques potentiellement très avantageuses, notamment : grande capacité de stockage, accès aléatoire des données, temps d'accès courts, non volatilité, compatibilité de fabrication avec les circuits logiques qui les utilisent, faible consommation. La résistance électrique de ce type de mémoire est modifiée lors d'opérations d'écriture et d'effacement au cours desquelles on provoque, électriquement, une modification de leur structure interne qui met en oeuvre différents mécanismes, par exemple, en formant une zone conductrice à travers un matériau initialement non conducteur. On peut ainsi modifier la conductivité de la cellule en fonction des conditions de programmation (tension, courant, temps). Ces opérations d'écriture et d'effacement permettent d'obtenir, respectivement, un état à basse résistance généralement désigné par l'acronyme LRS, de l'anglais « low resistance state » et un état à haute résistance ou HRS, de l'anglais « high resistance state » Cependant, quel que soit le mécanisme mis en oeuvre, on observe une variabilité significative des résistances obtenues lors de cycles consécutifs d'écriture et d'effacement de ce type de mémoire. De cycle à cycle, les résistances des états LRS et HRS ne sont pas strictement identiques. Cette variabilité pose problème pour l'industrialisation des dispositifs employant de telles mémoires. Des solutions pour réduire cette variabilité ont été proposées par des équipes travaillant dans ce domaine. Par exemple, dans la publication intitulée : « Hot forming to improve memory window and uniformity of low-power HfOxbased RRAMs », présentée en mai 2012 à la « International Memory Workshop (IMW) », B. Butcher et ses coauteurs y décrivent la formation à haute température de filaments conducteurs ce qui améliore la reproductibilité de leur résistance. L'emploi de hautes températures pose alors le problème de la compatibilité de fabrication de ces mémoires avec les circuits logiques les utilisant. En particulier, les cellules mémoires réalisées avec cette solution ne peuvent plus alors être réalisées lors des phases de fabrication dites « BEOL », acronyme de l'anglais « back-end of line », c'est-à-dire de fin de ligne au cours desquelles on réalise habituellement les interconnexions métalliques entre composants d'un circuit intégré, ainsi que des mémoires ReRAM. En effet, au cours des étapes de BEOL, on ne met en oeuvre que des températures basses. Dans un autre exemple de publication intitulée « Consideration of Conductive Filament for Realization of Low-current and Highly-reliable Ta0x ReRAM », présentée à la même conférence l'année suivante (IMW2013), R. Yasuhara et ses coauteurs montrent qu'un contrôle de la concentration en oxygène du filament conducteur permet d'obtenir des dispositifs qui bénéficient d'une meilleure rétention des informations stockées. Le contrôle du filament est obtenu par un ajustement de la couche de Ta0x et en utilisant des conditions de formation particulières. L'ajustement de la couche de Ta0x nécessite de modifier la fabrication de la cellule mémoire. Le contrôle de la concentration d'oxygène dans le filament conducteur est difficile à observer et donc à contrôler.TECHNICAL FIELD OF THE INVENTION The present invention generally relates to random access memory or random access memory (RAM), and more particularly to those where the memorization is obtained by a reversible change of resistance (Re. ) of their internal structure, which is then called ReRAM. The invention more specifically describes a method for programming and using these memories. STATE OF THE ART Resistive memories with random access generally designated by their acronym ReRAM or RRAM arouse great interest among the research and development teams working in this field because they simultaneously offer a large number of potentially very significant characteristics. advantageous, in particular: large storage capacity, random data access, short access times, non-volatility, manufacturing compatibility with the logic circuits that use them, low consumption. The electrical resistance of this type of memory is modified during write and erase operations in which the modification of their internal structure is caused, electrically, which implements various mechanisms, for example by forming a conducting zone. through an initially non-conductive material. It is thus possible to modify the conductivity of the cell as a function of the programming conditions (voltage, current, time). These write and erase operations make it possible to obtain, respectively, a low resistance state generally designated by the acronym LRS, of the English "low resistance state" and a high-resistance state or HRS, of the English "high resistance state" However, whatever the mechanism implemented, there is a significant variability of the resistances obtained during consecutive cycles of writing and erasure of this type of memory. From cycle to cycle, the resistances of the LRS and HRS states are not strictly identical. This variability poses a problem for the industrialization of devices employing such memories. Solutions to reduce this variability have been proposed by teams working in this field. For example, in the publication "Hot forming to improve memory window and uniformity of low-power HfOxbased RRAMs", presented in May 2012 at the International Memory Workshop (IMW), B. Butcher and his coauthors describe the training. high temperature conductive filaments which improves the reproducibility of their resistance. The use of high temperatures then raises the problem of the manufacturing compatibility of these memories with the logic circuits using them. In particular, the memory cells made with this solution can no longer be made during the manufacturing phases called "BEOL", acronym for the English "back-end of line", that is to say end of line in which the metal interconnections between components of an integrated circuit are usually carried out, as well as ReRAM memories. Indeed, during the BEOL steps, only low temperatures are used. In another example of a publication titled "Consideration of Conductive Filament for Realization of Low-current and Highly-reliable Ta0x ReRAM," presented at the same conference the following year (IMW2013), R. Yasuhara and co-authors show that the oxygen concentration of the conductive filament makes it possible to obtain devices that benefit from a better retention of the stored information. Filament control is achieved by adjusting the TaOx layer and using particular formation conditions. The adjustment of the Ta0x layer necessitates modifying the fabrication of the memory cell. The control of the oxygen concentration in the conductive filament is difficult to observe and therefore to control.

C'est donc un objet de l'invention que d'apporter une solution qui permettrait de réduire la variabilité des résistances programmées dans les mémoires ReRAM et qui ne présenterait pas, ou au moins qui limiterait, certains des inconvénients mentionnés ci-dessus. Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l'examen de la description suivante et des dessins d'accompagnement. Il est entendu que d'autres avantages peuvent être incorporés.It is therefore an object of the invention to provide a solution which would make it possible to reduce the variability of the resistances programmed in the ReRAM memories and which does not have, or at least which would limit, some of the disadvantages mentioned above. Other objects, features and advantages of the present invention will become apparent from the following description and accompanying drawings. It is understood that other benefits may be incorporated.

RÉSUMÉ DE L'INVENTION Selon un mode de réalisation, l'invention porte sur un procédé de programmation d'une mémoire résistive admettant un premier état résistif (état LRS) et un deuxième état résistif (état HRS), l'application d'une tension de programmation Vset et d'une intensité de programmation ICst'd'd à la cellule permettant d'amener la résistance de la cellule depuis une résistance RHRSStandard correspondant à l'état HRS à une résistance RLRSstanderd inférieure à la résistance RHRSstanderd et correspondant à l'état LRS. Le procédé comprend : 10- l'identification pour la cellule mémoire d'une pluralité de couples comprenant chacun une première résistance (RLRS) correspondant au premier état résistif (LRS) et d'une seconde résistance (RHRS), supérieure à la première résistance et correspondant au second état résistif (HRS), pour une tension de programmation donnée Vset. Les première (RLRS) et seconde (RHRS) 15 résistances de chaque couple dépendant de l'intensité de programmation appliquée à la cellule lors de son passage de l'état HRS à l'état LRS ; l'identification d'une intensité de programmation IcLow, permettant à la cellule de passer de la résistance RHRSstandard à une résistance RLRSLow correspondant à l'état LRS lorsque la tension Vset et l'intensité IcLow lui sont appliquées, IcLow 20 étant inférieure à ICStandard et RLRSLow étant inférieure à RHRSstanderd et différente, de préférence supérieure, à RLRSstanderd. Avantageusement, on sauvegarde dans la mémoire une donnée uniquement sous la forme de l'une des deux résistances RLRSstanderd et RLRSLow appartenant au premier état résistif (LRS). 25 Ainsi, la cellule mémoire sauvegarde la donnée en étant portée soit à la résistance RLRSLow soit à la résistance RLRSstanderd. Ainsi, seules des résistances de l'état LRS sont sauvegardées dans la cellule permettant ainsi de diminue la variabilité des deux états utiles de la mémoire. Or, dans le cadre du 30 développement de la présente invention, il a été découvert que les états LRS sont plus stables que les états HRS L'invention offre ainsi une solution simple et fiable au problème de la variabilité des données programmées par les procédés de programmation connus. En outre, le procédé de l'invention permet de limiter voire de supprimer les inconvénients des solutions connues puisqu'il peut être mis en oeuvre lors des phases de BEOL. Il ne nécessite pas non plus de modifier la fabrication de la cellule mémoire ou d'appliquer des contraintes particulières tels qu'un contrôle précis d'une concentration d'oxygène dans le filament conducteur comme cela est le cas dans certaines solutions de l'art antérieur.SUMMARY OF THE INVENTION According to one embodiment, the invention relates to a method of programming a resistive memory admitting a first resistive state (LRS state) and a second resistive state (HRS state), the application of a programming voltage Vset and a programming intensity ICst'd'd to the cell for bringing the resistance of the cell from a resistance RHRSStandard corresponding to the HRS state to a resistance RLRSstanderd lower resistance RHRSstanderd and corresponding to the LRS state. The method comprises: identifying for the memory cell a plurality of couples each comprising a first resistance (RLRS) corresponding to the first resistive state (LRS) and a second resistance (RHRS), greater than the first resistance and corresponding to the second resistive state (HRS), for a given programming voltage Vset. The first (RLRS) and second (RHRS) resistors of each pair depending on the programming intensity applied to the cell during its transition from the HRS state to the LRS state; identification of a programming intensity IcLow, allowing the cell to switch from the RHRSstandard resistance to a resistor RLRSLow corresponding to the LRS state when the Vset voltage and IcLow intensity are applied thereto, IcLow 20 being lower than ICStandard and RLRSLow is lower than RHRSstanderd and different, preferably higher, than RLRSstanderd. Advantageously, data is saved in the memory only in the form of one of the two resistors RLRSstanderd and RLRSLow belonging to the first resistive state (LRS). Thus, the memory cell saves the data by being carried either to the resistor RLRSLow or to the resistor RLRSstanderd. Thus, only resistors of the LRS state are saved in the cell thus making it possible to reduce the variability of the two useful states of the memory. However, in the context of the development of the present invention, it has been discovered that the LRS states are more stable than the HRS states. The invention thus offers a simple and reliable solution to the problem of the variability of the data programmed by the methods of the invention. known programming. In addition, the method of the invention makes it possible to limit or even eliminate the disadvantages of known solutions since it can be implemented during BEOL phases. It does not require either to modify the fabrication of the memory cell or to apply particular constraints such as precise control of an oxygen concentration in the conductive filament, as is the case in certain solutions of the art. prior.

De manière facultative, le procédé selon l'invention comprend au moins l'une quelconque des étapes et caractéristiques suivantes qui peuvent être considérées séparément ou en combinaison. Avantageusement, on sauvegarde dans la mémoire une donnée uniquement sous la forme des deux résistances RLRSstandard et RLRSLow appartenant au premier état résistif (LRS). Ainsi, aucune donnée n'est sauvegardée sous la forme de la résistance RHRS. Selon un mode de réalisation, pour passer de la résistance RLRSLow à la résistance RLRSstandard, on applique à la cellule la tension V't et l'intensité ICStandard Selon un mode de réalisation, pour passer de la résistance RLRSstandard à la résistance RLRSLow: on amène la cellule depuis la résistance RLRSstandard jusqu'à la résistance RHRSstandard en lui appliquant une tension Vreset; puis on amène la cellule depuis la résistance RHRSstandard jusqu'à la résistance RLRSLow en lui appliquant la tension Vset et l'intensité IcLow. Selon un mode de réalisation, le passage de la résistance RLRSLow à la résistance RLRSstandard correspond à une opération d'écriture de la cellule mémoire et le passage de la résistance RLRSstandard à la résistance RLRSLow correspond à une opération d'effacement de la cellule mémoire. Selon un mode de réalisation, l'intensité IcLow est inférieure à l'intensité ICStandard.Optionally, the method according to the invention comprises at least any of the following steps and features which can be considered separately or in combination. Advantageously, data is saved in the memory only in the form of two resistors RLRSstandard and RLRSLow belonging to the first resistive state (LRS). Thus, no data is saved in the form of the RHRS resistance. According to one embodiment, in order to pass from the resistance RLRSLow to the resistance RLRSstandard, the voltage V't and the intensity ICStandard are applied to the cell According to one embodiment, to pass from the resistance RLRSstandard to the resistance RLRSLow: brings the cell from the resistance RLRSstandard to the resistance RHRSstandard by applying a voltage Vreset; then the cell is brought from the resistance RHRSstandard to the resistance RLRSLow by applying the voltage Vset and the intensity IcLow. According to one embodiment, the transition from the resistance RLRSLow to the resistor RLRSstandard corresponds to a write operation of the memory cell and the transition from the resistor RLRSstandard to the resistor RLRSLow corresponds to an erasing operation of the memory cell. According to one embodiment, the IcLow intensity is lower than the ICStandard intensity.

Selon un mode de réalisation, l'intensité IcLow est inférieure à 200pA et de préférence inférieure à 100pA. De préférence l'intensité IcLow est inférieure à 4 fois l'intensité ICStandard et de préférence inférieure à 2 fois l'intensité ICStandard Selon un mode de réalisation, l'intensité IcLow est choisie de manière à ce que la résistance RI-RSLow soit supérieure à la résistance RLRSstandard. Selon un mode de réalisation, les intensités ICStandard et IcLow sont choisies de manière à ce que la résistance RLRSLow soit supérieure ou égale à 1.5 et de préférence 2, et de préférence 3 et de préférence à 10 fois la résistance RLRSstandard. Selon un mode de réalisation, les intensités ICStandard et IcLow sont choisies de manière à ce que le rapport RLRSLow sur RLRSstandard est supérieur ou égale à 4 et de préférence à 10. Selon un mode de réalisation, les intensités ICStandard et IcLow sont choisies de manière à ce que RHRSstandard soit supérieure d'au moins une décade et de préférence au moins une décade et demi à RLRSStandard. Selon un mode de réalisation, les intensités ICStandard et IcLow sont choisies de manière à ce que la résistance RLRSLow soit inférieure à la résistance RHRSstandard tout en étant la plus proche de RHRSstandard. Plus tend RLRSLow vers RHRSstandard, tout en étant inférieure, meilleure sera la lecture. Selon un mode de réalisation, on choisit IcLow de manière à ce que RLRSLow soit le plus proche possible de RHRSstandard. Ainsi, l'utilisation de RLRSLow à la place de RHRSstandard est transparente pour l'utilisateur. A partir d'un ICstandard il suffit de trouver le IcLow pour que RLRS/ow soit légèrement inférieure à RHRSstandard. Selon un mode de réalisation, la résistance RLRSLow est de préférence supérieure à 2 KOhm et de préférence à inférieure à 6 fois la résistance RLRSstandard. De préférence, la résistance RLRSLow est de préférence supérieure à 4 KOhm et de préférence à inférieure à 3 fois la résistance RLRSstandard. - La cellule mémoire est une cellule de type CBRAM (mémoire résistive à pont conducteur) ou OxRAM (mémoire résistive à accès aléatoire à base d'oxyde).According to one embodiment, the IcLow intensity is less than 200pA and preferably less than 100pA. Preferably, the intensity IcLow is less than 4 times the intensity ICStandard and preferably less than 2 times the intensity ICStandard According to one embodiment, the intensity IcLow is chosen so that the resistance RI-RSLow is greater than to the RLRSstandard resistance. According to one embodiment, the ICStandard and IcLow intensities are chosen so that the RLRSLow resistance is greater than or equal to 1.5 and preferably 2, and preferably 3 and preferably to 10 times the RLRS standard resistance. According to one embodiment, the ICStandard and IcLow intensities are chosen so that the ratio RLRSLow on RLRSstandard is greater than or equal to 4 and preferably to 10. According to one embodiment, the ICStandard and IcLow intensities are chosen in such a way that that RHRSstandard is at least a decade and preferably at least a decade and a half longer than RLRSStandard. According to one embodiment, the ICStandard and IcLow intensities are chosen in such a way that the resistance RLRSLow is lower than the resistance RHRSstandard while being the closest to RHRSstandard. More tends RLRSLow to RHRSstandard, while being lower, better will be reading. According to one embodiment, IcLow is chosen so that RLRSLow is as close as possible to RHRS standard. Thus, the use of RLRSLow instead of RHRSstandard is transparent to the user. From an ICstandard just find the IcLow so that RLRS / ow is slightly lower than RHRSstandard. According to one embodiment, the resistance RLRSLow is preferably greater than 2 KOhm and preferably less than 6 times the resistance RLRSstandard. Preferably, the resistance RLRSLow is preferably greater than 4 KOhm and preferably less than 3 times the resistance RLRSstandard. The memory cell is a CBRAM type cell (resistive conductive bridge memory) or OxRAM (resistive memory with random access based on oxide).

Selon un autre mode de réalisation, l'invention porte sur une matrice de cellules mémoires résistives admettant un premier état résistif (état LRS) et un deuxième état résistif (état HRS), chaque cellule étant configurée de manière à ce que l'application d'une tension de programmation V't et d'une intensité de programmation ICStandard à la cellule permette d'amener la résistance de la cellule depuis une résistance RHRSstandard correspondant à l'état HRS à une résistance RLRSstandard inférieure à la résistance RHRSstandard et correspondant à l'état LRS, caractérisé en ce que les cellules mémoire présentent toutes soit la résistance RLRSstandard soit une résistance RLRSLow correspondant au premier état résistif (LRS) et supérieure à la résistance RLRSstandard.According to another embodiment, the invention relates to a matrix of resistive memory cells having a first resistive state (LRS state) and a second resistive state (HRS state), each cell being configured in such a way that the application of a programming voltage V't and an ICStandard programming intensity at the cell makes it possible to bring the resistance of the cell from a resistance RHRSstandard corresponding to the HRS state to a resistance RLRSstandard lower than the resistance RHRSstandard and corresponding to the LRS state, characterized in that the memory cells all have either the standard resistance RLRS or a resistance RLRSLow corresponding to the first resistive state (LRS) and greater than the resistance RLRSstandard.

De préférence, chacune des cellules de la matrice est configurée de manière à ce que est configurée de manière à ce que pour chaque cellule le passage de la résistance RLRSstandard à la résistance RLRSLow s'effectue en mettant en oeuvre les étapes suivantes: on amène la cellule depuis la résistance RLRSstandard jusqu'à la résistance RHRSstandard en lui appliquant une tension Vreset ; puis on amène la cellule depuis la résistance RHRSstandard jusqu'à la résistance RLRSL,,,, en lui appliquant la tension Vset et une intensité IcLow, inférieure à l'intensité ICStandard permettant d'amener la résistance de la cellule depuis la résistance RHRSstandard à la résistance RLRSLow inférieure à la résistance RHRSstandard et correspondant à l'état LRS.Preferably, each of the cells of the matrix is configured in such a way that for each cell the passage of the resistance RLRSstandard to the resistance RLRSLow is carried out by carrying out the following steps: cell from resistance RLRSstandard to resistance RHRSstandard by applying a Vreset voltage; then the cell is brought from the resistance RHRSstandard up to the resistor RLRSL ,,,, by applying to it the voltage Vset and an intensity IcLow, lower than the intensity ICStandard allowing to bring the resistance of the cell from the resistance RHRSstandard to the resistance RLRSLow lower than the resistance RHRSstandard and corresponding to the state LRS.

Avantageusement, on sauvegarde dans chaque mémoire une donnée uniquement sous la forme de l'une des deux résistances RLRSstandard et RLRSLow appartenant au premier état résistif (LRS). Selon un autre mode de réalisation, l'invention porte sur dispositif microélectronique comportant une matrice de cellule mémoire selon l'invention. Par dispositif microélectronique, on entend tout type de dispositif réalisé avec des moyens de la microélectronique. Ces dispositifs englobent notamment en plus des dispositifs à finalité purement électronique, des dispositifs micromécaniques ou électromécaniques (MEMS, NEMS...) ainsi que des dispositifs optiques ou optoélectroniques (MOEMS...) Selon un autre mode de réalisation, l'invention porte sur un procédé de programmation d'une mémoire résistive dans laquelle on définit un premier continuum de résistances dites faibles et un second continuum de résistances dites élevées, en fonction de la limitation d'un courant de programmation lc, le dit procédé étant caractérisé en ce que : une information est stockée dans la mémoire sous la forme de deux états résistifs différents appartenant au seul premier continuum ; une information est écrite dans la mémoire en y programmant celui des deux états résistifs de moindre résistance du premier continuum ; l'information est effacée de la mémoire en deux étapes, incluant une première étape au cours de laquelle on programme d'abord dans la mémoire un état appartenant au second continuum, et une seconde étape au cours de laquelle on programme ensuite celui des deux états résistifs du premier continuum de plus grande résistance depuis l'état résistif du second continuum. De manière facultative, le procédé selon l'invention comprend au moins l'une quelconque des étapes et caractéristiques suivantes qui peuvent être considérées séparément ou en combinaison. Avantageusement, on définit deux courants de limitation, l'un standard avec lequel on écrit l'état de moindre résistance du premier continuum, l'autre plus faible avec lequel on écrit l'état résistif de plus grande résistance du premier 25 continuum. Avantageusement, l'écriture des deux états résistifs du premier continuum se fait à l'aide d'une opération de « set » en appliquant une tension de programmation Vset d'une première polarité et en en limitant le courant délivré. Avantageusement, l'écriture de l'état résistif du second continuum se fait à 30 l'aide d'une opération de « reset » en appliquant d'abord une tension de programmation Vreset (420) d'une polarité opposée à la première polarité pour passer vers le second continuum puis à l'aide de l'application d'une tension de programmation Vset avec le second courant de limitation afin de passer vers le premier continuum. Selon un autre mode de réalisation, l'invention porte sur un procédé de programmation d'une mémoire résistive admettant un premier état résistif (état LRS) et un deuxième état résistif (état HRS), le passage de l'état HRS à l'état LRS s'effectuant en appliquant à la cellule mémoire une tension de programmation de programmation (Vset) et une intensité de programmation, le procédé étant caractérisé en ce qu'il comprend : 10- l'identification pour la cellule mémoire d'une pluralité de couples comprenant chacun une première résistance (RLRS) correspondant au premier état résistif (LRS) et d'une seconde résistance (RHRS), supérieure à la première résistance (RLRS) et correspondant au second état résistif (HRS), pour une tension de programmation de programmation donnée Vset les première (RLRS) et 15 seconde (RHRS) résistances de chaque couple dépendant de l'intensité de programmation appliquée à la cellule lors de son passage de l'état HRS à l'état LRS; - la détermination d'une intensité ICStandard, permettant à la cellule de passer d'une résistance RHRSstandard correspondant à l'état HRS à une résistance 20 RLRSstandard correspondant à l'état LRS lorsque la tension de programmation Vset et l'intensité ICStandard lui sont appliquées, - l'identification d'une intensité de programmation ICLow, permettant à la cellule de passer de la résistance RHRSstandard à une résistance RLRSL,,,, correspondant à l'état LRS lorsque la tension Vset et l'intensité IcLow lui sont appliquées, ICLow 25 étant inférieure à ICStandard et RLRSLow étant inférieure à RHRSstandard et différente, de préférence supérieure à RLRSstandard. dans lequel on sauvegarde dans la mémoire une donnée uniquement sous la forme des deux résistances RLRSstandard et RLRSLow appartenant au premier état résistif (LRS) et dans lequel; 30 - pour passer de la résistance RLRSLow à la résistance RLRSStandard, on applique à la cellule la tension de programmation Vset et l'intensité IcStandard; pour passer de la résistance RLRSst'd'd à la résistance RLRSL,,,,: on amène la cellule depuis la résistance RLRSstandard jusqu'à la résistance RHRSstandard en lui appliquant une tension de programmation Vreset; puis on amène la cellule depuis la résistance RHRSstandard jusqu'à la résistance RLRSL,,,, en lui appliquant la tension de programmation V't et l'intensité IcLow. BRÈVE DESCRIPTION DES FIGURES Les buts, objets, ainsi que les caractéristiques et avantages de l'invention ressortiront mieux de la description détaillée d'un mode de réalisation de cette dernière qui est illustré par les dessins d'accompagnement suivants dans lesquels Les FIGURES la et lb illustrent la programmation conventionnelle d'une mémoire de type ReRAM. La FIGURE 2 illustre le principe d'un exemple de procédé de programmation d'une mémoire ReRAM selon l'invention. Les FIGURES 3a et 3b illustrent les opérations d'écriture et d'effacement dans un exemple de procédé de programmation selon l'invention où l'on stocke l'information sous la forme de deux états LRS différents. Les FIGURES 4a et 4b montrent les chronogrammes des opérations d'écriture 20 et d'effacement d'un exemple de procédé de programmation selon l'invention. Les FIGURES 5a et Sc montrent des résultats expérimentaux pour lesquels on observe bien une amélioration du critère de variabilité des états résistifs mesurés entre cycles quand on utilise le procédé de l'invention. Les dessins joints sont donnés à titre d'exemples et ne sont pas 25 limitatifs de l'invention. DESCRIPTION DÉTAILLÉE DE L'INVENTION Les figures la et lb illustrent la programmation conventionnelle d'une mémoire de type ReRAM. 30 Le diagramme 100 montre l'évolution des résistivités des états LRS 110 et HRS 120 qui peuvent être modifiées à l'aide d'un paramètre électrique contrôlé pendant l'opération d'écriture c'est-à-dire pendant l'opération qui permet le passage de l'état HRS à l'état LRS: Ce paramètre est la limitation appliquée au courant de programmation, notée Ic ci-après, et qui apparaît en abscisse du diagramme 100. On peut ainsi moduler les résistivités des états LRS et HRS en fonction de ce courant tout en maintenant une fenêtre de programmation suffisante, c'est-à-dire un écart 130 suffisant entre les résistivités des états LRS et HRS comme montré sur la figure 1 a, afin d'identifier aisément lors de la lecture de la cellule si son état est l'état LRS ou l'état HRS. Dans un mode conventionnel de fonctionnement d'une mémoire ReRAM on utilise toujours un même courant de limitation Ic pour toutes les opérations d'écriture (SET). Ainsi, comme montré sur la figure 1 b, pour un courant de limitation standard appelé ICStandard 140, on obtient, au terme d'une opération d'écriture une résistivité moyenne notée RHRSstandard 160 à partir d'une résistivité moyenne RLRSStandard 150. Dans un mode conventionnel de fonctionnement d'une mémoire ReRAM l'opération d'effacement peut être également réalisée en utilisant le courant de limitation Ic pour passer d'une une résistivité moyenne notée RLRSstandard 150 à partir d'une résistivité moyenne RHRSstandard 160. Néanmoins, pour une condition d'effacement donnée, à partir d'une même tension et d'une même résistance LRS, on obtient sensiblement la même valeur HRS. Il n'y a ainsi pas de nécessiter de limiter précisément le courant pour l'opération d'effacement. La figure 2 illustre le principe de fonctionnement d'une mémoire ReRAM selon l'invention qui consiste à utiliser deux états LRS différents, 210 et 220, plus reproductibles et moins variables que les états HRS, pour stocker l'information à mémoriser. Ceux-ci sont obtenus avec des limitations de courant différentes, 140 et 240, pendant l'opération d'écriture. Dans une mise en oeuvre préférée de l'invention, l'état de plus faible résistance 150 est le même que dans la méthode de programmation standard c'est-à-dire RLRSstandard. Il peut être toutefois différent. L'état de plus haute résistance est un état LRS de la courbe 110. Il est choisi pour avoir une résistivité plus importante notée RLRSL,,,,, 250 ci-après. La différence entre RLRSL,,,, et RLRSstandard est suffisamment importante pour permettre une discrimination aisée de ces deux valeurs de résistance par des dispositifs de lecture conventionnels.Advantageously, a data item is saved in each memory only in the form of one of the two resistors RLRSstandard and RLRSLow belonging to the first resistive state (LRS). According to another embodiment, the invention relates to a microelectronic device comprising a memory cell array according to the invention. By microelectronic device is meant any type of device made with microelectronics means. These devices include, in addition, devices with a purely electronic purpose, micromechanical or electromechanical devices (MEMS, NEMS, etc.) as well as optical or optoelectronic devices (MOEMS, etc.). According to another embodiment, the invention relates to on a method for programming a resistive memory in which a first continuum of so-called weak resistors and a second continuum of so-called high resistances are defined, as a function of the limitation of a programming current Ic, said method being characterized in that that: information is stored in memory in the form of two different resistive states belonging to the first continuum alone; an information is written in the memory by programming there that of the two resistive states of least resistance of the first continuum; the information is erased from the memory in two stages, including a first step in which a state belonging to the second continuum is first programmed in the memory, and a second step during which the program of the two states is then programmed. resistive of the first continuum of greater resistance since the resistive state of the second continuum. Optionally, the method according to the invention comprises at least any of the following steps and features which can be considered separately or in combination. Advantageously, two limiting currents are defined, one standard with which one writes the state of least resistance of the first continuum, the other weaker with which one writes the resistive state of greater resistance of the first continuum. Advantageously, the writing of the two resistive states of the first continuum is done by means of a "set" operation by applying a programming voltage Vset of a first polarity and by limiting the delivered current. Advantageously, the writing of the resistive state of the second continuum is done by means of a "reset" operation by first applying a Vreset programming voltage (420) of a polarity opposite to the first polarity. to move to the second continuum and then using the application of a programming voltage Vset with the second limiting current to move to the first continuum. According to another embodiment, the invention relates to a method of programming a resistive memory admitting a first resistive state (LRS state) and a second resistive state (HRS state), the transition from the HRS state to the state LRS being effected by applying to the memory cell a programming programming voltage (Vset) and a programming intensity, the method being characterized in that it comprises: the identification for the memory cell of a plurality couples each comprising a first resistor (RLRS) corresponding to the first resistive state (LRS) and a second resistor (RHRS), greater than the first resistor (RLRS) and corresponding to the second resistive state (HRS), for a voltage of programming programming given Vset the first (RLRS) and 15 second (RHRS) resistances of each couple depending on the programming intensity applied to the cell during its transition from the HRS state to the at LRS; the determination of an intensity ICStandard, allowing the cell to pass from a resistance RHRSstandard corresponding to the state HRS to a resistance 20 RLRSstandard corresponding to the state LRS when the programming voltage Vset and the intensity ICStandard are it applied, - the identification of an ICLow programming intensity, allowing the cell to switch from the RHRSstandard resistance to a resistor RLRSL ,,,, corresponding to the LRS state when the Vset voltage and the IcLow intensity are applied thereto ICLow 25 is lower than ICStandard and RLRSLow is lower than RHRSstandard and different, preferably higher than RLRSstandard. wherein a datum is stored in memory only in the form of the two resistors RLRSstandard and RLRSLow belonging to the first resistive state (LRS) and in which; In order to pass from the resistance RLRSLow to the resistor RLRSStandard, the programming voltage Vset and the intensity IcStandard are applied to the cell; to go from the resistance RLRSst'd'd to the resistance RLRSL ,,,,: the cell is brought from the resistance RLRSstandard to the resistance RHRSstandard by applying a programming voltage Vreset; then the cell is brought from the RHRSstandard resistance to the resistor RLRSL ,,,, applying the programming voltage V't and the intensity IcLow. BRIEF DESCRIPTION OF THE FIGURES The objects, objects, as well as the features and advantages of the invention will become more apparent from the detailed description of an embodiment thereof which is illustrated by the following accompanying drawings in which FIGURES la and lb illustrate the conventional programming of a ReRAM type memory. FIG. 2 illustrates the principle of an exemplary method for programming a ReRAM memory according to the invention. FIGURES 3a and 3b illustrate the write and erase operations in an example of a programming method according to the invention where the information is stored in the form of two different LRS states. FIGURES 4a and 4b show the timing diagrams of the writing and erasing operations of an exemplary programming method according to the invention. FIGURES 5a and Sc show experimental results for which there is indeed an improvement in the criterion of variability of the resistive states measured between cycles when using the method of the invention. The accompanying drawings are given by way of example and are not limiting of the invention. DETAILED DESCRIPTION OF THE INVENTION FIGS. 1a and 1b illustrate the conventional programming of a ReRAM type memory. The diagram 100 shows the evolution of the resistivities of the LRS 110 and HRS 120 states that can be modified using a controlled electrical parameter during the write operation, that is to say during the operation which allows the transition from the HRS state to the LRS state: This parameter is the limitation applied to the programming current, denoted Ic hereinafter, and which appears on the abscissa of the diagram 100. It is thus possible to modulate the resistivities of the LRS states and HRS depending on this current while maintaining a sufficient programming window, that is to say a sufficient gap 130 between the resistivities of the LRS and HRS states as shown in Figure 1a, in order to easily identify when the read the cell if its state is the LRS state or the HRS state. In a conventional operating mode of a ReRAM memory, a same limiting current Ic is always used for all the write operations (SET). Thus, as shown in FIG. 1b, for a standard limiting current called ICStandard 140, at the end of a write operation, a mean resistivity denoted RHRSstandard 160 is obtained from a mean resistivity RLRSStandard 150. In a Conventional mode of operation of a memory ReRAM the erasure operation can also be carried out using the limitation current Ic to pass a resistivity average RLRSstandard 150 noted from a resistivity average RHRSstandard 160. Nevertheless, for a given erasure condition, from the same voltage and the same resistance LRS, one obtains substantially the same value HRS. There is thus no need to precisely limit the current for the erase operation. FIG. 2 illustrates the operating principle of a ReRAM memory according to the invention, which consists of using two different LRS states, 210 and 220, which are more reproducible and less variable than the HRS states, for storing the information to be memorized. These are obtained with different current limitations, 140 and 240, during the write operation. In a preferred implementation of the invention, the state of lower resistance 150 is the same as in the standard programming method that is to say RLRSstandard. It may be different, though. The state of higher resistance is an LRS state of curve 110. It is chosen to have a higher resistivity denoted RLRSL ,,,,,, 250 below. The difference between RLRSL ,,,, and RLRS standard is large enough to allow easy discrimination of these two resistance values by conventional reading devices.

Typiquement, le rapport RLRSLow sur RLRSstandard est supérieur ou égale à 4 et de préférence à 10. Cette RLRSLow 250 est obtenue avec une opération d'écriture utilisant une limitation de courant plus basse 240 appelée IcLow.Typically, the ratio RLRSLow on RLRS standard is greater than or equal to 4 and preferably 10. This RLRSLow 250 is obtained with a write operation using a lower current limitation 240 called IcLow.

Le courant de limitation IcLow utilisé pendant l'opération d'écriture au cours de laquelle on obtient l'état LRS à plus haute résistivité, c'est-à-dire RLRSLow, conduit à ce que la résistivité de cet état soit cependant légèrement inférieure 252 à la résistivité RHRSstandard 160 de l'état HRS 230 obtenu avec la programmation conventionnelle ce qui réduit un peu, sans inconvénient, les fenêtres de programmation obtenues. De préférence, IcLow est choisi de manière à ce que la différence entre RLRSLow et RHRSstandard 160 soit la plus faible possible de manière à conserver une large fenêtre de lecture et de manière à rendre l'invention transparente pour l'utilisateur. Ainsi, la méthode de l'invention peut avantageusement être employée avec n'importe quelle ReRAM fonctionnant avec une limitation de courant ICStandard 140. Ceci demande d'avoir préalablement caractérisé la mémoire concernée et obtenu le diagramme 100 spécifique à cette mémoire qui représente, comme montré notamment dans l'exemple de la figure 1 a, l'évolution de la résistivité des états LRS et HRS, 110 et 120, en fonction de la limitation de courant utilisée par l'opération d'écriture. On peut alors déterminer, comme décrit dans la figure 2, le courant de limitation IcLow 240 qui convient. On notera qu'il n'est pas nécessaire de déterminer toutes les valeurs de résistances de manière à obtenir une courbe continue. Il suffit en pratique d'identifier une valeur IcLow permettant d'obtenir une résistance RLRSLow supérieure à RLRSstandard et inférieure à RHRSstandard. Les figures 3a et 3b illustrent l'utilisation de la méthode de l'invention qui nécessite de modifier les opérations d'écriture et d'effacement afin de pouvoir utiliser deux états LRS différents pour stocker l'information au lieu d'utiliser un état LRS et un état HRS comme avec la méthode conventionnelle.The limitation current IcLow used during the write operation during which the higher resistivity LRS state, ie RLRSLow, is obtained leads to the resistivity of this state being slightly lower, however. 252 at the resistivity RHRSstandard 160 of the HRS 230 state obtained with conventional programming which reduces a little, without inconvenience, the programming windows obtained. Preferably, IcLow is chosen so that the difference between RLRSLow and RHRSstandard 160 is as small as possible so as to maintain a large read window and to make the invention transparent to the user. Thus, the method of the invention can advantageously be used with any ReRAM operating with current limitation ICStandard 140. This requires having previously characterized the memory concerned and obtained the diagram 100 specific to this memory which represents, as shown in particular in the example of Figure 1a, the evolution of the resistivity of the LRS and HRS states, 110 and 120, depending on the current limitation used by the write operation. It is then possible to determine, as described in FIG. 2, the appropriate IcLow limiting current 240. It should be noted that it is not necessary to determine all the resistance values so as to obtain a continuous curve. In practice, it suffices to identify an IcLow value that makes it possible to obtain a resistance RLRSLow greater than RLRS standard and lower than RHRS standard. FIGS. 3a and 3b illustrate the use of the method of the invention which requires modifying the write and erase operations in order to be able to use two different LRS states to store the information instead of using an LRS state and an HRS state as with the conventional method.

Avec l'invention, l'opération d'écriture consiste alors à passer d'un état LRS à plus haute résistivité 210, dont la résistivité est RLRSLow, à un état LRS à basse résistivité 220, dont la résistivité est RLRSstandard. L'opération d'effacement consiste à effectuer le chemin 'inverse, c'est-à-dire à retourner à l'état 210 depuis l'état 220. Ces deux opérations sont décrites plus précisément ci-après : - L'opération d'écriture 310 est la même que l'opération d'écriture de la méthode conventionnelle. C'est-à-dire que les mêmes conditions sont utilisées : tension appliquée sur la structure et limitation de courant, ICst'd'd 140, sont identiques, comme montré sur la figure 3a. - Comme montré sur la figure 3b, l'opération d'effacement nécessite deux étapes, 320 et 330. Dans une première étape 320 il est nécessaire d'effectuer une opération d'effacement identique à celle employée par la méthode conventionnelle au cours de laquelle on passe de l'état LRS à basse résistivité 220, de résistivité RLRSstandard, à l'état HRS 230, de résistivité RHRSstandard. Puis, à l'étape 330, on effectue une opération d'écriture avec la limitation de courant IcLow 240 afin de passer de l'état HRS 230 de la méthode conventionnelle à l'état LRS à haute résistivité 210 de l'invention, de résistivité RLRSLow Pour une condition d'effacement fixée (Vreset fixée) le ratio entre RLRS et RHRS est quasiment constant (1 décade) quelle que soit le courant de compliance utilisé pour obtenir l'état LRS, c'est-à-dire quel que soit le courant de programmation utilisé pour obtenir l'état LRS à partir de l'état HRS. Ainsi après une étape d'effacement (RESET) effectuée avec un courant de programmation donné (lcstandard par exemple) et une tension donnée (Vresetstandard) on obtient à partir de RIRS --Standard un RF1RSStandard donnant le ratio RHRSstandardiRLRSstandard. Lorsque l'on réalise une opération d'effacement . standard à partir d'un LRS différent (RLRSLow) et en utilisant Vreset et un courant de programmation (IcLow par exemple) différent de lcstandard, le niveau HRS obtenu (RLRSLow) donnerait un ratio RHRSLow/RLRSLow quasiment identique au ratio RH RSStandardiRL RSStandard C'est pourquoi même s'il n'y a pas de concept de limitation de courant pendant l'opération d'effacement il est important de considérer la limitation de courant utilisé pour l'opération d'écriture précédemment utilisé. A partir d'un lcstandard il suffit à partir de la courbe de la figure 3a de trouver le IcLow pour que RLRSLow soit légèrement inférieure à RHRSstandard Les figures 4a et 4b montrent les chronogrammes des opérations d'écriture et d'effacement du procédé de programmation selon l'invention d'une mémoire ReRAM: Pour l'opération d'écriture, comme montré sur la figure 4a, une tension standard 410 nécessaire à cette opération, dite de « set » et appelée V't, est appliquée sur la mémoire avec la limitation de courant ICst'd'd 140 qui est imposée, comme on l'a vu, lors d'une écriture. En ce qui concerne l'opération d'effacement illustrée par la figure 4b et qui est réalisée comme expliqué précédemment en deux étapes, une première opération d'effacement 320 est effectuée en appliquant à la mémoire une tension standard 420, dite de « reset » et appelée Vreset. On notera qu'aucune limitation particulière de courant n'est nécessaire dans ce cas et que la tension de « reset » est de polarité opposée à celle de « set ». A l'étape suivante 330, on effectue une opération d'écriture en appliquant la tension standard Vset avec la limitation de courant IcLow 240 déjà discutée. Ainsi, l'information stockée dans la mémoire ReRAM utilise deux états LRS de résistivités différentes, états qui ont une variabilité moindre que celle des états HRS. Les figures 5a à 5c montrent des résultats expérimentaux pour lesquels on observe bien une amélioration de la variabilité des états résistifs mesurés entre cycles quand on utilise le procédé de l'invention. La figure 5a montre, en fonction du nombre de cycles de programmation, la dispersion des résistances dans les états LRS et HRS observée avec la méthode conventionnelle. On utilise dans cet exemple une limitation de courant standard (ICStandard) d'une valeur de 450 pA (pA = 10-6 Ampère). On observe alors des valeurs de résistances qui sont dans l'état LRS et dans l'état HRS, respectivement, de l'ordre de 1,4 kilo Ohms et de l'ordre de 30 kilo Ohms. Ces valeurs correspondent respectivement aux valeurs RLRSStandard 150 et RHRSStandard 160 définies précédemment.With the invention, the write operation then consists in passing from a higher resistivity LRS 210 state, the resistivity of which is RLRSLow, to a low resistivity LRS 220, whose resistivity is RLRSstandard. The erasure operation consists of performing the reverse path, that is to say, to return to state 210 from state 220. These two operations are described more precisely below: The writing 310 is the same as the write operation of the conventional method. That is, the same conditions are used: voltage applied to the structure and current limiting, ICst'd'd 140, are identical, as shown in FIG. 3a. As shown in FIG. 3b, the erasing operation requires two steps, 320 and 330. In a first step 320, it is necessary to perform an erase operation identical to that used by the conventional method in which we go from the low resistivity LRS 220 state, RLRSstandard resistivity, HRS 230 state, RHRSstandard resistivity. Then, in step 330, a write operation is made with the IcLow current limiting 240 in order to go from the HRS 230 state of the conventional method to the high resistivity LRS state 210 of the invention. resistivity RLRSLow For a fixed erase condition (Vreset fixed) the ratio between RLRS and RHRS is almost constant (1 decade) regardless of the compliance current used to obtain the LRS status, ie whatever the programming current used to obtain the LRS status from the HRS state. Thus, after an erasure step (RESET) carried out with a given programming current (lstandard for example) and a given voltage (Vresetstandard), a standard RF1RSStandard is obtained from RIRS --Standard giving the ratio RHRSstandardiRLRSstandard. When performing an erase operation. standard from a different LRS (RLRSLow) and using Vreset and a programming current (IcLow for example) different from the standard, the HRS level obtained (RLRSLow) would give a ratio RHRSLow / RLRSLow almost identical to the ratio RH RSStandardiRL RSStandard C Therefore, even if there is no concept of current limitation during the erase operation it is important to consider the current limitation used for the previously used write operation. From a standard it suffices from the curve of FIG. 3a to find the IcLow so that RLRSLow is slightly smaller than RHRS standard. FIGS. 4a and 4b show the timing diagrams of the writing and erasing operations of the programming method. according to the invention of a ReRAM memory: For the write operation, as shown in FIG. 4a, a standard voltage 410 necessary for this operation, called "set" and called V't, is applied to the memory with the current limitation ICst'd'd 140 which is imposed, as we have seen, during a write. With regard to the erasing operation illustrated in FIG. 4b and which is performed as explained previously in two steps, a first erasure operation 320 is performed by applying a standard voltage 420, called "reset", to the memory. and called Vreset. It should be noted that no particular limitation of current is necessary in this case and that the "reset" voltage is of opposite polarity to that of "set". In the next step 330, a write operation is performed by applying the standard voltage Vset with the current limitation IcLow 240 already discussed. Thus, the information stored in the ReRAM memory uses two LRS states of different resistivities, states which have less variability than that of the HRS states. Figures 5a to 5c show experimental results for which there is indeed an improvement in the variability of the resistive states measured between cycles when using the method of the invention. FIG. 5a shows, as a function of the number of programming cycles, the dispersion of the resistances in the LRS and HRS states observed with the conventional method. In this example, a standard current limit (ICStandard) of 450 pA (pA = 10-6 Ampere) is used. Resistance values are observed which are in the LRS state and in the HRS state, respectively, of the order of 1.4 kilo Ohms and of the order of 30 kilo Ohms. These values correspond respectively to the values RLRSStandard 150 and RHRSStandard 160 defined previously.

Lorsque, comme montré sur la figure 5b, on utilise le procédé de l'invention pour la programmation de mémoires ReRAM, avec une limitation de courant IcLow qui est de 85pA dans cet exemple, les niveaux RLRSstandard 150 et RHRSstandard 160 restent inchangés tandis que le niveau RLRSLow 250 observé est alors de l'ordre de 4,5 kilo Ohms. Il est donc bien possible d'utiliser deux niveaux de type LRS pour stocker l'information dans des cellules mémoire de type ReRAM. La différence entre RLRSLow 250 et RLRSStandard 150 demeure importante et peu variable au cours de l'utilisation de la cellule. Par ailleurs, on remarque que les résistances RLRSLow 250 sont bien moins variables au cours du temps que les résistances RHRSStandard 160. Une analyse statistique des distributions des résistances des différents états permet de mettre en évidence l'amélioration de la variabilité avec la méthode de l'invention utilisant deux états LRS. La grandeur statistique utilisée ici est l'écart-type normalisé, c'est-à-dire l'écart-type divisé par la moyenne de la distribution. La Figure 5c montre cette grandeur pour les distributions des résistances RLRSstandard 150, RHRSstandard 160 et RLRSLow 250. On constate bien une amélioration significative 510 de la variabilité de l'état de stockage à plus haute résistance.When, as shown in FIG. 5b, the method of the invention is used for the programming of memories ReRAM, with a current limitation IcLow which is 85pA in this example, the levels RLRSstandard 150 and RHRSstandard 160 remain unchanged while the RLRSLow level 250 observed is then of the order of 4.5 kilo Ohms. It is therefore possible to use two levels of the LRS type to store the information in memory cells of the ReRAM type. The difference between RLRSLow 250 and RLRSStandard 150 remains significant and not very variable during the use of the cell. Moreover, we note that the resistors RLRSLow 250 are much less variable over time than the resistors RHRSStandard 160. A statistical analysis of the distributions of the resistances of the different states makes it possible to highlight the improvement of the variability with the method of the invention using two LRS states. The statistical magnitude used here is the standard deviation, that is, the standard deviation divided by the mean of the distribution. Figure 5c shows this magnitude for the distributions of resistors RLRSstandard 150, RHRSstandard 160 and RLRSLow 250. There is clearly a significant improvement 510 in the variability of the storage state at higher resistance.

Ainsi, au vu de la description qui précède, il apparait clairement que le procédé selon l'invention permet de programmer de manière simple et fiable une cellule mémoire en améliorant la variabilité dans le temps des données mémorisées.Thus, in view of the above description, it is clear that the method according to the invention allows to simply and reliably program a memory cell by improving the variability in time of the stored data.

L'invention s'applique aux mémoires pour lesquelles l'état conducteur (LRS faiblement résistif) est défini par la création de « zones conductrices » dont on peut modifier la conductivité en fonction des conditions de programmation (tension, courant, temps). L'invention s'applique ainsi notamment aux mémoires de type CBRAM (Conductive bridging RAM - mémoire à accès aléatoire à pont conducteur) ou OxRAM (mémoire résistive à accès aléatoire à base d'oxyde). L'invention n'est pas limitée aux modes de réalisation précédemment décrits mais s'étend à tous les modes de réalisation couverts par la portée des revendications.30The invention applies to memories for which the conductive state (LRS weakly resistive) is defined by the creation of "conductive zones" whose conductivity can be modified according to the programming conditions (voltage, current, time). The invention thus applies in particular to CBRAM type memories (Conductive bridging RAM) or OxRAM (resistive random access memory based on oxide). The invention is not limited to the previously described embodiments but extends to all the embodiments covered by the scope of the claims.

Claims

REVENDICATIONS1. A method of programming a resistive memory having a first resistive state (LRS state) (110) and a second resistive state (HRS state) (120), applying a Vset programming voltage and a programming intensity ICstandard (140) to the cell making it possible to bring the resistance of the cell from a resistance RHRSstandard corresponding to the HRS state to a resistance RLRSstandard lower than the resistance RHRSstandard and corresponding to the state LRS, the method being characterized in that it comprises: the identification for the memory cell of a plurality of pairs (150, 160, 250) each comprising a first resistor (RLRS) (150, 250) corresponding to the first resistive state (LRS) and a second resistor (RHRS) (160), greater than the first resistor and corresponding to the second resistive state (HRS), for a given programming voltage Vset the first (RLRS) 15 (150, 250) and second (RHRS) (160) resisted nces of each pair depending on the programming intensity applied to the cell during its transition from the HRS state to the LRS state; identifying a programming intensity / cLe, (240), enabling the cell to switch from the RHRSstandard resistance to a resistor RLRSLev, (250) corresponding to the LRS state when the voltage Vset and the intensity / cLet, (240) are applied thereto, / cLow (240) being less than ICstandard (140) and RLRSLow (250) being less than RHRSstandard and greater than RLRSstandard (150); wherein a datum is stored in memory only in the form of one of two resistors RLRSstandard (150) and RLRSLow (250) belonging to the first resistive state (LRS) and wherein; to pass from the resistor RLRSLev, (250) to the resistor RLRSstanderd (150), the voltage Vset and the intensity icstanderd (140) are applied to the cell; to pass from the resistance RLRSstandard (150) to the resistance RLRSLow (250): the cell is brought from the resistance RLRSstandard (150) to the resistor RHRSstandard (160) by applying to it a voltage Vreset; then the cell is brought from the resistor RHRSstanderd (160) to the resistor RLRSLei, (250) by applying to it the voltage Vset and the intensity / cLew.

2. A programming method according to the preceding claim, wherein the passage of the resistance RLRSLot (250) to the resistor RLRSstandard (150) corresponds to a write operation of the memory cell and the passage of the resistance RLRSStandard (150) the resistor RLRSLow (250) corresponds to an erase operation of the memory cell.

The programming method according to any one of the preceding claims, wherein the icLow intensity (240) is less than the ICstandard intensity (140).

4. A programming method according to the preceding claim, wherein the intensity / cLo ,,,, (240) is less than 4 times the icstandard intensity (140).

A programming method according to any one of the preceding claims, wherein the intensity / cLow (240) is selected such that the RLRSLow (250) is greater than the standard RLRSStandard (150).

6. A programming method according to the preceding claim, wherein the intensity / cLow (240) is chosen so that the resistance RLRSLow (250) is greater than 1.5 times the resistance RLRSstandard (150).

7. A programming method according to the preceding claim, wherein the intensity / cLov, (240) is chosen so that the resistance RLRSLow (250) is greater than 2 times the resistance RLRSstandard (150) and preferably 3 times the resistance RLRSstandard (150).

8. A programming method according to the preceding claim, wherein the intensity icum, i, (240) is chosen so that the ratio of the resistance RLRSL ,,,, (250) on the resistance RLRSstandard (150) is greater than or equal to 10.- 17

A programming method according to any one of the preceding claims, wherein the icLow intensity (240) is chosen such that the RLRSLow resistor (250) is less than the standard RLRS resistance (160).

10. Programming method according to any one of the preceding claims, wherein the memory cell is a CBRAM type cell (resistive conductive bridge memory) or OxRAM (resistive memory random access oxide base).

11. Matrix of resistive memory cells having a first resistive state (LRS state) and a second resistive state (HRS state), each cell being configured such that the application of a Vset programming voltage and an intensity Icstandard programming to the cell makes it possible to bring the resistance of the cell from a resistance RHRSsteederd corresponding to the HRS state to a resistance RLRSstandard lower than the resistance RHRSstandard and corresponding to the state LRS, characterized in that the memory cells present either the RLRSstandard resistor or an RLRSLow resistor corresponding to the first resistive state (LRS) and greater than the RLRSstandard resistance.

12. Matrix of resistive memory cells according to the preceding claim wherein each of the cells is configured so that the passage of the resistor RLRSsteederd resistance RLRSLe, is carried out by carrying out the following steps: it brings the cell since the resistance RLRSstandard up to the RHRSstandard resistance by applying a Vreset voltage to it; then the cell is brought from the resistance RHRSstandard to the resistance RLRSLew by applying the voltage Vset and an intensity / cLow, lower than the intensity ICstandard to bring the resistance of the cell from the resistance RHRSstanderd to the resistance RLRS / ow less than the RHRSstanderd resistance and corresponding to the LRS state.

13. Microelectronic device comprising a memory cell array according to any one of the two preceding claims.