[go: up one dir, main page]

FR3061603A1 - Dispositif optoelectronique a diodes electroluminescentes - Google Patents

Dispositif optoelectronique a diodes electroluminescentes Download PDF

Info

Publication number
FR3061603A1
FR3061603A1 FR1663509A FR1663509A FR3061603A1 FR 3061603 A1 FR3061603 A1 FR 3061603A1 FR 1663509 A FR1663509 A FR 1663509A FR 1663509 A FR1663509 A FR 1663509A FR 3061603 A1 FR3061603 A1 FR 3061603A1
Authority
FR
France
Prior art keywords
stack
face
optoelectronic device
walls
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1663509A
Other languages
English (en)
Other versions
FR3061603B1 (fr
Inventor
Zheng-Sung Chio
Wei Sin Tan
Vincent Beix
Philippe Gilet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1663509A priority Critical patent/FR3061603B1/fr
Application filed by Aledia filed Critical Aledia
Priority to CN201780081858.7A priority patent/CN110168753B/zh
Priority to TW106146147A priority patent/TWI750289B/zh
Priority to PCT/EP2017/084776 priority patent/WO2018122354A1/fr
Priority to KR1020197021899A priority patent/KR102496367B1/ko
Priority to EP17822339.2A priority patent/EP3563425B1/fr
Priority to US16/475,066 priority patent/US10916580B2/en
Priority to JP2019535789A priority patent/JP7306992B2/ja
Publication of FR3061603A1 publication Critical patent/FR3061603A1/fr
Application granted granted Critical
Publication of FR3061603B1 publication Critical patent/FR3061603B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8514—Wavelength conversion means characterised by their shape, e.g. plate or foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H10W90/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Led Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un dispositif optoélectronique (10) comprenant les étapes successives suivantes : a) prévoir un substrat au moins en partie formé d'un matériau semiconducteur et ayant des première et deuxième faces opposées ; b) former un empilement (19) de couches semiconductrices (22, 23, 24) sur la première face, ledit empilement (19) comprenant des troisième et quatrième faces opposées (20, 21), la quatrième face (21) étant du côté du substrat, ledit empilement comprenant des diodes électroluminescentes (16) ; c) former des ouvertures (34) traversantes dans le substrat du côté de la deuxième face, lesdites ouvertures faisant face au moins en partie aux diodes électroluminescentes et délimitant des murs (30) dans le substrat ; d) former des plots conducteurs (36) sur la quatrième face dans au moins certaines des ouvertures en contact avec l'empilement ; et e) former des blocs photoluminescents (38) dans au moins certaines des ouvertures.

Description

Titulaire(s) :
ALEDIA Société par actions simplifiée.
O Demande(s) d’extension :
© Mandataire(s) : CABINET BEAUMONT.
© DISPOSITIF OPTOELECTRONIQUE A DIODES ELECTROLUMINESCENTES.
FR 3 061 603 - A1 (57) L'invention concerne un procédé de fabrication d'un dispositif optoélectronique (10) comprenant les étapes successives suivantes:
a) prévoir un substrat au moins en partie formé d'un matériau semiconducteur et ayant des première et deuxième faces opposées ;
b) former un empilement (19) de couches semiconductrices (22, 23,24) sur la première face, ledit empilement (19) comprenant des troisième et quatrième faces opposées (20, 21), la quatrième face (21) étant du côté du substrat, ledit empilement comprenant des diodes électroluminescentes (16);
c) former des ouvertures (34) traversantes dans le substrat du côté de la deuxième face, lesdites ouvertures faisant face au moins en partie aux diodes électroluminescentes et délimitant des murs (30) dans le substrat;
d) former des plots conducteurs (36) sur la quatrième face dans au moins certaines des ouvertures en contact avec l'empilement; et
e) former des blocs photoluminescents (38) dans au moins certaines des ouvertures.
Figure FR3061603A1_D0001
Figure FR3061603A1_D0002
B15656 - 2DSiWall
DISPOSITIF OPTOELECTRONIQUE A DIODES ELECTROLUMINESCENTES
Domaine
La présente demande concerne un dispositif optoélectronique, notamment un écran d'affichage ou un dispositif de projection d'images, à diodes électroluminescentes à base de matériaux semiconducteurs et leurs procédés de fabrication. Exposé de l’art antérieur
Un pixel d'une image correspond à l'élément unitaire de l'image affichée par le dispositif optoélectronique. Lorsque le dispositif optoélectronique est un écran d'affichage d'images couleur, il comprend en général pour l'affichage de chaque pixel de l'image au moins trois composants, également appelés souspixels d'affichage, qui émettent chacun un rayonnement lumineux sensiblement dans une seule couleur (par exemple, le rouge, le vert et le bleu). La superposition des rayonnements émis par ces trois sous-pixels d'affichage fournit à l'observateur la sensation colorée correspondant au pixel de l'image affichée. Dans ce cas, on appelle pixel d'affichage du dispositif optoélectronique l'ensemble formé par les trois sous-pixels d'affichage utilisés pour l'affichage d'un pixel d'une image.
Il existe des dispositifs optoélectroniques comprenant des diodes électroluminescentes à base de matériaux semiconducteurs comprenant un empilement de couches semiconductrices
B15656 - 2DSiWall par exemple comprenant au moins un élément du groupe III et un élément du groupe V, appelé par la suite composé III-V, notamment le nitrure de gallium (GaN).
Des blocs de matériaux photoluminescents peuvent être formés sur 1'empilement de couches semiconductrices. Chaque bloc est adapté à convertir le rayonnement émis par les diodes électroluminescentes en un rayonnement souhaité. Les blocs sont situés sur l’empilement de couches semiconductrices selon l'agencement des sous-pixels.
Dans un dispositif d'affichage d'images, il se produit de la diaphonie lorsque la lumière émise par la diode électroluminescente associée à un sous-pixel atteint le bloc photoluminescent associé à un autre sous-pixel. De façon à réduire la diaphonie entre sous-pixels, il est connu de prévoir des murs opaques ou réfléchissants entre les blocs photoluminescents. Les murs peuvent être formés par des techniques de galvanoplastie. Résumé
Ainsi, un objet d'un mode de réalisation est de pallier au moins en partie les inconvénients des dispositifs optoélectroniques décrits précédemment comprenant des diodes électroluminescentes.
Un autre objet d'un mode de réalisation est que la diaphonie entre sous-pixels adjacents est réduite.
Un autre objet d'un mode de réalisation est que les diodes électroluminescentes comprennent un empilement de couches de matériaux semiconducteurs, par exemple comprenant principalement un composé III-V.
Un autre objet d'un mode de réalisation est que le mur forme une cavité pour recevoir la couche de conversion de couleur dans le cas où les couleurs natives rouge, verte et bleue ne sont pas présentes dans le même bloc à partir des diodes électroluminescentes. Dans le cas où les couleurs natives rouge, verte et bleue sont présentes dans le même bloc à partir des diodes électroluminescentes, par exemple comprenant
B15656 - 2DSiWall principalement un composé III-V, le mur joue le rôle d'un souspixel pour le bloc de pixel.
Ainsi, un mode de réalisation prévoit un procédé de fabrication d'un dispositif optoélectronique, comprenant les étapes successives suivantes :
a) prévoir un substrat au moins en partie formé d'un matériau semiconducteur et ayant des première et deuxième faces opposées ;
b) former un empilement de couches semiconductrices sur la première face, ledit empilement comprenant des troisième et quatrième faces opposées, la quatrième face étant située du côté du substrat, ledit empilement comprenant des diodes électroluminescentes ;
c) former des ouvertures traversantes dans le substrat du côté de la deuxième face, lesdites ouvertures faisant face au moins en partie aux diodes électroluminescentes et délimitant des murs dans le substrat ;
d) former des plots conducteurs sur la quatrième face dans au moins certaines des ouvertures en contact avec 1'empilement ; et
e) former des blocs photoluminescents dans au moins certaines des ouvertures.
Selon un mode de réalisation, l'étape b) comprend la formation d'une couche de germination en contact avec le substrat, la couche de germination étant formée d'un matériau favorisant la croissante d'au moins l'une des couches semiconductrices de 1'empilement.
Selon un mode de réalisation, la couche de germination est au moins en partie formée en nitrure d'aluminium, en nitrure d'aluminium et de gallium, en nitrure d'aluminium, d'indium et de gallium, en nitrure d'aluminium et d'indium ou en nitrure de silicium.
Selon un mode de réalisation, le procédé comprend en outre, avant l'étape c), l'étape de fixation de l'empilement, du côté de la troisième face, à un circuit électronique.
B15656 - 2DSiWall
Selon un mode de réalisation, le substrat comprend un support recouvert d'une couche isolante électriquement, ladite couche isolante électriquement étant recouverte d'une base semiconductrice, et, à l'étape b), l'empilement est formé sur la base semiconductrice, en contact avec la base semiconductrice.
Selon un mode de réalisation, l'étape c) comprend la gravure complète du support et la gravure des ouvertures au travers de la couche isolante et la base semiconductrice.
Selon un mode de réalisation, le procédé comprend en outre, avant l'étape c) , l'étape de gravure de tranchées dans l'empilement, les tranchées s'étendant dans l'empilement depuis la troisième face, et l'étape de recouvrement de chaque tranchée d'un revêtement isolant électriquement.
Selon un mode de réalisation, le procédé comprend en outre, avant l'étape c) , l'étape d'implantation d'ions dans 1'empilement pour former des régions isolantes électriquement s'étendant dans 1'empilement depuis la troisième face.
Un autre mode de réalisation prévoit un dispositif optoélectronique comprenant :
un empilement comprenant des diodes électroluminescentes ;
des murs au moins en partie formés d'un matériau semiconducteur reposant sur l'empilement, lesdits murs délimitant des ouvertures, lesdites ouvertures faisant face au moins en partie aux diodes électroluminescentes et délimitant les murs ;
des plots conducteurs électriquement dans au moins certaines des ouvertures en contact avec 1'empilement ; et des blocs photoluminescents dans au moins certaines des ouvertures.
Selon un mode de réalisation, le dispositif optoélectronique comprend en outre, entre les murs et l'empilement, des portions de germination en contact avec les murs et l'empilement, les portions de germination étant formées d'un matériau favorisant la croissance d'au moins l'une des couches semiconductrices de l'empilement.
B15656 - 2DSiWall
Selon un mode de réalisation, les plots de germination sont au moins en partie formés en nitrure d'aluminium, en nitrure d'aluminium, d'indium et de gallium, en nitrure d'aluminium et d'indium ou en nitrure de silicium.
Selon un mode de réalisation, le dispositif optoélectronique comprend en outre des portions isolantes électriquement au sommet des murs.
Selon un mode de réalisation, le dispositif optoélectronique comprend en outre des tranchées s'étendant dans l'empilement, chaque tranchée étant recouverte d'un revêtement isolant électriquement.
Selon un mode de réalisation, le dispositif optoélectronique comprend en outre des régions isolantes électriquement s'étendant dans 1'empilement.
Selon un mode de réalisation, l'empilement comprend une face qui est rendue rugueuse ou comprend des motifs périodiques.
Selon un mode de réalisation, les plots conducteurs sont formés d'un matériau au moins en partie transparent au rayonnement émis par les diodes électroluminescentes.
Selon un mode de réalisation, le dispositif optoélectronique comprend en outre des connexions électriques s'étendant au travers de 1'empilement depuis la troisième face jusqu'à la quatrième face, lesdites connections électriques étant isolées des couches semiconductrices de l'empilement et étant au contact avec les murs.
Brève description des dessins
Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
les figures 1 et 2 sont respectivement une vue en coupe simplifiée et une vue de dessus d'un mode de réalisation d'un dispositif optoélectronique ;
B15656 - 2DSiWall les figures 3 à 6 sont des vue en coupe, partielles et schématiques, d'autres modes de réalisation de dispositifs optoélectroniques ;
les figures 7A à 7E sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif optoélectronique représenté en figure 2 ; et les figures 8A à 8D sont des vues en coupe, partielles et schématiques, de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif optoélectronique représenté en figure 3.
Description détaillée
Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits électroniques, les diverses figures ne sont pas tracées à l'échelle. En outre, seuls les éléments utiles à la compréhension de la présente description ont été représentés et sont décrits. En particulier, les moyens de polarisation d'une diode électroluminescente d'un dispositif optoélectronique sont bien connus de l'homme de l'art et ne sont pas décrits.
Dans la suite de la description, sauf indication contraire, les termes sensiblement, environ et de l'ordre de signifient à 10 % près. En outre, on appelle zone active d'une diode électroluminescente la région de la diode électroluminescente depuis laquelle est émise la majorité du rayonnement électromagnétique fourni par la diode électroluminescente. De plus, lorsqu'un premier élément est dit relié à un deuxième élément par une relation d'épitaxie, ceci signifie que le premier élément est formé à partir d'une première couche et que le deuxième élément est formé à partir d'une deuxième couche qui est formée par épitaxie sur la première couche ou inversement.
En outre, le terme particule tel qu'utilisé dans le cadre de la présente demande doit être compris dans un sens large
B15656 - 2DSiWall et correspond non seulement à des particules compactes ayant plus ou moins une forme sphérique mais aussi à des particules anguleuses, des particules aplaties, des particules en forme de flocons, des particules en forme de fibres, ou des particules fibreuses, etc. On comprendra que la taille des particules dans le cadre de la présente demande signifie la plus petite dimension transversale des particules. On entend par particules d'un matériau les particules prises individuellement, c'est-à-dire les éléments unitaires du matériau, sachant que le matériau peut se présenter sous la forme d'agglomérats de particules. Par l'expression taille moyenne de particules, on entend selon la présente demande la moyenne arithmétique des tailles des particules, c'est-à-dire la somme des tailles des particules divisée par le nombre de particules. La granulométrie des particules peut être mesurée par granulométrie laser en utilisant, par exemple, un Malvern Mastersizer 2000.
Les figures 1 et 2 représentent un mode de réalisation d'un dispositif optoélectronique 10, par exemple correspondant à un écran d'affichage ou à un dispositif de projection d'images.
Le dispositif 10 comprend deux circuits intégrés 12, 14.
Le premier circuit intégré 12 comprend des diodes électroluminescentes 16 et est appelé circuit optoélectronique ou puce optoélectronique dans la suite de la description. Le deuxième circuit intégré 14 comprend des composants électroniques, non représentés, notamment des transistors, utilisés pour la commande des diodes électroluminescentes 16 du premier circuit intégré 12.
Le deuxième circuit intégré 14 est appelé circuit de commande ou puce de commande dans la suite de la description. Le circuit optoélectronique 12 est fixé au circuit de commande 14. Selon le type de fixation, des plots de fixation 18 peuvent être présents entre la puce optoélectronique 12 et la puce de commande 14.
Selon un mode de réalisation, les diodes électroluminescentes 16 sont formées par un empilement 19 de couches semiconductrices ayant deux faces opposées 20, 21. L'empilement 19 comprend, du bas vers le haut en figure 1 :
B15656 - 2DSiWall une couche semiconductrice 22 dopée d'un premier type de conductivité, par exemple dopée de type P et délimitant la face 20 ;
une zone active 23 ; et une couche semiconductrice 24 dopée d'un deuxième type de conductivité, par exemple dopée de type N et délimitant la face 21.
Le circuit optoélectronique 12 comprend, en outre, des murs 30 sur la couche 24. Les murs 30 reposent sur des portions de germination 32 interposées entre les murs 30 et la couche 24. Les portions de germination 32 sont en contact avec la face 21 de la couche 24 et en contact avec les murs 30. Les murs 30 déLimitent des ouvertures 34 qui exposent des parties de la face 21. Selon un mode de réalisation, les murs 30 forment une grille et les ouvertures 34 sont disposées en rangées et en colonnes. A titre d'exemple, neuf sous-pixels Pix sont représentés en figure 2. Dans le présent mode de réalisation, les ouvertures 34 ont une forme carrée en figure 2. Toutefois, la forme des ouvertures 34 peut être différente.
Des plots de contact 36 sont disposés dans chaque ouverture 34 au contact de la face 21. Les plots de contact 36 sont réalisés en un matériau conducteur. Dans le présent mode de réalisation, les plots de contact 36 peuvent être opaques à la lumière émise par les diodes électroluminescentes 16. De préférence, les plots de contact 36 recouvrent seulement partiellement les parties exposées de la face 21 dans les ouvertures 34. Dans le présent mode de réalisation, pour chaque sous-pixel Pix, les plots de contact 36 sont présents aux quatre coins de l'ouverture 34 et certains plots de contact 36 s'étendent le long des murs 30. De plus, les plots de contact 36 de souspixels adjacents Pix peuvent être reliés l'un à l'autre par une portion de liaison 37 qui s'étend par-dessus le mur 30 séparant les deux sous-pixels Pix. A titre de variante, pour chaque souspixel Pix, les plots de contact 36 peuvent être agencés selon une grille recouvrant la face 21.
B15656 - 2DSiWall
Des blocs photoluminescents 38 sont disposés dans au moins certaines des ouvertures 34, en contact avec la face 21. Les blocs photoluminescents 38 ne sont pas représentés en figure 2. Il peut ne pas y avoir de blocs photoluminescents dans certaines ouvertures 34. Chaque bloc photoluminescent 38 comprend des luminophores adaptés à émettre de la lumière à une longueur d'onde différente de la longueur d'onde de la lumière émise par la diode électroluminescente 16 lorsqu'ils sont excités par la lumière émise par la diode électroluminescente 16 du sous-pixel Pix.
Le circuit optoélectronique 12 est relié au circuit de commande 14 du côté de la couche 22. Selon un mode de réalisation, un plot de fixation 18 est prévu pour chaque sous-pixel Pix.
En fonctionnement, des tensions sont appliquées entre les plots de contact 36 et les plots de fixation 18 de sorte que, pour chaque sous-pixel Pix, la partie de la zone active 23 faisant face à l'ouverture 34 du sous-pixel Pix émet de la lumière avec une intensité qui dépend de la tension appliquée entre le plot de contact 36 et le plot de fixation 18 associés au sous-pixel Pix. Les murs 30 réduisent la diaphonie entre sous-pixels Pix adjacents.
Selon un mode de réalisation, les parties exposées de la face 21 dans les ouvertures 34 peuvent être rendues rugueuses et/ou prévues avec des motifs pour améliorer l'extraction de lumière.
Les couches semiconductrices 22, 24 sont au moins en partie en un matériau semiconducteur. Le matériau semiconducteur peut être le silicium, le germanium, le carbure de silicium, un composé III-V, un compose II-VI, ou une combinaison d'au moins deux de ces composés. L'épaisseur de la couche semiconductrice 22 est dans la plage de 10 nm à 1 pm. L'épaisseur de la couche semiconductrice 24 est dans la plage de 10 nm à 10 pm. Lorsque l'épaisseur de la couche semiconductrice 24 est réduite, la diaphonie entre sous-pixels est sensiblement réduite.
Les couches semiconductrices 22, 24 peuvent être, au moins en partie, en des matériaux semiconducteurs comportant
B15656 - 2DSiWall majoritairement un composé III-V, par exemple un composé III-N. Des exemples d'éléments du groupe III comprennent le gallium (Ga) , l'indium (In) ou l'aluminium (Al). Des exemples de composés IIIN sont GaN, AIN, InN, InGaN, AlGaN ou AlInGaN. D'autres éléments du groupe V peuvent également être utilisés, par exemple, le phosphore ou l'arsenic. De façon générale, les éléments dans le composé III-V peuvent être combinés avec différentes fractions molaires.
Les couches semiconductrices 22, 24 peuvent être, au moins en partie, en des matériaux semiconducteurs comportant majoritairement un composé II-VI. Des exemples d'éléments du groupe II comprennent des éléments du groupe IIA, notamment le béryllium (Be) et le magnésium (Mg) et des éléments du groupe IIB, notamment le zinc (Zn) , le cadmium (Cd) et le mercure (Hg) . Des exemples d'éléments du groupe VI comprennent des éléments du groupe VIA, notamment l'oxygène (O) et le tellure (Te) . Des exemples de composés II-VI sont ZnO, ZnMgO, CdZnO, CdZnMgO, CdHgTe, CdTe ou HgTe. De façon générale, les éléments dans le composé II-VI peuvent être combinés avec différentes fractions molaires. De préférence, la couche 24 est reliée aux portions de germination 32 par une relation d'épitaxie.
La zone active 23 est la couche depuis laquelle est émise la majorité du rayonnement fourni par la diode électroluminescente LED. La zone active 23 peut comporter des moyens de confinement. La zone active 23 peut comprendre un puits quantique unique. Elle peut alors comprendre un matériau semiconducteur différent du matériau semiconducteur formant les couches semiconductrices 22 et 24 et ayant une bande interdite inférieure à celle des couches semiconductrices 22 et 24. La zone active 23 peut comprendre des puits quantiques multiples. Elle comprend alors un empilement de couches semiconductrices formant une alternance de puits quantiques et de couches barrières. Elle est par exemple formée d'une alternance de couches de GaN et de InGaN ayant des épaisseurs respectives de 3 nm à 20 nm (par exemple 6 nm) et de 1 nm à 30 nm (par exemple 2,5 nm) . Les couches
B15656 - 2DSiWall de GaN peuvent être dopées, par exemple, de type N ou P. Selon un autre exemple, la couche active peut comprendre une seule couche de InGaN, ayant par exemple une épaisseur supérieure à 10 nm. De préférence, les couches de la zone active 23 sont reliées à la couche 24 par une relation d'épitaxie.
Les murs 30 sont au moins en partie en au moins un matériau semiconducteur. Le matériau semiconducteur peut être le silicium, le germanium, le carbure de silicium, un composé III-V, un compose II-VI, ou une combinaison d'au moins deux de ces composés. De préférence, les murs 30 sont formés en un matériau semiconducteur compatible avec les procédés de fabrication mis en oeuvre en microélectronique. Les murs 30 peuvent être fortement dopés, légèrement dopés ou non dopés. De préférence, les murs 30 sont formés en silicium monocristallin.
La hauteur des murs 30, mesurée selon une direction perpendiculaire à la face 21, est dans la plage de 500 nm à 200 pm, de préférence de 5 pm à 30 pm. L'épaisseur des murs 30, mesurée selon une direction parallèle à la face 21, est dans la plage de 100 nm à 50 pm, de préférence de 0,5 pm à 10 pm. Dans la vue de la figure 2, l'aire de l'ouverture 34 correspond à l'aire d'un carré ayant un côté mesurant de 1 pm à 100 pm, de préférence de 3 pm à 15 pm.
Selon un mode de réalisation, les murs 30 peuvent être formés d'un matériau réfléchissant ou recouverts d'un revêtement réfléchissant à la longueur d'onde du rayonnement émis par les blocs photoluminescents 38 et/ou les diodes électroluminescentes 16.
Les portions de germination 32 sont en un matériau favorisant la croissance de la couche semiconductrice 24. La portion de germination 32 peut également jouer le rôle d'une couche de transition pour faciliter la formation de moins de défauts ou de fissurations lors de la croissance de la couche semiconductrice 24. A titre d'exemple, le matériau composant les portions de germination 32 peut être un matériau nitrure-III. A titre d'exemple, les portions de germination 32 peuvent être en
B15656 - 2DSiWall nitrure d'aluminium (AIN), en nitrure d'aluminium et de gallium (AlGaN), en nitrure d'aluminium, d'indium et de gallium (AlInGaN) , en nitrure d'aluminium et de gallium (AlGaN), en nitrure d'aluminium et d'indium (AlInN) ou en nitrure de silicium (SiN). Les portions de germination 32 peuvent être dopées du même type de conductivité que les murs 30. L'épaisseur des portions de germination 32, mesurée selon une direction perpendiculaire à la face 21, est dans la plage de 1 nm à 10 pm, de préférence entre 50 nm et 3 pm. De préférence, les portions de germination 32 sont reliées aux murs 30 par une relation d'épitaxie.
Les plots de contact 36 sont formés en un matériau conducteur, par exemple un métal tel que l'aluminium, le titane, le nickel, l'or, l'argent le cuivre ou le zinc. La hauteur des plots de contact 36, mesurée selon une direction perpendiculaire à la face 21, est dans la plage de 5 nm à 10 pm. L'épaisseur des plots de contact 36, mesurée selon une direction parallèle à la face 21, est dans la plage de 1 nm à 100 pm. Les plots de contact 36 sont en contact avec la couche semiconductrice 24. Les plots de contact 36 peuvent également être en contact avec les murs 30.
Chaque bloc photoluminescent 38 comprend des particules d'au moins un matériau photoluminescent. Un exemple d'un matériau photoluminescent est le grenat d'yttrium et d'aluminium (YAG) activé par l'ion cérium trivalent, également appelé YAG:Ce ou YAG:Ce3+. La taille moyenne des particules des matériaux photoluminescents classiques est généralement supérieure à 5 pm.
Selon un mode de réalisation, chaque bloc photoluminescent 38 comprend une matrice dans laquelle sont dispersées des particules monocristallines de taille nanométrique d'un matériau semiconducteur, également appelées nanocristaux semiconducteurs par la suite. Le rendement quantique interne QYint d'un matériau photoluminescent est égal au rapport entre le nombre de photons émis et le nombre de photons absorbés par la substance photoluminescente. Le rendement quantique interne QYint des nanocristaux semiconducteurs est supérieur à 5 %, de préférence supérieur à 10 %, plus préférentiellement supérieur à 20 %.
B15656 - 2DSiWall
Selon un mode de réalisation, la taille moyenne des nanocristaux est comprise entre 0,5 nm et 1000 nm, de préférence entre 0,5 nm et 500 nm, encore plus préférentiellement entre 1 nm et 100 nm, notamment entre 2 nm et 30 nm. Pour des dimensions inférieures à 50 nm, les propriétés de photoconversion des nanocristaux semiconducteurs dépendent essentiellement de phénomènes de confinement quantique. Les nanocristaux semiconducteurs correspondent alors à des boîtes quantiques.
Selon un mode de réalisation, le matériau semiconducteur des nanocristaux semiconducteurs est choisi parmi le groupe comprenant le séléniure de cadmium (CdSe), le phosphure d'indium (InP), le sulfure de cadmium (CdS), le sulfure de zinc (ZnS), le séléniure de zinc (ZnSe), le tellurure de cadmium (CdTe), le tellurure de zinc (ZnTe) , l'oxyde de cadmium (CdO) , l'oxyde de zinc et de cadmium (ZnCdO) , le sulfure de zinc et de cadmium (CdZnS), le séléniure de zinc et de cadmium (CdZnSe), le sulfure d'argent et d'indium (AgInS2) et un mélange d'au moins deux de ces composés. Selon un mode de réalisation, le matériau semiconducteur des nanocristaux semiconducteurs est choisi parmi les matériaux cités dans la publication au nom de Le Blevenec et al. de Physica Status Solidi (RRL) - Rapid Research Letters Volume 8, No. 4, pages 349-352, avril 2014.
Selon un mode de réalisation, les dimensions des nanocristaux semiconducteurs sont choisies selon la longueur d'onde recherchée du rayonnement émis par les nanocristaux semiconducteurs. A titre d'exemple, des nanocristaux de CdSe dont la taille moyenne est de l'ordre de 3,6 nm sont adaptés à convertir de la lumière bleue en lumière rouge et des nanocristaux de CdSe dont la taille moyenne est de l'ordre de 1,3 nm sont adaptés à convertir de la lumière bleue en lumière verte. Selon un autre mode de réalisation, la composition des nanocristaux semiconducteurs est choisie selon la longueur d'onde recherchée du rayonnement émis par les nanocristaux semiconducteurs.
La matrice consiste de façon typique en un encapsulant mélangé avec le matériau photoluminescent, tel qu'un luminophore,
B15656 - 2DSiWall un luminophore sous-micronique et un matériau nanocristallin pour former le bloc photoluminescent 38. La matrice est en un matériau au moins en partie transparent. La matrice est, par exemple, en silice. La matrice est, par exemple, en n'importe quel matériau plastique au moins en partie transparent, notamment en un polymère au moins en partie transparent, notamment en silicone ou en acide polyacétique (PLA) ou en poly(méthacrylate de méthyle) (ΡΜΜΆ). La matrice peut être en un polymère au moins en partie transparent utilisé avec les imprimantes tridimensionnelles, tels que le PLA. Selon un mode de réalisation, la matrice contient de 2 % à 90 %, de préférence de 10 % à 60 %, en poids de nanocristaux, par exemple environ 20 % en poids de nanocristaux.
La hauteur des blocs photoluminescents 38, mesurée selon une direction perpendiculaire à la face 21, est dans la plage de 100 nm à 1 mm. La hauteur des blocs photoluminescents 38 est de préférence inférieure à la somme de la hauteur des murs 30 et des portions de germination 32.
La figure 3 est une vue en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif optoélectronique 40 comprenant des diodes électroluminescentes. Le dispositif optoélectronique 40 comprend les mêmes éléments que le dispositif optoélectronique 10 représenté en figure 1, et comprend en outre des portions isolantes 42 recouvrant le sommet des murs 30. Les portions isolantes 42 peuvent correspondre au reste d'un substrat utilisé pour former les murs 30, comme cela est décrit par la suite.
Les portions isolantes 42 peuvent être en un matériau diélectrique, par exemple en oxyde de silicium (SiC>2) , en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du S13N4), en oxynitrure de silicium (notamment de formule générale SiOxNy, par exemple du SigONg), en oxyde d'aluminium (AI2O3), en oxyde d'hafnium (HfOg) ou en diamant. L'épaisseur des portions isolantes 42, mesurée selon une direction perpendiculaire à la face 21, est dans la plage de 10 nm à 10 pm.
B15656 - 2DSiWall
La figure 4 est une vue en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif optoélectronique 50 comprenant des diodes électroluminescentes. Le dispositif optoélectronique 50 comprend les mêmes éléments que le dispositif optoélectronique 10 représenté en figure 1, et comprend en outre des tranchées 52 qui s'étendent au travers de l'empilement 19 depuis la face 20. Les tranchées 52 s'étendent au moins au travers de la totalité de l'épaisseur de la couche 22 et de la zone active 23. Les tranchées 52 peuvent ne pas s'étendre au travers de la couche 24 ou s'étendre partiellement ou complètement au travers de la couche 24. Les tranchées 52 peuvent en outre s'étendre au travers des portions de germination 32, sur la totalité ou sur une partie de l'épaisseur des portions de
germination 32. Les tranchées 52 peuvent en outre s'étendre au
travers des murs 30, sur la totalité ou sur une partie de la
hauteur des murs 30.
Les tranchées 52 délimitent, pour chaque diode
électroluminescente 16, un bloc comprenant une portion 54 de la
couche 22 et une portion 56 de la zone active 23. Chaque tranchée 52 est recouverte d'une couche ou revêtement isolant électriquement 58. Les tranchées 52 peuvent être remplies d'un matériau de remplissage 60. Le matériau de remplissage 60 peut être une couche opaque, réfléchissante ou transparente, ou une combinaison de ces caractéristiques de matériaux. Les tranchées 52 sont de préférence situées dans le prolongement des murs 30. Les tranchées 52 réduisent davantage la diaphonie entre souspixels adjacents Pix.
L'épaisseur des tranchées 52, mesurée selon une direction parallèle à la face 21, est dans la plage de 10 nm à 10 pm. L'épaisseur des tranchées 52 peut être sensiblement égale à l'épaisseur des murs 30. L'épaisseur de la couche isolante 58 est dans la plage de 1 nm à 10 pm. La couche isolante 58 peut être formée des mêmes matériaux que ceux décrits précédemment pour les portions isolantes 42. Le matériau de remplissage 60 peut être
B15656 - 2DSiWall choisi parmi le groupe comprenant époxy, résine, silicone, couche métallique, diélectrique ou l'air.
Selon un mode de réalisation, le circuit optoélectronique 12 peut comprendre des connections électriques (vias) traversant complètement l'empilement 19 et isolées des couches de l'empilement 19. Les connections électriques peuvent être, à une extrémité, en contact avec les murs 30, et, à l'extrémité opposée, en contact avec certains des plots 18, ces plots 18 étant dans ce cas isolés de la couche 22. De préférence, les plots de contact 36 sont en contact avec les murs 30 et des tensions peuvent être appliquées aux plots de contact 36 par le circuit de commande 14 par l'intermédiaire desdites connections électriques. Lorsque les tranchées 52 décrites précédemment sont présentes, les connections électriques peuvent être formées en utilisant un matériau de remplissage 60 qui est conducteur électriquement.
La figure 5 est une vue en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif optoélectronique 70 comprenant des diodes électroluminescentes. Le dispositif optoélectronique 70 comprend les mêmes éléments que le dispositif optoélectronique 50 représenté en figure 4 à la différence que chaque plot de contact 36 est remplacé par une couche conductrice électriquement 72 qui est au moins en partie transparente au rayonnement électromagnétique émis par les diodes électroluminescentes 16. La couche conductrice 72 peut recouvrir la totalité de la partie exposée de la face 21 délimitée par les murs 30 pour chaque sous-pixel. La couche conductrice 72 peut être formée en un matériau conducteur et transparent tel que le graphène ou un oxyde conducteur transparent (TCO), par exemple l'oxyde d'indium-étain (ITO), l'oxyde de zinc (ZnO) dopé à l'aluminium ou au gallium ou au deux. A titre d'exemple, la couche conductrice 72 a une épaisseur dans la plage de 5 nm à 500 nm, de préférence de 20 nm à 50 nm.
La figure 6 est une vue en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif
B15656 - 2DSiWall optoélectronique 80 comprenant des diodes électroluminescentes. Le dispositif optoélectronique 80 comprend les mêmes éléments que le dispositif optoélectronique 40 représenté en figure 3, et comprend en outre des zones 82 sensiblement isolantes électriquement s'étendant au travers de l'empilement 19 formant les diodes électroluminescentes depuis la face 20. Les zones isolantes 82 s'étendent au moins au travers de la totalité de l'épaisseur de la couche 22 et de la zone active 23. Les zones isolantes 82 peuvent ne pas s'étendre au travers de la couche 24 ou s'étendre partiellement ou complètement au travers de la couche 24. En figure 6, les zones isolantes 82 sont représentées s'étendant complètement au travers de la couche 24. Les zones isolantes 82 délimitent, pour chaque diode électroluminescente 16, un bloc comprenant une portion 84 de la couche 22, une portion 86 de la zone active 23, et éventuellement une portion 88 de la couche 24. Les zones isolantes 82 peuvent être formées par implantation d'ions dans l'empilement 19, et sont formées de façon typique par implantation d'ions d'une espèce non active électriquement telle que N ou Ar pour créer des défauts du réseau cristallin. La dose est choisie pour créer suffisamment de défauts pour entraîner une résistivité élevée. Les zones isolantes 82 sont de préférence situées dans le prolongement des murs 30, mais peuvent également être plus larges ou plus étroites que les murs 30. Les zones isolantes 82 réduisent davantage la diaphonie entre sous-pixels Pix adjacents.
L'épaisseur des zones isolantes 82, mesurée selon une direction parallèle à la face 21, est dans la plage de 10 nm à 100 pm.
Les figures 7A à 7E sont des vues en coupe, partielles et schématiques, des structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif optoélectronique 10 représenté en figure 1.
La figure 7A représente la structure obtenue après les étapes suivantes :
B15656 - 2DSiWall former un substrat 90 monobloc ayant deux faces opposées 91, 92 ;
former une couche de germination 94 sur la face 92 du substrat 90 ;
former la couche 24 sur la couche de germination 94 ; former la zone active 23 sur la couche 24 ; et former la couche 22 sur la zone active 23.
Le substrat 90 est formé du même matériau que les murs
30. Le substrat 90 peut en outre être un substrat SOI. La couche de germination 94 est formée du même matériau que les portions de germination 32. La couche de germination 94 peut être réalisée par un procédé tel que dépôt chimique en phase vapeur (CVD) ou dépôt chimique en phase vapeur aux organométalliques (MOCVD), également connu sous le nom d'épitaxie organométallique en phase vapeur (MOVPE). Toutefois, des procédés tels que l'épitaxie par jets moléculaires (MBE), la MBE à source de gaz (GSMBE) , la MBE organométallique (MOMBE), la MBE assistée par plasma (PAMBE), l'épitaxie par couche atomique (ALE) ou l'épitaxie en phase vapeur aux hydrures (HVPE) peuvent être utilisés, ainsi que le dépôt de couches atomiques (ALD) ou le dépôt en phase vapeur (PVD). En outre, des procédés tels que l'évaporation ou la pulvérisation cathodique peuvent être utilisés. La couche de germination 94 est formée d'un matériau favorisant la croissance de la couche semiconductrice 24. La couche de germination 94 peut en outre jouer le rôle d'une couche de relaxation de contraintes pour faciliter la formation de moins de défauts ou de fissurations lors de la croissance de la couche semiconductrice 24.
La couche 24, la zone active 23 et la couche 22 peuvent être formées par un procédé du type CVD, MOCVD, MBE, GSMBE, PAMBE, ALE, HVPE, ALD.
La figure 7B représente la structure obtenue après avoir fixé la puce de commande 14 à la puce optoélectronique 12 du côté de la couche 22. Dans le présent mode de réalisation, la fixation de la puce de commande 14 à la puce optoélectronique 12 peut être réalisée en utilisant des inserts tels que des microbilles de
B15656 - 2DSiWall connexion ou des bossages de type plot 18. A titre de variante, la fixation de la puce de commande 14 à la puce optoélectronique 12 peut être réalisée par collage direct, sans utilisation d'inserts. Le collage direct peut comprendre un collage direct métal-métal ou un collage eutectique de zones métalliques de la puce optoélectronique 12 et de zones métalliques de la puce de commande 14. Il peut en outre être basé sur un collage diélectrique-diélectrique de zones diélectriques à la surface de la puce optoélectronique 12 et de zones diélectriques à la surface de la puce de commande 14. La fixation de la puce de commande 14 à la puce optoélectronique 12 peut être réalisée par un procédé de thermocompression dans lequel la puce optoélectronique 12 est plaquée contre la puce de commande 14, avec application d'une pression et d'un chauffage.
La figure 7C représente la structure obtenue après avoir gravé les ouvertures 34 dans le substrat 90 depuis la face 91 et dans la couche de germination 94 qui exposent des parties de la face 21 et délimitent les murs 30 et les portions de germination 32. Les dimensions des ouvertures 34 correspondent aux dimensions souhaitées des blocs photoluminescents 38. Cette gravure est arrêtée sur la couche 24 ou partiellement dans la couche 24. La morphologie de surface de la face 21 peut être douce, mais peut également être rendue rugueuse ou présenter des motifs périodiques pour améliorer l'efficacité d'extraction de lumière. La gravure mise en oeuvre peut être une gravure sèche, par exemple utilisant un plasma à base de chlore et de fluor ou une gravure par plasma à couplage inductif (ICP), une gravure ionique réactive (RIE), une gravure humide, un polissage mécano-chimique ou une combinaison desdits procédés. Dans un autre mode de réalisation, avant la formation des ouvertures 34, le substrat 90 peut être au préalable aminci, par exemple par un procédé mécano-chimique (CMP), jusqu'à la hauteur des murs. Les ouvertures 34 sont alors gravées en utilisant un procédé de gravure sèche ou humide.
La figure 7D représente la structure obtenue après avoir formé les plots de contact 36. Ceci peut être réalisé par un dépôt
B15656 - 2DSiWall conforme une couche conductrice électriquement sur la face 21 à l'intérieur des ouvertures 34 et sur les murs 30, la couche conductrice étant formée du matériau des plots de contact 36, et en gravant la couche conductrice pour délimiter les plots de contact 36. La gravure mise en oeuvre peut être une gravure sèche, par exemple utilisant un plasma à base de chlore et de fluor ou une gravure ionique réactive (RIE). Les plots de contact 36 peuvent en outre être formés par un procédé par décollement (en anqlais lift-off) .
La figure 7E représente la structure obtenue après avoir formé des blocs photoluminescents 38 dans au moins certains des ouvertures 34. Les blocs photoluminescents 38 peuvent être formés en remplissant certaines ouvertures 34 avec une dispersion colloïdale de nanocristaux semiconducteurs dans une matrice de liaison, par exemple par un procédé dit additif, éventuellement en obturant certaines ouvertures 34 avec de la résine. Le procédé dit additif peut comprendre l'impression directe de la dispersion colloïdale aux emplacements souhaités, par exemple par impression par jet d'encre, photogravure, sérigraphie, flexographie, revêtement par pulvérisation, revêtement par aérosol ou dépôt de gouttes.
Les figures 8Ά à 8D sont des vues en coupe, partielles et schématiques, des structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif optoélectronique 40 représenté en figure 3.
La figure 8A représente la structure obtenue après les étapes suivantes :
former la couche de germination 94 sur une face 102 d'un substrat SOI 100 ;
former la couche 24 sur la couche de germination 94 ; former la zone active 23 sur la couche 24 ; et former la couche 22 sur la zone active 23.
Le substrat 100 peut correspondre à une structure multicouches comprenant une couche isolante 106 recouvrant une base semiconductrice 108 et une couche semiconductrice 110
B15656 - 2DSiWall recouvrant la couche isolante 106. La couche semiconductrice 110 peut être formée des mêmes matériaux que ceux décrits précédemment pour les murs 30. La couche isolante 106 peut être formée des mêmes matériaux que ceux décrits précédemment pour les portions isolantes 42.
La figure 8B représente la structure obtenue après avoir fixé la puce de commande 14 à la puce optoélectronique 12 du côté de la couche 22. Ceci peut être réalisé comme cela a été décrit précédemment en relation avec la figure 7B.
La figure 8C représente la structure obtenue après avoir gravé la base semiconductrice 108. La gravure peut être arrêtée sur la couche isolante 106. La gravure mise en oeuvre peut être une gravure sèche, par exemple utilisant des procédés à base de plasma tels qu'une gravure par plasma à couplage inductif (ICP) ou une gravure ionique réactive (RIE) utilisant une chimie CI2 ou SFg une gravure humide. Un amincissement de substrat par polissage mécanochimique (CMP) peut en outre être mis en oeuvre pour amincir le substrat avant le procédé de gravure sèche/humide.
La figure 8D représente la structure obtenue après avoir gravé les ouvertures 34 dans la couche isolante 106, la couche semiconductrice 110 et la couche de germination 94 qui, pour chaque pixel, exposent des parties de la face 21 et délimitent les portions isolantes 42, les murs 30 et les portions de germination 32. La gravure mise en oeuvre peut être une gravure sèche, par exemple par un plasma à base de CI2 ou une gravure ionique réactive (RIE) ou une gravure humide.
Les étapes ultérieures du procédé peuvent être celles qui ont été décrites précédemment en relation avec les figures 7D et 7E.
Un mode de réalisation d'un procédé de fabrication le dispositif optoélectronique 50 représenté en figure 4 peut comprendre les étapes décrites précédemment en relation avec les figures 7A à 7E et comprendre, en outre, avant l'étape de fixation de la puce de commande 14 à la puce optoélectronique 12, l'étape de gravure des tranchées 52 au moins dans la couche 22 et la zone
B15656 - 2DSiWall active 23, et éventuellement dans la couche 24, dans les portions de germination 32 et dans les murs 30, de formation de la couche isolante 58 à l'intérieur des tranchées 52 et de remplissage des tranchées 52 avec le matériau de remplissage 60.
Un mode de réalisation d'un procédé de fabrication le dispositif optoélectronique 80 représenté en figure 6 peut comprendre les étapes décrites précédemment en relation avec les figures ΊΑ à 7E et comprendre, en outre, avant l'étape de fixation de la puce de commande 14 à la puce optoélectronique 12, l'étape d'implantation d'ions dans l'empilement 19 pour former les zones isolantes 82.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que dans les modes de réalisation décrits précédemment la puce optoélectronique 12 soit fixée directement à la puce de commande 14, la puce optoélectronique 12 et la puce de commande 14 peuvent être chacune fixées à un circuit imprimé. En outre, bien que dans les modes de réalisation décrits précédemment les murs 30 aient des faces latérales qui sont sensiblement perpendiculaires à la face 21, les faces latérales des murs 30 peuvent être profilées, par exemple être inclinées par rapport à la face 21.
En outre, divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. Divers éléments de ces modes de réalisation et variantes peuvent être combinés. A titre d'exemple, dans le circuit optoélectronique 70 décrit précédemment en relation avec la figure 5, les tranchées 52 peuvent ne pas être présentes comme cela est le cas pour les modes de réalisation 10 et 40 décrits précédemment en relation avec les figures 1 et 3.
B15656 - 2DSiWall

Claims (17)

  1. REVENDICATIONS
    1. Procédé de fabrication d'un dispositif optoélectronique (10 ; 40 ; 50 ; 70 ; 80), comprenant les étapes successives suivantes :
    a) prévoir un substrat (90 ; 100) au moins en partie formé d'un matériau semiconducteur et ayant des première et deuxième faces opposées (91, 92) ;
    b) former un empilement (19) de couches semiconductrices (22, 23, 24) sur la première face (92), ledit empilement (19) comprenant des troisième et quatrième faces opposées (20, 21), la quatrième face (21) étant située du côté du substrat, ledit empilement comprenant des diodes électroluminescentes (16) ;
    c) former des ouvertures (34) traversantes dans le substrat du côté de la deuxième face (91), lesdites ouvertures faisant face au moins en partie aux diodes électroluminescentes et délimitant des murs (30) dans le substrat ;
    d) former des plots conducteurs (36 ; 72) sur la quatrième face dans au moins certaines des ouvertures en contact avec 1'empilement ; et
    e) former des blocs photoluminescents (38) dans au moins certaines des ouvertures.
  2. 2. Procédé selon la revendication 1, dans lequel l'étape b) comprenant la formation d'une couche de germination (94) en contact avec le substrat (100), la couche de germination étant formée d'un matériau favorisant la croissante d'au moins l'une des couches semiconductrices de l'empilement (19).
  3. 3. Procédé selon la revendication 2, dans lequel la couche de germination (94) est au moins en partie formée en nitrure d'aluminium (AIN), en nitrure d'aluminium et de gallium (AlGaN), en nitrure d'aluminium, d'indium et de gallium (AlInGaN), en nitrure d'aluminium et d'indium (AlInN) ou en nitrure de silicium (SiN).
  4. 4. Procédé selon l'une quelconque des revendications 1 à 3, comprenant en outre, avant l'étape c), l'étape de fixation
    B15656 - 2DSiWall de l'empilement (19), du côté de la troisième face (20), à un circuit électronique (14).
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel le substrat (100) comprend un support (108) recouvert d'une couche isolante électriquement (106), ladite couche isolante électriquement étant recouverte d'une base semiconductrice (110), et dans lequel, à l'étape b), l'empilement (19) est formé sur la base semiconductrice, en contact avec la base semiconductrice.
  6. 6. Procédé selon la revendication 5, dans lequel l'étape c) comprend la gravure complète du support (108) et la gravure des ouvertures (34) au travers de la couche isolante (106) et la base semiconductrice (110).
  7. 7. Procédé selon l'une quelconque des revendications 1 à 6, comprenant en outre, avant l'étape c), l'étape de gravure de tranchées (52) dans l'empilement (19), les tranchées s'étendant dans l'empilement depuis la troisième face (20), et l'étape de recouvrement de chaque tranchée d'un revêtement isolant électriquement (58).
  8. 8. Procédé selon l'une quelconque des revendications 1 à 7, comprenant en outre, avant l'étape c), l'étape d'implantation d'ions dans l'empilement (19) pour former des régions isolantes électriquement (34) s'étendant dans l'empilement depuis la troisième face (20).
  9. 9. Dispositif optoélectronique (10 ; 40 ; 50 ; 70 ; 80) comprenant :
    un empilement (19) comprenant des diodes électroluminescentes (16) ;
    des murs (30) au moins en partie formés d'un matériau semiconducteur reposant sur l'empilement, lesdits murs délimitant des ouvertures (34), lesdites ouvertures faisant face au moins en partie aux diodes électroluminescentes et délimitant les murs (30) ;
    des plots conducteurs électriquement (36 ; 72) dans au moins certaines des ouvertures en contact avec l'empilement ; et
    B15656 - 2DSiWall des blocs photoluminescents (38) dans au moins certaines des ouvertures.
  10. 10. Dispositif optoélectronique selon la revendication
    9, comprenant en outre, entre les murs (30) et l'empilement (19), des portions de germination (32) en contact avec les murs et l'empilement, les portions de germination étant formées d'un matériau favorisant la croissance d'au moins l'une des couches semiconductrices de l'empilement (19).
  11. 11. Dispositif optoélectronique selon la revendication
    10, dans lequel les plots de germination (32) sont au moins en partie formés en nitrure d'aluminium (AIN), en nitrure d'aluminium et de gallium (AlGaN), en nitrure d'aluminium, d'indium et de gallium (AlInGaN), en nitrure d'aluminium et d'indium (AlInN) ou en nitrure de silicium (SiN).
  12. 12. Dispositif optoélectronique selon l'une quelconque des revendications 9 à 11, comprenant en outre des portions isolantes électriquement (42) au sommet des murs (30).
  13. 13. Dispositif optoélectronique selon l'une quelconque des revendications 9 à 12, comprenant en outre des tranchées (52) s'étendant dans l'empilement (19), chaque tranchée étant recouverte d'un revêtement isolant électriquement (58).
  14. 14. Dispositif optoélectronique selon l'une quelconque des revendications 9 à 13, comprenant en outre des régions isolantes électriquement (34) s'étendant dans l'empilement.
  15. 15. Dispositif optoélectronique selon l'une quelconque des revendications 9 à 14, dans lequel l'empilement (19) comprend une face (21) qui est rendue rugueuse ou comprend des motifs périodiques.
  16. 16. Dispositif optoélectronique selon l'une quelconque des revendications 9 à 15, dans lequel les plots conducteurs (72) sont formés d'un matériau au moins en partie transparent au rayonnement émis par les diodes électroluminescentes (16).
  17. 17. Dispositif optoélectronique selon l'une quelconque des revendications 9 à 16, comprenant en outre des connexions électriques s'étendant au travers de l'empilement (19) depuis la
    B15656 - 2DSiWall troisième face (20) jusqu'à la quatrième face (21), connections électriques étant isolées des semiconductrices de l'empilement et étant au contact avec lesdites couches les murs (30) .
    B 15656
    1/5
    B 15656
    2/5
FR1663509A 2016-12-29 2016-12-29 Dispositif optoelectronique a diodes electroluminescentes Active FR3061603B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR1663509A FR3061603B1 (fr) 2016-12-29 2016-12-29 Dispositif optoelectronique a diodes electroluminescentes
TW106146147A TWI750289B (zh) 2016-12-29 2017-12-28 具有發光二極體的光電裝置
PCT/EP2017/084776 WO2018122354A1 (fr) 2016-12-29 2017-12-28 Dispositif optoélectronique à diodes électroluminescentes
KR1020197021899A KR102496367B1 (ko) 2016-12-29 2017-12-28 발광다이오드를 구비한 광전자장치
CN201780081858.7A CN110168753B (zh) 2016-12-29 2017-12-28 具有发光二极管的光电器件
EP17822339.2A EP3563425B1 (fr) 2016-12-29 2017-12-28 Dispositif optoélectronique avec diodes électroluminescentes et procédé de fabrication
US16/475,066 US10916580B2 (en) 2016-12-29 2017-12-28 Optoelectronic device with light-emitting diodes
JP2019535789A JP7306992B2 (ja) 2016-12-29 2017-12-28 発光ダイオードを備えた光電子デバイス

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1663509A FR3061603B1 (fr) 2016-12-29 2016-12-29 Dispositif optoelectronique a diodes electroluminescentes
FR1663509 2016-12-29

Publications (2)

Publication Number Publication Date
FR3061603A1 true FR3061603A1 (fr) 2018-07-06
FR3061603B1 FR3061603B1 (fr) 2021-01-29

Family

ID=58737671

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1663509A Active FR3061603B1 (fr) 2016-12-29 2016-12-29 Dispositif optoelectronique a diodes electroluminescentes

Country Status (8)

Country Link
US (1) US10916580B2 (fr)
EP (1) EP3563425B1 (fr)
JP (1) JP7306992B2 (fr)
KR (1) KR102496367B1 (fr)
CN (1) CN110168753B (fr)
FR (1) FR3061603B1 (fr)
TW (1) TWI750289B (fr)
WO (1) WO2018122354A1 (fr)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018118808A1 (de) * 2018-08-02 2020-02-06 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines bauteils und optoelektronisches bauteil
KR102698293B1 (ko) * 2018-11-27 2024-08-23 삼성전자주식회사 디스플레이 장치 및 제조 방법
DE102019107030A1 (de) 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung
GB2593699B (en) * 2020-03-30 2022-10-26 Plessey Semiconductors Ltd Monolithic LED pixel
CN112864290B (zh) * 2020-04-09 2022-04-22 镭昱光电科技(苏州)有限公司 微型led显示器及其制造方法
JP7091598B2 (ja) * 2020-05-20 2022-06-28 日亜化学工業株式会社 発光装置の製造方法
TWI729846B (zh) * 2020-06-10 2021-06-01 友達光電股份有限公司 發光裝置
CN115117211B (zh) 2021-03-18 2025-07-01 隆达电子股份有限公司 半导体晶片与发光装置
KR20220149873A (ko) * 2021-04-30 2022-11-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
EP4427272A4 (fr) * 2021-11-02 2025-12-03 Samsung Electronics Co Ltd Réseau de diodes électroluminescentes avec régions d'isolation implantées inactives et ses procédés de formation
US20230268468A1 (en) * 2022-02-22 2023-08-24 Osram Opto Semiconductors Gmbh Light emitting semiconductor chip and method for manufacturing a plurality of light emitting semiconductor chips

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0683527A1 (fr) * 1994-05-09 1995-11-22 Motorola Inc. Matrice de LED à haute densité avec interconnexions semi-conductrices
EP2495772A1 (fr) * 2011-03-02 2012-09-05 Azzurro Semiconductors AG Dispositif électroluminescent semi-conducteur
FR2985989A1 (fr) * 2012-01-23 2013-07-26 Commissariat Energie Atomique Procede d'isolation de nanofils ou de microfils
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP3070752A1 (fr) * 2015-03-20 2016-09-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoélectronique à diode électroluminescente

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
CN100444338C (zh) 2003-12-22 2008-12-17 皇家飞利浦电子股份有限公司 制造半导体纳米线组以及包括纳米线组的电器件
WO2006035664A1 (fr) * 2004-09-27 2006-04-06 Matsushita Electric Industrial Co., Ltd. Element emetteur de lumiere a semiconducteur, son procede de fabrication et son procede de montage et dispositif emetteur de lumiere
KR100755598B1 (ko) 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
JP5091445B2 (ja) * 2006-09-15 2012-12-05 株式会社東芝 半導体装置およびその製造方法
JP5253740B2 (ja) 2007-01-09 2013-07-31 学校法人上智学院 Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
KR101468696B1 (ko) * 2007-12-31 2014-12-08 서울반도체 주식회사 발광 소자
DE102008016534A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
JP2010040867A (ja) * 2008-08-06 2010-02-18 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
WO2010022064A1 (fr) 2008-08-21 2010-02-25 Nanocrystal Corporation Nanostructures de nitrure du groupe iii sans défaut et dispositifs utilisant des techniques de croissance pulsée et non pulsée
WO2010123809A2 (fr) * 2009-04-20 2010-10-28 3M Innovative Properties Company Convertisseur de longueur d'onde à pompage non radiatif
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
US8796665B2 (en) * 2011-08-26 2014-08-05 Micron Technology, Inc. Solid state radiation transducers and methods of manufacturing
DE102011056888A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
JP3174776U (ja) * 2012-01-26 2012-04-05 サンケン電気株式会社 半導体発光装置
KR20130104612A (ko) * 2012-03-14 2013-09-25 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법
TWI480660B (zh) * 2012-12-25 2015-04-11 Au Optronics Corp 顯示裝置
FR3003403B1 (fr) * 2013-03-14 2016-11-04 Commissariat Energie Atomique Procede de formation de diodes electroluminescentes
US9059339B1 (en) * 2014-02-11 2015-06-16 International Business Machines Corporation Light emitting diodes with via contact scheme
US20160141446A1 (en) * 2014-11-18 2016-05-19 PlayNitride Inc. Method for manufacturing light emitting device
DE102015103055A1 (de) 2014-12-04 2016-06-09 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
TWI543394B (zh) * 2014-12-05 2016-07-21 Electroluminescence and Photoluminescence Multiband White Light Emitting Diodes
JP5838357B1 (ja) * 2015-01-13 2016-01-06 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0683527A1 (fr) * 1994-05-09 1995-11-22 Motorola Inc. Matrice de LED à haute densité avec interconnexions semi-conductrices
EP2495772A1 (fr) * 2011-03-02 2012-09-05 Azzurro Semiconductors AG Dispositif électroluminescent semi-conducteur
FR2985989A1 (fr) * 2012-01-23 2013-07-26 Commissariat Energie Atomique Procede d'isolation de nanofils ou de microfils
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP3070752A1 (fr) * 2015-03-20 2016-09-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoélectronique à diode électroluminescente

Also Published As

Publication number Publication date
CN110168753B (zh) 2022-03-08
US20190326351A1 (en) 2019-10-24
EP3563425A1 (fr) 2019-11-06
TW201838202A (zh) 2018-10-16
KR20190098239A (ko) 2019-08-21
CN110168753A (zh) 2019-08-23
JP2020503691A (ja) 2020-01-30
FR3061603B1 (fr) 2021-01-29
US10916580B2 (en) 2021-02-09
TWI750289B (zh) 2021-12-21
EP3563425B1 (fr) 2023-05-17
WO2018122354A1 (fr) 2018-07-05
JP7306992B2 (ja) 2023-07-11
KR102496367B1 (ko) 2023-02-03

Similar Documents

Publication Publication Date Title
FR3061603A1 (fr) Dispositif optoelectronique a diodes electroluminescentes
EP3024030B1 (fr) Dispositif optoélectronique à diodes électroluminescentes et son procédé de fabrication
CN104704634B (zh) 用于制造发光二极管显示器的方法和发光二极管显示器
FR3061607A1 (fr) Dispositif optoelectronique a diodes electroluminescentes
FR3068173A1 (fr) Dispositif optoelectronique
FR3053530A1 (fr) Dispositif optoelectronique a pixels a contraste et luminance ameliores
FR3061608A1 (fr) Dispositif optoelectronique a diodes electroluminescentes
EP3815139B1 (fr) Dispositif optoelectronique a diodes electroluminescentes
EP3891813B1 (fr) Dispositif d'affichage électroluminescent multi-couleurs et procédé de fabrication d'un tel dispositif
FR3057995A1 (fr) Dispositif d'affichage et procede de fabrication d'un tel dispositif
FR3091022A1 (fr) Procede de fabrication de structures optoelectroniques pourvues de diodes electroluminescentes coplanaires
FR3061605A1 (fr) Dispositif optoélectronique à diodes électroluminescentes
FR3068516B1 (fr) Dispositif optoelectronique comprenant des diodes electroluminescentes
FR3068515A1 (fr) Dispositif optoélectronique comprenant des diodes électroluminescentes
EP4042482B1 (fr) Procede de fabrication d'un dispositif optoelectronique
FR3075464A1 (fr) Dispositif optoelectronique a diodes electroluminescentes
US20210126155A1 (en) Method for Producing a Component and Optoelectronic Component

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180706

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8