FR2772985A1 - Procede de fabrication pour des interconnexions locales et des contacts auto-alignes - Google Patents
Procede de fabrication pour des interconnexions locales et des contacts auto-alignes Download PDFInfo
- Publication number
- FR2772985A1 FR2772985A1 FR9804236A FR9804236A FR2772985A1 FR 2772985 A1 FR2772985 A1 FR 2772985A1 FR 9804236 A FR9804236 A FR 9804236A FR 9804236 A FR9804236 A FR 9804236A FR 2772985 A1 FR2772985 A1 FR 2772985A1
- Authority
- FR
- France
- Prior art keywords
- layer
- gate electrode
- aligned
- self
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W20/069—
-
- H10W20/0698—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/019—Contacts of silicides
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
L'invention procure un procédé original dans lequel des interconnexions locales (42a 46) et des contacts sans bordure auto-alignés (42b, 46) de dispositifs à semiconducteurs sont fabriqués dans un même processus. Le procédé est compatible avec les modules de processus de fabrication de siliciure de titane auto-aligné de type LOGIC, et de fabrication de double grille en matériau polycristallin N+ /P+ . L'invention procure ainsi un procédé qui permet de former simultanément des interconnexions locales et des contacts sans bordure auto-alignés.
Description
PROCEDE DE FABRICATION POUR DES INTERCONNEXIONS
LOCALES ET DES CONTACTS AUTO-ALIGNES
Cette invention concerne un procédé de fabrication de dispositif à semiconducteurs, et elle concerne plus particulièrement la technologie des interconnexions locales et des contacts auto-alignés (ou SALIC pour "self-aligned local interconnect and contact"), qui intègre un processus
de formation de contacts auto-alignés et sans bordures, ainsi qu'un pro-
cessus de formation d'interconnexions locales.
Lorsque l'intégration d'éléments dans des circuits intégrés (CI) augmente, une résistance de régions de source/drain dans les éléments
de transistors métal-oxyde-semiconducteur (MOS) augmente simultané-
ment. Lorsque la résistance de la région de source/drain est presque la
même que la résistance d'un canal du transistor MOS, on utilise un pro-
cessus de formation de siliciure auto-aligné (ou SALICIDE pour "self-
aligned silicide") pour réduire la résistance carrée des régions de source/drain, afin de maintenir une structure intégrale de jonctions de
faible profondeur entre la couche de métal et le transistor MOS. Le pro-
cessus de formation de siliciure auto-aligné est appliqué à l'heure ac-
tuelle dans un processus de fabrication d'un dispositif à très haut niveau
d'intégration (ou VLSI).
En outre, une double grille, telle qu'une double grille en maté-
riau polycristallin N+/P+, est employée dans un élément dans un proces-
sus submicronique profond, lorsqu'il est exigé d'augmenter la densité de circuits intégrés et de diminuer la taille des éléments. Pour de meilleures performances, on utilise une couche de siliciure de tungstène (WSix) pour recouvrir la couche de grille en matériau polycristallin dopé d'éléments,
en même temps qu'une grille en siliciure polycristallin est formée en défi-
nissant un motif dans la couche de siliciure de tungstène et la couche de
grille en matériau polycristallin.
Les figures 1A-1D montrent un processus de fabrication classi-
que de siliciure auto-aligné En se référant à la figure 1A, on note que l'on a initialement un substrat en silicium 10 qui comprend des régions d'isolation par tranchées de faible profondeur, 11, une couche d'oxyde de grille 12a et une couche de grille polycristalline 13a. La région d'isolation
par trancheées de faible profondeur 11 est formée par un ensemble d'éta-
pes. Premièrement, on forme des tranchées de faible profondeur dans le substrat 10. Ensuite, on remplit les tranchées de faible profondeur avec par exemple du dioxyde de silicium. Enfin, on forme la région d'isolation
par tranchées de faible profondeur 11 par un procédé d'attaque aniso-
trope par voie sèche. On forme séquentiellement une zone active 9 pour
un élément à transistor à côté de chaque groupe de deux régions d'isola-
tion par tranchées de faible profondeur, 11.
En outre, la couche d'oxyde de grille 12a est constituée par exemple par du dioxyde de silicium. La couche de grille polycristalline 13a est formée par exemple par un procédé de dépôt chimique en phase
vapeur à basse pression. L'épaisseur de la couche de grille polycristal-
line 13a est d'environ 200 nm - 350 nm.
En se référant à la figure lB, on note que la couche de grille
polycristalline 13a est recouverte par une couche de siliciure de tung-
stène 14a. La couche de siliciure de tungstène 14a peut être formée par un procédé de dépôt chimique en phase vapeur à basse pression (ou LPCVD), dans lequel la réaction est effectuée par exemple par un gaz en mélange consistant en hexafluorure de tungstène (WF6) et en silane à une température d'environ 300 C - 400 C. L'épaisseur de la couche de siliciure de tungstène 14a est d'environ 40 nm - 80 nm. On forme ensuite une couche de nitrure de silicium 15a par dépôt sur la couche de siliciure de tungstène 14a. Le procédé de formation de la couche de nitrure de
silicium 15a est par exemple un procédé de dépôt chimique en phase va-
peur à basse pression.
En se référant à la figure 1C, on note qu'on forme ensuite une
structure d'électrode de grille 13' sur le substrat 10, par un procédé clas-
sique de photolithographie et d'attaque, par lequel on définit la couche d'oxyde de grille 12a, la couche de grille polycristalline 13a, la couche de siliciure de tungstène 14a et le nitrure de silicium 15. L'électrode de grille 13' comprend un oxyde de grille 12b, une couche de grille polycristalline 13b, une couche de siliciure de tungstène 14b et un nitrure de silicium b. En se référant à la figure 1D, on note qu'un élément d'espace-
ment 16 est formé autour de la paroi latérale de l'électrode de grille 13'.
Le siliciure auto-aligné 17 est ensuite formé sur une partie de la surface du substrat 10. Le siliciure auto-aligné 17 peut être formé par des étapes
comprenant tout d'abord la formation d'une couche de titane, par pulvéri-
sation cathodique, sur le silicium 10. Le siliciure 17 est ensuite formé à l'interface de la couche de titane et des parties à nu du substrat 10, par
exemple par un procédé d'oxydation thermique rapide.
D'autre part, lorsque l'intégration du dispositif à semiconduc-
teurs augmente, la surface de la puce ne peut pas fournir des étendues
suffisantes pour des interconnexions à l'intérieur du dispositif. Pour ré-
pondre à des exigences croissantes portant sur des interconnexions inté-
rieures, on utilise actuellement des interconnexions employant plus de
deux couches de métal, dans des structures de circuits intégres, en par-
ticulier dans des produits consistant en Cl complexes, comme par exem-
ple un microprocesseur. On prévoit jusqu'à quatre ou cinq couches de
métal pour des interconnexions des éléments dans le microprocesseur.
En se référant aux figures 2A - 2D, on voit un processus de fabrication classique d'interconnexions locales dans des zones locales dans le dispositif. En se référant à la figure 2A, on voit un substrat 20, et
ce substrat 20 comporte une zone d'isolation par tranchée de faible pro-
fondeur, 21, pour définir les cellules de mémoire. En outre, le substrat 20
est recouvert par une couche d'oxyde de grille 22, une première élec-
trode de grille 23 et une seconde électrode de grille 24 qui sont formées
au-dessus de la couche d'oxyde de grille 22, et des éléments d'espace-
ment 25 sont formés autour des parois latérales de la première électrode de grille 23 et de la seconde électrode de grille 24. La première électrode de grille 23 et la seconde électrode de grille 24 consistent par exemple en silicium dopé avec des impuretés. L'élément d'espacement 25 consiste
par exemple en dioxyde de silicium.
En se référant à la figure 2B, on note qu'on utilise ensuite un
processus de formation de siliciure auto-aligné (SALICIDE). Avant d'em-
ployer le processus de formation de siliciure auto-aligné, on élimine la partie à nu de la couche d'oxyde de grille 22. Le processus comprend des étapes consistant par exemple à déposer initialement une couche de métal sur la première électrode de grille 23, la seconde électrode de grille 24 et la couche d'oxyde de grille 22. La couche de métal consiste par exemple en une couche de titane qui est déposée par pulvérisation cathodique à courant continu par magnétron. L'épaisseur de la couche de métal est de préférence d'environ 20 nm - 100 nm. Ensuite, la couche de titane réagit avec la surface de la première électrode de grille 23, de la seconde électrode de grille 24 et de la partie à nu du substrat 20, pour produire le siliciure 26 à une température élevée. Le siliciure est par
exemple du siliciure de titane (TiSi2).
En se référant à la figure 2C, on note qu'une couche de nitrure de titane 27a est déposée par pulvérisation cathodique réactive sur le substrat 20, pour recouvrir la première électrode de grille 23, la seconde
électrode 24 et l'élément d'espacement 25. Le procédé de dépôt par pul-
vérisation cathodique réactive utilise le titane à titre de cible en métal.
Des ions qui sont pulvérisés par bombardement réagissent avec l'azote du plasma dans une enceinte remplie d'argon et d'azote, pour produire du nitrure de titane (TiN). Ensuite, une couche de résine photosensible 28 est formée sur le substrat 20, et la couche de résine photosensible 28 est définie de façon à recouvrir des parties du substrat 20. Par exemple,
en se référant à la figure 2C, on note que la partie de la couche de ni-
trure de titane 27a qui se trouve sur la surface de la première électrode
de grille 23 et sur la moitié de la seconde électrode de grille 24, est à nu.
En se référant à la figure 2D, on note que le nitrure de silicium 27a à nu, qui n'est pas recouvert par la couche de résine photosensible 28. est enlevé par attaque et la couche de nitrure de titane résiduelle 27b
est formee. Ensuite, dans le processus de fabrication suivant, le proces-
sus d'extrémité avant de l'interconnexion locale est effectué en éliminant la couche de résine photosensible 28 Le processus d'extrémité arrière
peut être effectué aisément par l'homme de l'art pour achever le disposi-
tif. D'autre part. il est essentiel pour une technologie dite LOGIC de former simultanément les contacts sans bordure auto- alignés, et les interconnexions locales (ou Ll). D'autre part, cette technologie doit être
compatible avec le processus de formation de siliciure de titane auto-
aligné (SALICIDE) du type LOGIC, et le processus de formation de dou-
ble grille en matériau polycristallin N+/P+. Dans le processus de fabrica-
tion classique, ceci n'a pas été réalisé, du fait de difficultés dans l'inté-
gration du processus de formation de siliciure et des interconnexions lo-
cales dans les processus de base de formation de siliciure auto-aligné de
type LOGIC, et de formation de matériau polycristallin N+/P+.
Un but de la présente invention est donc de procurer un procé-
dé dans lequel des interconnexions locales et des contacts sans bordure auto-alignés de dispositifs à semiconducteurs sont fabriqués dans un
processus intégré.
Un autre but de la présente invention est donc de procurer un procédé qui est compatible avec les modules de processus de formation
de siliciure de titane auto-aligné (SALICIDE) de type LOGIC, et de for-
mation de double grille en matériau polycristallin N+/P+. Ainsi, I'invention procure un procédé de formation d'interconnexions locales et de contacts
auto-alignés (SALIC) pour une technologie LOGIC, pour former simulta-
nément des interconnexions locales (LI) et des contacts sans bordure auto-alignés. Conformément aux buts précédents de la présente invention,
ainsi qu'à d'autres, I'invention procure un procédé de fabrication d'inter-
connexions locales et de contacts sans bordure auto-alignés. Le procédé
comprend la fourniture d'un substrat, ce substrat comprenant un ensem-
ble de couches d'isolation par tranchées de faible profondeur, les cou-
ches d'isolation par tranchées de faible profondeur étant utilisées pour
définir au moins une zone d'interconnexion locale et une zone active.
Ensuite, une première électrode de grille et une seconde élec-
trode de grille sont respectivement formées sur la zone d'interconnexion locale et sur la zone active. La première électrode de grille et la seconde électrode de grille ont respectivement une couche d'oxyde de grille, une
couche de silicium polycristallin au-dessus de la couche d'oxyde de grille.
une couche de siliciure et une première couche d'isolation.
Ensuite, un ensemble de régions de source/drain sont formées dans le substrat par implantation ionique, en utilisant à titre de masques
la première électrode de grille et la seconde électrode de grille, Un pre-
mier élément d'espacement et un second élément d'espacement sont
formés autour de la première électrode de grille et de la seconde élec-
trode de grille. Ensuite, une partie de la première électrode de grille et une partie du premier élément d'espacement sont enlevées par attaque
pour mettre à nu une partie de la couche de siliciure de la première élec-
trode de grille. La partie à nu de la couche d'oxyde de grille est ensuite éliminée. Ensuite, une couche de siliciure auto- alignée est formée sur la surface à nu de la région de source/drain. Ensuite, une seconde couche
d'isolation est formée, et une couche diélectrique est formée sur la se-
conde couche d'isolation. La seconde couche d'isolation et la couche di-
électrique ont une première ouverture au-dessus de la zone d'intercon-
nexion locale, et une seconde ouverture au-dessus de la zone active. La
première ouverture est utilisée pour mettre à nu des parties de la pre-
mière électrode de grille, de la couche de siliciure, du premier élément d'espacement et de la couche de siliciure auto-alignée sur la surface de la région de source/drain autour de la première électrode. La seconde
ouverture est utilisée pour mettre à nu des parties de la seconde élec-
trode de grille. du second élément d'espacement et de la couche de sili-
ciure auto-alignée, sur la surface de la région de source/drain autour de
la seconde électrode.
Par le procédé décrit ci-dessus, des interconnexions locales et des contacts sans bordure auto-alignés de dispositifs à semiconducteurs sont fabriqués en un processus intégré. Le procédé est compatible avec les modules de processus de fabrication de siliciure de titane auto-aligné (SALICIDE) de type LOGIC, et de fabrication de double grille en matériau polycristallin N+/P+. Ainsi, I'invention procure un procédé de formation d'interconnexions locales et de contacts auto-alignés (SALIC) pour une technologie LOGIC, pour former simultanément l'interconnexion locale
(LI) et les contacts sans bordure auto-alignés.
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation préférés, donnés à titre d'exemples non limitatifs. La suite de
la description se réfère aux dessins annexés, dans lesquels
Les figures 1A - 1D montrent des coupes représentées à des
stades de processus sélectionnés d'une procédure classique qui est utili-
sée dans la fabrication de siliciure auto-aligné; Les figures 2A - 2D montrent des coupes représentées à des
stades de processus sélectionnés d'une procédure classique qui est utili-
sée dans la fabrication d'interconnexions locales; et Les figures 3A - 3H montrent des coupes représentées à des stades de processus sélectionnés d'une procédure conforme a un mode
de réalisation préféré de l'invention.
L'invention procure un procédé original dans lequel des inter-
connexions locales et des contacts sans bordure auto-alignés de disposi-
tifs à semiconducteurs, sont fabriqués en un processus intégré. Le pro-
cédé est compatible avec les modules de processus de fabrication de si-
liciure de titane auto-aligné (SALICIDE) de type LOGIC, et de fabrication de double grille en matériau polycristallin N+/P+. Ainsi, I'invention procure
un procédé de formation d'interconnexions locales et de contacts auto-
alignés (SALIC) pour une technologie LOGIC, pour former simultanément
l'interconnexion locale (LI) et les contacts sans bordure auto-alignés.
En se référant aux figures 3A - 3H. on voit des coupes repré-
sentées à des stades de processus sélectionnés d'une procédure con-
forme à un mode de réalisation préféré de l'invention, dans lequel est
introduit un procédé pour la mise en oeuvre de la technologie de forma-
tion d'interconnexions locales et de contacts auto-alignés (SALIC). En se référant à la figure 3A, on voit un substrat 30 et des zones d'isolation par tranchées de faible profondeur 31 sont formées dans celui-ci. Les zones d'isolation par tranchées de faible profondeur 31 sont remplies par exemple avec du dioxyde de silicium (SiO2). Des zones actives et des
zones d'interconnexions locales du dispositif à semiconducteurs sont dé-
finies entre les zones d'isolation par tranchées de faible profondeur 31, comme par exemple la zone active 9' et la zone d'interconnexion locale 9" qui sont représentées sur la figure 3A. Ensuite, une couche d'oxyde de grille 32. une couche de silicium polycristallin. par exemple une couche de double grille polycristalline N /P+ 33, une couche de siliciure, par exemple une couche de TiSi2 34, et une couche d'isolation, par exemple une couche de nitrure de silicium 35, sont formées séquentiellement sur
le substrat 30.
En se référant à la figure 3B, on note que la structure empilée formée par la couche de double grille polycristalline N+/P+ 33, la couche de TiSi2 34 et la couche de nitrure de silicium 35, est définie par un pro- cessus classique de photolithographie et d'attaque, pour former des
électrodes de grille. par exemple une première électrode de grille 3a au-
dessus de la zone d'interconnexion locale 9", et la seconde électrode de grille 3b au-dessus de la zone active 9'. La première électrode de grille 3a comprend une couche de double grille N+/P+ 33a. une couche de TiSi2 34a et une couche de nitrure de silicium 35a. La seconde électrode de grille 3b comprend une couche de double grille N+/P+ 33b, une couche de TiSi2 34b et une couche de nitrure de silicium 35b. La première électrode
de grille 3a et la seconde électrode de grille 3b sont respectivement con-
sidérées comme les structures de grille pour former simultanément les interconnexions locales et le siliciure auto-aligné dans différentes zones
dans le même dispositif.
En se référant à la figure 3C, on note que des régions de
source/drain 36 sont formées dans le substrat 30 à côté de régions si-
tuées au-dessous de la première électrode de grille 3a et de la seconde électrode de grille 3b, par implantation d'ions. Ensuite, des éléments d'espacement sont formés autour de la paroi latérale d'électrodes de
grille. Comme représenté sur la figure 3C, des premiers éléments d'espa-
cement 37a et 37b, et des seconds éléments d'espacement 37c et 37d sont respectivement formés autour de la première électrode de grille 3a et de la seconde électrode de grille 3b. Les éléments d'espacement 37a,
37b et 37c, 37d consistent par exemple en nitrure de silicium.
En se référant à la figure 3D, on note qu'une couche de résine photosensible 38a est formée sur le substrat 30. La couche de résine photosensible 38a comprend une première ouverture 39, et la première ouverture met à nu une partie correspondant approximativement à la moitié de la surface de la couche de nitrure de silicium 35a, I'élément
d'espacement 37a et une partie de la couche d'oxyde de grille 32. L'ou-
verture 39 met à nu une partie de la zone d'interconnexion locale 9" et
elle est utilisée pour expliquer le processus de formation des intercon-
nexions locales dans le dispositif.
Ensuite, la couche de nitrure de silicium 35a à nu et la partie horizontale de l'élément d'espacement 37a à nu, à côté de la couche de nitrure de silicium 35a, sont enlevés par attaque, en employant par exemple une attaque anisotrope utilisant la couche d'oxyde de grille 32 à titre de couche d'arrêt d'attaque, et en utilisant la couche de TiSi2 34a à
titre de point final d'attaque. Comme représenté sur la figure 3E, le pro-
cessus d'attaque décrit ci-dessus forme un nitrure de silicium 35c et l'élément d'espacement 37e. Ensuite, on enlève la couche de résine photosensible 38a. La partie à nu de la couche d'oxyde de grille 32 est éliminée par exemple par un procédé d'attaque par voie humide, pour
former une couche d'oxyde de grille 32a.
En se référant à la figure 3F, on note qu'un processus classi-
que de formation du siliciure auto-aligné est ensuite employé pour former les éléments en siliciure 42a, 42b et 42c dans la surface des régions de source/drain. Les éléments en siliciure 42a, 42b et 42c consistent par exemple en TiSi2. Ensuite, une seconde couche isolante est déposée sur
le substrat 30; par exemple, une couche de nitrure de silicium 44 est for-
mée sur le substrat 30. La couche de nitrure de silicium 44 est utilisée à
titre de couche de barrière pour éviter que le dispositif ne soit endomma-
gé par le plasma qui est utilisé dans le processus suivant.
Ensuite, une couche diélectrique inter-couche (ou ILD pour
"inter-layer dielectric") 43 est formée sur le substrat 30 de façon à recou-
vrir la couche de nitrure de silicium 44. Une couche de résine photosen-
sible 38b est ensuite formée sur la couche ILD 43. La couche de résine photosensible 38b comprend une seconde ouverture 40 et une troisième ouverture 41. La seconde ouverture 40 et la troisième ouverture 41 sont
respectivement placées au-dessus de la zone active et de la zone d'in-
terconnexion locale.
En se référant a la figure 3G, on note que la totalité de la cou-
che ILD 43 au-dessus du substrat 30 est transformee en une couche ILD 43a par enlèvement par attaque de la couche ILD à nu 43, en utilisant la couche de nitrure de silicium 44 à titre de couche d'arrêt d'attaque. La
couche ILD 43a comprend une ouverture 40a et une ouverture 41a. L'ou-
verture 40a met donc à nu une partie de la couche de nitrure de silicium c, une partie de la couche de TiSi2 34a, I'élément d'espacement 37e, et une partie de l'élément en siliciure 42a. L'ouverture 41a met donc a nu une zone de contact sans bordure 41'. La zone de contact sans bordure 41' comprend une partie de la zone d'isolation par tranchées de faible profondeur 31, une partie de la couche de nitrure de silicium 35b, et une partie de l'élément en siliciure 42b. La couche de résine photosensible
38b est ensuite enlevée.
Conformément à ce qui est décrit ci-dessus. I'ouverture 40a est utilisée pour former les interconnexions locales, et l'ouverture 41a est
utilisée pour former le contact sans bordure et auto-aligné.
En se référant à la figure 3H, on note qu'une couche de bar-
rière/adhésif 45 est déposée sur le substrat 30. Les parties à nu, c'està-
dire des parties à nu de la couche de nitrure de silicium 35c, la couche
de TiSi2 34a, I'élément d'espacement 37e et le siliciure 42a dans l'ou-
verture 40a, et des parties de la zone d'isolation par tranchées de faible
profondeur 31, la couche de nitrure de silicium 35b et l'élément en sili-
ciure 42b dans l'ouverture 41a, sont recouverts par la couche de bar-
rière/adhésif 45. Les parois latérales de l'ouverture 40a et de l'ouverture 41a sont également recouvertes par la couche de barrière/adhésif 45. La
couche de barrière/adhésif 45 consiste par exemple en titane et en ni-
trure de titane.
Ensuite, une couche de tungstène générale 46 est formée sur le substrat 30 pour remplir les ouvertures 40a et 41a de la couche ILD 43a,
afin de recouvrir la couche de barrière/adhésif 45. La couche de tung-
stène générale 46 est formée par exemple par dépôt chimique en phase
vapeur. Un polissage chimio-mecanique (ou CMP pour "chemical mecha-
nical polishing") est effectué pour aplanir la couche de barrière/adhésif
, la couche de tungstène 46 et la couche ILD 43a. Une couche d'al-
liage, par exemple une couche 47 consistant en AI-Cu, est formée sur le substrat 30, c'est-à-dire sur la couche ILD 43 et la couche de tungstène 46, de façon à former les interconnexions multiples dans le dispositif. Le processus suivant pour le dispositif peut être accompli par un procédé classique. Conformément au mode de réalisation préféré décrit ci-dessus, I'invention procure un procédé original, dans lequel des interconnexions
locales et des contacts sans bordure auto-alignés de dispositifs à semi-
conducteurs sont fabriqués en un processus intégré.
En utilisant le processus de l'invention, on obtient certains avantages souhaités. Par exemple, du fait que le procédé est compatible avec les modules de processus de formation de siliciure de titane auto- aligné (SALICIDE) de type LOGIC, et de formation de double grille en matériau polycristallin N+/P+, le procédé de formation d'interconnexions locales et de contacts auto-alignés (SALIC) pour une technologie LOGIC,
forme simultanément l'interconnexion locale (LI) et les contacts sans bor-
dure auto-alignés, et dans ces conditions il diminue le temps de fabrica-
tion nécessaire et il favorise également le rendement de la fabrication.
On a décrit l'invention en utilisant des modes de réalisation préférés, envisagés à titre d'exemples. Il faut cependant noter que de nombreuses modifications peuvent être apportées au procédé décrit et
représenté, sans sortir du cadre de l'invention.
Claims (10)
1. Procédé de fabrication pour des interconnexions locales et des contacts sans bordure auto-alignés, caractérisé en ce qu'il comprend les étapes suivantes: on fournit un substrat (30), ce substrat ayant un ensemble de couches d'isolation par tranchées de faible profondeur (31),
les couches d'isolation par tranchées de faible profondeur (31) étant uti-
lisées pour définir au moins une zone d'interconnexion locale (9") et une zone active (9'); on forme une première électrode de grille (3a) et une
seconde électrode de grille (3b) respectivement sur la zone d'intercon-
nexion locale (9") et sur la zone active (9'), la première électrode de grille (3a) et la seconde électrode de grille (3b) ayant respectivement une couche d'oxyde de grille (32), une couche de silicium polycristallin (33a,
33b) au-dessus de la couche d'oxyde de grille (32), une couche de sili-
ciure (34a, 34b) et une première couche d'isolation (35a, 35b); on forme un ensemble de régions de source/drain (36) dans le substrat (30), par implantation ionique, en utilisant à titre de masques la première électrode de grille (3a) et la seconde électrode de grille (3b); on forme un premier élément d'espacement (37a, 37b) et un second élément d'espacement (37c, 37d), respectivement autour de la première electrode de grille (3a) et de la seconde électrode de grille (3b); on attaque une partie de la
première électrode de grille (3a) et une partie du premier élément d'es-
pacement (37a), pour mettre à nu une partie de la couche de siliciure (34a) de la première électrode de grille (3a); on élimine la partie à nu de
la couche d'électrode de grille (32); on forme une couche de siliciure au-
to-aligné (42a. 42b, 42c) sur la surface de la région de source/drain (36);
et on forme une seconde couche d'isolation (44) et une couche diélectri-
que (43) sur la seconde couche d'isolation (44), la seconde couche
d'isolation (44) et la couche dielectrique (43) ayant une première ouver-
ture (40a) au-dessus de la zone d'interconnexion locale (9"), et une se-
conde ouverture (41a) au-dessus de la zone active (9'), la première ou-
verture (40a) étant utilisée pour mettre à nu des parties de la première
électrode de grille (3a), de la couche de siliciure (34a), du premier élé-
ment d'espacement (37e) et de la couche de siliciure auto-aligné (42a), sur la surface de la région de source/drain (36) autour de la première électrode (3a). et la seconde ouverture (41a) étant utilisée pour mettre à nu des parties de la seconde électrode de grille (3b), du second élément d'espacement (37d) et de la couche de siliciure auto- aligné (42b) sur la surface de la région de source/drain (36) autour de la seconde électrode
(3b), grâce à quoi l'interconnexion locale et le contact sans bordure auto-
aligné sont formés dans ces ouvertures.
2. Procédé selon la revendication 1, caractérisé en ce qu'il
comprend en outre les étapes suivantes: on forme une couche de bar-
rière/adhésif (45) sur des parois latérales et de fond de la première ou-
verture (40a) et de la seconde ouverture (41a); et on forme une couche de bouchon (46) sur le substrat (30), pour remplir la première ouverture
(40a) et la seconde ouverture (40b).
3. Procédé selon la revendication 2, caractérisé en ce que la couche de barrière/adhésif (45) est une couche de Ti/TiN qui peut être
formée par dépôt.
4. Procédé selon l'une quelconque des revendications 1 à 3,
caractérisé en ce que la couche de bouchon (46) consiste en tungstène.
5. Procédé selon la revendication 1, caractérisé en ce que la couche de siliciure (34a, 34b) consiste en TiSi2, et elle peut être formée
par dépôt.
6. Procédé selon l'une quelconque des revendications 1 à 5,
caractérisé en ce que la première couche d'isolation (35a, 35b) et la se-
conde couche d'isolation (44) consistent en dioxyde de silicium.
7. Procédé selon l'une quelconque des revendications 1 à 6,
caractérisé en ce que le premier élément d'espacement (37a, 37b) et le
second élément d'espacement (37c, 37d) consistent en nitrure de sili-
cium.
8. Procédé selon la revendication 1, caractérisé en ce que
l'élimination de la couche d'oxyde de grille (32) est effectuée par un pro-
cédé d'attaque par voie humide.
9. Procédé selon la revendication 1, caractérise en ce que la formation du siliciure auto-aligné comprend les étapes suivantes: on
forme une couche de métal sur le substrat (30); et on fait réagir la cou-
che de métal avec la surface à nu de la région de source/drain (36), à une température prédéterminée, pour produire le siliciure auto-aligné
(42a, 42b, 42c).
10. Procédé de fabrication pour des interconnexions locales et des contacts sans bordure auto-alignes, caractérisé en ce qu'il comprend les étapes suivantes: on fournit un substrat (30), ce substrat ayant un ensemble de couches d'isolation par tranchées de faible profondeur (31), les couches d'isolation par tranchées de faible profondeur (31) étant utilisées pour définir au moins une zone d'interconnexion locale (9") et une zone active (9'); on forme une première électrode de grille (3a) et une
seconde électrode de grille (3b) respectivement sur la zone d'intercon-
nexion locale (9") et sur la zone active (9'), la première électrode de grille (3a) et la seconde électrode de grille (3b) ayant respectivement une couche d'oxyde de grille (32), une couche de silicium polycristallin (33a,
33b) au-dessus de la couche d'oxyde de grille (32), une couche de sili-
ciure (34a, 34b) et une première couche d'isolation (35a, 35b); on forme un ensemble de régions de source/drain (36) dans le substrat (30), par implantation ionique, en utilisant à titre de masques la première électrode de grille (3a) et la seconde électrode de grille (3b); on forme un premier élément d'espacement (37a, 37b) et un second élément d'espacement (37c, 37d), respectivement autour de la première électrode de grille (3a) et de la seconde électrode de grille (3b); on attaque une partie de la
première électrode de grille (3a) et une partie du premier élément d'es-
pacement (37a), pour mettre à nu une partie de la couche de siliciure (34a) de la première électrode de grille (3a); on élimine la partie à nu de
la couche d'électrode de grille (32); on forme une couche de siliciure au-
to-aligné (42a, 42b, 42c) sur la surface de la région de source/drain (36);
on forme une seconde couche d'isolation (44) et une couche diélectri-
que (43) sur la seconde couche d'isolation (44), la seconde couche
d'isolation (44) et la couche diélectrique (43) ayant une première ouver-
ture (40a) au-dessus de la zone d'interconnexion locale (9"), et une se-
conde ouverture (41a) au-dessus de la zone active (9'), la première ou-
verture (40a) étant utilisee pour mettre a nu des parties de la première
électrode de grille (3a), de la couche de siliciure (34a), du premier élé-
ment d'espacement (37e) et de la couche de siliciure auto-aligné (42a), sur la surface de la région de source/drain (36) autour de la première électrode (3a). et la seconde ouverture (41a) étant utilisée pour mettre à nu des parties de la seconde électrode de grille (3b), du second élément d'espacement (37d) et de la couche de siliciure auto-aligné (42b) sur la surface de la région de source/drain (36) autour de la seconde électrode
(3b); on forme une couche de barrière/adhésif (45) sur des parois latéra-
les et de fond de la première ouverture (40a) et de la seconde ouverture (41a); et on forme une couche de bouchon (46) sur le substrat (30), pour
remplir la première ouverture (40a) et la seconde ouverture (41a).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW086119492A TW368731B (en) | 1997-12-22 | 1997-12-22 | Manufacturing method for self-aligned local-interconnect and contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2772985A1 true FR2772985A1 (fr) | 1999-06-25 |
| FR2772985B1 FR2772985B1 (fr) | 2000-05-26 |
Family
ID=21627462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9804236A Expired - Fee Related FR2772985B1 (fr) | 1997-12-22 | 1998-04-06 | Procede de fabrication pour des interconnexions locales et des contacts auto-alignes |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5899742A (fr) |
| JP (1) | JP2999172B2 (fr) |
| DE (1) | DE19814869C2 (fr) |
| FR (1) | FR2772985B1 (fr) |
| TW (1) | TW368731B (fr) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135779A (ja) * | 1997-10-28 | 1999-05-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| TW382783B (en) * | 1998-07-06 | 2000-02-21 | United Microelectronics Corp | Method of making borderless contact |
| US6033962A (en) * | 1998-07-24 | 2000-03-07 | Vanguard International Semiconductor Corporation | Method of fabricating sidewall spacers for a self-aligned contact hole |
| US6242302B1 (en) * | 1998-09-03 | 2001-06-05 | Micron Technology, Inc. | Semiconductor processing methods of forming contact openings, methods of forming electrical connections and interconnections, and integrated circuitry |
| US6486060B2 (en) * | 1998-09-03 | 2002-11-26 | Micron Technology, Inc. | Low resistance semiconductor process and structures |
| US6207514B1 (en) * | 1999-01-04 | 2001-03-27 | International Business Machines Corporation | Method for forming borderless gate structures and apparatus formed thereby |
| US6759315B1 (en) | 1999-01-04 | 2004-07-06 | International Business Machines Corporation | Method for selective trimming of gate structures and apparatus formed thereby |
| KR100281124B1 (ko) * | 1999-01-20 | 2001-01-15 | 김영환 | 반도체소자 및 그의 제조방법 |
| US6150223A (en) * | 1999-04-07 | 2000-11-21 | United Microelectronics Corp. | Method for forming gate spacers with different widths |
| US6177304B1 (en) * | 1999-04-26 | 2001-01-23 | Chartered Semiconductor Manufacturing Ltd. | Self-aligned contact process using a poly-cap mask |
| KR100518530B1 (ko) * | 1999-06-17 | 2005-10-04 | 삼성전자주식회사 | 보더리스 콘택홀을 갖는 반도체 소자 및 그 제조방법 |
| US6630718B1 (en) | 1999-07-26 | 2003-10-07 | Micron Technology, Inc. | Transistor gate and local interconnect |
| US6228761B1 (en) * | 1999-10-14 | 2001-05-08 | Advanced Micro Devices, Inc. | Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide |
| US6225216B1 (en) * | 1999-10-15 | 2001-05-01 | Advanced Micro Devices, Inc. | Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide |
| US6551923B1 (en) * | 1999-11-01 | 2003-04-22 | Advanced Micro Devices, Inc. | Dual width contact for charge gain reduction |
| US6441418B1 (en) | 1999-11-01 | 2002-08-27 | Advanced Micro Devices, Inc. | Spacer narrowed, dual width contact for charge gain reduction |
| US6245651B1 (en) * | 2000-01-12 | 2001-06-12 | Intenational Business Machines Corporation | Method of simultaneously forming a line interconnect and a borderless contact to diffusion |
| US6274409B1 (en) * | 2000-01-18 | 2001-08-14 | Agere Systems Guardian Corp. | Method for making a semiconductor device |
| US6376298B1 (en) * | 2000-01-31 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Layout method for scalable design of the aggressive RAM cells using a poly-cap mask |
| US6335249B1 (en) | 2000-02-07 | 2002-01-01 | Taiwan Semiconductor Manufacturing Company | Salicide field effect transistors with improved borderless contact structures and a method of fabrication |
| US6534389B1 (en) | 2000-03-09 | 2003-03-18 | International Business Machines Corporation | Dual level contacts and method for forming |
| KR100370129B1 (ko) | 2000-08-01 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| US6426263B1 (en) * | 2000-08-11 | 2002-07-30 | Agere Systems Guardian Corp. | Method for making a merged contact window in a transistor to electrically connect the gate to either the source or the drain |
| US6392922B1 (en) * | 2000-08-14 | 2002-05-21 | Micron Technology, Inc. | Passivated magneto-resistive bit structure and passivation method therefor |
| US6535413B1 (en) | 2000-08-31 | 2003-03-18 | Micron Technology, Inc. | Method of selectively forming local interconnects using design rules |
| US6835985B2 (en) * | 2000-12-07 | 2004-12-28 | Chartered Semiconductor Manufacturing Ltd. | ESD protection structure |
| US6680514B1 (en) * | 2000-12-20 | 2004-01-20 | International Business Machines Corporation | Contact capping local interconnect |
| KR100408414B1 (ko) * | 2001-06-20 | 2003-12-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| US6730553B2 (en) * | 2001-08-30 | 2004-05-04 | Micron Technology, Inc. | Methods for making semiconductor structures having high-speed areas and high-density areas |
| US6673715B2 (en) * | 2001-10-24 | 2004-01-06 | Micron Technology, Inc. | Methods of forming conductive contacts |
| KR100400319B1 (ko) * | 2001-11-01 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 제조방법 |
| US6783995B2 (en) * | 2002-04-30 | 2004-08-31 | Micron Technology, Inc. | Protective layers for MRAM devices |
| US6940134B2 (en) * | 2002-07-02 | 2005-09-06 | International Business Machines Corporation | Semiconductor with contact contacting diffusion adjacent gate electrode |
| ITTO20021118A1 (it) * | 2002-12-24 | 2004-06-25 | St Microelectronics Srl | Dispositivo mos e procedimento di fabbricazione di |
| KR100517555B1 (ko) * | 2003-01-02 | 2005-09-28 | 삼성전자주식회사 | 살리사이드층을 포함하는 반도체 소자 및 그 제조방법 |
| US7126200B2 (en) * | 2003-02-18 | 2006-10-24 | Micron Technology, Inc. | Integrated circuits with contemporaneously formed array electrodes and logic interconnects |
| JP2004266001A (ja) * | 2003-02-28 | 2004-09-24 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| US7119024B2 (en) * | 2003-07-10 | 2006-10-10 | Micron Technology, Inc. | Method and structure for a self-aligned silicided word line and polysilicon plug during the formation of a semiconductor device |
| JP4340248B2 (ja) * | 2005-03-17 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体撮像装置を製造する方法 |
| US20070093055A1 (en) * | 2005-10-24 | 2007-04-26 | Pei-Yu Chou | High-aspect ratio contact hole and method of making the same |
| US8222746B2 (en) * | 2006-03-03 | 2012-07-17 | Intel Corporation | Noble metal barrier layers |
| US7670946B2 (en) * | 2006-05-15 | 2010-03-02 | Chartered Semiconductor Manufacturing, Ltd. | Methods to eliminate contact plug sidewall slit |
| KR100889313B1 (ko) * | 2007-07-20 | 2009-03-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8536656B2 (en) * | 2011-01-10 | 2013-09-17 | International Business Machines Corporation | Self-aligned contacts for high k/metal gate process flow |
| US20130193516A1 (en) * | 2012-01-26 | 2013-08-01 | Globalfoundries Inc. | Sram integrated circuits and methods for their fabrication |
| US9721956B2 (en) | 2014-05-15 | 2017-08-01 | Taiwan Semiconductor Manufacturing Company Limited | Methods, structures and devices for intra-connection structures |
| US9799567B2 (en) * | 2014-10-23 | 2017-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming source/drain contact |
| CN108389906B (zh) * | 2017-02-03 | 2023-01-10 | 联华电子股份有限公司 | 高压金属氧化物半导体晶体管元件 |
| KR102451171B1 (ko) | 2018-01-25 | 2022-10-06 | 삼성전자주식회사 | 반도체 소자 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0362571A2 (fr) * | 1988-10-07 | 1990-04-11 | International Business Machines Corporation | Procédé de fabrication de dispositifs semi-conducteurs |
| EP0562207A1 (fr) * | 1992-03-27 | 1993-09-29 | International Business Machines Corporation | Procédé pour former des dispositifs PFET à couche mince du type pseudo-planare et structure résultante |
| US5483104A (en) * | 1990-01-12 | 1996-01-09 | Paradigm Technology, Inc. | Self-aligning contact and interconnect structure |
| US5541427A (en) * | 1993-12-03 | 1996-07-30 | International Business Machines Corporation | SRAM cell with capacitor |
| JPH0955440A (ja) * | 1995-08-17 | 1997-02-25 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| US5668065A (en) * | 1996-08-01 | 1997-09-16 | Winbond Electronics Corp. | Process for simultaneous formation of silicide-based self-aligned contacts and local interconnects |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4219529C2 (de) * | 1992-06-15 | 1994-05-26 | Itt Ind Gmbh Deutsche | Verfahren zur Herstellung von Halbleiterbauelementen in CMOS-Technik mit "local interconnects" |
| US5654589A (en) * | 1995-06-06 | 1997-08-05 | Advanced Micro Devices, Incorporated | Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application |
| JP2765544B2 (ja) * | 1995-12-26 | 1998-06-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5807779A (en) * | 1997-07-30 | 1998-09-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making tungsten local interconnect using a silicon nitride capped self-aligned contact process |
-
1997
- 1997-12-22 TW TW086119492A patent/TW368731B/zh not_active IP Right Cessation
-
1998
- 1998-03-05 US US09/035,347 patent/US5899742A/en not_active Expired - Lifetime
- 1998-04-02 DE DE19814869A patent/DE19814869C2/de not_active Expired - Fee Related
- 1998-04-03 JP JP10092062A patent/JP2999172B2/ja not_active Expired - Fee Related
- 1998-04-06 FR FR9804236A patent/FR2772985B1/fr not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0362571A2 (fr) * | 1988-10-07 | 1990-04-11 | International Business Machines Corporation | Procédé de fabrication de dispositifs semi-conducteurs |
| US5483104A (en) * | 1990-01-12 | 1996-01-09 | Paradigm Technology, Inc. | Self-aligning contact and interconnect structure |
| EP0562207A1 (fr) * | 1992-03-27 | 1993-09-29 | International Business Machines Corporation | Procédé pour former des dispositifs PFET à couche mince du type pseudo-planare et structure résultante |
| US5541427A (en) * | 1993-12-03 | 1996-07-30 | International Business Machines Corporation | SRAM cell with capacitor |
| JPH0955440A (ja) * | 1995-08-17 | 1997-02-25 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| US5814886A (en) * | 1995-08-17 | 1998-09-29 | Sony Corporation | Semiconductor device having local connections formed by conductive plugs and method of making the same |
| US5668065A (en) * | 1996-08-01 | 1997-09-16 | Winbond Electronics Corp. | Process for simultaneous formation of silicide-based self-aligned contacts and local interconnects |
Non-Patent Citations (1)
| Title |
|---|
| DATABASE WPI Week 9718, Derwent World Patents Index; AN 97-199580, XP002107636 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2999172B2 (ja) | 2000-01-17 |
| FR2772985B1 (fr) | 2000-05-26 |
| TW368731B (en) | 1999-09-01 |
| US5899742A (en) | 1999-05-04 |
| DE19814869A1 (de) | 1999-07-01 |
| JPH11191623A (ja) | 1999-07-13 |
| DE19814869C2 (de) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2772985A1 (fr) | Procede de fabrication pour des interconnexions locales et des contacts auto-alignes | |
| EP0143700B1 (fr) | Procédé de fabrication de circuit intégré avec connexions de siliciure de tantale et circuit intégré réalisé selon ce procédé | |
| JP3025478B2 (ja) | 半導体装置およびその製造方法 | |
| US5953612A (en) | Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device | |
| US6303447B1 (en) | Method for forming an extended metal gate using a damascene process | |
| FR2827708A1 (fr) | Dispositif a semi-conducteur sur substrat soi et procede de fabrication | |
| US6207543B1 (en) | Metallization technique for gate electrodes and local interconnects | |
| US6074921A (en) | Self-aligned processing of semiconductor device features | |
| CN113658868B (zh) | 半导体元件及其制作方法 | |
| FR2458902A1 (fr) | Procede pour fabriquer des circuits mos integres avec et sans transistors de memoire mnos selon la technologie des grilles en silicium | |
| US9515021B1 (en) | Semiconductor structure and method of forming the same | |
| KR100528073B1 (ko) | 반도체소자 제조방법 | |
| FR2581248A1 (fr) | Procede de fabrication de transistors a effet de champ et transistors bipolaires lateraux sur un meme substrat | |
| US5705426A (en) | Method of forming semiconductor device having planarized wiring with good thermal resistance | |
| US6670267B2 (en) | Formation of tungstein-based interconnect using thin physically vapor deposited titanium nitride layer | |
| US6420273B1 (en) | Self-aligned etch-stop layer formation for semiconductor devices | |
| JPH09260607A (ja) | 半導体記憶装置の製造方法 | |
| JP3208599B2 (ja) | 接続孔埋め込み形成方法 | |
| JP3173094B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| FR2583920A1 (fr) | Procede de fabrication d'un circuit integre et notamment d'une memoire eprom comportant deux composants distincts isoles electriquement | |
| US6040242A (en) | Method of manufacturing a contact plug | |
| KR100268965B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100589490B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2006108452A (ja) | 半導体装置の製造方法 | |
| KR100284138B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20141231 |