FR2538191A1 - Amplificateur a paire de transistors a effet de champ de couplage a grilles - Google Patents
Amplificateur a paire de transistors a effet de champ de couplage a grilles Download PDFInfo
- Publication number
- FR2538191A1 FR2538191A1 FR8320021A FR8320021A FR2538191A1 FR 2538191 A1 FR2538191 A1 FR 2538191A1 FR 8320021 A FR8320021 A FR 8320021A FR 8320021 A FR8320021 A FR 8320021A FR 2538191 A1 FR2538191 A1 FR 2538191A1
- Authority
- FR
- France
- Prior art keywords
- source
- transistor
- transistors
- drain
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 230000008878 coupling Effects 0.000 title description 3
- 238000010168 coupling process Methods 0.000 title description 3
- 238000005859 coupling reaction Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000010287 polarization Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
A. L'INVENTION CONCERNE LES AMPLIFICATEURS A TRANSISTORS A EFFET DE CHAMP. B. LES CIRCUITS DRAIN-SOURCE D'UNE PAIRE DE TRANSISTORS MOS A CANAL N, COMPRENANT UN TRANSISTOR A ENRICHISSEMENT 104 ET UN TRANSISTOR A DEPLETION 102, SONT CONNECTES EN SERIE ET RELIES A UNE SOURCE DE COURANT DE POLARISATION 120. LES GRILLES SONT CONNECTEES ENSEMBLE POUR FORMER UN NOEUD D'ENTREE 106. DANS UNE CONFIGURATION, LES REGIONS DE SUBSTRAT DES TRANSISTORS SONT CONNECTEES A LA SOURCE RESPECTIVE, ET LA SORTIE 118 CORRESPOND A LA SOURCE DU TRANSISTOR A ENRICHISSEMENT, POUR OBTENIR UN AMPLIFICATEUR A CHARGE DE SOURCE. C.APPLICATION A LA REALISATION D'AMPLIFICATEURS EN CIRCUITS INTEGRES.
Description
La présente invention concerne de façon générale
des amplificateurs électroniques qui utilisent des transis-
tors à effet de champ, et elle porte plus particulierement sur ceux utilisant des TEC MOS (transistors à effet de champ métal-oxyde-silicium).
On peut connecter des dispositifs TEC MOS indivi-
duels en amplificateurs de diverses manières connues, par
exemple en source commune, en grille commune, en drain com-
mun, avec une charge de source, etc, pour procurer diffé-
rentes caractéristiques de fonctionnement, en fonction de ce qu'on désire pour un but particulier On peut également connecter ensemble deux dispositifs de ce type pour disposer de diverses caractéristiques d'entrée et de sortie possibles
qu'on ne peut pas obtenir avec un seul dispositif Un exem-
ple de ceci consiste dans la configuration "cascode" cou-
ramment utilisée, dans laquelle un dispositif de premier
étage est connecté en une configuration à source commune,-
avec sa sortie dirigée vers l'entrée d'un second dispositif connecté en une configuration à grille commune La structure résultante est un amplificateur ayant une impédance d'entrée
élevée, un faible bruit et un gain élevé.
Lorsqu'on connecte une paire de dispositifs TEC Iv IOS pour réaliser une amplification, la grille de l'un des
dispositifs doit généralement recevoir une tension de pola-
risation produite sur la puce mgme, pour faire en sorte que
la tension drain-source de l'autre dispositif soit suffisam-
ment élevée pour placer cet autre dispositif dans une condi-
tion de fonctionnement active dans laquelle il présente un gain notable La nécessité d'un réseau générateur de tension sur la même puce conduit à une complexité de circuit accrue et dégrade les performances de l'amplificateur à plusieurs égards. Conformément à l'invention, un transistor à effet
de champ à mode d'enrichissement est connecté avec un tran-
sistor à effet de champ à mode de déplétion pour donner une combinaison originale Les grilles des deux dispositifs sont
connectées ensemble pour former un noeud d'entrée* Les che-
i:ins de conduction drain-source des dispositifs sont connec-
tés en série l'un avec l'autre et à une source de courant de polarisation. Dans le mode d'enrichissement, il n'y a pas de
porteurs majoritaires, c'est-à-dire d'électrons, dans le ca-
nal N entre la source et le drain, pour une tension-de gril-
le égale à zéro Au contraire, dans le mode de déplétion, des électrons sont présents librement dans le canal pour une tension de grille égale à zéro Par conséquent, une tension de grille positive attire des électrons dans un dispositif à mode d'enrichissement à canal n pour produire un effet de commutation Dans un dispositif à mode de déplétion, des tensions positives et négatives commandent la circulation
d'électrons sans interrompre cette circulation.
La structure résultante consistant en une paire de transistors couplés par les grilles peut avantageusement *etre connectée en amplificateur à charge de source, avec la sortie sur la source du dispositif à mode d'enrichissement; en amplificateur à source commune, avec la sortie sur le drain du dispositif à mode de déplétion; en association
avec une autre paire semblable pour former un étage amplifi-
cateur à entrée différentielle; et en association avec un
transistor supplémentaire à mode d'enrichissement, pour for-
mer un circuit miroir de courant.
L'invention sera mieux comprise à la lecture de la
description qui va suivre de modes de réalisation et en se
référant aux dessins annexés sur lesquels:
la figure 1 est un schéma d'un circuit amplifica-
teur à charge de source qui comprend un transistor à mode
d'enrichissement et un transistor à mode de déplétion con-
nectés ensemble conformément à un exemple de l'invention.
la figure 2 est un schéma d'un circuit amplifica-
teur à source commune qui correspond à un second exemple de l'invention. la figure 3 est un schéma d'un circuit d'étage d'entrée différentiel qui correspond à un troisième exemple de l'invention* la figure 4 est un schéma d'un circuit miroir de courant qui correspond à un quatrième exemple de l'invention O Sur les figures considérées ci-après, on suppose que tous les transistors sont des dispositifs à effet de champ MOS à canal N la tension d'entrée ou de sortie d'un
circuit provenant d'un noeud approprié est exprimée par rap-
port à une certaine tension de référence, comme le potentiel
de la masse O Les dispositifs à mode de déplétion sont indi-
qués par le canal épaissi entre les électrodes de source et
de drain.
Exemple de la figure 1 La figure 1 montre un amplificateur à charge de source 100 (analogue à un amplificateur à charge de cathode
dans des circuits utilisant des tubes électroniques) confor-
me à un mode de réalisation de l'invention, qui comprend une paire de transistors IIOS 102, 104, de dimensions similaires, dont-les grilles sont connectées ensemble de façon à former un noeud d'entrée de signal 106 Le premier transistor, ou
transistor supérieurs 102, de la paire 102, 104 est un dis-
positif à mode de déplétion dont le drain 108 est connecté à une source de tension d'alimentation positive VDD La source du transistor à mode de déplétion 102 est connectée au
niveau d'un noeud commun 114 au drain 112 du second transis-
tor, ou transistor inférieur, 104, qui est un dispositif à mode d'enrichissement La source 116 du transistor à mode d'enrichissement 104 est un noeud de signal de sortie 118 de l'amplificateur 100 et elle est connectée en série avec une source de courant de polarisation 120 Les régions de substrat des deux transistors 102, 104 sont connectées à leurs sources respectives 110, 116 Cependant, la'région de substrat du transistor à mode de déplétion 102 peut 4 tre connectée à la place à la source 116 du transistor à mode
d' enrichissement 104.
l'amplificateur 100 présente les caractéristiques generales d' une configuration à charge de source * Alors que le gain nominal est égal à l'unité, la valeur caractéristi-
que qui a été mesurée est de 0,9999,, ce qui se compare fa-
vorablement au gain caractéristique de 0,9900 qu'on pourrait attendre pour une configuration à charge de source simple,
En outre, les caractéristiques de réjection du bruit d'ali-
mentation sont fortement am 6 liorées par rapport à celles d' un seul transistor connecté en une configuration à charge de source,, du fait que la résistance relativement élevée qui est présentée à la source de tension d'alimentation V Dau niveau du drain 108 du transistor à mode de déplétion 102 atténue fortement tout couplage du bruit d'alimentation vers le noeud commun 114, ce bruit subissant une atténuation
supplémentaire avant d'atteindre le noeud de sortie 118.
Exemple de la figure 2 la figure 2 montre, conformément à un autre mode de réalisation de l'invention, un amplificateur à source commune 200 qui comprend un transistor supérieur à mode de
déplétion 202 et un transistor inférieur à mode d'enrichis-
sement 204, dont les grilles sont connectées ensemble pour former un noeud d'entrée 206 Le drain 208 du transistor à mode de déplétion 202 forme un noeud de sortie 218 et il est connecté en série avec une source de courant 220 Sa source
210 est connectée au drain 212 du transistor à mode d'enri-
chissement; 204 au niveau d'un noeud commun 214 La source 216 du transistor à mode d'enrichissement 204 est connectée à une source de tension d'alimentation négative VSSO les
régions de substrat des deux transistors 202, 204 sont con-
nectées à leurs sources respectives 210, 216 Ici encore, la région de substrat du transistor à mode de déplétion peut ttre connectée à% la place à la source 216 du transistor
à mode d'enrichissement 204.
L'amplificateur 200 présente les caractéristiques générales d'une configuration à source commune Il a un gain élevé, à cause de la conduotance de sortie fortement réduite au noeud de sortie 218, et une réjection très efficace du bruit d'alimentation, du fait que la tension drain-source du
transistor à enrichissement 204 est très bien définie, à cau-
se de son couplage de grilles avec le transistor à mode de.
déplétion 202.
Exemp 2 le -de la figure 3 la figure 3 montre, conformément à un troisième mode de réalisation de l'invention, un étage amplificateur de tension à entrée différentielle 300 qui comprend deux paires de transistors couplés par les grilles, 302, 304, du type décrit dans l'exemple de la figure i ci-dessus, qui sont connectées en parallèle l'une par rapport à l'autre et en série avec une source de courant,306, qui connecte les sources de leurs transistors à mode d'enrichissement à une
tension d'alimentation négative VSS qui correspond à la mas-
se les noeuds correspondant aux entrées différentielles 308, 310 sont les paires de grilles couplées les noeuds de sortie 312, 314 correspondent aux drains des transistors à
mode de déplétioni le signal de sortie est un courant dif-
férentiel. L'étage d'entrée différentiel 300 procure des avantagessimilaires à ceux obtenus avec l'amplificateur à
source commune 200 pour chacune des entrées différentielles.
les amplificateurs 302, 304, consistant en paires couplées
par les grilles, sont avantageux par rapport à des configu-
rations couramment utilisées dans la mesure o ils augmen-
tent l'impédance de sortie en mode différentiel.
Exemple de la figure 4 la figure 4 montre, conformément à un quatrième mode de réalisation de l'invention, un circuit miroir de courant 400 qui comporte une paire de transistors à mode de déplétion et à mode d'enrichissement, portant respectivement lea 3 réfrences 402, 404, qui sont couplés par les grilles et sont associés à un transistor à mode d'enrichissement supplen Ztaire 406 Les grilles des transistors 402, 404 sont conrmectées l'une à l'autre et à la grille et au drain du transisuor à mode d'enrichissement supplémentaire 406. La région de substrat du transistor à mode d'enrichissement supplémentaire 406 est connectée à sa source et sa source est connectée à la source du premier transistor à mode d'erichissement 404, au niveau d'un noeud commun connecté à une source de tension d'alimentation négative VSS Le drain du transistor à mode d'enrichissement supplémentaire 406 est connecté en série avec une source de courant 408 à un noeud de courant d'entrée 410 Le drain du transistor à mode de déplétion 402 est connecté à un noeud de courant de
sortie 412 -
Sous l'effet d'un courant d'entrée au noeud 410, le circuit miroir de courant 400 produit au noeud 412 un courant de sortie amplifié qui suit exactement le courant d'entrée, dans un rapport fixe choisi, avec une réfection particulièrement efficace du bruit d'alimentation La paire
à couplage de grilles 402, 404 augmente notablement la ré-
J
sistance de sortie du circuit miroir de courant 400.
Les signaux de sortie des modes de réalisation décrits ci-dessus sont pris de façon caractéristique par
rapport au potentiel de masse On utilise ici le terme "mas-
se" dans un sens désignant n'importe quel potentiel de ré-
férence approprié.
En général, dans toutes les paires de transistors à couplage de grilles conformes à l'invention, la région de
substrat du transistor à mode de déplétion peut être con-
nectée soit à la source de ce transistor, soit à la source
du transistor à mode d'enrichissement Le choix d'un cir-
cuit particulier dépend essentiellement de l'aire disponi-
ble sur la puce de circuit.
Il va de soi que de nombreuses modifications peu-
vent 8 tre apportées au dispositif décrit et représenté,
sans sortir du cadre de l'invention.
Claims (4)
1 Combinaison en cascade d'un premier et d'un second transistors à effet de champ de même conductivité,
ayant chacun des électrodes de source, de drain et de gril-
le, caractérisée en ce que le premier transistor fonctionne dans le mode de déplétion, le second transistor fonctionne
dans le mode d'enrichissement, l'électrode de drain du pre-
mier transistor est connectée à une source d'alimentation à
courant continu, l'électrode de source du premier transis-
tor est connectée à l'électrode de drain du second transis-
tors l'électrode de drain du second transistor est connectée à une source de courant constant reliée à la masse, les électrodes de grille des premier et second transistors sont connectées ensemble et à une source de signal d'entrée à haute impédance, et un signal de sortie proportionnel au
signal d'entrée est obtenu sur la source du second transis-
tor,
2 Combinaison selon la revendication 1, caracté-
risée en ce que l'électrode de drain du premier transistor est connectée à une source de courant constant, et un signal de sortie proportionnel au signal d'entrée appliqué au noeud commun à haute impédance correspondant aux électrodes de grille des premier et second transistors, est obtenu sur
l'électrode de drain du premier transistor.
3 Combinaison selon la revendication 1, caracté-
risée en ce qu'une combinaison semblable de transistors à
effet de champ branchés en cascade est connectée par l'in-
termédiaire de l'électrode de source du transistor à mode d'enrichissement à la source de courant constant reliée à la masse, des signaux d'entrée à comparer sont appliqués aux électrodes de grille respectives, connectées par paires,
des combinaisons branchées en cascade, et un signal de sor-
tie égal à la différence entre les signaux d'entrée est obtenu entre les électrodes de drain des transistors à mode
de déplétion dans chaque combinaison branchée en cascade.
4 Combinaison selon la revendication 1, caracté-
risée en ce qu'un transistor à mode d'enrichissement sup-
plémentaire est connecté par ses électrodes de grille et de drain à une source de polarisation à courant constant et aux électrodes de grille de la combinaison branchée en cas- cade des premier et second transistors à effet de champ, et est connecté par son électrode de source à un potentiel de référence et à l'électrode de source d-u second transistor à effet de champ; et la nouvelle combinaison fonctionne en
circuit miroir de courant pour des-signaux d'entrée appli-
qués à ce transistor supplémentaire, en produisant des si-
gnaux de sortie dans les chemins source-drain des premier
et second transistors.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/451,025 US4518926A (en) | 1982-12-20 | 1982-12-20 | Gate-coupled field-effect transistor pair amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2538191A1 true FR2538191A1 (fr) | 1984-06-22 |
| FR2538191B1 FR2538191B1 (fr) | 1987-10-16 |
Family
ID=23790501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8320021A Expired FR2538191B1 (fr) | 1982-12-20 | 1983-12-14 | Amplificateur a paire de transistors a effet de champ de couplage a grilles |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4518926A (fr) |
| JP (1) | JPS59119907A (fr) |
| CA (1) | CA1205879A (fr) |
| DE (1) | DE3344975C2 (fr) |
| FR (1) | FR2538191B1 (fr) |
| GB (1) | GB2132435B (fr) |
| IT (1) | IT1172447B (fr) |
| NL (1) | NL8304352A (fr) |
Families Citing this family (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290204A (ja) * | 1986-06-10 | 1987-12-17 | Fujitsu Ltd | カスケ−ド回路を含む電子回路 |
| US4820999A (en) * | 1987-09-11 | 1989-04-11 | The Aerospace Corporation | Method and apparatus for amplifying signals |
| US4937477A (en) * | 1988-01-19 | 1990-06-26 | Supertex, Inc. | Integrated mos high-voltage level-translation circuit, structure and method |
| IT1217373B (it) * | 1988-03-28 | 1990-03-22 | Sgs Thomson Microelectronics | Stadio ad alta resistenza d'uscita in tecnologia mos,particolarmente per circuiti integrati |
| US5051618A (en) * | 1988-06-20 | 1991-09-24 | Idesco Oy | High voltage system using enhancement and depletion field effect transistors |
| US4990799A (en) * | 1989-12-26 | 1991-02-05 | Weiss Frederick G | Low-hysteresis regenerative comparator |
| US5248932A (en) * | 1990-01-13 | 1993-09-28 | Harris Corporation | Current mirror circuit with cascoded bipolar transistors |
| JPH04297118A (ja) * | 1991-01-21 | 1992-10-21 | Fujitsu Ltd | パルス発生回路及びパルス発生回路を備える半導体装置 |
| JP3413664B2 (ja) * | 1993-08-12 | 2003-06-03 | ソニー株式会社 | 電荷転送装置 |
| US5920203A (en) * | 1996-12-24 | 1999-07-06 | Lucent Technologies Inc. | Logic driven level shifter |
| JP3613940B2 (ja) * | 1997-08-29 | 2005-01-26 | ソニー株式会社 | ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路 |
| US6958651B2 (en) | 2002-12-03 | 2005-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device using the same |
| TWI332324B (en) * | 2006-12-06 | 2010-10-21 | Realtek Semiconductor Corp | Track and hold circuit |
| US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
| US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
| US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
| US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
| US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
| US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
| CN102075152B (zh) * | 2010-12-24 | 2013-04-03 | 清华大学 | 线性源跟随器 |
| US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
| US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
| US8400219B2 (en) * | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
| US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
| US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
| US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
| US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
| US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
| US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
| US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
| US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
| WO2013022753A2 (fr) | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Dispositifs à semi-conducteur comportant des structures ailettes et procédés de fabrication associés |
| US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
| US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
| US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
| US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
| US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
| US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
| US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
| US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
| US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
| US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
| US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
| US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
| US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
| US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
| US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
| US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
| US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
| US9431068B2 (en) | 2012-10-31 | 2016-08-30 | Mie Fujitsu Semiconductor Limited | Dynamic random access memory (DRAM) with low variation transistor peripheral circuits |
| US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
| US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
| US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
| US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
| US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
| US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
| US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
| US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
| US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
| CN106027030B (zh) * | 2016-05-19 | 2018-10-19 | 中国电子科技集团公司第二十四研究所 | 一种高速高线性全差分跟随器 |
| US11088688B2 (en) | 2019-02-13 | 2021-08-10 | Logisic Devices, Inc. | Configurations of composite devices comprising of a normally-on FET and a normally-off FET |
| US11211484B2 (en) | 2019-02-13 | 2021-12-28 | Monolithic Power Systems, Inc. | Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same |
| CN113821069A (zh) * | 2021-09-26 | 2021-12-21 | 歌尔微电子股份有限公司 | 源极跟随器、接口电路及电子设备 |
| US20250202474A1 (en) * | 2023-12-18 | 2025-06-19 | Monolithic Power Systems, Inc. | Switching slew rate control of cascode switch device and gate driver thereof |
| CN119788009B (zh) * | 2025-03-11 | 2025-06-13 | 上海晟联科半导体有限公司 | 差分源跟随电路及其电压增益调节方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069431A (en) * | 1976-12-22 | 1978-01-17 | Rca Corporation | Amplifier circuit |
| FR2476937A1 (fr) * | 1980-02-25 | 1981-08-28 | Philips Nv | Circuit de charge differentielle realise a l'aide de transistors a effet de champ. |
| EP0052504A1 (fr) * | 1980-11-19 | 1982-05-26 | Fujitsu Limited | Circuit à tampon à semiconducteur |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3509375A (en) * | 1966-10-18 | 1970-04-28 | Honeywell Inc | Switching circuitry for isolating an input and output circuit utilizing a plurality of insulated gate magnetic oxide field effect transistors |
| JPS5198938A (fr) * | 1975-02-26 | 1976-08-31 | ||
| US4071783A (en) * | 1976-11-29 | 1978-01-31 | International Business Machines Corporation | Enhancement/depletion mode field effect transistor driver |
| GB1592800A (en) * | 1977-12-30 | 1981-07-08 | Philips Electronic Associated | Linear amplifier |
| JPS54152845A (en) * | 1978-05-24 | 1979-12-01 | Hitachi Ltd | High dielectric strength mosfet circuit |
| JPS57186833A (en) * | 1981-05-13 | 1982-11-17 | Hitachi Ltd | Switching element |
| US4443715A (en) * | 1982-03-25 | 1984-04-17 | Gte Laboratories Incorporated | Driver circuit |
-
1982
- 1982-12-20 US US06/451,025 patent/US4518926A/en not_active Expired - Fee Related
-
1983
- 1983-11-30 CA CA000442315A patent/CA1205879A/fr not_active Expired
- 1983-12-12 GB GB08333134A patent/GB2132435B/en not_active Expired
- 1983-12-13 DE DE3344975A patent/DE3344975C2/de not_active Expired
- 1983-12-14 FR FR8320021A patent/FR2538191B1/fr not_active Expired
- 1983-12-15 IT IT24198/83A patent/IT1172447B/it active
- 1983-12-19 NL NL8304352A patent/NL8304352A/nl not_active Application Discontinuation
- 1983-12-20 JP JP58239057A patent/JPS59119907A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069431A (en) * | 1976-12-22 | 1978-01-17 | Rca Corporation | Amplifier circuit |
| FR2476937A1 (fr) * | 1980-02-25 | 1981-08-28 | Philips Nv | Circuit de charge differentielle realise a l'aide de transistors a effet de champ. |
| EP0052504A1 (fr) * | 1980-11-19 | 1982-05-26 | Fujitsu Limited | Circuit à tampon à semiconducteur |
Non-Patent Citations (1)
| Title |
|---|
| ELECTRONIC DESIGN, vol. 24, no. 7, 29 mars 1976, pages 92,93, Hayden Publishing Co., Rochelle Park, US; J. LUBELFELD: "A versatile CMOS circuit changes mode when bias and load are changed" * |
Also Published As
| Publication number | Publication date |
|---|---|
| IT8324198A0 (it) | 1983-12-15 |
| GB2132435B (en) | 1986-07-30 |
| GB2132435A (en) | 1984-07-04 |
| NL8304352A (nl) | 1984-07-16 |
| DE3344975A1 (de) | 1984-06-20 |
| DE3344975C2 (de) | 1986-01-23 |
| FR2538191B1 (fr) | 1987-10-16 |
| JPS59119907A (ja) | 1984-07-11 |
| CA1205879A (fr) | 1986-06-10 |
| US4518926A (en) | 1985-05-21 |
| IT1172447B (it) | 1987-06-18 |
| GB8333134D0 (en) | 1984-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2538191A1 (fr) | Amplificateur a paire de transistors a effet de champ de couplage a grilles | |
| US4048575A (en) | Operational amplifier | |
| US5463348A (en) | CMOS low-power, wide-linear-range, well-input differential and transconductance amplifiers | |
| WO2002054167A1 (fr) | Regulateur de tension a stablite amelioree | |
| JPH11168670A (ja) | 単一光子読出回路 | |
| FR2709217A1 (fr) | Procédé et dispositif d'adaptation d'impédance pour un émetteur et/ou récepteur, circuit intégré et système de transmission les mettant en Óoeuvre. | |
| EP3134972B1 (fr) | Cellule de commutation de puissance a transistors a effet de champ de type normalement conducteur | |
| FR2641913A1 (fr) | Amplificateur differentiel rapide et a faible bruit | |
| JPS60105320A (ja) | レベル変換回路 | |
| JPH0629762A (ja) | 高感度低ノイズトランジスタ増幅器 | |
| EP1388935B1 (fr) | Dispositif de charge active permettant de polariser un circuit amplificateur distribué très large bande avec contrôle de gain | |
| FR3030153A1 (fr) | Amplificateur rf a plages multiples | |
| EP0737003B1 (fr) | Amplificateur de lecture de registre CCD | |
| FR2458945A1 (fr) | Amplificateur differentiel mos | |
| CA2057824C (fr) | Dispositif de retard reglable | |
| FR2902583A1 (fr) | Amplificateur melangeur et circuit frontal radiofrequence pourvu d'un tel amplificateur melangeur | |
| EP0738038A1 (fr) | Amplificateur de courant | |
| EP1352302A1 (fr) | Regulateur de tension a gain statique en boucle ouverte reduit | |
| FR2542946A1 (fr) | Amplificateur differentiel a transistors bipolaires realises en technologie cmos | |
| FR3084223A1 (fr) | Etage de sortie suiveur classe a | |
| FR2602379A1 (fr) | Circuit repeteur de tension pour charges a composante ohmique, avec compensation de la distorsion harmonique | |
| US6366168B1 (en) | Efficient ground noise and common-mode suppression network | |
| FR2478404A1 (fr) | Amplificateur operationnel a vitesse d'etablissement accrue | |
| EP0480815B1 (fr) | Amplificateur monobroche en circuit intégré | |
| FR2478902A1 (fr) | Amplificateur a transistors a effet de champ complementaires a entree differentielle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |