FR2521369A1 - Circuit amplificateur comportant une annulation de la tension de decalage - Google Patents
Circuit amplificateur comportant une annulation de la tension de decalage Download PDFInfo
- Publication number
- FR2521369A1 FR2521369A1 FR8301428A FR8301428A FR2521369A1 FR 2521369 A1 FR2521369 A1 FR 2521369A1 FR 8301428 A FR8301428 A FR 8301428A FR 8301428 A FR8301428 A FR 8301428A FR 2521369 A1 FR2521369 A1 FR 2521369A1
- Authority
- FR
- France
- Prior art keywords
- inverting input
- input terminal
- capacitor
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000000694 effects Effects 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
L'INVENTION CONCERNE LES AMPLIFICATEURS OPERATIONNELS. UN CIRCUIT COMPORTANT UN AMPLIFICATEUR OPERATIONNEL A HAUTES PERFORMANCES 12 ANNULE LA TENSION DE DECALAGE AU MOYEN DE CONDENSATEURS COMMUTES C, C ET BLOQUE LE SIGNAL SUR LA SORTIE 18 PENDANT L'ANNULATION. LA COMMUTATION S'EFFECTUE SOUS LA DEPENDANCE DE DEUX TRAINS D'IMPULSIONS , NE SE CHEVAUCHANT PAS. PENDANT UNE PHASE D'ANNULATION , UN CONDENSATEUR DE MEMORISATION DE SIGNAL C EST CONNECTE ENTRE LA SORTIE 18 ET L'ENTREE INVERSEUSE 14 DE L'AMPLIFICATEUR OPERATIONNEL DE FACON A BLOQUER LA TENSION DE SORTIE. APPLICATION AUX CIRCUITS INTEGRES COMPLEXES.
Description
La présente invention concerne de façon générale les circuits d'annulation
de tension de décalage pour les
amplificateurs opérationnels, et elle porte plus particuliè-
rement sur de tels amplificateurs conçus pour l'utilisation dans des circuits intégrés complexes. Les amplificateurs opérationnels produisent une
tension de décalage Vdécalage pendant leur fonctionnement.
Cette tension de décalage est la tension qui apparait entre les bornes d'entrée inverseuse et non inverseuse lorsque le signal de sortie est voisin de zéro Elle résulte de défauts d'appariement pratiquement inévitables entre des composants internes La tension de décalage a pour effet d'introduire une erreur dans le niveau de tension du signal de sortie Ce
problème est particulièrement important pour les amplifica-
teurs à hautes performances, qui sont caractérisés par un
gain élevé, une stabilité élevée, un faible bruit et la possi-
bilité de fonctionner à large bande, du fait que la tension de décalage est soumise à un gain au moins aussi élevé que celui du signal, ce qui fait que son importance augmente
lorsque le gain augmente.
La technique générale pour résoudre le problème de la tension de décalage a consisté à restaurer périodiquement l'amplificateur pendant une phase d'annulation, en connectant la sortie à l'entrée inverseuse Ce type de configuration est décrit par exemple dans le brevet U S 4 306 196 Ce type de restauration a cependant l'inconvénient consistant en ce que, si la sortie est ramenée à zéro pendant l'annulation, elle doit ensuite être amenée de nouveau au niveau de signal
approprié Ceci dégrade le temps de stabilisation de l'ampli-
ficateur, en particulier s'il attaque une charge capacitive
ou si une fuite d'horloge notable est présente.
Une technique de compensation de la tension de
décalage avec une dégradation minimale des performances con-
siste à utiliser des circuits tels que ceux qui sont décrits dans les brevets U S 3 801 919 et 4 255 715 Ces circuits
font appel à un filtrage du niveau continu du signal de sor-
tie, d'une manière permanente, et à l'utilisation de ce niveau
en tant que référence pour régler continuellement la compensa-
tion de décalage sur les entrées De telles configurations
de filtrage nécessitent des circuits relativement complexes.
Le circuit amplificateur de l'invention est conçu de façon que le signal de sortie soit échantillonné pendant une phase d'horloge 01 et bloqué pendant une autre phase 029 au cours de laquelle la tension de décalage est annulée Le
temps de stabilisation n'est pas notablement dégradé Le cir-
cuit d'annulation est d'un type à condensateurscommutés,qui ne nécessite pas de filtrage dans la voie de réaction Il est relativement peu complexe et ne nécessite qu'une aire
faible sur une puce de circuit intégré.
L'invention sera mieux comprise à la lecture de la
description qui va suivre d'un mode de réalisation et en se
référant aux dessins annexés sur lesquels: La figure 1 est un schéma simplifié d'un circuit amplificateur à condensateurscommutésconforme à un exemple de l'invention La figure 2 est un schéma montrant sous une autre configuration le circuit équivalent pour les parties actives du circuit de la figure 1, pendant une première condition de phase 01 î dans laquelle la sortie est valide; et La figure 3 est un schéma simplifié montrant, sous
une autre configuration, le circuit équivalent pour les par-
ties actives du circuit de la figure 1, dans une seconde con-
dition de phase 02 qui correspond à l'annulation de la ten-
sion de décalage.
Le circuit amplificateur 10 de la figure 1 comprend un amplificateur opérationnel 12 ayant une borne d'entrée inverseuse 14, une borne d'entrée non inverseuse 16 et une borne de sortie 18 Un signal est appliqué au circuit 10 par
un réseau d'entrée qui est représenté ici par un condensa-
teur d'entrée C 1 Le réseau d'entrée peut comporter des con-
densateurs commutés L'un des côtés d'un condensateur de mémorisation de tension de décalage C 2 est connecté à la borne d'entrée non inverseuse 16 Un premier élément de commutation 51 est connecté à l'autre côté du condensateur de mémorisation
de tension de décalage C 2 pour connecter celui-ci à une ten-
sion de référence correspondant au potentiel de la masse sous l'effet d'impulsions 01 d'un premier train d'impulsions électriques 01 correspondant à une phase de sortie valide,et pour le connecter à la borne d'entrée inverseuse 14 sous
l'effet d'oimpulsions 02 d'un second train d'impulsions élec-
triques 02 correspondant à une phase d'annulation de décala- ge, le train 02 ne présentant pas de chevauchement avec le
premier train d'impulsions 01 Le premier élément de commuta-
tion 51 est constitué par deux TEC (transistors à effet de
champ) 20, 22, dont les grilles sont respectivement atta-
quées par les trains d'impulsions 01, 02 provenant d'une source de trains d'impulsions appropriée, qui n'est pas représentée. Un côté de sortie d'un condensateur de blocage de signal C 3 est connecté à la borne de sortie 18 Un second élément de commutation 52 connecte l'autre côté, ou côté d'entrée, du condensateur de blocage de signal C 3 à la masse, sous l'effet du premier train d'impulsions 01, et à la borne d'entrée inverseuse 14 sous l'effet du second train
d'impulsions 02 Le second élément de commutation 52 consis-
te de façon similaire en une combinaison de deux TEC 26, 28,
avec leur noeud commun connecté au côté d'entrée du condensa-
teur de blocage de signal C 3 et avec leurs grilles actionnées respectivement de façon similaire par les trains d'impulsions
01 ' 02.
Un troisième élément de commutation C 3, qui est
représenté sous la forme d'un seul TEC 32, mais qui peut com-
porter une compensation de fuite d'horloge, connecte la borne non inverseuse 16 à la masse sous l'effet du second train d'impulsions d'horloge 02 et il est ouvert pendant la phase 01 ' en l'absence des impulsions 01 du premier train
d'impulsions 01.
Un côté de sortie d'un réseau de réaction O O, 34, est connecté à la borne de sortie 18 et son autre côté, ou côté d'entrée, est connecté à un noeud commun d'un quatrième élément de commutation 54 qui est formé par une paire de TEC 36, 38 qui réagissent respectivement aux trains d'impulsions 01 ' 02 Le quatrième élément de commutation 54 connecte le
côté d'entrée du réseau de réaction 019 34, à la borne d'en-
trée inverseuse 14 sous l'effet du premier train d'impulsions et au potentiel de la masse sous l'effet du second train d'impulsions 02 Le noeud commun des transistors 36, 38 du quatrième élément de commutation 54 est connecté au c 8 té amplificateur du réseau d'entrée (représenté par le condensa- teur d'entrée C 1) Un autre condensateur C 4 est connecté entre le c 8 té d'entrée du condensateur de blocage de signal C 3 et la borne d'entrée inverseuse 14, pour maintenir une réaction négative pendant la période de non chevauchement entre les deux trains d'impulsions 01 ' 02 ' pour éviter une sensibilité à une fuite d'horloge Le condensateur C 4 est souhaitable mais n'est pas essentiel à la mise en oeuvre de l'invention Un côté de sortie d'un réseau de réaction 02 ' , est connecté à la borne de sortie 18, et son autre côté,
ou côté d'entrée, est connecté au c 8 té d'entrée du condensa-
teur de blocage de signal C 3 On envisagera ci-après la
nature des deux réseaux de réaction 01 et 02.
Pour décrire le fonctionnement du circuit amplifi-
cateur 10, il est utile de se référer aux figures 2 et 3 qui
montrent des versions simplifiées, sous une autre configura-
tion,-du circuit de la figure 10 dans lequel les parties inactives pour chacune des phases 01, 02 sont respectivement
supprimées afin de réduire au minimum les détails inutiles.
La figure 2 montre le circuit 10 dans la condition
de sortie valide correspondant à 01 ' dans laquelle un signal -
de sortie normal correspondant avec précision au signal d'en-
trée qui provient du condensateur d'entrée Cl apparaît sur la borne de sortie 18 Le niveau de signal de sortie V apparaît
aux bornes du condensateur C 3.
Le réseau 01 établit une réaction négative pour le signal provenant de la borne de sortie 18, afin de déterminer
les caractéristiques de transmission de l'amplificateur opé-
rationnel 12 pendant la phase 01 Les réseaux de réaction négative pour les amplificateurs opérationnels sont bien connus et on ne décrira donc pas ici de façon plus détaillée les caractéristiques particulières du réseau de réaction 01 '
qui peut contenir des condensateurs commutés.
Ensuite, lorsque les éléments de commutation 51, 52, 53, 54 sont actionnés par les trains d'impulsions pour passer dans la condition 02 ' le circuit résultant est celui de la figure 3 Le condensateur de mémorisation de tension de décalage C 2 est maintenant connecté entre les entrées 14, 16 et la borne d'entrée non inverseuse 16 est connectée à la masse Le condensateur de blocage de signal C 3 est déconnecté de la masse et il est connecté à la borne d'entrée inverseuse
14 Dans cette condition, le côté du condensateur de mémorisa-
tion de tension de décalage C 2 qui est à la masse tire la borne d'entrée non inverseuse 16 vers une tension de valeur absolue égale à la tension de décalage La réaction négative par l'intermédiaire du condensateur de blocage de signal C 3
force la borne d'entrée inverseuse 14 à son niveau de poten-
tiel normal correspondant à une masse virtuelle, si elle n'y
est pas déjà.
On peut voir que lorsque l'amplificateur 10 retour-
ne ensuite à la condition valide 01, la tension de sortie part d'une valeur pratiquement égale à celle qu'elle avait à
la fin de la période de phase 01 précédente, la seule diffé-
rence étant due à l'effet de la charge de faible valeur qui a pu être nécessaire pour régler la tension de compensation de décalage sur le condensateur de mémorisation de tension de
décalage C 2 pendant la condition 02 précédente Dans les con-
ditions normales, le niveau de tension de décalage change
beaucoup plus lentement que le niveau de tension de signal.
Par conséquent, ce changement de la valeur du signal bloqué est en pratique négligeable en comparaison de la variation
qui se produit maintenant du fait de la présence d'un incré-
ment dans la tension de signal d'entrée Lorsque l'autre côté du condensateur de mémorisation de tension de décalage C est reconnecté à la masse; dans la condition de sortie valide 01 ' il produit la compensation de tension de décalage
pour cette phase.
Le réseau de réaction 02 ' 35, agit pendant la phase
d'annulation 02 de façon à empêcher que la valeur de la ten-
sion de décalage de sortie initiale de l'amplificateur 12 ne
dépasse une valeur qui serait trop grande pour que l'amplifi-
cateur 12 demeure dans les limites de sa plage de fonctionne-
ment admissible Ceci empêche l'amplificateur 12 de verrouil-
ler le circuit 10 dans un état de gain nul Dans un tel état, il ne peut y avoir aucune action d'annulation de décalage, du fait qu'aucun changement de tension ne peut apparaître sur la borne de sortie 18 Pour limiter la tension de décalage de sortie initiale, le réseau de réaction 029 35, écrête le signal de sortie à un niveau situé à l'intérieur des seuils
d'écr Otage (limites) propres à l'amplificateur 12 Des cir-
cuits d'écrêtage pour accomplir une telle fonction sont bien connus et on ne décrira donc pas ici de façon plus détaillée les caractéristiques particulières du réseau de réaction 029 35.
Pour certaines applications du circuit 10, le pro-
blème d'une tension de décalage initiale excessive ne se pré-
sente pas, et on peut alors supprimer complètement le réseau
de réaction 021 35 Du fait que la tension de décalage chan-
ge à une vitesse relativement lente, il serait également possible de limiter l'excursion du signal de sortie avec une
réaction négative non linéaire pendant la phase 01 ' en modi-
fiant de façon appropriée le réseau de réaction 01.
Une caractéristique importante du circuit 10 con-
siste en ce que la borne de sortie 18 n'est jamais connectée directement à la borne d'entrée inverseuse 14, et n'est donc jamais forcée à un signal de sortie pratiquement égal à zéro pendant la phase d'annulation 01 La réaction pendant cette phase est assurée par le condensateur de blocage de signal C 3 Aucune structure de circuit de filtrage complexe n'est nécessaire dans cette voie de réaction De plus, du fait que le signal de sortie de l'amplificateur 12 n'est pas ramené à
zéro pour chaque opération d'annulation, mais est au contrai-
re maintenu au niveau de signal de sortie de la condition de sortie valide 01 précédente, le temps de stabilisation de l'amplificateur n'est pas notablement affecté par le processus
complet d'annulation de la tension de décalage En ce qui con-
cerne le signal, les trains d'impulsions 01, 02 sont à une fréquence suffisamment élevée, environ 112 k Hz ici, pour que
la compensation de tension de décalage soit accomplie en pra-
tique d'une manière quasiment continue.
Dans le cadre de considérations générales, il est
important de noter que la commande des éléments de commuta-
tion 51, 52, 53, 54 ne nécessite que deux trains d'impul-
sions 01 02 Une autre caractéristique importante du cir-
cuit 10 consiste en ce qu'on peut échanger les points d'application du signal d'entrée et de la masse Lorsque le réseau d'entrée de signal ne comporte pas un condensateur, comme le condensateur C 1 du circuit 10, l'entrée de signal
peut fonctionner de façon continue, sans qu'il soit néces-
saire de la mettre périodiquement à la masse.
Bien qu'on ait choisi pour les éléments de commu-
tation Si, 52 ' 53, 54 du circuit 10 une configuration corres-
pondant à un compromis judicieux entre la complexité du cir-
cuit et un comportement exempt de difficultés, les spécialis-
tes des circuits à condensateurs commutés noteront qu'il existe d'autres configurations de commutation permettant d'obtenir les connexions appropriées pour les deux phases O Oi
02 Diverses fonctions de commutation des éléments de commu-
tation S, 52 ' 53, 54 peuvent être partagées ou remplies par
des éléments de commutation supplémentaires.
Il va de soi que de nombreuses autres modifica-
tions peuvent être apportées au dispositif décrit et repré-
senté, sans sortir du cadre de l'invention.
Claims (4)
1 Circuit amplificateur ( 10) comprenant un ampli-
ficateur opérationnel ( 12) ayant une borne d'entrée inverseu-
se ( 14), une borne d'entrée non inverseuse ( 16) et une borne de sortie ( 18), ce circuit comprenant un réseau de compensa- tion de tension de décalage à condensateurs commutés destiné
à compenser le décalage de tension de l'amplificateur opéra-
tionnel, caractérisé en ce que ce réseau comprend: un conden-
sateur de mémorisation de tension de décalage (C 2), dont un côté est connecté à la borne d'entrée non inverseuse; des mbyens ( 51) destinés à connecter l'autre côté du condensateur de mémorisation de tension de décalage à un potentiel de
référence sous l'effet d'un premier train d'impulsions élec-
triques ( 01) et à la borne d'entrée inverseuse sous l'effet
d'un second train d'impulsions électriques ( 02), ne chevau-
chant pas le premier train d'impulsions; un condensateur de
blocage de signal (C 3) dont un premier c 8 té, ou côté de sor-
tie, est connecté à la borne de sortie; des moyens ( 52)
destinés à connecter l'autre côté, ou côté d'entrée, du con-
densateur de blocage de-signal au potentiel de référence sous l'effet du premier train d'impulsions et à la borne d'entrée inverseuse sous l'effet du second train d'impulsions; des
moyens ( 53) destinés à connecter la borne d'entrée non inver-
seuse au potentiel de référence sous l'effet du second train
d'impulsions et à déconnecter la borne d'entrée non inverseu-
se du potentiel de référence en l'absence des impulsions du second train d'impulsions; et des moyens ( 54) destinés à
appliquer un signal d'entrée à la borne d'entrée inverseuse.
2 Circuit selon la revendication 1, caractérisé en ce qu'il comprend un condensateur (C 4) connecté entre la borne d'entrée inverseuse et le côté d'entrée du condensateur
de blocage de signal (C 3).
3 Circuit selon la revendication 1, caractérisé en ce qu'il comprend un réseau de réaction ( 34, 35) qui, sous l'effet de l'un au moins des trains d'impulsions, est connecté entre la borne d'entrée inverseuse et la borne de sortie de
l'amplificateur opérationnel pour limiter le décalage de sor-
tie de l'amplificateur opérationnel.
4; Circuit selon la-revendication 3, caractérisé en ce qu'il comprend un condensateur (C 4) qui est connecté entre la borne d'entrée inverseuse et le côté d'entrée du condensateur de blocage de signal.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/346,643 US4429282A (en) | 1982-02-08 | 1982-02-08 | Offset-nulled sample-and-hold amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2521369A1 true FR2521369A1 (fr) | 1983-08-12 |
Family
ID=23360365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8301428A Pending FR2521369A1 (fr) | 1982-02-08 | 1983-01-31 | Circuit amplificateur comportant une annulation de la tension de decalage |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4429282A (fr) |
| JP (1) | JPS58142611A (fr) |
| CA (1) | CA1179408A (fr) |
| DE (1) | DE3303726A1 (fr) |
| FR (1) | FR2521369A1 (fr) |
| GB (1) | GB2114841B (fr) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3435321A1 (de) * | 1984-09-26 | 1986-04-03 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum nullpunktabgleich eines integrierten operationsverstaerkers |
| US4565971A (en) * | 1985-01-28 | 1986-01-21 | Motorola, Inc. | Parasitic insensitive auto-zeroed operational amplifier |
| US4714843A (en) * | 1985-08-30 | 1987-12-22 | Thomson Components-Mostek Corporation | Semiconductor chip power supply monitor circuit arrangement |
| US4707624A (en) * | 1986-09-10 | 1987-11-17 | National Semiconductor Corp. | Offset cancellation scheme for a differential reset stabilized latch |
| US4814721A (en) * | 1986-10-06 | 1989-03-21 | Westinghouse Electric Corp. | Signal converter |
| US5027116A (en) * | 1987-02-24 | 1991-06-25 | Micro Linear Corporation | Self-calibrating analog to digital converter |
| IT1203893B (it) * | 1987-04-14 | 1989-02-23 | Sgs Microelettronica Spa | Circuito di amplificazione ad elevata precisione con piccolo ingombro e basso consumo di potenza per circuiti integrati. |
| US4816752A (en) * | 1988-04-07 | 1989-03-28 | Snap-On Tools Corporation | Method and apparatus for low power offset correction of amplified sensor signals |
| JP2749729B2 (ja) * | 1991-08-29 | 1998-05-13 | 三菱電機株式会社 | 磁気記録再生回路 |
| US5204636A (en) * | 1992-05-05 | 1993-04-20 | Xerox Corporation | Dynamic limiting circuit for an amplifier |
| US5600322A (en) * | 1994-04-29 | 1997-02-04 | Analog Devices, Inc. | Low-voltage CMOS analog-to-digital converter |
| WO1995030279A1 (fr) * | 1994-04-29 | 1995-11-09 | Analog Devices, Inc. | Convertisseur a/n a redistribution de charge et etalonnage du systeme |
| US5600275A (en) * | 1994-04-29 | 1997-02-04 | Analog Devices, Inc. | Low-voltage CMOS comparator with offset cancellation |
| US5668551A (en) * | 1995-01-18 | 1997-09-16 | Analog Devices, Inc. | Power-up calibration of charge redistribution analog-to-digital converter |
| US5621409A (en) * | 1995-02-15 | 1997-04-15 | Analog Devices, Inc. | Analog-to-digital conversion with multiple charge balance conversions |
| JP3512292B2 (ja) * | 1996-01-30 | 2004-03-29 | 忠弘 大見 | 半導体装置及びこれを用いた算術演算システム、画像処理システム、音声信号処理システム、パターン認識システム、信号処理システム、並列データ処理システム、ビデオ信号処理システム |
| US5757219A (en) * | 1996-01-31 | 1998-05-26 | Analogic Corporation | Apparatus for and method of autozeroing the input of a charge-to-voltage converter |
| US5869987A (en) * | 1996-09-20 | 1999-02-09 | Lucent Technologies, Inc. | Fast response comparator |
| US6242974B1 (en) * | 1998-03-25 | 2001-06-05 | Micrel,Inc | Self-calibrating operational amplifier |
| US6008685A (en) * | 1998-03-25 | 1999-12-28 | Mosaic Design Labs, Inc. | Solid state temperature measurement |
| JP4535537B2 (ja) * | 1999-10-27 | 2010-09-01 | 東芝モバイルディスプレイ株式会社 | 負荷駆動回路および液晶表示装置 |
| US6433632B1 (en) * | 1999-06-11 | 2002-08-13 | Analog Devices, Inc. | Correlated double sampling circuit with op amp |
| DE10004996C2 (de) * | 2000-02-04 | 2002-09-26 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern |
| JP4291100B2 (ja) * | 2003-10-01 | 2009-07-08 | 日本電気株式会社 | 差動増幅回路及びそれを用いた液晶表示装置の駆動回路 |
| US7068203B2 (en) * | 2003-12-31 | 2006-06-27 | Texas Instruments Incorporated | Switched-capacitor circuits with reduced finite-gain effect |
| US7459942B2 (en) | 2005-07-01 | 2008-12-02 | Cambridge Analog Technologies, Inc. | Sampled-data circuits using zero crossing detection |
| CN101253574B (zh) * | 2005-07-01 | 2012-08-22 | 剑桥模拟技术股份有限公司 | 使用零交叉检测的采样数据电路 |
| AU2006269682A1 (en) * | 2005-07-07 | 2007-01-18 | Umagination Labs, L.P. | Electronic devices for luggage |
| JP5347462B2 (ja) * | 2008-12-03 | 2013-11-20 | セイコーエプソン株式会社 | 増幅回路、基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 |
| JP5470823B2 (ja) * | 2008-12-03 | 2014-04-16 | セイコーエプソン株式会社 | 基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 |
| US7898323B2 (en) * | 2009-06-05 | 2011-03-01 | Freescale Semiconductor, Inc. | Amplifying circuit with offset compensation |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4255715A (en) * | 1979-08-27 | 1981-03-10 | Gte Laboratories Incorporated | Offset correction circuit for differential amplifiers |
| GB2111780A (en) * | 1981-12-17 | 1983-07-06 | Western Electric Co | Improvements in or relating to amplifier systems |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3801919A (en) | 1972-10-30 | 1974-04-02 | Mandrel Industries | Null loop for correcting low frequency error signals in high performance amplifiers |
| US4306196A (en) | 1980-01-14 | 1981-12-15 | Bell Telephone Laboratories, Incorporated | Operational amplifier with offset compensation |
-
1982
- 1982-02-08 US US06/346,643 patent/US4429282A/en not_active Expired - Lifetime
-
1983
- 1983-01-10 CA CA000419149A patent/CA1179408A/fr not_active Expired
- 1983-01-31 FR FR8301428A patent/FR2521369A1/fr active Pending
- 1983-02-03 JP JP58015563A patent/JPS58142611A/ja active Granted
- 1983-02-03 GB GB08303002A patent/GB2114841B/en not_active Expired
- 1983-02-04 DE DE19833303726 patent/DE3303726A1/de not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4255715A (en) * | 1979-08-27 | 1981-03-10 | Gte Laboratories Incorporated | Offset correction circuit for differential amplifiers |
| GB2111780A (en) * | 1981-12-17 | 1983-07-06 | Western Electric Co | Improvements in or relating to amplifier systems |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8303002D0 (en) | 1983-03-09 |
| US4429282A (en) | 1984-01-31 |
| GB2114841A (en) | 1983-08-24 |
| GB2114841B (en) | 1985-03-13 |
| CA1179408A (fr) | 1984-12-11 |
| JPS58142611A (ja) | 1983-08-24 |
| DE3303726A1 (de) | 1983-08-18 |
| JPS6315765B2 (fr) | 1988-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2521369A1 (fr) | Circuit amplificateur comportant une annulation de la tension de decalage | |
| EP0016705B1 (fr) | Tête à radiofréquence à dynamique autoadaptative et récepteur comportant une telle tête | |
| EP1646147B1 (fr) | Filtre analogique à composants passifs pour signaux à temps discret | |
| FR2518849A1 (fr) | Amplificateur a gain commande | |
| FR2774532A1 (fr) | Egaliseur de gain variable applique a une certaine longueur de fibre optique | |
| EP0813097B1 (fr) | Dispositif de mise en forme de signaux optiques binaires et son utilisation pour modifier lesdits signaux | |
| EP0040127A1 (fr) | Dispositif de transmission de signaux comportant un circuit de précorrection de produits de non linéarité | |
| FR2767202A1 (fr) | Dispositif modulateur optique | |
| CA2201387A1 (fr) | Estimateur et recuperateur de phase robuste pour signaux numeriques affectes notamment de gigue de phase | |
| EP0403330B1 (fr) | Circuit d'entrée pour compteur d'énergie électrique | |
| FR2767429A1 (fr) | Dispositif permettant d'apparier des retards dans un amplificateur de puissance | |
| FR2651389A1 (fr) | Amplificateur differentiel a couplage capacitif. | |
| CA2060413C (fr) | Procede de detection de signal perturbateur pour demodulateur de donnees numeriques et dispositif de mise en oeuvre d'un tel procede | |
| EP0022015B1 (fr) | Dispositif amplificateur et procédé d'amplification pour audio-fréquences | |
| FR2527864A1 (fr) | Circuit de reduction de bruit par compression et expansion du signal | |
| FR2507846A1 (fr) | Perfectionnement a un recepteur sans fil | |
| EP0042641B1 (fr) | Démodulateur de fréquence utilisant un circuit à retard variable avec la fréquence reçue | |
| EP1134859B1 (fr) | Dispositif d'amplification optique | |
| EP2182631A2 (fr) | Cellule amplificatrice hyperfréquences large bande à gain variable et amplificateur comportant une telle cellule | |
| FR2518848A1 (fr) | Systeme amplificateur comprenant un circuit de compensation de decalage | |
| FR2502872A1 (fr) | Organe de recuperation de porteuse pour signal a modulations mdp2 ou mdp4 | |
| FR2631191A1 (fr) | Appareil d'enregistrement et de reproduction de signal video | |
| EP0889619B1 (fr) | Dispositif de modulation par déplacement de fréquence comportant un boucle de verrouillage de phase | |
| EP0645884A1 (fr) | Chaîne d'amplification en mode de courant, amplificateur opérationnel, cellule de gain et élément d'amplification correspondants | |
| FR2613153A1 (fr) | Filtre numerique fonctionnant a frequence intermediaire |