[go: up one dir, main page]

FI117812B - Tillverkning av ett skikt innehållande en komponent - Google Patents

Tillverkning av ett skikt innehållande en komponent Download PDF

Info

Publication number
FI117812B
FI117812B FI20041059A FI20041059A FI117812B FI 117812 B FI117812 B FI 117812B FI 20041059 A FI20041059 A FI 20041059A FI 20041059 A FI20041059 A FI 20041059A FI 117812 B FI117812 B FI 117812B
Authority
FI
Finland
Prior art keywords
layer
conductor
component
insulating material
conductor layer
Prior art date
Application number
FI20041059A
Other languages
English (en)
Finnish (fi)
Other versions
FI20041059L (sv
FI20041059A0 (sv
Inventor
Risto Tuominen
Petteri Palm
Original Assignee
Imbera Electronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imbera Electronics Oy filed Critical Imbera Electronics Oy
Publication of FI20041059A0 publication Critical patent/FI20041059A0/sv
Priority to FI20041059A priority Critical patent/FI117812B/sv
Priority to PCT/FI2005/000352 priority patent/WO2006013230A2/en
Priority to KR1020077005242A priority patent/KR20070041774A/ko
Priority to CNB2005800263538A priority patent/CN100543983C/zh
Priority to JP2007524358A priority patent/JP4630333B2/ja
Priority to AT0932705A priority patent/AT503718B1/de
Priority to CN200910164685A priority patent/CN101686612A/zh
Priority to US11/659,190 priority patent/US7673387B2/en
Publication of FI20041059L publication Critical patent/FI20041059L/sv
Application granted granted Critical
Publication of FI117812B publication Critical patent/FI117812B/sv
Priority to US12/702,653 priority patent/US8487194B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H10W70/60—
    • H10W70/05—
    • H10W70/09—
    • H10W70/611—
    • H10W70/614—
    • H10W90/00—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H10W70/093—
    • H10W72/073—
    • H10W72/07307—
    • H10W72/07323—
    • H10W72/9413—
    • H10W74/019—
    • H10W90/736—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Claims (17)

1. Förfarande för tillverkning av ett kretskortsskikt pä en bottenyta (2), vilken bottenyta (2) omfattar ledarmönster (19) och kretskortsskiktet omfattar ett ledar-mönsterskikt (14), ett isoleringsmaterialskikt (1) samt atminstone en komponent (6) 5 inne i isoleringsmaterialskiktet (1), k ä n n e t e c k n a t av att: - ett ledarskikt (4) väljs och den nämnda atminstone ena komponenten (6) fästs vid ledarskiktet (4) pä sidan av en forsta yta pä ledarskiktet, - ledarskiktet (4) inpassas i förhällande tili bottenytan (2) och ledarskiktet fästs med hjälp av isoleringsmaterialet (1) vid bottenytan (2) med ledarskiktets (4) forsta yta 10 mot bottenytan (2), varvid isoleringsmaterialskiktet (1) bildas mellan ledarskiktet (4) och bottenytan (2), i vilket isoleringsmaterialskikt den nämnda atminstone ena komponenten (6) placerar sig, - elektriska kontakter bildas mellan komponentens (6) kontaktomräden (7) och ledar- ... skiktct (4) pä sä sätt, att vid komponentens (6) kontaktomräden (7) öppnas kontakt- • · · j 15 öppningar (17) och i kontaktöppningarna(17) utformas ledarmaterial, • · · ··· · ··· • * • · m”]· - ledarskiktet (4) konfigureras tili ett ledarmönsterskikt (14), och • · ··* 1·''ψ - atminstone en genomföring (20) utformas mellan ledarmönsterskiktet (14) och * · bottenytans (2) ledarmönster (19).
• · * · · • · · "···[ 2. Förfarande i enlighet med patentkrav 1, k ä n n e t e c k n a t av att bottenytan (2) • · ·' 20 utgörs av kretskortets yta.
• · * · · • · · • · **”’ 3. Förfarande i enlighet med patentkrav 1 eller 2, kännetecknat av att en komponent (6), t.ex. en mikrokrets, fasts vid ledarskiktet (4) med hjälp av ett isolerande • · · Hm (5), och efter fästningen bildas en elektriskt kontakt mellan ledarskiktet och 117812 15 kontaktomrädena eller kontaktknottror genom att genomföringar utformas genom det isolerande limmet.
4. Förfarande i enlighet med patentkrav 3, k ä n n e t e c k n a t av att de elektriska kontakteina mellan komponentens (6) kontaktomräden (7) och ledarmönsterskiktet (14) 5 bildas efiter att ledarskiktet (4) fästs med hjälp av isoleringsmaterialet (1) vid bottenytan (2).
5. Förfarande i enlighet med nägot av patentkraven 1 - 4, k ä n n e t e c k n a t av att ledarmaterialet utformas i kontaktöppningama medelst ett kemiskt ocli/eller elektro-kemiskt metalliseringsförfarande. 10
6. Förfarande i enlighet med nägot av patentkraven 1-5, kännetecknat avatt dä komponenten (6) fästs omfattar ledarskiktet (4) för inpassning utformade öppningar (-’)·
7. Förfarande i enlighet med nägot av patentkraven 1-5, kännetecknat av att ... dä komponenten (6) fästs omfattar ledarskiktet (4) kontaktöppningar (17) vid « » · • · · / . 15 komponentens kontaktomräden (7).
• · · * · · *·· · • · · * · ***, 8. Förfarande i enlighet med nägot av patentkraven 1 - 7, k ä n n e t e c k n a t av att • * . dä komponenten (6) fasts omfattar ledarskiktet (4) öppningar för utformning av ·*· *1" genomföringama.
• · • * • · · . . 9. Förfarande i enlighet med nägot av patentkraven 1-8, kännetecknat av att • · · • · · 20 bottenytan (2) omfattar inpassningsmärken (39) för inpassning av det kretskortsskikt • · ]·’ som skall tillverkas i förhällande tili bottenytan (2).
« · • · · * · ^ ’···' 10. Förfarande i enlighet med nägot av patentkraven 1-9, kännetecknat av att ί,·,: dä isoleringsmaterialskiktet (1) bildas tillförs mellan bottenytan (2) och ledarskiktets (4) • · · :...· första yta ätminstone en isoleringsmaterialskiva (1, 11), som ätminstone delvis är 25 ohärdad. 117812 16
11. Förfarande i enlighet med patentkrav 10, k ä n n e t e c k n a t av att dä isoleringsmaterialskiktet (1) bildas omfattar isoleringsmaterialskivan (1, 11) för inpassning utformade öppningar (13, 33).
12. Förfarande i enlighet med nägot av patentkraven 1-11, kännetecknat av att 5 ledarskiktet (4) fasts vid bottenytan (2) med hjälp av ett isoleringsmaterial (1) pä sä sätt, att ett enhetligt isoleringsmaterialskikt (1), som bestär av ett isoleringsmaterial, bildas mellan ledarskiktet och bottenytan (2).
13. Förfarande i enlighet med nägot av patentkraven 1-12, kännetecknat av att isoleringsmaterialskiktet (1) mellan ledarskiktet (4) och bottenytan (2) bildas efter att 10 komponenten (6) lasts, och av ledarskiktet (4) bildas ledarmönster (14) efter att isoleringsmaterialskiktet (1) bildats.
14. Förfarande i enlighet med nägot av patentkraven 1-13, kännetecknat av att isoleringsmaterialskiktet (1) bildas pä sä sätt, att isoleringsmaterialet omger komponenten (6) och bringas i kontakt med komponentens (6) yta. »i* * * 4 » · · , 15
15. Förfarande i enlighet med nägot av patentkraven 1-14, kännetecknat av att • · · * * · i kretskortsskiktet anordnas ett flertal komponenter (6) och komponentema ansluts * 4 elektriskt tili en funktionell enhet med hjälp av ledarmönster (14) i ett eller flera 4 · . kretskortsskikt. • Φ · ···* *44 • * * *
16. Förfarande i enlighet med nägot av patentkraven 1-15, kännetecknat av att • S 20 bottenytan (2) utgörs av bägformig yta. 4 * 4 * · · ♦ • > * * 4 * 4 T
17. Förfarande i enlighet med nägot av patentkraven 1-16, kännetecknat av att * · • · • medelst förfarandet tillverkas ätminstone tvä pä varandra belägna kretskortsskikt pä sä 4 * *···* sätt, att pä bottenytan (2) tillverkas ett första kretskortsskikt och pä dettas yta i tur och * :„V ordning vaije päföljande kretskortsskikt under det att föregäende kretskortsskikt *44' 25 fungerar som bottenskikt.
FI20041059A 2004-08-05 2004-08-05 Tillverkning av ett skikt innehållande en komponent FI117812B (sv)

Priority Applications (9)

Application Number Priority Date Filing Date Title
FI20041059A FI117812B (sv) 2004-08-05 2004-08-05 Tillverkning av ett skikt innehållande en komponent
JP2007524358A JP4630333B2 (ja) 2004-08-05 2005-08-04 基板表面上に回路基板層を形成する方法
KR1020077005242A KR20070041774A (ko) 2004-08-05 2005-08-04 부품을 포함한 층의 제조
CNB2005800263538A CN100543983C (zh) 2004-08-05 2005-08-04 在基底表面上制造电路板层的方法
PCT/FI2005/000352 WO2006013230A2 (en) 2004-08-05 2005-08-04 Manufacture of a layer including a component
AT0932705A AT503718B1 (de) 2004-08-05 2005-08-04 Herstellung einer eine komponente umfassenden schicht
CN200910164685A CN101686612A (zh) 2004-08-05 2005-08-04 制造包括部件的层
US11/659,190 US7673387B2 (en) 2004-08-05 2005-08-04 Manufacture of a layer including a component
US12/702,653 US8487194B2 (en) 2004-08-05 2010-02-09 Circuit board including an embedded component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20041059 2004-08-05
FI20041059A FI117812B (sv) 2004-08-05 2004-08-05 Tillverkning av ett skikt innehållande en komponent

Publications (3)

Publication Number Publication Date
FI20041059A0 FI20041059A0 (sv) 2004-08-05
FI20041059L FI20041059L (sv) 2006-02-06
FI117812B true FI117812B (sv) 2007-02-28

Family

ID=32922092

Family Applications (1)

Application Number Title Priority Date Filing Date
FI20041059A FI117812B (sv) 2004-08-05 2004-08-05 Tillverkning av ett skikt innehållande en komponent

Country Status (7)

Country Link
US (1) US7673387B2 (sv)
JP (1) JP4630333B2 (sv)
KR (1) KR20070041774A (sv)
CN (2) CN101686612A (sv)
AT (1) AT503718B1 (sv)
FI (1) FI117812B (sv)
WO (1) WO2006013230A2 (sv)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20031341A7 (sv) 2003-09-18 2005-03-19 Imbera Electronics Oy Förfarande för tillverkning av en elektronikmodul
FI117814B (sv) * 2004-06-15 2007-02-28 Imbera Electronics Oy Förfarande för tillverkning av en elektronikmodul
FI117369B (sv) * 2004-11-26 2006-09-15 Imbera Electronics Oy Förfarande för tillverkning av en elektronikmodul
FI122128B (sv) * 2005-06-16 2011-08-31 Imbera Electronics Oy Förfarande för tillverkning av kretskortskonstruktion
FI119714B (sv) 2005-06-16 2009-02-13 Imbera Electronics Oy Kretskortskonstruktion och förfarande för tillverkning av kretskortskonstruktion
DE112006001506T5 (de) * 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
WO2007135737A1 (ja) 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
US9610758B2 (en) 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US9953910B2 (en) 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
CN101472399B (zh) * 2007-12-26 2011-09-21 欣兴电子股份有限公司 内埋式线路板的制作方法
US8259454B2 (en) 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
KR101048515B1 (ko) * 2008-10-15 2011-07-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI20095110A0 (sv) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektronisk modul med EMI-skydd
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
AT12737U1 (de) * 2010-09-17 2012-10-15 Austria Tech & System Tech Verfahren zum herstellen einer aus mehreren leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
TWI462194B (zh) * 2011-08-25 2014-11-21 南茂科技股份有限公司 半導體封裝結構及其製作方法
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
AT513047B1 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
TWI463634B (zh) * 2012-08-29 2014-12-01 Macronix Int Co Ltd 晶片堆疊結構及其製造方法
WO2014203603A1 (ja) 2013-06-18 2014-12-24 株式会社村田製作所 樹脂多層基板の製造方法
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US10178755B2 (en) * 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
KR102175825B1 (ko) * 2018-11-26 2020-11-06 엘비세미콘 주식회사 반도체 패키지의 제조방법
CN111010808B (zh) * 2019-12-31 2022-05-13 生益电子股份有限公司 一种pcb的制作方法
WO2021146894A1 (zh) * 2020-01-21 2021-07-29 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
WO2022209319A1 (ja) * 2021-04-02 2022-10-06 株式会社村田製作所 配線基板及びモジュール

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPH0744320B2 (ja) 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
JP3094481B2 (ja) * 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JPH11135951A (ja) * 1997-10-30 1999-05-21 Kyocera Corp 多層配線基板
JP4606685B2 (ja) * 1997-11-25 2011-01-05 パナソニック株式会社 回路部品内蔵モジュール
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
US6284564B1 (en) 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP2001156457A (ja) * 1999-11-30 2001-06-08 Taiyo Yuden Co Ltd 電子回路装置の製造方法
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Industrial Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Industrial Co Ltd Component built-in module and its manufacturing method
JP2003037205A (ja) * 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
JP2003133693A (ja) * 2001-10-29 2003-05-09 Denso Corp 配線形成方法、回路形成方法、配線形成装置、回路形成装置
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
CN1434675A (zh) * 2002-01-21 2003-08-06 全懋精密科技股份有限公司 内嵌有膜状电阻元件的层叠式多层电路板制造方法
FI119215B (sv) * 2002-01-31 2008-08-29 Imbera Electronics Oy Förfarande för insättning av en komponent i ett basmaterial och elektronikmodul
FI115285B (sv) * 2002-01-31 2005-03-31 Imbera Electronics Oy Förfarande för insänkning av en komponent i ett basmaterial och för bildning av en kontakt
US6701614B2 (en) 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP2003249763A (ja) 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP4288912B2 (ja) * 2002-08-08 2009-07-01 日立化成工業株式会社 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
JP2004146634A (ja) 2002-10-25 2004-05-20 Murata Mfg Co Ltd 樹脂基板の製造方法、および樹脂多層基板の製造方法
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
FI115601B (sv) 2003-04-01 2005-05-31 Imbera Electronics Oy Förfarande för tillverkning av en elektronikmodul och en elektronikmodul

Also Published As

Publication number Publication date
CN101686612A (zh) 2010-03-31
CN101027775A (zh) 2007-08-29
KR20070041774A (ko) 2007-04-19
AT503718A5 (de) 2009-04-15
WO2006013230A3 (en) 2006-05-11
FI20041059L (sv) 2006-02-06
JP2008509549A (ja) 2008-03-27
US7673387B2 (en) 2010-03-09
AT503718A2 (de) 2007-12-15
AT503718B1 (de) 2009-06-15
FI20041059A0 (sv) 2004-08-05
JP4630333B2 (ja) 2011-02-09
WO2006013230A2 (en) 2006-02-09
US20080295326A1 (en) 2008-12-04
CN100543983C (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
FI117812B (sv) Tillverkning av ett skikt innehållande en komponent
FI117369B (sv) Förfarande för tillverkning av en elektronikmodul
FI117814B (sv) Förfarande för tillverkning av en elektronikmodul
FI122128B (sv) Förfarande för tillverkning av kretskortskonstruktion
US9674948B2 (en) Rigid-flex electronic module
US11716816B2 (en) Method for manufacturing an electronic module and electronic module
FI119714B (sv) Kretskortskonstruktion och förfarande för tillverkning av kretskortskonstruktion
FI115601B (sv) Förfarande för tillverkning av en elektronikmodul och en elektronikmodul
US20080094805A1 (en) Electronics Module and Method for Manufacturing the Same
US20080192450A1 (en) Electronics Module and Method for Manufacturing the Same
CN103189976B (zh) 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法
US8487194B2 (en) Circuit board including an embedded component
KR101231382B1 (ko) 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
FG Patent granted

Ref document number: 117812

Country of ref document: FI

PC Transfer of assignment of patent

Owner name: GE EMBEDDED ELECTRONICS OY

PC Transfer of assignment of patent

Owner name: IMBERA TEK, LLC