EP1678074A1 - Festes isolierendes und elektrisch leitendes verbinden prozessierter halbleiterscheiben - Google Patents
Festes isolierendes und elektrisch leitendes verbinden prozessierter halbleiterscheibenInfo
- Publication number
- EP1678074A1 EP1678074A1 EP04802660A EP04802660A EP1678074A1 EP 1678074 A1 EP1678074 A1 EP 1678074A1 EP 04802660 A EP04802660 A EP 04802660A EP 04802660 A EP04802660 A EP 04802660A EP 1678074 A1 EP1678074 A1 EP 1678074A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- glass
- conductive
- electrically
- electrically conductive
- disks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 235000012431 wafers Nutrition 0.000 title claims abstract description 20
- 239000011521 glass Substances 0.000 claims abstract description 56
- 238000002844 melting Methods 0.000 claims abstract description 15
- 230000008018 melting Effects 0.000 claims abstract description 6
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 10
- 230000003750 conditioning effect Effects 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 238000007650 screen-printing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000001143 conditioned effect Effects 0.000 claims description 2
- 239000007858 starting material Substances 0.000 claims 2
- 239000005394 sealing glass Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 19
- 239000012212 insulator Substances 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000006060 molten glass Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/093—Conductive package seal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
Definitions
- the invention relates to a method for connecting processed semiconductor wafers by means of electrically conductive and electrically insulating structured connection intermediate layers. A pane arrangement that can be produced with the method is also affected.
- connection of processed semiconductor wafers is used in the production of microelectronic and microelectromechanical systems in order to cover certain structures with a cap already in the wafer process. This step is necessary on the one hand to protect sensitive mechanical structures during subsequent processing steps or to actually encapsulate the individual elements, e.g. optical components to be made in the pane structure and thus to enable special structures.
- Usual methods for connecting e.g. System and cover disks are anodic and direct bonding, as well as bonding using low-melting glass interlayers (glass frit bonding).
- the mechanically or electrically active elements are usually located on the system disk.
- the cover disk on the other hand, mostly serves only as a covering protection (cap) and has no or only little electrical structures according to the prior art.
- the bonding methods listed above have the property that the wafers are not connected to one another in a conductive manner.
- One reason for this is that the cover plate itself is not conductive (anodic bonding).
- intermediate layers created during bonding are not conductive (bond oxide with direct bonding, intermediate glass layer with glass frit bonding).
- An electrical connection of the entire cover is sometimes necessary in order to connect it to a certain potential, eg ground.
- evaluation electrodes on the cover are necessary, which must be contacted to the system pane in order to enable wire bonding during the assembly and connection process on one level.
- the invention is based on the technical problem of designing a connection method in such a way that there is a firm and tightly sealed connection of at least two semiconductor wafers with simultaneous electrical connection of the wafers.
- the combination of conductive and insulating glass structures in glass-frit bonding reaches areas of the cover plate in order to be electrically connected.
- the invention is particularly suitable for microelectromechanical structures that are integrated with structures of the evaluation electronics.
- more than two semiconductor wafers can be connected to one another in a stack. There are also middle areas in this stack, whereby the cover disk and the system disk can be present at the same time.
- FIG. 1 is a system pane 1, which was connected to a cover pane 2 according to an example of a method, in a schematic sectional illustration along the line / plane A-A of FIG. 2.
- FIG. 2 is a top view of an arrangement as shown in FIG. 1.
- FIG. 3 is a variant of the conductive connection between the system pane and the cover pane.
- FIG. 4 is a further variant of the conductive connection between the system pane and the cover pane analogous to FIG. 3.
- low-melting structured insulating glass intermediate layers 6, 6a, 6b and the electrically conductive solder 5 based on glass (glass paste) connect the system pane 1 to the cover pane 2, while at the same time a selective contacting of the cover pane 2 to the system pane 1 or is produced between electrically active structures 3 of both disks (as a product) or is produced (as a method).
- the application and premelting of the two glass solders 6, 5 can be carried out separately and in succession.
- the first glass solder 6 is applied and premelted (as a structured layer), separated and the second glass solder 5 is applied and premelted at a distance therefrom.
- the glass pastes are conditioned to the usual extent and extent, just like the common processes in semiconductor technology.
- the conductive and non-conductive window connections are formed simultaneously.
- the processing temperatures of the two glasses used are in the same range.
- the mainly mechanically load-bearing pane connection 6, 6a, 6b can be realized using the one glass solder. Its thermal expansion is very well matched to that of silicon. The electrical contact areas must be kept small in order to minimize mechanical stress.
- section line A is drawn, which, provided with a step, results in the section view of FIG. 1.
- the cover 2 is shown only symbolically as a cover disk, actually removed, in order to be able to see the structures underneath.
- the pane 2 is covered with a check pattern, is clearly assigned to FIG. 1 with regard to its edge regions and hides or covers the structure 3 to be protected, but at the same time leaves the hermetic seal and the mechanical support by the frame-shaped insulator layer (the structured layer 6a, 6b, 6) recognize.
- the bond pads and the conductor tracks 4 can also be seen in this picture, outside and below the cover plate 2.
- SOI panes 8 silicon-on-insulator
- FIG. 3 it is possible to electrically connect the substrate 11 of the SOI pane via the conductive glass solder 5.
- the active layer 9 of the SOI substrate and the buried oxide 10 have to be opened at the corresponding point, so that the electrically conductive glass solder 5 can flow into the opening and thus contact the carrier disk.
- the semiconductor layer 9 is insulated on the hole walls.
- An intermediate insulator 7, see FIG. 1, is not shown in FIG. 3. Since the current SOI-based technologies contain these sub-steps, there is no additional effort.
- the intermediate insulator 7a is defined in terms of area within the opening which is occupied by the conductive glass solder 5, but which does not extend to the semiconductor layer 9 touching after one in particular cylindrical insulator layer 7a is provided, which on top of the semiconductor layer 9 can also have a peripheral edge, round, angular or otherwise shaped.
- the conductor track 4 is only provided above this edge and the semiconductor layer 9.
- the embodiment according to FIG. 4 is designed in the same way as that in FIG. 3, so that reference is made to the description there.
- the glasses or glass pastes can also be applied in the reverse order or on the system pane 1, with correspondingly adapted further method steps, as shown above. LIST OF REFERENCE NUMBERS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung der Verbindung von prozessierten Halbleiterscheiben (1,2), wobei zusätzlich zu dem festen Zusammenfügen eine elektrische Verbindung (5) zwischen den Halbleiterscheiben bzw. zwischen den diese tragenden elektronischen Strukturen (3) vorhanden ist. Dazu werden zwecks fester Verbindung niedrig schmelzende strukturierte Glaszwischenschichten (6; 6a) als Isolierschichten und als elektrische Verbindung in Form von elektrisch leitfähigem Lot (5) auf Glasbasis eingesetzt.
Description
Festes isolierendes und elektrisch leitendes Verbinden prozessierter Halbleiterscheiben
Die Erfindung betrifft ein Verfahren zum Verbinden prozessierter Halbleiterscheiben mittels elektrisch leitender und elektrisch isolierender strukturierter Verbindungs- Zwischenschichten. Auch eine mit dem Verfahren herstellbare Scheibenanordnung ist betroffen.
Das Verbinden von prozessierten Halbleiterscheiben wird in der Fertigung von mikroelektronischen und mikroelektromechanischen Systemen eingesetzt, um bestimmte Strukturen durch eine Kappe bereits im Scheibenprozess abzudecken. Dieser Arbeitsgang ist zum einen notwendig, um empfindliche mechanische Strukturen während nachfolgender Bearbeitungsschritte zu schützen bzw. das eigentliche Verkapseln der Einzelelemente, z.B. optische Bauelemente, bereits im Scheibenverband vorzunehmen und somit spezielle Aufbauten zu ermöglichen. Übliche Verfahren zum Verbinden von z.B. System- und Deckscheibe sind das anodische und das direkte Bonden, sowie das Bonden mittels niedrig-schmelzender Glaszwischenschichten (Glass-Frit-Bonden).
Dabei befinden sich in der Regel die mechanisch bzw. elektrisch aktiven Elemente auf der Systemscheibe. Die Deckscheibe hingegen dient meist nur als abdeckender Schutz (Kappe) und besitzt nach dem Stand der Technik keine oder nur wenig elektrische Strukturen.
Die oben aufgeführten Bondverfahren haben die Eigenschaft, daß die Scheiben nicht leitend miteinander verbunden werden. Dies liegt zum einen daran, daß die Deckscheibe selbst nicht leitend ist (anodisches Bonden). Zum anderen sind beim Bonden entstehende Zwischenschichten nicht leitend (Bondoxid beim direkten Bonden, Glasszwischenschicht beim Glas-Frit-Bonden). Bei der Anwendung des Verkapselungsbondens ist es meist jedoch notwendig, gezielt den gesamten Deckel bzw. Strukturen auf dem Deckel elektrisch leitend anzuschließen. Ein elektrischer Anschluss des gesamten Deckels ist zum Teil notwendig, um ihn auf ein bestimmtes Potential, z.B. Masse, zu legen.
Für die Auslesung kapazitiver Sensoren sind Auswerteelektroden auf dem Deckel notwendig, die zur Systemscheibe hin kontaktiert werden müssen, um ein Drahtbonden während des Aufbau- und Verbindungsprozesses in einer Ebene zu ermöglichen.
Auch zur Erhöhung der Packungsdichte von Mikrosystemen ist es vorteilhaft, Auswerteschaltungen auf der Deckscheibe zu integrieren, wenn diese zur Systemscheibe elektrisch kontaktiert werden können. Bisher sind nur elektrische Scheibe-zu-Scheibe-Kontaktierungen vom anodischen Bonden bekannt. Dabei werden Metallisierungsgebiete der zu verbindenden Scheiben in mechanischen Kontakt gebracht und durch die entstehende Scheibenverbindungkraft fest zusammengepresst, vgl. KADAR et al , Sensors & Actuators A52 (1996), Seiten 151-155 - Aluminium press- on contacts for glass to Silicon anodic bonding.
Dieses Verfahren überzeugt nicht vollständig. Zum einem stören die elektrischen Kontaktgebiete die Ausbildung der eigentlichen Scheibenbondverbindung. Zum anderen besteht keine stoffliche Verbindung im Bereich der elektrischen Kontakte, so daß deren Zuverlässigkeit somit fraglich ist. Als am universellsten einsetzbares Scheibenbondverfahren für Verkapselungszwecke gilt das Glass-Frit-Bonden, da es sehr hohe Bondausbeuten liefert und aufgrund der planarisierenden Wirkung der geschmolzenen Glaszwischenschicht Oberflächenprofile der zu verbindenden Scheiben ausgleicht und somit laterale metallische Kontaktdurchführungen im Bondinterface ermöglicht.
Der Erfindung liegt die technische Aufgabe zugrunde, ein Verbindungsverfahren so zu gestalten, daß eine feste und bezüglich Hohlräumen dicht schließende Verbindung von zumindest zwei Halbleiterscheiben bei gleichzeitiger elektrischer Verbindung der Scheiben gegeben ist.
Gelöst wird die Aufgabe mit Anspruch 1 , 11 oder 10 oder 20 (als Verfahren und Produkt).
Die Kombination von leitenden und isolierenden Glasstrukturen erreicht beim Glass-Frit- Bonden gezielt Bereiche der Deckscheibe um elektrisch angeschlossen zu werden.
Die Erfindung eignet sich besonders für mikroelektromechanische Strukturen, die mit Strukturen der Auswerte-Elektronik integriert sind. Darüber hinaus können auch mehr als zwei Halbleiterscheiben stapeiförmig miteinander verbunden werden. In diesem Stapel gibt es dann auch Mittelbereiche, wobei Deckscheibe und Systemscheibe gleichzeitig vorhanden sein können.
Die Erfindung anhand von Ausführungsbeispielen mit zwei Halbleiterscheiben unter Zuhilfenahme der Zeichnung erläutert und ergänzt.
Figur 1 ist eine Systemscheibe 1 , die mit einer Deckscheibe 2 nach einem Beispiel eines Verfahrens verbunden wurde, in schematischer Schnittdarstellung entlang der Linie/Ebene A-A von Figur 2.
Figur 2 ist die Aufsicht auf eine Anordnung, wie sie in Figur 1 gezeigt ist.
Figur 3 ist eine Variante der leitenden Verbindung zwischen Systemscheibe und Deckscheibe. Figur 4 ist eine weitere Variante der leitenden Verbindung zwischen Systemscheibe und Deckscheibe analog Figur 3.
Wie in Figur 1 dargestellt, verbinden niedrig schmelzende strukturierte isolierende .Glaszwischenschichten 6, 6a, 6b und das elektrisch leitfähige Lot 5 auf Glasbasis (Glaspaste) die Systemscheibe 1 mit der Deckscheibe 2, wobei gleichzeitig eine selektive Kontaktierung der Deckscheibe 2 zur Systemscheibe 1 , bzw. zwischen elektrisch aktiven Strukturen 3 beider Scheiben hergestellt ist (als Produkt) bzw. hergestellt wird (als Verfahren).
Verfahrensmäßig kann das Aufbringen und Vorschmelzen der beiden Glaslote 6, 5 getrennt und nacheinander vorgenommen werden. Dabei wird das Aufbringen und Vorschmelzen des ersten Glaslots 6 (als strukturierte Schicht) vorgenommen, getrennt und davon zeitlich beabstandet das Aufbringen und Vorschmelzen des zweiten Glaslots 5 vorgenommen.
Aber auch ein nacheinander ablaufendes Aufbringen und ein gemeinsames Vorschmelzen sind möglich, insbesondere im Temperaturbereich von 450°C.
Vor einem Vorschmelzen erfolgt ein Konditionieren der Glaspasten im üblichen Maße und Umfang, so wie die gängigen Verfahren der Halbleitertechnik.
Im Bondprozess werden die leitenden und nicht leitenden Scheibenverbindungen beispielsweise gleichzeitig ausgebildet. Dazu liegen die Verarbeitungstemperaturen der beiden verwendeten Gläser im gleichen Bereich.
ERSATZBLATT
Im Bereich des nicht leitenden Glaslotes können metallische Leitbahnen 4, die sich auf der Systemscheibe 1 befinden und durch einen Zwischenisolator 7 zum Substrat hin isoliert sind, eingebettet werden. Dies ermöglicht den niederohmigen Anschluss der mit dem Deckel 2 zu schützenden Strukturen 3. Gleichzeitig können die zu deckelnden Strukturen hermetisch dicht verpackt werden.
Die hauptsächlich mechanisch tragende Scheibenverbindung 6, 6a, 6b ist durch das eine Glaslot zu realisieren. Dieses wird sehr gut in seiner thermischen Ausdehnung an Silizium angepasst. Die elektrischen Kontaktflächen sind klein zu halten, um mechanische Spannungen zu minimieren.
In der Aufsicht der Figur 2 ist die Schnittlinie A eingezeichnet, welche mit einer Stufe versehen die Schnittansicht der Figur 1 ergibt. In Figur 2 ist dabei der Deckel 2 als Deckscheibe nur symbolisch abgebildet, eigentlich weggenommen, um auf die darunter liegenden Strukturen Einblick nehmen zu können. Die Scheibe 2 ist mit einem Karomuster belegt, ist hinsichtlich ihrer Randbereiche eindeutig zu der Figur 1 zugeordnet und verdeckt bzw. deckelt die zu schützende Struktur 3 ab, lässt aber gleichzeitig die hermetische Abdichtung und die mechanische Stützung durch die rahmenförmig aufgebaute Isolatorschicht (die strukturierte Schicht 6a, 6b, 6) erkennen. Auch die Bondinseln und die Leiterbahnen 4 sind in diesem Bild zu erkennen, außerhalb sowie unterhalb der Deckscheibe 2.
Werden als Systemscheiben SOI-Scheiben 8 (Silicon-on-insulator) angewendet, wie in Figur 3 gezeigt, besteht die Möglichkeit, über das leitende Glaslot 5 das Substrat 11 der SOI-Scheibe elektrisch anzuschließen. Dazu ist die aktive Schicht 9 des SOI- Substrats sowie das vergrabene Oxid 10 an der entsprechenden Stelle zu öffnen, so daß das elektrisch leitende Glaslot 5 in die Öffnung fließen und somit die Trägerscheibe kontaktieren kann.
Um nur eine oder die gewünschten Stellen der aktiven Halbleiterschicht 9 anzuschließen wird die Halbleiterschicht 9 an den Lochwänden isoliert. Ein Zwischenisolator 7, siehe Figur 1 , ist in Figur 3 nicht gezeigt. Da die gängigen SOI- basierten Technologien diese Teilschritte enthalten, entsteht kein Mehraufwand.
In einer Variante zu der Figur 3, die dort implizit schon mit beschrieben war, in Figur 4 aber vollständig dargestellt ist, wird der Zwischenisolator 7a flächenmäßig definiert, innerhalb der Öffnung, die vom leitenden Glaslot 5 eingenommen wird, welches aber nicht zu der Halbleiterschicht 9 berührend vordringt, nachdem eine insbesondere
zylindrische Isolatorschicht 7a vorgesehen ist, die oben aufliegend auf der Halbleiterschicht 9 noch einen umlaufenden Rand, rund, eckig oder anderweitig geformt aufweisen kann. Erst oberhalb dieses Randes und der Halbleiterschicht 9 ist die Leiterbahn 4 vorgesehen. Im Übrigen ist die Ausführung nach Figur 4 so gestaltet, wie diejenige in Figur 3, so dass auf die dortige Beschreibung Bezug genommen wird.
Sind im Design der Systemscheibe 1 und der Deckscheibe 2 die entsprechenden elektrischen Kontaktflächen und notwendigen Scheibenverbindungsrahmen berücksichtigt, ist z.B. folgender Prozess zur Herstellung der elektrisch leitfähigen und isolierenden Scheibenverbindungen möglich:
^ Siebdruck zum Aufbringen der elektrisch nicht leitenden Glaspaste 6 auf die Deckscheibe 2.
^ Konditionieren und Vorschmelzen der elektrisch nicht leitenden Glaspaste 6.
^ Siebdruck zum Aufbringen der elektrisch leitenden Glaspaste 5 auf die Deckscheibe.
®" Konditionieren und Vorschmelzen der elektrisch leitenden Glaspaste.
^ Ausrichten von System- und Deckscheibe.
^ Bonden unter mechanischem Druck bei der Verarbeitungstemperatur der Gläser bzw. Glaspasten 5, 6.
Alternativ kann das Aufbringen der Gläser bzw. Glaspasten auch in umgekehrter Reihenfolge bzw. auf die Systemscheibe 1 erfolgen, bei entsprechend angepassten weiteren Verfahrensschritten, wie oben dargestellt.
Bezugszeichenliste
1 Systemscheibe mit mikroelektromechanischen bzw. mit elektronischen Strukturen 3
2 Deckscheibe, insbesondere auch mit elektronischen Strukturen versehen
3 zu schützende mikro-elektro-mechanische bzw. elektronische Strukturen
4 Metallstrukturen, Zuleitungen und Bondinseln (Bondpads)
5 elektrisch leitfähiges Verbindungsglas (erste Glaspaste, strukturiert)
6 elektrisch isolierendes Verbindungsglas (zweite Glaspaste, strukturiert)
7 Zwischenisolationsschicht
8 SOI-Scheibe (Silicon on insulator)
9 aktive elektronische Strukturen tragende Siliziumschicht (aktive Schicht)
7a Isolation in Öffnung der aktiven Schicht
10 vergrabenes Oxid der SOI-Scheibe
11 Trägerscheibe (Substrat)
12 Isolationsgräben in der aktiven Schicht 9.
Claims
1. Verfahren zum festen Verbinden von prozessierten Halbleiterscheiben, vorzugsweise zum Verbinden von - mikroelektromechanische oder elektronische - Strukturen tragenden Systemscheiben (1) mit Deckscheiben (2), die bevorzugt ebenfalls elektronische Strukturen tragen, wobei bei mehr als zwei Scheiben die in einem Mittelbereich des Stapels befindlichen Scheiben insbesondere gleichzeitig sowohl Systemscheibe als auch Deckscheibe sind; wobei in einem Arbeitsgang eines mechanisch festen Verbindens sowohl elektrisch isolierende Verbindungen (6,6a,6b) als auch elektrisch leitende Verbindungen (5) zwischen den Halbleiterscheiben hergestellt werden; mit zumindest folgenden spezifischen Hauptarbeitsgängen Aufbringen von strukturierten Schichten elektrisch nicht leitender und elektrisch leitender Glaspaste, auf jeweils eine der beiden miteinander zu verbindenden Scheibenseiten; Konditionieren und Vorschmelzen der Gläser oder Glaspasten (5,6); geometrisches Ausrichten der zu verbindenden Scheiben; - Zusammenfügen, insbesondere Bonden der Scheiben bei einer Verarbeitungstemperatur der Gläser oder Glaspasten unter Anwendung von mechanischem Druck.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß die Glaspasten, insbesondere Glaslote im Siebdruckverfahren aufgebracht werden.
3. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß die nicht leitende, niedrig-schmelzende Glaspaste und die elektrisch leitende Glaspaste unterschiedliche Konditionier- und Vorschmelzbedingungen haben und daher das Konditionieren und Vorschmelzen nacheinander in einem jeweils getrennten Prozess vorgenommen wird.
4. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß die nicht leitende niedrig-schmelzende Glaspaste und die elektrisch leitende Glaspaste eine im wesentlichen gleiche Verarbeitungstemperatur haben.
5. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß die nicht leitende niedrig-schmelzende Glaspaste und die elektrisch leitende Glaspaste unterschiedliche Verarbeitungstemperaturen haben und diese in einem Prozess nacheinander durchfahren werden.
6. Verfahren nach Anspruch 1 und einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß mindestens eine der Scheiben in einem elektronisch nicht strukturierten Bereich (Ausgangsmaterial-Bereich) elektrisch angeschlossen wird.
7. Verfahren nach Anspruch 1 und einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die Scheiben an bestimmten Schaltungspunkten in ihren elektronisch strukturierten Bereichen (3) elektrisch angeschlossen werden.
8. Verfahren nach Anspruch 1 und einem diesem folgenden Anspruch, dadurch gekennzeichnet, dass die Verbindungsbildungen der Glaspasten bei einer Temperatur kleiner als 450 Grad Celsius erfolgt.
9. Verfahren nach Anspruch 1 und einem diesem folgenden Anspruch, dadurch gekennzeichnet, daß die elektrische Verbindung des Substrates bei SOI-Scheiben über vorher erzeugte Öffnungen in einer vergrabenen Oxidschicht und in einer aktiven Siliziumschicht erfolgt, wobei insbesondere Wandbereiche der Öffnung in der aktiven Siliziumschicht vor der elektrischen Verbindung mit einer Isolierschicht (7a) versehen werden.
10. Scheibenanordnung, die nach dem Verfahren gemäß Anspruch 1 oder einem Verfahren der diesem folgenden Ansprüche hergestellt wurde oder herstellbar ist.
11. Verfahren zum festen Verbinden von prozessierten Halbleiterscheiben, vorzugsweise zum Verbinden von einer mikroelektromechanische oder elektronische Strukturen tragenden Systemscheibe (1) mit einer Deckscheibe (2), die insbesondere ebenfalls elektronische Strukturen trägt; wobei in einem Arbeitsgang eines mechanisch festen Verbindens sowohl elektrisch isolierende Verbindungen als auch elektrisch leitende Verbindungen zwischen den Halbleiterscheiben hergestellt werden; mit zumindest folgenden spezifischen Hauptarbeitsgängen Aufbringen einer ersten, elektrisch nicht leitenden strukturierten Schicht und einer zweiten elektrisch leitenden Schicht aus jeweils einer Glaspaste (5,6), auf zumindest eine Seite der beiden miteinander zu verbindenden Scheiben (1 ,2); Konditionieren der Glaspasten (5,6); Vorschmelzen der konditionierten Glaspasten (5,6); - geometrisches Ausrichten der zu verbindenden Scheiben (1 ,2); Zusammenfügen, insbesondere Bonden der Scheiben (1 ,2) bei einer Verarbeitungstemperatur der Glaspasten unter Anwendung von mechanischem Druck.
12. Verfahren nach Anspruch 11 , wobei die Glaspasten (5,6), insbesondere Glaslote im Siebdruckverfahren aufgebracht werden.
13. Verfahren nach Anspruch 11 , wobei die nicht leitende, niedrig-schmelzende Glaspaste (6,6a) und die elektrisch leitende Glaspaste (5) unterschiedliche Konditionier- und/oder Vorschmelzbedingungen haben, insbesondere das Konditionieren und das Vorschmelzen für jede der Pasten nacheinander in einem jeweils getrennten Prozeß vorgenommen wird.
14. Verfahren nach Anspruch 11 , wobei die nicht leitende niedrig-schmelzende Glaspaste (5) und die elektrisch leitende Glaspaste (6) eine im wesentlichen gleiche Verarbeitungstemperatur haben.
15. Verfahren nach Anspruch 11 , wobei die nicht leitende niedrig-schmelzende Glaspaste (5) und die elektrisch leitende Glaspaste (6) unterschiedliche Verarbeitungstemperaturen haben und diese in einem Prozess nacheinander durchfahren werden.
16. Verfahren nach Anspruch 11 , wobei mindestens eine der Scheiben in einem elektronisch nicht strukturierten Bereich (Ausgangsmaterial-Bereich) elektrisch angeschlossen wird.
17. Verfahren nach Anspruch 11 , wobei zumindest eine der Scheiben an bestimmten Schaltungspunkten in ihren elektronisch strukturierten Bereich(en) (3) elektrisch angeschlossen werden.
18. Verfahren nach Anspruch 11 und einem diesem folgenden Anspruch, wobei die Verbindungsbildungen der Glaspasten (6,5) bei einer Temperatur kleiner als 450°C erfolgt.
19. Verfahren nach Anspruch 11 und einem diesem folgenden Anspruch, wobei die elektrische Verbindung eines Substrates (11) einer SOI-Scheibe (8) über zumindest eine vorher erzeugte Öffnung in einer vergrabenen Oxidschicht (10) und in einer aktiven Siliziumschicht (9) erfolgt, wobei insbesondere Wandbereiche der Öffnung in der aktiven Siliziumschicht vor der elektrischen Verbindung (5) mit dem leitenden Glaslot mit einer Isolierschicht (7a) versehen werden.
20. Verfahren zum festen Verbinden prozessierter Halbleiterscheiben, vorzugsweise zum Verbinden von mikroelektromechanische bzw. elektronische Strukturen (3)tragenden Systemscheiben (1) mit Deckscheiben (2), die ebenfalls elektronische Strukturen tragen können, wobei bei mehr als zwei Scheiben die im Mittelbereich des Stapels befindlichen Scheiben gleichzeitig sowohl Systemscheibe als auch Deckscheibe sein können, bei dem im Arbeitsgang des mechanisch festen Verbindens sowohl elektrisch isolierende Verbindungen als auch elektrisch leitende zwischen den Halbleiterscheiben hergestellt werden, gekennzeichnet durch folgende spezifischen Hauptarbeitsgänge: Aufbringen von strukturierten Schichten elektrisch nicht leitender und elektrisch leitender Glaspasten, auf jeweils eine der beiden miteinander zu verbindenden Scheibenseiten; Konditionieren und Vorschmelzen der Gläser (5,6); geometrisches Ausrichten der zu verbindenden Scheiben; - Zusammenfügen (Bonden) der Scheiben bei der Verarbeitungstemperatur der Gläser unter Anwendung von mechanischem Druck.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10350460A DE10350460B4 (de) | 2003-10-29 | 2003-10-29 | Verfahren zur Herstellung von mikromechanische und/ oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, und entsprechende Anordnung |
| PCT/DE2004/002413 WO2005042401A1 (de) | 2003-10-29 | 2004-10-29 | Festes isolierendes und elektrisch leitendes verbinden prozessierter halbleiterscheiben |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP1678074A1 true EP1678074A1 (de) | 2006-07-12 |
Family
ID=34529872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP04802660A Withdrawn EP1678074A1 (de) | 2003-10-29 | 2004-10-29 | Festes isolierendes und elektrisch leitendes verbinden prozessierter halbleiterscheiben |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8129255B2 (de) |
| EP (1) | EP1678074A1 (de) |
| JP (1) | JP2007510295A (de) |
| CN (1) | CN1874956A (de) |
| CA (1) | CA2543736A1 (de) |
| DE (2) | DE10350460B4 (de) |
| WO (1) | WO2005042401A1 (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19963590B4 (de) | 1999-06-25 | 2005-11-24 | Daimlerchrysler Ag | Verfahren zur Steuerung von Transporteinheiten in einem Verkehrsnetz |
| US7760039B2 (en) * | 2002-10-15 | 2010-07-20 | Marvell World Trade Ltd. | Crystal oscillator emulator |
| US20060262623A1 (en) * | 2002-10-15 | 2006-11-23 | Sehat Sutardja | Phase locked loop with temperature compensation |
| US7768360B2 (en) | 2002-10-15 | 2010-08-03 | Marvell World Trade Ltd. | Crystal oscillator emulator |
| US20060113639A1 (en) * | 2002-10-15 | 2006-06-01 | Sehat Sutardja | Integrated circuit including silicon wafer with annealed glass paste |
| US7791424B2 (en) * | 2002-10-15 | 2010-09-07 | Marvell World Trade Ltd. | Crystal oscillator emulator |
| DE102006040115A1 (de) * | 2006-08-26 | 2008-03-20 | X-Fab Semiconductor Foundries Ag | Verfahren und Anordnung zur hermetisch dichten vertikalen elektrischen Durchkontaktierung von Deckscheiben der Mikrosystemtechnik |
| US8138062B2 (en) * | 2009-12-15 | 2012-03-20 | Freescale Semiconductor, Inc. | Electrical coupling of wafer structures |
| EP3101805B1 (de) * | 2015-06-01 | 2019-04-03 | Aros Electronics AB | Schwankungsreduzierung für gleichstromschiene |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3837300A1 (de) * | 1988-11-03 | 1990-05-23 | Messerschmitt Boelkow Blohm | Verfahren zur herstellung von mikroelektronischen schaltungen und hybriden |
| US5094969A (en) * | 1989-09-14 | 1992-03-10 | Litton Systems, Inc. | Method for making a stackable multilayer substrate for mounting integrated circuits |
| DE4006108A1 (de) * | 1990-02-27 | 1991-08-29 | Bosch Gmbh Robert | Verfahren zum aufbau von mikromechanischen bauelementen in dickschichttechnik |
| US5164328A (en) * | 1990-06-25 | 1992-11-17 | Motorola, Inc. | Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip |
| US5545912A (en) * | 1994-10-27 | 1996-08-13 | Motorola, Inc. | Electronic device enclosure including a conductive cap and substrate |
| JP3514349B2 (ja) | 1996-02-13 | 2004-03-31 | 株式会社日立国際電気 | マイクロパッケージ構造 |
| DE19616014B4 (de) | 1996-04-23 | 2006-04-20 | Robert Bosch Gmbh | Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen |
| EP0877003B1 (de) | 1997-05-09 | 2002-09-18 | JSR Corporation | Zusammensetzung einer Glaspaste |
| DE69736630D1 (de) | 1997-06-19 | 2006-10-19 | St Microelectronics Srl | Hermetisch abgeschlossener Sensor mit beweglicher Mikrostruktur |
| GB9713831D0 (en) * | 1997-06-30 | 1997-09-03 | Fry Metals Inc | Sealing glass paste for cathode ray tubes |
| US5955771A (en) * | 1997-11-12 | 1999-09-21 | Kulite Semiconductor Products, Inc. | Sensors for use in high vibrational applications and methods for fabricating same |
| US6020646A (en) * | 1997-12-05 | 2000-02-01 | The Charles Stark Draper Laboratory, Inc. | Intergrated circuit die assembly |
| JP3689598B2 (ja) * | 1998-09-21 | 2005-08-31 | キヤノン株式会社 | スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法 |
| JP2000114409A (ja) | 1998-10-07 | 2000-04-21 | Kyocera Corp | 電子部品収納用容器 |
| US6016121A (en) * | 1998-10-09 | 2000-01-18 | Rockwell Collins, Inc. | Multiple frequency GPS receive operation using single frequency sequencing |
| WO2000074100A1 (en) * | 1999-05-28 | 2000-12-07 | Matsushita Electric Industrial Co., Ltd. | Production method for plasma display panel excellent in luminous characteristics |
| JP2001298052A (ja) * | 2000-02-09 | 2001-10-26 | Interuniv Micro Electronica Centrum Vzw | 接着剤を用いた半導体素子のフリップチップアセンブリ方法 |
| WO2002056061A2 (en) * | 2000-12-19 | 2002-07-18 | Coventor, Incorporated | Optical mems device and package having a light-transmissive opening or window |
| DE10141753A1 (de) * | 2001-08-29 | 2003-03-20 | Orga Kartensysteme Gmbh | Verfahren zur Montage eines elektronischen Bauelementes auf einer Trägerstuktur in Face-Down-Technik |
| US6975016B2 (en) * | 2002-02-06 | 2005-12-13 | Intel Corporation | Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof |
| US6498057B1 (en) * | 2002-03-07 | 2002-12-24 | International Business Machines Corporation | Method for implementing SOI transistor source connections using buried dual rail distribution |
| US20030190936A1 (en) * | 2002-03-12 | 2003-10-09 | Chen-Chao Fan | Charge socket for hands-free cellular phone in vehicle |
-
2003
- 2003-10-29 DE DE10350460A patent/DE10350460B4/de not_active Expired - Fee Related
-
2004
- 2004-10-29 EP EP04802660A patent/EP1678074A1/de not_active Withdrawn
- 2004-10-29 WO PCT/DE2004/002413 patent/WO2005042401A1/de not_active Ceased
- 2004-10-29 JP JP2006537055A patent/JP2007510295A/ja active Pending
- 2004-10-29 DE DE112004002626T patent/DE112004002626D2/de not_active Ceased
- 2004-10-29 US US10/595,303 patent/US8129255B2/en not_active Expired - Fee Related
- 2004-10-29 CN CNA2004800319774A patent/CN1874956A/zh active Pending
- 2004-10-29 CA CA002543736A patent/CA2543736A1/en not_active Abandoned
Non-Patent Citations (1)
| Title |
|---|
| See references of WO2005042401A1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007510295A (ja) | 2007-04-19 |
| CN1874956A (zh) | 2006-12-06 |
| US8129255B2 (en) | 2012-03-06 |
| DE112004002626D2 (de) | 2006-09-21 |
| WO2005042401A1 (de) | 2005-05-12 |
| US20080029878A1 (en) | 2008-02-07 |
| DE10350460B4 (de) | 2006-07-13 |
| CA2543736A1 (en) | 2005-05-12 |
| DE10350460A1 (de) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2170763B1 (de) | Verfahren zur herstellung von leiterbahnbrücken und bauteil mit leitfähiger schicht | |
| DE102010039057B4 (de) | Sensormodul | |
| DE102015102869B4 (de) | MEMS-Bauelement mit hoher Integrationsdichte und Verfahren zu seiner Herstellung | |
| DE102010029504B4 (de) | Bauelement mit einer Durchkontaktierung und Verfahren zu dessen Herstellung | |
| EP2287916A2 (de) | Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen | |
| DE10325020B4 (de) | Verfahren zum Versiegeln eines Halbleiterbauelements und damit hergestellte Vorrichtung | |
| WO2008025725A1 (de) | Hermetisch dichtes verschliessen und elektrisches kontaktieren einer mikroelektro-mechanischen struktur und damit hergestelltes mikrosystem (mems) | |
| EP1678074A1 (de) | Festes isolierendes und elektrisch leitendes verbinden prozessierter halbleiterscheiben | |
| DE102008042382A1 (de) | Kontaktanordnung zur Herstellung einer beabstandeten, elektrisch leitfähigen Verbindung zwischen mikrostrukturierten Bauteilen | |
| DE102007044806A1 (de) | Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements | |
| DE102015101566B4 (de) | Mems-schalter mit konstanter kapazität und herstellungsverfahren hierfür | |
| DE102018125378B3 (de) | Anodisches Bonden eines Glassubstrats mit Kontaktdurchführungen an ein Siliziumsubstrat | |
| DE20208866U1 (de) | Kontaktierte und gehäuste integrierte Schaltung | |
| DE10035564B4 (de) | Mikromechanisches Gehäuse | |
| DE4311762C2 (de) | Verfahren zur Verbindung elektrischer Kontaktstellen | |
| DE10331322A1 (de) | Elektronisches Bauelement und Verfahren zur Herstellung | |
| WO2024033223A1 (de) | Elektrische vorrichtung, verfahren zum herstellen einer elektrischen vorrichtung | |
| DE10231730A1 (de) | Mikrostrukturbauelement und Verfahren zu dessen Herstellung | |
| DE102007060785B4 (de) | Verfahren zur Herstellung eines (Vielfach-) Bauelements auf Basis ultraplanarer Metallstrukturen | |
| DE10157848B4 (de) | Verfahren zur Herstellung eines mikromechanischen Bauelements mit abgeschlossenem Innenraum und mikromechanisches Bauelement mit abgeschlossenem Innenraum | |
| DE19800715A1 (de) | Elektrisches Halbleiterelement sowie Verfahren zur Herstellung eines Halbleiterelementes | |
| EP3110748B1 (de) | Verfahren zur herstellung eines bauteils und bauteil | |
| DE102004050177A1 (de) | Umverdrahtungsanlage eines Materialschnittstellen aufweisenden elektronischen Bauelements und Verfahren zu seiner Herstellung | |
| DE10350239A1 (de) | Halbleiterbauteil mit Gehäusekunststoffmasse, Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung desselben | |
| DE19643318A1 (de) | Mikromechanische Bauelemente und Strukturen und Verfahren zu deren Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20060519 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR |
|
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1091462 Country of ref document: HK |
|
| DAX | Request for extension of the european patent (deleted) | ||
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN |
|
| 18W | Application withdrawn |
Effective date: 20090302 |
|
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1091462 Country of ref document: HK |