[go: up one dir, main page]

EP0881690A1 - Transistor bipolaire stabilisé avec éléments isolants électriques - Google Patents

Transistor bipolaire stabilisé avec éléments isolants électriques Download PDF

Info

Publication number
EP0881690A1
EP0881690A1 EP98401206A EP98401206A EP0881690A1 EP 0881690 A1 EP0881690 A1 EP 0881690A1 EP 98401206 A EP98401206 A EP 98401206A EP 98401206 A EP98401206 A EP 98401206A EP 0881690 A1 EP0881690 A1 EP 0881690A1
Authority
EP
European Patent Office
Prior art keywords
base
mesa
width
layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP98401206A
Other languages
German (de)
English (en)
Other versions
EP0881690B1 (fr
Inventor
Sylvain Thomson-CSF Prop. Intel. Delage
Simone Thomson-CSF Prop. Intel. Cassette
Achim Thomson-CSF Prop. Intel. Henkel
Patrice Thomson-CSF Prop. Intel. Salzenstein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of EP0881690A1 publication Critical patent/EP0881690A1/fr
Application granted granted Critical
Publication of EP0881690B1 publication Critical patent/EP0881690B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H10W40/22—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Definitions

  • the field of the invention is that of bipolar transistors and in particular heterojunction bipolar transistors, with vertical structure, in which the current is transported perpendicular to the surface of the substrate, used for microwave applications.
  • FIG. 1 illustrates a conventional structure of a HBT heterojunction bipolar transistor comprising a substrate S, a sub-collector SC, a collector C, a base B and an emitter E.
  • a contact CE is made on the surface of the emitter by superposition of adapted layers.
  • two contacts CB 1 and CB 2 are also made at the collector on either side of the base.
  • This type of vertical structure poses a problem of electron / hole recombinations, at the level of the free surfaces S 1 and S 2 illustrated in FIG. 1, these recombinations playing a major role in the degradation of current gain.
  • a bipolar transistor consists of several elementary transistors (also called fingers) placed in parallel.
  • the width of a finger can be of the order of 2 ⁇ m for applications at frequencies below 100 GHz, while the length of the transmitter finger can be around thirty microns.
  • FIG. 2 describes a structure in which the emitter E has a particular architecture obtained by partial etching of a layer of GaAlAs, deposited on a layer of GaAs constituting the base B.
  • Two contacts CB 1 and CB 2 are made at the level of the emitting layer on surfaces S'1 and S'2, then by a suitable treatment, these contacts can diffuse over the thickness e o .
  • the electron / hole recombinations in the base previously favored at the level of the free surface of the base, are limited due to the thickness e o of emitter, maintained above the base.
  • the problem with this type of structure lies in their poor stability, insofar as the diffusion produced for the contacts cannot be fully controlled and can therefore continue to evolve with time and temperature.
  • the invention proposes a bipolar transistor with heterojunction in which surface recombinations are minimized thanks to electrical insulating elements located on a part of the base and in direct contact with the sides of the emitting mesa.
  • the invention applies equally well to structures in which the mesa is a mesa ⁇ transmitter ⁇ only to structures in which the mesa is a mesa ⁇ collector ⁇ .
  • the subject of the invention is a bipolar transistor with heterojunction based on III-V semiconductor materials comprising a collector, a base, a transmitter and having a mesa located on the base, characterized in that it further comprises electrical insulating elements in contact with the free surface of the base and in contact with the sides of the mesa, the width of said elements being of the same order of magnitude as the width of said mesa.
  • the mesa is an emitter mesa based on Ga x In 1-x P doped p
  • the base consists of Ga y In 1-y As
  • the electrical insulating elements being made of Ga x In 1-x P containing Boron ions.
  • the mesa can comprise on the surface, a ohmic contact layer of refractory metal of TiWSi, WN, TiW type ...
  • the bipolar transistor comprises a passivation layer.
  • the bipolar transistor comprises a bridge-shaped heat sink resting on the one hand on the mesa, on the other hand on the substrate.
  • the so-called upper and base layers have different behaviors towards ion implantation, only the so-called upper layer has its electrical properties modified by said ion implantation.
  • the heterojunction bipolar transistor according to the invention is shown schematically in Figure 3, in the case of a transmitter at the top (it should be noted that the invention also applies in the case of a structure having a collector up).
  • the bipolar transistor according to the invention comprises a substrate 10, a sub-collector 21, a collector 20, a base 30 and a transmitter 40.
  • ohmic contacts 81 and 82 of collector are located on the layer of sub-collector 21, basic ohmic contacts 91, 92 are located on the base, on either side of the emitter mesa 40, the sides of which are in contact with electrical insulating elements 61.
  • An ohmic emitter contact 42 is located on all of mesa 40 and insulating elements 61.
  • the invention will be more precisely described in the context of bipolar transistors with a Ga 0.5 In 0.5 P / GaAs, npn heterojunction.
  • a phosphorus-based material and an arsenic-based material makes it possible to obtain a different and selective behavior with respect to operations such as etching or ion implantation. layer to another, which is of paramount interest in the context of the invention.
  • GaInP emitter mesa is defined in a well-controlled manner by selective etching on GaAs, the same materials GaInP and GaAs exhibit very different behaviors towards ion implantation as illustrated by the curves in Figures 4 and 5.
  • Curves (a), (b), (c) and (d) respectively relate to measurements taken before, during, 10 minutes after and 1 hour after, ion implantation.
  • FIGS. 4 and 5 show the difference in sensitivity of the electrical conductivity (respectively) of the n-doped GaInP and of the p-doped GaAs, to the implantation of Boron at 200 kV as a function of the dose of ions deposited. This evolution is followed as a function of the annealing time at 416 ° C.
  • the material In the case of n-type GaInP, the material has an electrical resistivity greater than 10 5 ⁇ .cm for implantation doses of 5.10 12 cm -2 . This phenomenon makes it possible to make n-doped GaInP layers practically insulating so as to define the elements 61 mentioned above, while at the same time, a p-doped GaAs layer retains practically the same electrical resistivity.
  • a refractory metallic layer 42 (TiWSi, WN; TiW 7) is deposited ex-situ to ensure refractory ohmic contact.
  • a refractory material comes from the possibility of annealing the structure after the definition of the transmitter mesa (described below), to facilitate the evacuation of hydrogen essentially trapped in the base semiconductor layer during epitaxy.
  • the refractory metal makes it possible to support the high temperatures required for hydrogen trapping. He is at note that the presence of the mesa increases the probability of hydrogen trapped on the basic acceptor atoms which are confined in the potential well generated by metallurgical junctions. Stacking of layers, thus produced, is illustrated in FIG. 6a.

Landscapes

  • Bipolar Transistors (AREA)

Abstract

L'invention concerne un composant semiconducteur de type transistor bipolaire à hétérojonction comprenant sur un substrat un collecteur, une base, et un émetteur en forme de mesa (40) reposant sur la base (30). Le transistor bipolaire comprend en outre des éléments isolants électriques (61) en contact avec la base et les flancs de la mesa émetteur (40), lesdits éléments ayant une largeur du même ordre de grandeur que la largeur de la mesa et procurant au composant une meilleure stabilité. L'invention concerne également un procédé de fabrication d'un tel composant comportant notamment une étape d'implantation ionique d'ions isolants au travers de la couche constitutive de la mesa émetteur, de manière à définir les éléments isolants électriques (61). <IMAGE>

Description

Le domaine de l'invention est celui des transistors bipolaires et notamment des transistors bipolaires à hétérojonction, à structure verticale, dans lesquels le courant est transporté perpendiculairement à la surface du substrat, utilisés pour des applications hyperfréquences.
Ils sont constitués d'un empilement de couches de matériaux semiconducteurs, dont au moins une couche superficielle est gravée en mesa, c'est-à-dire forme un motif en relief. La figure 1 illustre une structure classique de transistor bipolaire à hétérojonction dits HBT comprenant un substrat S, un sous-collecteur SC, un collecteur C, une base B et un émetteur E. Classiquement, un contact CE est réalisé à la surface de l'émetteur par superposition de couches adaptées. Latéralement, deux contacts CB1 et CB2 sont également réalisés au niveau du collecteur de part et d'autre de la base.
Ce type de structure verticale pose un problème de recombinaisons électrons/trous, au niveau des surfaces libres S1 et S2 illustrées en figure 1, ces recombinaisons jouant un rôle majeur dans la dégradation de gain en courant.
Ce phénomène étant d'autant plus important que les transistors sont de petites tailles, les phénomènes de recombinaison de surface prenant une part plus importante, les applications en hyperfréquence de telles structures sont fortement pénalisées par ce problème. En effet, pour un fonctionnement en hyperfréquence, un transistor bipolaire consiste en plusieurs transistors élémentaires (encore appelés doigts) mis en parallèle. Pour limiter la résistance de base, il convient de Imiter la largeur de l'émetteur et donc de chaque doigt. Typiquement, la largeur d'un doigt peut être de l'ordre de 2 µm pour des applications à des fréquences inférieures à 100 GHz, alors que la longueur du doigt d'émetteur peut être d'une trentaine de microns.
Certaines solutions ont déjà été apportées à ce problème et notamment dans le cadre des transistors HBT élaborés avec des matériaux GaAlAs/GaAs. Ainsi, il a été envisagé d'introduire une couche de passivation formée en laissant à la surface entre l'émetteur et la base, un matériau semiconducteur de grande bande interdite très fin et donc dépeuplé qui évite l'apparition de défauts électriques recombinants à l'interface base/passivation. Plus précisément, la figure 2 décrit une structure dans laquelle l'émetteur E possède une architecture particulière obtenue par gravure partielle d'une couche de GaAlAs, déposée sur une couche de GaAs constituant la base B. Deux contacts CB1 et CB2 sont réalisés au niveau de la couche émettrice sur des surfaces S'1 et S'2, puis par un traitement adapté, ces contacts peuvent diffuser sur l'épaisseur eo. Dans cette configuration, les recombinaisons électrons/trous dans la base, favorisées antérieurement au niveau de la surface libre de la base, sont limitées en raison de l'épaisseur eo d'émetteur, maintenue au-dessus de la base. Le problème de ce type de structure réside cependant dans leur mauvaise stabilité, dans la mesure où la diffusion réalisée pour les contacts ne peut être entièrement maítrisée et peut donc ainsi continuer à évoluer avec le temps et la température.
C'est pourquoi, l'invention propose un transistor bipolaire à hétérojonction dans lequel les recombinaisons de surface sont minimisées grâce à des éléments isolants électriques situés sur une partie de la base et en contact direct avec les flancs de la mesa émetteur.
L'invention s'applique aussi bien aux structures dans lesquelles la mesa est une mesa 〈〈 émetteur 〉〉 qu'aux structures dans lesquelles la mesa est une mesa 〈〈 collecteur 〉〉.
Plus précisément l'invention a pour objet un transistor bipolaire à hétérojonction à base de matériaux semiconducteurs III-V comprenant un collecteur, une base, un émetteur et présentant une mesa située sur la base, caractérisé en ce qu'il comprend en outre des éléments isolants électriques en contact avec la surface libre de la base et en contact avec les flancs de la mesa, la largeur desdits éléments étant du même ordre de grandeur que la largeur de ladite mesa.
Selon une variante de l'invention, la mesa est une mesa d'émetteur à base de GaxIn1-xP dopé p, la base est constituée de GayIn1-yAs, les éléments isolants électriques étant constitués de GaxIn1-xP contenant des ions de Bore.
Avantageusement, la mesa peut comprendre en surface, une couche de contact ohmique en métal réfractaire de type TiWSi, WN, TiW...
Selon une variante de l'invention, le transistor bipolaire comprend une couche de passivation.
Selon une variante de l'invention, le transistor bipolaire comprend un drain thermique en forme de pont reposant d'une part sur la mesa, d'autre part sur le substrat.
L'invention a aussi pour objet un procédé de réalisation d'un transistor bipolaire à hétérojonction à base de matériaux semiconducteurs III-V comprenant la croissance épitaxiale de couches semiconductrices dont une couche dopée de type p (ou n) et constitutive de la base est comprise entre deux couches dopées de type n (ou p) et constitutives de l'émetteur et du collecteur, caractérisé en ce qu'il comprend en outre :
  • l'implantation ionique à travers un masque de largeur l, d'ions isolant électriquement dans la couche dite supérieure, située au-dessus de la couche de base ;
  • la gravure à travers un masque de largeur L supérieure à la largeur l, de la couche rendue localement isolante électriquement, de manière à définir des éléments isolants électriques (61) de part et d'autre d'éléments semiconducteurs dopés (40).
Avantageusement, les couches dites supérieure et de base ont des comportements différents vis-à-vis de l'implantation ionique, seule la couche dite supérieure a ses propriétés électriques modifiées par ladite implantation ionique.
L'invention sera mieux comprise et d'autres avantages apparaítront à la lecture de la description qui va suivre, donnée à titre non limitatif et grâce aux figures annexées par lesquelles :
  • la figure 1 illustre une structure classique de transistor bipolaire à hétérojonction ;
  • la figure 2 illustre une structure de transistor bipolaire à hétérojonction selon l'art antérieur dans laquelle une architecture particulière de mesa émetteur permet de limiter les recombinaisons électrons/trous ;
  • la figure 3 illustre un transistor bipolaire à hétérojonction selon l'invention ;
  • la figure 4 illustre l'évolution de la résistivité du GaInP dopé n, constitutif d'une couche 〈〈 émetteur 〉〉 dans un transistor selon l'invention, en fonction d'une dose d'ions Bore dans une étape d'implantation ionique ;
  • la figure 5 illustre l'évolution de la résistivité du GaAs dopé p, constitutif d'une couche de base dans un transistor selon l'invention, en fonction d'une dose d'ions Bore, dans une étape d'implantation ionique ;
  • les figures 6a, 6b, 6c, 6d, 6e et 6f illustrent les principales étapes d'un procédé de fabrication d'un transistor selon l'invention ;
  • la figure 7 illustre un exemple de transistor bipolaire comprenant une couche de passivation ;
  • la figure 8 illustre un premier exemple de transistor bipolaire comprenant un drain thermique reposant notamment sur le masque de largeur l.
  • la figure 9 illustre un second exemple de transistor bipolaire comprenant un drain thermique reposant sur la mesa sans masque de largeur l.
Le transistor bipolaire à hétérojonction selon l'invention est schématisé en figure 3, dans le cas d'un émetteur en haut (il est à noter que l'invention s'applique aussi dans le cas de structure présentant un collecteur en haut). Le transistor bipolaire selon l'invention comprend un substrat 10, un sous-collecteur 21, un collecteur 20, une base 30 et un émetteur 40. Des contacts ohmiques 81 et 82 de collecteur sont situés sur la couche de sous-collecteur 21, des contacts ohmiques 91, 92 de base sont situés sur la base, de part et d'autre de la mesa émetteur 40, dont les flancs sont en contact avec des éléments isolants électriques 61. Un contact ohmique émetteur 42 est situé sur l'ensemble de la mesa 40 et des éléments isolants 61.
L'invention va être plus précisément décrite dans le cadre des transistors bipolaires à hétérojonction Ga0,5In0,5P/GaAs, npn. Le choix d'un matériau à base de phosphore et d'un matériau à base d'arsenic permet d'obtenir un comportement vis-à-vis d'opérations telles que la gravure ou l'implantation ionique, différent et sélectif d'une couche à l'autre, ce qui revêt un intérêt prépondérant dans le cadre de l'invention.
Ce type de transistor comprend :
  • un substrat semi-isolant en GaAs ;
  • une couche de sous-collecteur en GaAs dopée n (concentration typiquement de l'ordre de 4.1018cm-3) ;
  • une couche de collecteur en GaAs dopée n (concentration typiquement de l'ordre de 2.1016cm-3) ;
  • une couche de base en GaAs dopée p (concentration typiquement de l'ordre de 7.1019cm-3) ;
  • une couche d'émetteur en GaInP dopée n (concentration typiquement 3.1017cm-3).
On définit de manière bien contrôlée des mesa émetteur GaInP par gravure sélective sur GaAs, de même les matériaux GaInP et GaAs présentent des comportements très différents vis-à-vis d'implantation ionique comme l'illustrent les courbes des figures 4 et 5.
Les courbes (a), (b), (c) et (d) sont respectivement relatives à des mesures effectuées avant, pendant, 10 minutes après et 1 heure après, implantation ionique.
Les figures 4 et 5 montrent la différence de sensibilité de la conductivité électrique (respectivement) du GaInP dopé n et du GaAs dopé p, à l'implantation de Bore à 200 kV en fonction de la dose d'ions déposée. Cette évolution est suivie en fonction du temps de recuit à 416°C. Dans le cas du GaInP de type n, le matériau présente une résistivité électrique supérieure à 105Ω.cm pour des doses d'implantation de 5.1012cm-2. Ce phénomène permet de rendre des couches de GaInP dopée n, pratiquement isolante de manière à définir les éléments 61 évoqués précédemment, alors que dans le même temps, une couche de GaAs dopée p, conserve pratiquement la même résistivité électrique.
Nous allons décrire plus en détails, le procédé de fabrication selon l'invention permettant d'obtenir un tel transistor à hétérojonction. Ce procédé comprend les principales étapes illustrées sur les figures 6a à 6f.
A partir d'un substrat 10 de GaAs on réalise la croissance épitaxiale de couches suivantes :
  • une couche 21 de sous-collecteur (GaAs dopé n) ;
  • une couche 20 de collecteur (GaAs dopé n) ;
  • une couche 30 de base (GaAs dopé p) ;
  • une couche 40 d'émetteur (GaInP dopé n) ;
  • une couche 41 de contact (GaInAs) ;
Une couche 42 métallique réfractaire (TiWSi, WN ; TiW ...) est déposée ex-situ afin d'assurer le contact ohmique réfractaire.
Un avantage important de l'utilisation d'un matériau réfractaire provient de la possibilité de recuire la structure après la définition de la mesa d'émetteur (décrite ci-après), afin de faciliter l'évacuation de l'hydrogène piégé essentiellement dans la couche semiconductrice de base au cours de l'épitaxie. En effet, le métal réfractaire permet de supporter les températures élevées nécessaires au dépiégeage de l'hydrogène. Il est à noter que la présence de la mesa augmente la probabilité d'exodiffusion de l'hydrogène piégé sur les atomes accepteurs de base qui sont confinés dans le puits de potentiel engendré par les jonctions métallurgiques. L'empilement de couches, ainsi réalisé, est illustré en figure 6a.
Dans un second temps, de manière à isoler les transistors bipolaires, réalisés de manière collective à partir d'un substrat commun, on réalise des masques 50 de protection d'implantation en résine et l'on procède à une étape d'implantation ionique profonde d'isolation électrique (H, He, B, O, F, ...) afin de diminuer les parasites du composant et de réaliser l'isolation inter-composants, au moyen de caissons d'isolation 51 et 52 (figure 6b).
  • Puis on procède au dépôt d'une métallisation d'épaississement 60 de largeur l, du contact ohmique d'émetteur par procédé lift-off classique, puis à l'implantation ionique de passivation sélective au Bore à 200 kV, de manière à définir les régions isolantes 61 dans la couche d'émetteur 40. L'étape d'implantation conduit de manière inhérente à la mesa rentrante 40 illustrée en figure 6c. La métallisation 60 peut être en Ti/Au, d'une largeur typiquement de 2 µm et d'une épaisseur d'environ 1 µm. Du fait de la présence de la métallisation sur l'émetteur, les matériaux semiconducteurs protégés par ce masque voient leur conductivité électrique initiale préservée. L'épaisseur de la métallisation en réfractaire est suffisamment fine pour permettre aux ions de la traverser sans perte majeure d'énergie. La dose d'implantation de Bore est de 2,5 1012cm-2 si bien que seule la couche de GaInP exposée est rendue isolante. La queue de distribution des ions traverse la base sans la perturber du fait de la faible sensibilité de ce matériau à l'implantation. En revanche, le collecteur en GaAs de type n faiblement dopé (de l'ordre de 2.1016cm-3) peut être légèrement modifié électriquement par cette queue de distribution sans inconvénient majeur.
  • On réalise un second masque de gravure en résine photosensible 70, de largeur L. On procède à la gravure sèche par gravure ionique réactive à base de SF6 du métal réfractaire, puis à la gravure de la couche 41 de GaAs par gravure ionique réactive à base de SiCl4 et de la couche 61 de GaInP implanté au Bore en gravure chimique à base de HCl. Typiquement, la couche de GaAs peut être gravée par gravure ionique réactive chlorée telle que SiCl4 ou bien par voie humide à l'aide d'acide citrique par exemple. Le GaInP peut être gravé à l'aide de solution à base d'acide chlorhydrique pur ou dilué. On définit ainsi des éléments isolants électriques 61 de part et d'autre de la mesa émetteur 40, comme l'illustre la figure 6d. Les éléments isolants électriques peuvent typiquement avoir une largeur de l'ordre d'au moins 0,3 µm pour passiver efficacement la base. La largeur de 1 µm permet de trouver un compromis efficace afin de réaliser des composants fonctionnant en hyperfréquence. Le gain hyperfréquence chute en effet d'environ 1dB à 10 GHz par micron d'espacement entre la zone active d'émetteur et le bord du ruban du contact ohmique de base du fait de l'augmentation de la résistance d'accès de la base et de la capacité base-collecteur.
  • Dans une étape ultérieure illustrée en figure 6e, on procède à la gravure de la mesa de base par voie sèche (RIE chlorée), ou mixte (RIE puis chimique), suivie de la réalisation des contacts ohmiques de collecteur 81 et 82.
  • Puis on procède à la réalisation des contacts ohmiques de base autoalignés, matérialisés par une couche métallique 94, par rapport à la mesa de l'émetteur suivie de la gravure de la base extrinsèque afin de diminuer la capacité parasite base-collecteur comme illustré en figure 6f. La métallisation du contact ohmique peut être réalisée par exemple avec un alliage Ti/Pt/Au ou Mo/Au. L'utilisation d'une métallisation ne contenant pas de Pt ou de Pd peut éviter l'apparition de réaction catalytique avec l'hydrogène moléculaire ambiant. Le surplomb de l'ordre de 0.1 µm facilement obtenu sous le métal réfractaire (dans le cas de la gravure humide de la couche supérieure à base de composés arséniés) permet une métallisation de base épaisse ce qui est favorable au fonctionnement hyperfréquence du composant, en limitant les phénomènes propagatifs à haute fréquence dans les rubans de la base.
Ce procédé et le composant qui en découle présentent un certain nombre d'avantages dont les suivants :
  • les éléments épais 61 assurent une passivation épaisse et donc une excellente stabilité à long terme ;
  • l'utilisation d'un métal réfractaire 42 permet d'envisager un retrait plus aisé de l'hydrogène présent dans la base après la définition de la mesa d'émetteur et donc permet d'accroítre la fiabilité du dispositif ;
  • le procédé précédemment décrit reste compatible avec la présence d'une couche de passivation fine plus classique ainsi qu'avec la présence d'une résistance de ballast intégrée dans la couche d'émetteur telle que décrite dans la demande de brevet publiée sous le n° 2 736 468 et déposée par la demanderesse. Un exemple de transistor selon l'invention comportant une couche de passivation 100 est illustré en figure 7 ;
  • le composant obtenu est compatible avec la réalisation de drain thermique supérieur tel que décrit dans la demande de brevet français publiée sous le n° 2 737 342 et déposée par la demanderesse. Un exemple de composant selon l'invention comportant une couche de passivation 100 et un drain thermique 101 est illustré en figure 8. Dans la description précédente, l'élément de masque 60 est un élément métallique. Cet élément de masque peut également être en résine et supprimé ultérieurement. Dans ce cas, le drain thermique peut reposer directement sur la couche 94 de contact au niveau de l'émetteur. En effet, la largeur totale de l'ensemble mesa 40/éléments 61, soit la dimension L est suffisante pour dégager localement la couche de passivation 100 et faire reposer directement le drain thermique sur la couche 94, comme illustré en figure 9.

Claims (11)

  1. Transistor bipolaire à hétérojonction à base de matériaux semiconducteurs III-V comprenant un collecteur, une base, un émetteur et présentant une mesa (40) située sur la base (30), caractérisé en ce qu'il comprend en outre des éléments isolants électriques (61) en contact avec la surface libre de la base et en contact avec les flancs de la mesa, la largeur desdits éléments (61) étant du même ordre de grandeur que la largeur de ladite mesa (40).
  2. Transistor bipolaire à hétérojonction selon la revendication 1, caractérisé en ce que la largeur de chaque élément isolant électrique (61) est voisine du micron, la largeur de la mesa étant voisine de deux microns.
  3. Transistor bipolaire à hétérojonction selon l'une des revendications 1 ou 2, caractérisé en ce que la mesa est une mesa d'émetteur constituée de GaxIn1-xP dopé n, la base est constituée de GayIn1-y As dopée p, les éléments isolants électriques étant constitués de GaxIn1-xP contenant du Bore.
  4. Transistor bipolaire à hétérojonction selon l'une des revendications 1 à 3, caractérisé en ce que la mesa comprend en surface une couche de contact ohmique en métal réfractaire de type TiWSi, WN, TiW.
  5. Transistor bipolaire à hétérojonction selon l'une des revendications 1 à 4, caractérisé en ce qu'il comprend en outre une couche de passivation (100) recouvrant l'ensemble du relief du transistor.
  6. Transistor bipolaire à hétérojonction selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend en outre, un drain thermique (101) en forme de pont reposant d'une part sur la mesa, d'autre part sur le substrat.
  7. Procédé de réalisation d'un transistor bipolaire à hétérojonction à base de matériaux semiconducteurs III-V comprenant la croissance épitaxiale de couches semiconductrices dont une couche dopée de type p (ou n) et constitutive de la base est comprise entre deux couches dopées de type n (ou p) et constitutives de l'émetteur et du collecteur, caractérisé en ce qu'il comprend en outre :
    l'implantation ionique à travers un masque de largeur l (60), d'ions isolant électriquement dans la couche dite supérieure, située au-dessus de la couche de base ;
    la gravure à travers un masque de largeur L (70) supérieure à la largeur l, de la couche rendue localement isolante électriquement, de manière à définir des éléments isolants électriques (61) de part et d'autre d'éléments semiconducteurs dopés (40).
  8. Procédé de réalisation d'un transistor bipolaire selon la revendication 7, caractérisé en ce que les couches dite supérieure et de base ont des comportements différents vis-à-vis de l'implantation ionique.
  9. Procédé de réalisation d'un transistor bipolaire selon la revendication 8, caractérisé en ce que la couche située au-dessus de la couche de base est en GaxIn1-xP dopée n, la couche de base est en GayIn1-yAs dopée p.
  10. Procédé de réalisation d'un transistor bipolaire selon l'une des revendications 7 à 9, caractérisé en ce que le masque de largeur l (60) est en métal de type Ti/Au.
  11. procédé de réalisation d'un transistor bipolaire selon l'une des revendications 7 à 9, caractérisé en ce que le masque de largeur l (60) est en résine.
EP98401206A 1997-05-30 1998-05-19 Procédé de réalisation d'un transistor bipolaire stabilisé avec éléments isolants électriques Expired - Lifetime EP0881690B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9706682A FR2764118B1 (fr) 1997-05-30 1997-05-30 Transistor bipolaire stabilise avec elements isolants electriques
FR9706682 1997-05-30

Publications (2)

Publication Number Publication Date
EP0881690A1 true EP0881690A1 (fr) 1998-12-02
EP0881690B1 EP0881690B1 (fr) 2010-08-25

Family

ID=9507436

Family Applications (1)

Application Number Title Priority Date Filing Date
EP98401206A Expired - Lifetime EP0881690B1 (fr) 1997-05-30 1998-05-19 Procédé de réalisation d'un transistor bipolaire stabilisé avec éléments isolants électriques

Country Status (5)

Country Link
US (2) US6031255A (fr)
EP (1) EP0881690B1 (fr)
JP (1) JP4509236B2 (fr)
DE (1) DE69841854D1 (fr)
FR (1) FR2764118B1 (fr)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2793953B1 (fr) 1999-05-21 2002-08-09 Thomson Csf Capacite thermique pour composant electronique fonctionnant en impulsions longues
FR2803102B1 (fr) * 1999-12-23 2002-03-22 Thomson Csf Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation
KR20020009125A (ko) * 2000-07-24 2002-02-01 윤덕용 이종접합 바이폴라 트랜지스터의 제조방법
US6777784B1 (en) * 2000-10-17 2004-08-17 National Semiconductor Corporation Bipolar transistor-based electrostatic discharge (ESD) protection structure with a heat sink
US6479844B2 (en) * 2001-03-02 2002-11-12 University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US6541346B2 (en) * 2001-03-20 2003-04-01 Roger J. Malik Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process
KR20080103609A (ko) * 2001-05-30 2008-11-27 에이에스엠 아메리카, 인코포레이티드 저온 로딩 및 소성
US6624449B1 (en) * 2001-07-17 2003-09-23 David C. Scott Three terminal edge illuminated epilayer waveguide phototransistor
JP3885658B2 (ja) * 2002-05-13 2007-02-21 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
DE10225525A1 (de) * 2002-06-10 2003-12-18 United Monolithic Semiconduct Verfahren zur Herstellung eines Hetero-Bipolar-Transistors und Hetero-Bipolar-Transistor
US6849478B2 (en) 2002-07-23 2005-02-01 Mediatek Incorporation Power amplifier having high heat dissipation
FR2854984B1 (fr) * 2003-05-16 2005-07-01 Thales Sa Dispositif semi-conducteur d'emission d'electrons dans le vide
US20050162122A1 (en) * 2004-01-22 2005-07-28 Dunn Glenn M. Fuel cell power and management system, and technique for controlling and/or operating same
US8916966B2 (en) * 2004-09-28 2014-12-23 Triquint Semiconductor, Inc. Integrated circuit including a heat dissipation structure
US7385230B1 (en) 2005-02-08 2008-06-10 The University Of Connecticut Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
US20080289650A1 (en) * 2007-05-24 2008-11-27 Asm America, Inc. Low-temperature cleaning of native oxide
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
US8105911B2 (en) * 2008-09-30 2012-01-31 Northrop Grumman Systems Corporation Bipolar junction transistor guard ring structures and method of fabricating thereof
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US9885123B2 (en) 2011-03-16 2018-02-06 Asm America, Inc. Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US10319830B2 (en) * 2017-01-24 2019-06-11 Qualcomm Incorporated Heterojunction bipolar transistor power amplifier with backside thermal heatsink
JPWO2021214866A1 (fr) * 2020-04-21 2021-10-28

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0188897A1 (fr) * 1984-12-21 1986-07-30 Kabushiki Kaisha Toshiba Procédé de fabrication d'un transistor bipolaire à hétérojonction
EP0430086A2 (fr) * 1989-11-27 1991-06-05 Hitachi, Ltd. Transistor bipolaire à hétérojonction et son procédé de fabrication
EP0559182A2 (fr) * 1992-03-03 1993-09-08 Sumitomo Electric Industries, Limited Dispositif semi-conducteur
US5332912A (en) * 1992-04-24 1994-07-26 Kabushiki Kaisha Toshiba Heterojunction bipolar transistor
US5436181A (en) * 1994-04-18 1995-07-25 Texas Instruments Incorporated Method of self aligning an emitter contact in a heterojunction bipolar transistor
FR2732342A1 (fr) * 1995-04-03 1996-10-04 Rhone Poulenc Rorer Sa Nouveaux taxoides, leur preparation et les compositions pharmaceutiques qui les contiennent
EP0752723A1 (fr) * 1995-07-07 1997-01-08 Thomson-Csf Transistor bipolaire à structure optimisée
EP0756322A1 (fr) * 1995-07-25 1997-01-29 Thomson-Csf Composant semi-conducteur avec dissipateur thermique intégré

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744182B2 (ja) * 1984-11-09 1995-05-15 株式会社日立製作所 ヘテロ接合バイポ−ラ・トランジスタ
EP0240307B1 (fr) * 1986-04-01 1993-12-22 Matsushita Electric Industrial Co., Ltd. Transistor bipolaire et son procédé de fabrication
DE3850309T2 (de) * 1987-07-24 1995-01-19 Matsushita Electric Ind Co Ltd Hochfrequenz-Bipolartransistor und dessen Herstellungsverfahren.
FR2667724B1 (fr) * 1990-10-09 1992-11-27 Thomson Csf Procede de realisation des metallisations d'electrodes d'un transistor.
FR2697945B1 (fr) * 1992-11-06 1995-01-06 Thomson Csf Procédé de gravure d'une hétérostructure de matériaux du groupe III-V.
US5734193A (en) * 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
FR2727570B1 (fr) * 1994-11-25 1997-01-24 Thomson Csf Amplificateur hyperfrequence monolithique haute integration, a topologie distribuee arborescente
JPH0945635A (ja) * 1995-07-27 1997-02-14 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0188897A1 (fr) * 1984-12-21 1986-07-30 Kabushiki Kaisha Toshiba Procédé de fabrication d'un transistor bipolaire à hétérojonction
EP0430086A2 (fr) * 1989-11-27 1991-06-05 Hitachi, Ltd. Transistor bipolaire à hétérojonction et son procédé de fabrication
EP0559182A2 (fr) * 1992-03-03 1993-09-08 Sumitomo Electric Industries, Limited Dispositif semi-conducteur
US5332912A (en) * 1992-04-24 1994-07-26 Kabushiki Kaisha Toshiba Heterojunction bipolar transistor
US5436181A (en) * 1994-04-18 1995-07-25 Texas Instruments Incorporated Method of self aligning an emitter contact in a heterojunction bipolar transistor
FR2732342A1 (fr) * 1995-04-03 1996-10-04 Rhone Poulenc Rorer Sa Nouveaux taxoides, leur preparation et les compositions pharmaceutiques qui les contiennent
EP0752723A1 (fr) * 1995-07-07 1997-01-08 Thomson-Csf Transistor bipolaire à structure optimisée
FR2736468A1 (fr) * 1995-07-07 1997-01-10 Thomson Csf Transistor bipolaire a structure optimisee
EP0756322A1 (fr) * 1995-07-25 1997-01-29 Thomson-Csf Composant semi-conducteur avec dissipateur thermique intégré

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y. KAMIYA ET AL.: "The electrical characteristics of boron-implanted InP", JOURNAL OF THE ELECTROCHEMICAL SOCIETY., vol. 133, no. 4, April 1986 (1986-04-01), MANCHESTER, NEW HAMPSHIRE US, pages 780 - 784, XP002054770 *

Also Published As

Publication number Publication date
FR2764118A1 (fr) 1998-12-04
JP4509236B2 (ja) 2010-07-21
US6031255A (en) 2000-02-29
US20020031892A1 (en) 2002-03-14
FR2764118B1 (fr) 2000-08-04
EP0881690B1 (fr) 2010-08-25
US6451659B1 (en) 2002-09-17
DE69841854D1 (de) 2010-10-07
JPH1174286A (ja) 1999-03-16

Similar Documents

Publication Publication Date Title
EP0881690B1 (fr) Procédé de réalisation d&#39;un transistor bipolaire stabilisé avec éléments isolants électriques
EP0752723B1 (fr) Transistor bipolaire à structure optimisée
EP0236189B1 (fr) Structure semi-conductrice monolithique d&#39;un transistor bipolaire à hétérojonction et d&#39;un laser
EP1243029B1 (fr) Transistor bipolaire à hétérojonction collecteur en haut et procédé de réalisation
FR2517888A1 (fr) Dispositif a semi-conducteur comportant une structure de grille associee a une jonction de faible profondeur
JPS636877A (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
EP0177246B1 (fr) Transistor bipolaire à hétérojonction et procédé de fabrication
EP0322960B1 (fr) Procédé de réalisation d&#39;un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction
FR2819342A1 (fr) Transistor bipolaire a heterojonction, a auto-alignement, et son procede de realisation
KR900000585B1 (ko) 반도체 집적회로 장치 및 그 제조 방법
EP0322961A1 (fr) Procédé de réalisation d&#39;un transistor bipolaire à hétérojonction
FR2496990A1 (fr) Transistor a effet de champ a barriere schottky
EP1908114A2 (fr) Procede de realisation d&#39;un transistor bipolaire a heterojonction
EP0263755B1 (fr) Procédé de fabrication d&#39;une diode P+NN+ et d&#39;un transistor bipolaire comportant cette diode, utilisant l&#39;effet de neutralisation des atomes donneurs par l&#39;hydrogène atomique
US5063174A (en) Si/Au/Ni alloyed ohmic contact to n-GaAs and fabricating process therefor
US20030151066A1 (en) Heterojunction bipolar transistor with inGaAs contact and etch stop layer for InP sub-collector
FR2764119A1 (fr) Transistor bipolaire a grille isolee et procede pour sa fabrication
JP2746241B2 (ja) アロイ・オーミック・コンタクト電極及びその形成方法
JP4691224B2 (ja) 注入ステップを使用して半導体デバイスを製造する方法およびこの方法により製造されるデバイス
JP2819673B2 (ja) 電界効果トランジスタ
FR2616591A1 (fr) Transistor bipolaire a frequence de coupure elevee
JP2006128528A (ja) ヘテロ接合型バイポーラ半導体装置及びその製造方法
JPH05267318A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH0618207B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPS63248167A (ja) ヘテロ接合バイポ−ラトランジスタの製造方法

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE GB IT

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

17P Request for examination filed

Effective date: 19990510

AKX Designation fees paid

Free format text: DE GB IT

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: THALES

17Q First examination report despatched

Effective date: 20060118

RTI1 Title (correction)

Free format text: PROCESS FOR FABRICATING A STABILIZED BIPOLAR TRANSISTOR WITH ELECTRIC INSULATING ELEMENTS

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE GB IT

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 69841854

Country of ref document: DE

Date of ref document: 20101007

Kind code of ref document: P

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20110526

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 69841854

Country of ref document: DE

Effective date: 20110526

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20170516

Year of fee payment: 20

Ref country code: GB

Payment date: 20170510

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20170522

Year of fee payment: 20

REG Reference to a national code

Ref country code: DE

Ref legal event code: R071

Ref document number: 69841854

Country of ref document: DE

REG Reference to a national code

Ref country code: GB

Ref legal event code: PE20

Expiry date: 20180518

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION

Effective date: 20180518