-
Die Erfindung betrifft eine ladungsgekoppelte Bildsyntheseanordnung vom
Bildrastertransfertyp (Frametransfertyp) mit einem Halbleitersubstrat eines ersten
Leitungstyps, das an einer Oberfläche mit einer Anzahl Zonen vom ersten Leitungstyp
versehen ist, welche Zonen vom Substrat des ersten Leitungstyps durch eine dazwischen
liegende Zone des dem ersten entgegengesetzten, zweiten Leitungstyps getrennt sind, wobei diese
Zonen eine Anzahl Register mit nebeneinander liegenden vergrabenen Kanälen bilden,
wobei ein erster Teil der genannten Register einen Bildabschnitt (A) bildet, ein angrenzender
zweiter Teil der genannten Register einen Speicherabschnitt (B) bildet, der zwischen dem
Bildabschnitt und einem PISO-Ausleseregister (PISO: parallel-in, serial-out) liegt und
zwischen diese geschaltet ist, während die Oberfläche am Bildabschnitt und dem
Speicherabschnitt mit einem System aus Elektroden versehen ist, um Taktspannungen anzulegen, die
durch eine dazwischen liegende dielektrische Schicht von den vergrabenen Kanälen
getrennt und mit einer Spannungsquelle verbunden sind, mit der die genannten
Taktspannungen angelegt werden, wobei eine Inversionsschicht des zweiten Leitungstyps unter den
Elektroden des Bildabschnitts an der Grenzfläche zwischen dem vergrabenen Kanal und der
dielektrischen Schicht gebildet wird. Eine derartige Anordnung ist beispielsweise aus US-A
5.115.458 bekannt.
-
Ladungsgekoppelte Anordnungen oder CCDs sind heutzutage allgemein
bekannt und haben verschiedene Anwendungsbereiche. Die Hauptanwendung liegt bei
Kameras, sowohl für professionelle Zwecke als auch für Konsumentenzwecke, wobei die
ladungsgekoppelte Anordnung als Bildwandler verwendet wird, mit dem ein projiziertes
Strahlungsbild in elektrische Signale umgewandelt wird. Obwohl die Erfindung nicht als
auf Bildwandler beschränkt werden soll, soll sie wegen der speziellen Vorteile, die bei
dieser CCD-Anwendung mit der Erfindung erhalten werden, im Weiteren anhand von
Bildwandlern erläutert werden. Es wird jedoch vollkommen deutlich sein, dass die Erfindung
auch bei anderen Anwendungen große Vorteile bietet.
-
Der Dreilagenaufbau mit einem Substrat und einem vergrabenen CCD-
Kanal des einen Leitungstyps, beispielsweise des n-Typs, die voneinander durch ein
dazwi
schen liegendes Gebiet vom p-Typ in Bildwandlern getrennt ist, hat den Vorteil, dass die
Überschussladung, die durch Überbelichtung erzeugt wird, durch das Substrat abgeführt
werden kann (vertikale Anti-Überstrahlung) und dass die Belichtungszeit auf Wunsch
eingestellt werden kann, indem erzeugte Ladung während eines bestimmten Abschnitts der
maximalen. Belichtungszeit durch das Substrat abgeführt wird (Ladungsrücksetzen). Ein
alternativer CCD-Typ mit einem Dreilagenaufbau wird unter anderem in dem Artikel "1
GHz CCD transient detector" von Sankaranarayanan et al. beschrieben, vorgetragen bei der
IEDM '91, Digest S. 179/182. Es handelt sich hierbei um ein Hochfrequenzschieberegister
mit parallelen Kanälen, in denen Überschussladungspakete während des Demultiplexens
durch das Substrat abgeführt werden.
-
Es ist allgemein bekannt, dass elektrische Signale in ladungsgekoppelten
Anordnungen durch Pakete von elektrischen Ladungsträgern gebildet werden, die in einem
Verarmungsgebiet gespeichert werden, das an der Oberfläche induziert wird. Diese Pakete
umfassen nicht nur eine Signalkomponente, sondern auch eine Komponente, ungleich null,
die durch Leckströme oder Dunkelströme verursacht wird. Die Erzeugung dieser
Leckströme erfolgt zum großen Teil im Verarmungsgebiet und insbesondere an der Oberfläche, wo
an der Grenzfläche zwischen dem Halbleiter und dem Gatedielektrikum die Konzentration
von Defekten und den zugehörigen Zuständen im verbotenen Band im Bänderschema
verhältnismäßig hoch ist. Aufgrund von an sich deutlichen Gründen, wie zum Beispiel des
dynamischen Bereichs der Signale oder der maximalen Zeit, während der ein Signal ohne
Regenerierung gespeichert werden kann, ist es im Allgemeinen wünschenswert, die
Dunkelströme möglichst gering zu halten.
-
Die Verteilung von Oberflächenzuständen ist im Allgemeinen über die
Oberfläche der Anordnung nicht gleichmäßig, was bedeutet, dass die Leckströme sehr stark
vom Ort abhängen können. Wenn die Anordnung als Schieberegister verwendet wird, in
dem die Ladungspakete während ungefähr gleich langen Zeitdauern in den verschiedenen
Ladungsspeicherstellen gespeichert werden, mitteln sich diese Unregelmäßigkeiten des
Leckstroms mehr oder weniger aus, wodurch die verschiedenen Ladungspakete am
Ausgang des Registers jeweils einen ungefähr gleichen Leckstrom integriert haben, was durch
Verschieben des Gleichstrompegels der Auslesesignale kompensiert werden kann. In einem
CCD-Bildwandler, beispielsweise vom FT-Typ (FT: frame transfer; Bildrastertransfer),
wird das Muster der Ladungspakete während eines verhältnismäßig langen
Integrationszeitraums, in dem das Bild detektiert und in diskrete Ladungspakete umgewandelt wird, nicht
bewegt. Nach dem Integrationszeitraum wird das gebildete Ladungsmuster in
verhältnismäßig sehr kurzer Zeit zu einem Speicherabschnitt transportiert. Da jedes Ladungspaket für
verhältnismäßig lange Zeit in einer bestimmten, als Bildwandlerelement wirkenden
Ladungsspeicherstelle gespeichert wird und während des Transports für eine viel kürzere Zeit
in anderen Ladungsspeicherstellen, findet die genannte Ausmittelung des Leckstroms über
eine große Anzahl Ladungsspeicherstellen nicht statt. Das bedeutet, dass die
Unregelmäßigkeit des Leckstroms auf einem Wiedergabeschirm sichtbar wird (Fixed Pattern Noise
oder FPN), wenn das umgewandelte Bild auf diesem Schirm wiedergegeben wird. Im Fall
eines lokalen Defekts kann der Dunkelstrom auch ohne Absorption elektromagnetischer
Strahlung zu einer vollständigen Füllung der betreffenden Ladungsspeicherstelle mit
Ladung führen, was zu einem sehr unangenehmen weißen Fleck auf dem Wiedergabeschirm
führt.
-
Die genannte US-A 5.115.456 offenbart einen n-Kanal-CCD-Bildwandler,
in dem die Taktelektroden während des Integrationszeitraums auf eine so niedrige
Spannung gesetzt werden, dass die Oberfläche unter den Taktelektroden invertiert wird, wobei
eine Schicht aus Löchern an der Grenzfläche gespeichert wird. Wie in dem US-Patent
beschrieben wird, wird der Dunkelstrom nahezu vollständig unterdrückt, zumindest soweit er
aus Oberflächenzuständen resultiert, weil die Oberfläche jetzt nicht mehr verarmt ist.
-
Bei einer Ausführungsform der bekannten Anordnung mit einem n-Kanal in
einer p-Zone, die auf einem n-Substrat vorgesehen ist, kann eine durch Überbelichtung
verursachte Überschussladung durch das Substrat in der oben beschriebenen Weise abgeführt
werden. Im Fall des oben auch beschriebenen Ladungsrücksetzens treten jedoch infolge der
Inversion der Oberfläche Probleme auf. Das auf der Hand liegende Verfahren, alle Ladung
aus dem Bildsyntheseabschnitt zu entfernen, ist das Anlegen eines negativen
Spannungsimpulses an die Taktelektroden des Bildsyntheseabschnitts, wodurch die Elektroden in das
Substrat "getrieben" werden, welches selbst auf eine positive Vorspannung gesetzt worden
war. Dieses Verfahren kann jedoch in Kombination mit der beschriebenen
Dunkelstromverringerung nicht verwendet werden, weil durch die Inversionsschicht das
Oberflächenpotential auf dem Spannungswert der den n-Kanal begrenzenden p-Zone festgeklemmt wird.
Eine Verringerung der Gatespannung weiter als bis auf die Schwellenspannung wird nicht
oder kaum dafür sorgen, dass das Oberflächenpotential weiter abfällt, so dass es unmöglich
ist, die Elektronen zu entfernen.
-
In EP-A
0 399 551 wird ein CCD-Bildgeber vom Zwischenzeilentyp
beschrieben, der außer den CCD-Registern zur Strahlungsdetektion mit Photodioden versehen
ist. In dieser bekannten Anordnung kann Ladung selektiv aus den Photodioden entfernt
werden.
-
Der Erfindung liegt unter anderem die Aufgabe zugrunde, eine
ladungsgekoppelte Bildsyntheseanordnung mit einem vergrabenen Kanal zu verschaffen, in der der
Dunkelstrom oder Leckstrom durch Inversion der Oberfläche auf einem sehr niedrigen
Pegel gehalten wird, und die die Möglichkeit des Ladungsrücksetzens durch das Substrat
bietet. Der Erfindung liegt auch die Aufgabe zugrunde, eine ladungsgekoppelte
Bildsyntheseanordnung vom Bildrastertransfertyp (FT-Typ) zu verschaffen, mit einem niedrigen
Dunkelstrom und/oder einem niedrigen FPN und mit einer Belichtungszeit, die mit Hilfe von
Ladungsrücksetzen eingestellt werden kann.
-
Gemäß der Erfindung ist eine ladungsgekoppelte Anordnung der eingangs
erwähnten Art dadurch gekennzeichnet, dass die Anordnung mit Ladungsrücksetzmitteln
versehen ist, mit denen Ladung aus Ladungsspeicherstellen durch Anlegen eines
Rücksetzimpulses durch das Substrat abgeführt werden kann, welche Mittel eine mit dem
Substrat und/oder der dazwischen liegenden Zone verbundene Spannungsquelle umfassen,
wobei Ladung nur aus Ladungsspeicherstellen des Bildabschnitts durch das Substrat abgeführt
wird und Mittel vorhanden sind, die verhindern, dass gleichzeitig Ladung aus
Ladungsspeicherstellen im Speicherabschnitt durch das Substrat abgeführt wird. Im Betrieb werden
Spannungen an die verschiedenen Gebiete angelegt, so dass die CCD-Kanäle vom Substrat
durch eine Potentialbarriere getrennt sind, die von dem dazwischen liegenden p-Gebiet
gebildet wird. Diese Barriere kann durch den Spannungsimpuls zwischen dem Substrat und
der dazwischen liegenden Zone so verringert werden, dass Elektronen aus den
CCD-Kanälen zum Substrat fließen. Da jedoch in einem FT-Wandler der Bildsyntheseabschnitt, der
Speicherabschnitt und das horizontale Ausleseregister das Substrat und/oder die
dazwischen liegende Zone gemeinsam haben, könnte das Anlegen eines Impulses ohne weitere
Maßnahmen nicht nur den Bildsyntheseabschnitt, sondern auch den Speicherabschnitt, der
zu diesem Zeitpunkt mit Nutzinformation gefüllt sein kann, und/oder das Ausleseregister
löschen. Diesem Nachteil wird in einer erfindungsgemäßen Anordnung entgegengewirkt,
indem zwischen den verschiedenen Teilen des Wandlers Unterschiede angebracht werden,
so dass der angelegte Impuls in dem Wandler nur lokal wirksam ist, beispielsweise nur in
dem Bildsyntheseabschnitt, und nicht zu den anderen Abschnitten übertragen wird,
bei
spielsweise dem Speicherabschnitt eines FT-Wandlers. Dies ermöglicht es in einem FT-
Wandler den Bildsyntheseabschnitt zurückzusetzen, beispielsweise zum Verringern der
Belichtungszeit, während ein Bildraster an Bildinformation in dem Speicherabschnitt für
weitere Verarbeitung gespeichert ist.
-
In einer Ausführungsform ist die dazwischen liegende Zone mit einem
konstanten Potential verbunden und der Spannungsimpuls wird dem Substrat zugeführt. In
anderen Ausführungsformen kann das Substrat auf festem Potential liegen, während der
Rücksetzimpuls der dazwischen liegenden Zone zugeführt wird.
-
Um dafür zu sorgen, dass der Rücksetzimpuls nur im Bildsyntheseabschnitt
wirksam ist und nicht im Speicherabschnitt, ist eine weitere Ausführungsform eines
derartigen FT-Wandlers dadurch gekennzeichnet, dass die während des Integrationszeitraums an
die Elektroden des Bildsyntheseabschnitts angelegten Taktspannungen im Fall einer n-
Kanal-Anordnung niedriger oder im Fall einer p-Kanal-Anordnung höher als die
entsprechenden an die Elektroden des Speicherabschnitts angelegten Taktspannungen sind. Die
Spannungsdifferenz zwischen den Elektroden des Bildsyntheseabschnitts und des
Speicherabschnitts bewirkt in dieser Ausführungsform, dass die Potentialmulden in dem
Speicherabschnitt tiefer sind als die in dem Bildsyntheseabschnitt, wodurch beispielsweise im Fall
einer zunehmenden Substratspannung nur Ladung aus dem Bildsyntheseabschnitt entfernt
wird und nicht die Ladung im Speicherabschnitt. Wegen der höheren Spannung (im Fall
eines n-Kanal-CCD) ist es möglich, dass die Oberfläche im Speicherabschnitt nicht
invertiert wird, so dass der Dunkelstrom im Speicherabschnitt einen höheren Wert haben kann
als im Bildsyntheseabschnitt. Diesem Nachteil wird zumindest teilweise dadurch
entgegengewirkt, dass die Ladungspakete im Speicherabschnitt nicht für eine unverhältnismäßig
lange Dauer in einer bestimmten Speicherstelle gespeichert werden, sondern regelmäßig
von einer Speicherstelle zur nächsten transportiert werden, wodurch eventuelle lokale
Spitzen im Dunkelstrom über die verschiedenen Ladungspakete geglättet werden. Eine andere
Ausführungsform einer erfindungsgemäßen FT-Bildsyntheseanordnung, bei der die
Oberfläche invertiert werden kann, um den Dunkelstrom auch im Speicherabschnitt zu
erniedrigen, ist dadurch gekennzeichnet, dass die während des Integrationszeitraums an die
Elektroden des Bildsyntheseabschnitts angelegten Taktspannungen die gleichen Amplituden
haben wie die an den Speicherabschnitt angelegten Taktspannungen, außer in den
Zeiträumen, in denen der Rücksetzimpuls zwischen dem Substrat und der dazwischen liegenden
Zone angelegt wird, in welchem Fall an die Elektroden des Speicherabschnitts, unter denen
ein Ladungspaket gespeichert werden kann, eine Spannung angelegt wird, bei der keine
Inversion an der Oberfläche mehr auftritt. In dieser Ausführungsform ist es nämlich
notwendig, den Pegel der Taktspannungen im Speicherabschnitt während eines
Rücksetzimpulses zu ändern, um zu verhindern, dass Ladung aus dem Speicherabschnitt beim
Rücksetzen abgeführt wird.
-
Eine weitere Ausführungsform einer FT-Bildsyntheseanordnung gemäß der
Erfindung ist dadurch gekennzeichnet, dass die Dotierungskonzentration pro Flächeneinheit
der dazwischen liegenden Zone des zweiten Leitungstyps unter den Registern mit
vergrabenem Kanal in dem Speicherabschnitt höher ist als unter den Registern mit vergrabenem
Kanal im Bildsyntheseabschnitt. Die Selektivität bei der Ladungsentfernung wird hier
durch inhärente Unterschiede zwischen dem Bildsyntheseabschnitt und dem
Speicherabschnitt oder Ausleseregister erhalten, in diesem Falle einem Unterschied im
Dotierungsniveau. Eine solche Maßnahme kann vorteilhaft in Kombination mit den oben genannten,
zwischen dem Bildsyntheseabschnitt und dem Speicherabschnitt vorhandenen
Unterschieden im Taktspannungspegel verwendet werden.
-
Eine bevorzugte Ausführungsform einer erfindungsgemäßen
ladungsgekoppelten Bildsyntheseanordnung, die unter anderem den Vorteil hat, dass Nebensprechen des
Substratimpulses zu den Ausgangssignalen weitgehend verhindert wird, ist dadurch
gekennzeichnet, dass der Rücksetzimpuls dem Substrat in einem Zeitraum zugeführt wird, der
zwischen dem Auslesen eines letzten Ladungspakets einer ersten Reihe von
Ladungspaketen durch das Ausleseregister und dem Auslesen des ersten Ladungspakets einer zweiten
Reihe von Ladungspaketen, die der ersten Reihe folgt, liegt.
-
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und
werden im Weiteren näher beschrieben. Es zeigen:
-
Fig. 1 einen Querschnitt einer erfindungsgemäßen ladungsgekoppelten
Bildsyntheseanordnung;
-
Fig. 2 einen Querschnitt der gleichen Anordnung in einer Ebene senkrecht
zur Transportrichtung;
-
Fig. 3 ein Potentialprofil in einer Richtung senkrecht zur Oberfläche
während des Betriebs dieser Anordnung;
-
Fig. 4a bis e ein Schema der dieser Anordnung zugeführten
Taktspannungen;
-
Fig. 4f bis g ein Schema von Taktspannungen in einer zweiten
Ausführungsform einer erfindungsgemäßen Anordnung und
-
Fig. 5 einen Querschnitt einer dritten Ausführungsform einer
erfindungsgemäßen Anordnung.
-
Es sei bemerkt dass die Zeichnung schematisch ist und nicht
maßstabsgetreu.
-
Fig. 1 ist ein Querschnitt parallel zur Transportrichtung einer
erfindungsgemäßen ladungsgekoppelten Anordnung, die zusammen mit einer Anzahl benachbarter
gleichartiger Anordnungen als Bildsyntheseanordnung vom FT-Typ (Bildrastertyp)
verwendet werden kann. Die Anordnung umfasst einen Bildsyntheseabschnitt A, auf dem ein
Strahlungsbild, das von Photonen 1 repräsentiert wird, projiziert werden kann, und das das
Strahlungsbild in ein Muster aus diskreten Ladungspaketen umwandelt. Die Größe jedes
dieser elektrischen Ladungspakete ist ein Maß für die Intensität der lokal eingefangenen
Strahlung. Die Anordnung umfasst weiterhin einen Speicherabschnitt B und ein in der
Zeichnung nicht abgebildetes Ausleseregister. Der Speicherabschnitt wird von einfallender
Strahlung durch einen schematisch dargestellten Lichtschirm 2 abgedeckt und dient wie
allgemein bekannt zur Speicherung der in dem Bildsyntheseabschnitt erzeugten
Ladungsmuster. Die Anordnung ist vom Typ des vergrabenen Kanals und umfasst ein
Halbleitersubstrat 3, beispielsweise aus Silicium, eines ersten Leitungstyps, beispielsweise des n-
Typs. Das Siliciumsubstrat ist an seiner Oberfläche mit einer Zone oder einem Gebiet 4
vom gleichen Leitungstyp wie das Substrat versehen, somit vom n-Typ, das vom übrigen
Teil des n-Substrats an seiner Unterseite durch eine dazwischen liegende Zone 5 vom
entgegengesetzten Leitungstyp, also des p-Typs, getrennt ist. Bekanntermaßen kann
Überschussladung aus dem Transportkanal 4 durch das Substrat in einer solchen vertikalen npn-
Konfiguration abgeführt werden. Das Entfernen der erzeugten Ladung während eines
bestimmten Teils der maximalen Integrationszeit (Ladungsrücksetzen) ermöglicht es
beispielsweise, die effektive Belichtungszeit zu steuern. Im Hinblick auf diese
Ladungsentfernung hat die Schicht 5 eine solche Zusammensetzung, dass im Betrieb ein
Verarmungsgebiet gebildet wird, das sich über den gesamten Abstand zwischen dem Substrat 3 und der
Transportschicht 4 erstreckt. Um zwischen dem Substrat und dem Gebiet 4 eine geeignete
Potentialbarriere zu erhalten, ist das dazwischen liegende Gebiet 5 so angebracht, dass
unter dem Kanal 4 in dem Gebiet 5 eine Einschnürung 8 (Fig. 2) gebildet wird, so dass die
Potentialbarriere örtlich niedriger ist als in angrenzenden, dickeren Teilen des dazwischen
liegenden p-Gebiets 5.
-
Die Oberfläche der Anordnung ist in üblicher Weise mit einem
Elektrodensystem versehen, das die überlappenden Elektroden 6a, 6b, 6c usw. umfasst, die in einer
Zweilagenverdrahtung angebracht sind und von der Siliciumoberfläche durch eine dünne
Gatedielektrikumschicht getrennt sind. Die Elektroden 6 des Bildsyntheseabschnitts A und
des Speicherabschnitts B sind über Verbindungen oder Taktleitungen 9 oder 10 mit einer
Spannungsquelle 11 verbunden. Die an die Elektroden 6 des Bildsyntheseabschnitts
während der Integrationszeiträume (in denen ein Bild in ein Muster von Ladungspaketen
umgewandelt wird) angelegten Spannungen sind so beschaffen, dass die Oberfläche des
Kanals, die mit der Grenzfläche zwischen der dielektrischen Schicht 7 und dem Silicium des
Kanals 4 zusammenfällt, in einen Inversionszustand eintritt, d. h. einen Zustand, in dem sich
an der Grenzfläche eine Schicht aus Löchern befindet. Die Inversionsschicht wird in Fig. 1
schematisch mit den +-Zeichen 12 dargestellt. Wie in der Einführung erwähnt worden ist,
rekombinieren Elektronen, die von Oberflächenzuständen erzeugt worden sind, mit
Löchern in der Inversionsschicht 12, so dass eine starke Verringerung des Dunkelstroms
(Leckstroms), der hauptsächlich durch Oberflächenerzeugung gebildet wird, erreicht wird.
-
Das übliche Ladungsrücksetzverfahren, d. h. das Treiben von Elektronen aus
dem Bildsyntheseabschnitt in das Substrat 3 mit Hilfe eines negativen Spannungsimpulses
an den Gates des Bildsyntheseabschnitts, ist infolge der Inversion an der Oberfläche, wobei
die Oberflächenspannung auf einen bestimmten Wert festgelegt wird, nicht möglich. Die
erfindungsgemäße Anordnung ist daher mit Ladungsrücksetzmitteln 13 versehen, die eine
Spannungsquelle umfassen, die mit dem Substrat 3 verbunden ist. Durch Anlegen eines
positiven Spannungsimpulses an das Substrat ist es möglich, die Potentialbarriere in dem
dazwischen liegenden p-Gebiet 5 soweit zu verringern, dass Elektronen aus einem Teil der
n-Transportschicht 4, genauer vom Bildsyntheseabschnitt A, zum Substrat fließen. Da der
Bildsyntheseabschnitt, der Speicherabschnitt und das Ausgangsregister (nicht abgebildet)
das Substrat gemeinsam haben, sind zusätzlich Mittel vorgesehen, mit denen verhindert
wird, dass beim Anlegen eines Substratimpulses Ladung gleichzeitig aus anderen Teilen
der Anordnung abgeführt wird, beispielsweise aus dem Speicherabschnitt B und/oder dem
Ausgangsregister. In der hier beschriebenen Ausführungsform umfassen diese Mittel die
Taktspannungsquelle 11, mit der niedrigere Spannungen an die Elektroden 6 des
Bildsyntheseabschnitts A angelegt werden als an die Elektroden 6 des Speicherabschnitts B und an
die Taktelektroden des Ausleseregisters. Die Spannungen an den Gates des
Bildsyntheseabschnitts werden in diesem Fall so niedrig gewählt, dass unter den Gates Inversion auftritt.
Die Spannungen an den Gates des Speicherabschnitts, zumindest den Gates, unter denen
Signale gespeichert sind, werden so hoch gewählt, dass unter diesen Gates keine Inversion
auftritt. Dadurch werden unter diesen Gates Potentialmulden induziert, die tiefer sind als
die unter entsprechenden Ladungsspeichergates im Bildsyntheseabschnitt, und die auch bei
einem Substratimpuls intakt bleiben, wie aus der Beschreibung der Funktionsweise der
Anordnung deutlich werden wird.
-
Obiges gilt auch für ladungsgekoppelte p-Kanalanordnungen, in denen die
Polaritäten der Spannungen im Vergleich zur hier beschriebenen n-Kanalanordnung
umgekehrt werden müssen.
-
In einer realisierten Ausführungsform wurde ein Substrat 3 mit einer
Substratdotierung von ungefähr 4·10¹&sup4; Atome·cm&supmin;³ verwendet. Die p-Zonen 5 wurden durch
Implantation von Bor mit einer Dosis von ungefähr 1,1·10¹² Atome·cm&supmin;² gebildet. Die
maximale Tiefe der Zonen 5 betrug ungefähr 2,2 um. Um zu verhindern, dass
n-Inversionskanäle in den p-Zonen 5 an der Oberfläche gebildet werden, und um zu erreichen, dass eine
genügende Anzahl Löcher vorhanden ist, um in den CCD-Kanälen eine Inversionsschicht
zu bilden, ist die p-Dotierung an der Oberfläche zwischen den Zonen 4 infolge einer
zusätzlichen Implantation etwas höher (Fig. 2). Die CCD-Kanäle 4 sind durch eine
n-Implantation mit einer Dosis von 0,9·10¹² Atome·cm&supmin;² gebildet worden. Die Tiefe der Zonen 4
betrug ungefähr 1,0 um. Um auch in dem Fall, in dem die Oberfläche sich im
Inversionszustand befindet, wodurch das Oberflächenpotential praktisch auf einen bestimmten Wert
festgeklemmt ist und sich daher praktisch nicht mehr ändert, wenn die Spannung weiter
verringert wird, ein Potentialprofil von Mulden und Barrieren zu erhalten, ist in den Zonen
14 innerhalb der n-Zonen 4 durch Implantation mit einer Dosis von 8,0-10¹² Atome·cm&supmin;²
eine zusätzliche n-Dotierung angebracht. Die Zonen 14 sind an jeder zweiten Gateelektrode
vorgesehen, so dass die Anordnung als 2-Phasen-CCD betrieben kann, wobei jedes Gate,
das eine darunterliegende Zone 14 hat, mit einem vorhergehenden Gate ohne eine Zone 14
verbunden ist. Im Betrieb bewirkt die zusätzliche n-Dotierung in den Zonen 14 ein
zusätzliches positives Potential, wodurch im Fall beispielsweise gleicher Spannungen an den Gates
6d und 6e unter dem Gate 6e eine Potentialmulde gebildet wird, wo Ladung gespeichert
werden kann. Es wird deutlich sein, dass an sich bekannte alternative Verfahren und
Kombinationen dieser Verfahren zum Erzeugen eines nicht gleichmäßigen Potentials unter den
Gateelektroden verwendet werden können, wie beispielsweise die Verwendung eines
Gatedielektrikums von nicht gleichmäßiger Dicke. Es ist auch möglich, statt einer zusätzlichen
n-Dotierung an den Orten der Potentialmulden eine p-Dotierung an den Orten der
Potentialbarrieren vorzusehen, wodurch die Nettokonzentration der n-Verunreinigung örtlich
reduziert wird. Das Gatedielektrikum 7 wird von einer Schicht aus Siliciumoxid von
ungefähr 100 nm Dicke gebildet. Die Gateelektroden 6 sind in einer Zweilagenverdrahtung aus
polykristallinem Silicium vorhanden, im Folgenden als Poly 1 und Poly 2 bezeichnet. Die
Gates im Poly 1 (untere Polyschicht) liegen, an der Oberfläche betrachtet, zwischen den
höher dotierten n-Zonen 14, die in an sich bekannter selbstjustierender Weise relativ zu
diesen Gates nach Definition der Poly-1-Gates angebracht werden können. Nach
Implantation der Zonen 14 werden die Gates in der Poly-2-Schicht, die über den Zonen 14 liegen
und daher als Speichergates wirken, angebracht. Die Polyschichten sind voneinander durch
ein dazwischen liegendes Interpolydielektrikum getrennt, beispielsweise in Form einer
Oxidschicht. über dem gesamten Aufbau ist eine übliche Glasschicht angebracht (in der
Zeichnung nicht abgebildet), mit Kontaktöffnungen, durch die die Gates mit den
Taktleitungen 9 und 10 verbunden sind.
-
In der vorliegenden Ausführungsform ist der Aufbau der Anordnung für den
Bildsyntheseabschnitt und den Speicherabschnitt praktisch der Gleiche, in dem Sinn, dass
der Querschnitt gemäß Fig. 2 sowohl in dem Bildsyntheseabschnitt als auch in dem
Speicherabschnitt hergestellt werden kann. In einer ersten Betriebsart werden die Spannungen
an die Anordnung angelegt, wie in Fig. 4 als Funktion der Zeit gezeigt. An das Substrat 3
wird eine Spannung von beispielsweise 20 V angelegt, die während des Rücksetzens auf
35 V erhöht wird (Fig. 4e). An das p-Gebiet 5 zwischen dem Substrat und den CCD-
Kanälen wird eine Spannung von 5 V angelegt, was dem Oberflächenpotential in den höher
dotierten p-Zonen zwischen den CCD-Kanälen entspricht. Die in Fig. 4a und 4b
gezeichneten Taktspannungen werden über die Taktleitungen 9a bzw. 9b an die Gates 6 des
Bildsyntheseabschnitts angelegt. Die in Fig. 4c und 4d gezeichneten Taktspannungen werden
über die Taktleitungen 10a bzw. 10b an die Gates 6 des Speicherabschnitts angelegt. Fig. 4
zeigt zusätzlich ein Zeitintervall Tt und Intervalle Ti. In der Transportzeit Tt wird ein in dem
Bildsyntheseabschnitt gebildetes Ladungsmuster von dem Bildsyntheseabschnitt zum
Speicherabschnitt transportiert und in der Integrationszeit Ti wird ein neues Strahlungsbild in
dem Bildsyntheseabschnitt eingefangen, während ein vorheriges Bild, das in dem
Speicherabschnitt gespeichert ist, ausgelesen wird.
-
Bei den hier genannten Dotierungsniveaus und Oxiddicken des
Gatedielektrikums 7 beträgt die Schwellenspannung, bei der p-Inversionskanäle an der Oberfläche in
den CCD-Kanälen am Ort der höher dotierten n-Zonen gebildet werden, ungefähr 9 V. Die
Schwellenspannung ist in den Gebieten zwischen den Zonen wegen der niedrigeren n-
Dotierung niedriger. An die Gates 6 des Bildsyntheseabschnitts wird während des
Integrationszeitraums Ti eine Spannung von -5 V angelegt. Durch die 5 V an der p-Zone 5 wird
die gesamte Oberfläche in den CCD-Kanälen des Bildsyntheseabschnitts invertiert und
diese auf ein Potential von ungefähr 5 V festgeklemmt. Wegen des Dotierungsprofils in den
CCD-Kanälen wird in diesen Kanälen in einem Abstand von der Oberfläche ein
Potentialprofil von Potentialmulden bei den höher dotierten Zonen 14 erzeugt, das mit
Potentialbarrieren abwechselt, in denen die erzeugten Elektronen zu Ladungspaketen integriert werden.
Gleichzeitig kann in dem Speicherabschnitt gespeicherte Information ausgelesen werden,
wofür Taktspannungen zwischen 0 und 10 V an die Gates 6 des Speicherabschnitts angelegt
werden, für 2-Phasentransport zum Ausgangsregister. Bei diesen Spannungen tritt keine
Inversion auf, was im Allgemeinen bedeutet, dass der Dunkelstrom im Speicherabschnitt
geringfügig größer ist. Wie oben erwähnt worden ist, hat dieser Dunkelstrom weniger
Nachteile als im Bildsyntheseabschnitt, weil Spitzen im Dunkelstrom durch den
Ladungstransport über die gesamte Spalte ausgemittelt werden. An das Substrat wird eine Spannung
von 20 V angelegt, wodurch der pn-Übergang zwischen dem n-Substrat 3 und der p-Zone 5
in Sperrichtung vorgespannt wird.
-
Um die Funktionsweise der Anordnung zu verdeutlichen, sind in Fig. 3 am
Ort einer höher dotierten Zone 14 eine Anzahl Potentialprofile in einer Richtung quer zur
Oberfläche für verschiedene Gatespannungen und Substratspannungen eingezeichnet. Für
ein richtiges Verständnis sei bemerkt, dass das (positive) Potential nach unten gerichtet
aufgetragen ist. Die Figur zeigt auch die Gateoxidschicht 7, den CCD-Kanal 4, das p-
Gebiet 5 und das Substrat 3. Die Kurve C zeigt die Situation bei einer Gatespannung von 5
V und einer Substratspannung von 20 V. In dem Kanal 4 wird ein Potentialminimum
gebildet, in dem Ladung gespeichert werden kann und diese vom Substrat durch eine Barriere im
p-Gebiet 5 getrennt ist, solange die Ladungsmenge ein bestimmtes Maximum nicht
unterschreitet. Diese Eigenschaft wird, wie allgemein bekannt ist, in Bildsyntheseanordnungen
verwendet, um Überstrahlung im Fall von Überbelichtung zu verhindern. Wie in Fig. 3
gezeigt wird, kann das Potential bei der Barriere im p-Gebiet 5 höher als 5 V sein, wegen der
in dem vollständig verarmten Teil des zwischen dem CCD-Kanal und dem Substrat
liegen
den p-Gebiets induzierten Felder. Wenn die während eines Teils des Integrationszeitraums
erzeugte Ladung entfernt werden soll (Ladungsrücksetzen), beispielsweise zum Einstellen
der effektiven Belichtungszeit, wird ein Impuls von 35 V an das Substrat angelegt, wie in
Fig. 4 gezeigt wird. Die Kurve C geht dann in die Kurve D über, in der die Barriere im p-
Gebiet 5 vollständig oder zumindest nahezu vollständig verschwunden ist, so dass die
Elektronen, die in der Mulde der Kurve C gespeichert waren, durch das Substrat 3
abgeführt werden. Wenn die Substratspannung wieder auf 20 V zurückgebracht worden ist, wird
bei der Gatespannung von 5 V wieder die Kurve C erhalten, mit einer Potentialmulde, in
der wieder Ladung integriert werden kann. Bei einer höheren Gatespannung wird ein
Potentialprofil gemäß Kurve E erhalten. Das Oberflächenpotential ist höher als 5 V, so dass an
der Oberfläche keine Inversion stattfindet. Die Potentialmulde in dem CCD-Kanal 4 ist
tiefer als in der Kurve C. Wenn der Substratimpuls von 35 V bei dieser Gatespannung
angelegt wird, wodurch die Kurve E in die Kurve F übergeht, kann im p-Gebiet S eine
genügend hohe Barriere verbleiben, um Ladungstransport zum Substrat zu verhindern. Dies
bedeutet, dass Ladung aus dem Bildsyntheseabschnitt A nur im Fall eines
35-Volt-Substratimpulses abgeführt wird und dass die während des vorhergehenden Integrationszeitraums
eingefangene Information in dem Speicher B bleibt.
-
Während der Integrationszeit Ti wird die Ladung in dem Speicherabschnitt
in einem 2-Phasentransport zum Ausgangsregister transportiert. Die hierfür verwendeten
Taktspannungen werden in den Fig. 4c und 4d gezeigt. Diese Spannungen wechseln
zwischen den Pegeln 0 V und 10 V. Hierbei tritt an der Oberfläche keine Inversion auf, was
für den Ladungstransport günstig ist. Vorzugsweise erfolgt dieser Ladungstransport ebenso
wie die Ladungsentfernung aus dem Bildsyntheseabschnitt mit Hilfe des Substratimpulses
in einem Zeitraum zwischen dem Auslesen von zwei aufeinanderfolgenden Reihen von
Ladungspaketen mit Hilfe des Ausgangsregisters. Nebensprechen des Substratimpulses
oder Rücksetzimpulses am Ausgang der Anordnung kann dadurch in vorteilhafter Weise
begrenzt werden.
-
Wenn der Integrationszeitraum Ti verstrichen und der Speicherabschnitt B
leer ist, wird das Muster von Ladungspaketen, das in dem Bildsyntheseabschnitt A erzeugt
worden ist, zum Speicherabschnitt übertragen. Während der Transportzeit Tt werden zum
Zweck dieser Übertragung verhältnismäßig hochfrequente zweiphasige Taktspannungen
über die Taktleitungen 9 und 10 an die Gates 6 sowohl des Bildsyntheseabschnitts A als
auch des Speicherabschnitts B angelegt. Bei der Ausführungsform von Fig. 4a und 4b
wer
den die Pegel der verschiedenen Taktspannungen nicht verändert, d. h. die Taktspannungen
in dem Bildsyntheseabschnitt wechseln zwischen -5 V und +5 V und in dem
Speicherabschnitt zwischen 0 V und 10 V, was für die Steuerschaltungen bequem ist. Wenn es
wünschenswert ist, den Transport ohne Inversion im Bildsyntheseabschnitt auszuführen,
beispielsweise um während des Transports geringen Ladungsverlust zu haben, können die
Taktspannungen des Bildsyntheseabschnitts auf gleiche Pegel gebracht werden wie die
Taktspannungen im Speicherabschnitt, d. h. 0 V und 10 V. Es ist auch möglich, die
Taktspannungen im Bildsyntheseabschnitt auf -5 V und +5 V zu halten und die Spannung
beim dazwischen liegenden p-Gebiet 5 während des Bildrastertransports vorübergehend auf
beispielsweise 0 V zu reduzieren, wodurch die -5-Volt-Spannung für eine Inversion
ungenügend niedrig ist.
-
Bei der hier beschriebenen Ausführungsform werden vier verschiedene
Spannungspegel für die Gates 6 verwendet: -5 V, 0 V, +5 V und 10 V. Fig. 4f und 4g
zeigen eine Ausführungsform, bei der die Gatespannungen im Bildsyntheseabschnitt zwischen
0 V und 10 V wechseln, d. h. zwischen den gleichen Werten wie die Gatespannungen im
Speicherabschnitt, so dass nicht mehr als zwei Spannungspegel ausreichen können.
Angenommen wird, dass die Zusammensetzung der Anordnung hinsichtlich beispielsweise
Dotierungskonzentrationen und Dicken der verschiedenen Gebiete und Schichten relativ zu
der vorherigen Ausführungsform nicht verändert ist. An das dazwischen liegende p-Gebiet
5 wird eine Spannung von 10 V angelegt. An die Gates 6 des Bildsyntheseabschnitts A
wird während des Integrationszeitraums Ti eine Spannung von 0 V angelegt, so dass im
CCD-Kanal 4 ein Potentialprofil mit Mulden und Barrieren auftritt, in denen erzeugte
Ladung in Form von Elektronenpaketen gespeichert werden kann. Da zwischen dem p-Gebiet
5 und den Gates 6 im Bildsyntheseabschnitt eine Potentialdifferenz von 10 V vorliegt, wird
die gesamte oder zumindest nahezu die gesamte Oberfläche im Bildsyntheseabschnitt bei
einer Schwellenspannung von 9 V in den höher dotierten n-Zonen 14 im Inversionszustand
sein. Die in dem Speicherabschnitt gespeicherte Information wird mit Hilfe der
zweiphasigen Taktspannungen von Fig. 4c und 4d zum Ausgangsregister transportiert. Die
Elektronen werden dann unter den Gates gespeichert, an die die 10-Volt-Spannung angelegt
worden ist. Der darunterliegende Teil der Oberfläche ist bei dieser Spannung nicht invertiert.
Wenn an das Substrat zum Ladungsrücksetzen ein Spannungsimpuls von 35 V angelegt
wird, wird die in dem Bildsyntheseabschnitt gespeicherte Ladung durch das Substrat in der
anhand von Fig. 3 beschriebenen Weise abgeführt. Da die Ladung im Speicherabschnitt in
Potentialmulden gespeichert ist, die unter den Gates induziert werden, an die 10 V angelegt
ist (Fig. 4d), wobei die Mulden infolge der Tatsache, dass die Oberfläche in diesen Stellen
im Speicherabschnitt nicht invertiert ist, wesentlich tiefer sind als die in dem
Bildsyntheseabschnitt, wird die Ladung im Speicherabschnitt nicht abgeführt. An die Gates 6 des
Bildsyntheseabschnitts A und des Speicherabschnitts B werden während des
Transportzeitraums Tt Taktspannungen von 0 und 10 V angelegt. Die Oberfläche kann beim 0-Volt-
Spannungspegel invertiert werden, so dass auch beim Ladungstransport eine Verringerung
des Leckstroms erhalten werden kann. Nach dem Transport, wenn der
Bildsyntheseabschnitt leer ist und alle Ladungspakete im Speicherabschnitt gespeichert worden sind,
werden die Gates des Bildsyntheseabschnitts wieder auf 0 V gesetzt, so dass in dem
Bildsyntheseabschnitt wieder ein Ladungsbild eingefangen werden kann, mit oder ohne
vorhergehendes Ladungsrücksetzen.
-
Ein drittes Verfahren, um mit Hilfe der Substratspannung selektiv Ladung
aus dem Bildsyntheseabschnitt zu entfernen, wird in Fig. 5 schematisch dargestellt. In
dieser Figur wird ein Teil des Speicherabschnitts in einem Querschnitt quer zur
Ladungstransportrichtung gezeigt. Das Prinzip des Bildsyntheseabschnitts ist identisch mit dem des
Bildsyntheseabschnitts in den vorhergehenden Ausführungsformen, d. h. sein Querschnitt ist so,
wie in Fig. 2 gezeigt. Das dazwischen liegende p-Gebiet 5, zumindest dessen Teil, der unter
den CCD-Kanälen 4 liegt, hat eine nahezu gleichmäßige Dicke ohne die Einschnürungen 8
im Bildsyntheseabschnitt. Eine Folge dieser gleichmäßigen Dicke der Schicht 5 ist, dass im
Betrieb, wenn die Schicht 5 unter den Zonen 4 vollständig verarmt ist, die Potentialbarriere
zwischen den Zonen 4 und dem Substrat 3 wegen der Differenz in der
Dotierungskonzentration pro cm² im Speicherabschnitt höher ist als im Bildsyntheseabschnitt. Die höhere
Potentialbarriere unter den Gates des Speicherabschnitts ermöglicht es, im Fall eines
Substratimpulses eine ausreichende Barriere aufrecht zu erhalten, um das Entfernen von
Ladung zum Substrat zu verhindern, während die niedrigere Barriere im Bildsyntheseabschnitt
vollständig oder nahezu vollständig verschwindet, so dass örtlich vorhandene Ladung zum
Substrat fließt. Auf diese Weise kann die Information im Speicherabschnitt auch dann
geschützt werden, wenn an die Gates im Speicherabschnitt solche Spannungen angelegt
werden, dass an der Oberfläche auch in diesem Abschnitt Inversion stattfindet. Dieses
Verfahren kann jedoch auch mit den oben beschriebenen Verfahren kombiniert werden, bei denen
an die Gates des Speicherabschnitts, unter denen Ladung gespeichert war, höhere
Spannungen angelegt wurden als an entsprechende Gates des Bildsyntheseabschnitts. Dies führt
unter anderem zu dem Vorteil, dass die Gefahr von Ladungsverlusten im Speicherabschnitt
während eines positiven Substratimpulses weiter verringert wird.
-
In der hier beschriebenen Ausführungsform wird der Ladungsrücksetzimpuls
bei einem festen Potential bei der dazwischen liegenden p-Zone 5 an das Substrat angelegt.
In einigen Versionen, wenn beispielsweise periphere Elektronik mit der
Bildsyntheseanordnung auf dem gleichen Kristall integriert ist, kann es vorteilhaft sein, den
Rücksetzimpuls an die dazwischen liegende Zone 5 anzulegen statt an das Substrat, um die Barriere
zwischen dem Substrat und dem CCD-Kanal zu verringern. Um die gewünschte Selektivität
bei der Ladungsentfernung zu erhalten, ist es möglich, Differenzen der an die
Ladungsspeichergates des Bildsyntheseabschnitts einerseits und an den Speicherabschnitt andererseits
angelegten Spannungen zu nutzen. Es ist auch möglich, unterschiedliche Spannungen an
die Teile der dazwischen liegenden p-Zone 5 im Bildsyntheseabschnitt und im
Speicherabschnitt anzulegen, wegen des verhältnismäßig hohen Widerstandes in dieser Zone. Die
höher dotierte kanalunterbrechende p-Oberflächenzone in der Zone 5 kann in diesem Fall an
der Grenze zwischen dem Bildsyntheseabschnitt und dem Speicherabschnitt
vorteilhafterweise mit einer Unterbrechung versehen werden.
-
Natürlich ist die Erfindung nicht auf die hier beschriebenen
Ausführungsformen beschränkt, sondern es sind im Rahmen der Erfindung für den Fachmann viel mehr
Abwandlungen möglich. So kann die gewünschte Selektivität der Ladungsentfernung auch
dadurch erhalten werden, dass im Speicherabschnitt eine andere n-Konzentration gewählt
wird als im Bildsyntheseabschnitt. Die Leitungstypen der verschiedenen Zone und Gebiete
in dem Halbleiterkörper können auch umgekehrt werden, wobei in diesem Fall natürlich die
Polaritäten der verschiedenen Spannungen auch umgekehrt werden sollten. Indem
verschiedene Spannungen an die Gates des Bildsyntheseabschnitts und des Speicherabschnitts
angelegt werden ist es auch möglich, Ladungsrücksetzen selektiv beispielsweise nur im
Speicherabschnitt oder im Ausgangsregister auszuführen, ohne die Ladung im
Bildsyntheseabschnitt zu entfernen.