[go: up one dir, main page]

DE69327600T2 - Herstellungsverfahren von Submikronkontakten - Google Patents

Herstellungsverfahren von Submikronkontakten

Info

Publication number
DE69327600T2
DE69327600T2 DE69327600T DE69327600T DE69327600T2 DE 69327600 T2 DE69327600 T2 DE 69327600T2 DE 69327600 T DE69327600 T DE 69327600T DE 69327600 T DE69327600 T DE 69327600T DE 69327600 T2 DE69327600 T2 DE 69327600T2
Authority
DE
Germany
Prior art keywords
layer
forming
contact opening
conductive
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69327600T
Other languages
English (en)
Other versions
DE69327600D1 (de
Inventor
Fusen E. Chen
Girish Anant Dixit
Robert O. Miller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Publication of DE69327600D1 publication Critical patent/DE69327600D1/de
Application granted granted Critical
Publication of DE69327600T2 publication Critical patent/DE69327600T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W20/047
    • H10D64/0112
    • H10D64/01125
    • H10W20/033
    • H10W20/034
    • H10W20/056
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung betrifft allgemein die Herstellung von integrierten Halbleiterschaltungen, und speziell ein verbessertes Verfahren zum Ausbilden von Submikrometerkontankten.
  • Der Trend nach weitergehender Miniaturisierung von integrierten Halbleiterschaltungen, um Submikrometerstrukturgrößen zu erreichen und die Anzahl auf einer integrierten Schaltung hergestellten Bauelementen zu vergrößern, hat kleinere Isolationsbereiche zwischen den Bauelementen erforderlich gemacht. Desweiteren hat die Stufenüberdeckung ein Hauptproblem für Hersteller integrierter Schaltungen bis in die späten 80-er hinein dargestellt. Eine schlechte Stufenüberdeckung kann an der scharfen vertikalen Stufe von. Metall-zu-Substrat Kontakten, an Metall-zu-Metall Kontaktlöchern (Vias) und Metallüberkreuzungsstrukturen festgestellt werden. Mit zunehmendem Schrumpfen der Abmessungen erfüllen konventionelle Techniken, welche zur Verbesserung der Stufenüberdeckung verwendet werden, nicht die Erwartungen und sind mit Rücksicht auf strenge Designkriterien beschränkt.
  • Die Ausbildung von zuverlässigen Submikrometerkontakten für integrierte Schaltungsanwendungen wurde in der Mikroelektronikindustrie mit großer Aufmerksamkeit verfolgt. Beispielsweise werden in großem Ausmaß Metallfilme für eine Oberflächenverdrahtung verwendet. Der Metallisierungsprozeß von Verdrahtungs- bzw. Leitungskomponenten beginnt mit dem Ätzen von Kontaktöffnungen oder Kontaktlöchern durch die verschiedenen Schichten bis hinunter zu den aktiven Regionen im Halbleitersubstrat oder bis zum Kontakt mit einer darunterliegenden polykristallinen Siliziumschicht oder einer Metallzwischenverbindungsschicht. Sodann wird ein leitendes Metall auf der Oberfläche des Wafers in einer Weise abgeschieden, welche ei nen guten Kontakt mit den darunterliegenden aktiven Bauelementen liefert. Die zunehmende Chip-Dichte und die kleineren Geometrien haben die für die Oberflächenverdrahtung verfügbare Fläche reduziert.
  • Aufgrund seiner physikalischen Eigenschaften ist Aluminium insbesondere gut für die Herstellung von Metallzwischenverbindungen geeignet. Unter den Eigenschaften, welche Aluminium so brauchbar machen, ist es die Tatsache, daß es sehr leitfähig ist, eine gute mechanische Bindung mit verschiedenen dielektrischen Schichten bildet, welche im allgemeinen in der Halbleiterherstellung verwendet werden, und einen guten ohmschen Kontakt sowohl mit N-Typ als auch P-Typ Halbleiter bildet. Jedoch resultiert der Sputterprozeß, der zum Aufbringen von Aluminium- Dünnfilmschichten auf eine integrierte Schaltung verwendet wird, im allgemeinen in einem nicht idealen Auffüllen von Kontaktlöchern. Große Aluminiumkörner bilden sich tendentiell an der unteren Oberfläche der Isolationsschicht. Diese Körner, welche sich an den Rändern des Kontaktloches ausbilden, blockieren meist die Kontaktöffnung bevor das Aluminium die Möglichkeit hat, das Kontaktloch vollständig aufzufüllen. Dieses Blockadephänomen führt zu einer dünneren Schicht von Aluminium entlang den Seiten der Isolationsschicht, was zu Hohlräumen und unebenen Strukturen innerhalb des Kontaktloches führt. Dieses Blockadephänomen führt auch zu nicht-homogenen Stromdichten in der Metallzwischenverbindung. Dieses Problem verstärkt sich sobald Schaltungsbauelemente unter Verwendung kleinerer Geometrien hergestellt werden.
  • Die ungleichmäßige Dicke der in das Kontaktloch hineinlaufenden Aluminiumschicht, welche durch das oben beschriebene Stufenüberdeckungsproblem verursacht wird, hat eine negative Auswirkung auf die Funktionsfähigkeit des Bauelements. Falls die Hohlräume in dem Kontaktloch groß genug sind, kann der Kontaktwiderstand erheblich höher als gewünscht sein. Zusätzlich sind die dünneren Regionen der Aluminiumschicht dem bekannten Problem der Elektromigration unterworfen. Dieses Problem kann möglicherweise unterbrochene bzw. offene Schaltkreise an den Kontakten und damit einen vorzeitigen Ausfall der Bauelemente verursachen. Die Bauelemente müssen ein derartiges Design aufweisen, daß die Stromdichte in den Aluminiumzwischenverbindungsleitungen nicht so groß wird, um eine schnelle Elektromigration zu verursachen. Die dünneren Regionen der Aluminiumschicht treten meist auf abrupten Höhenänderungen auf der Oberfläche der integrierten Schaltung auf. Es wurden viele Ansätze angewendet, um zu versuchen, einen guten Metallkontakt zu unteren Zwischenverbindungsniveaus sicherzustellen. Beispielsweise wurden Schichten aus schwerschmelzendem Metall in Verbindung mit der Aluminiumzwischenverbindungsschicht verwendet, um die Leitung durch ein Kontaktloch zu verbessern. Kontaktlöcher mit schrägen Seitenwänden wurden verwendet, um die Metallauffüllung in dem Kontaktloch zu verbessern. Die Verwendung von solchen schrägen Seitenwänden wird jedoch mit schrumpfenden Bauelementgrößen immer weniger häufig, weil diese eine zu große Fläche auf dem Chip verbrauchen.
  • Aber selbst mit diesen Techniken sind die Probleme der vollständigen Auffüllung eines Kontaktloches mit Aluminium nicht gelöst. Dies liegt teilweise daran, daß Aluminium bei einer Temperatur abgeschieden wird, welche die Bildung von ziemlich großen Korngrößen unterstützt. Bei den gegenwärtigen Technologien sind auch Hohlräume und andere Unregelmäßigkeiten innerhalb des Kontaktes weiterhin ein Problem.
  • Die DE-A-39 15 337 offenbart ein Verfahren zum Herstellen einer planaren Niedrigimpendanz-Kontaktmetallisierung für hochintegrierte Halbleiterschaltungen. Um die Ebenheit zu verbessern, werden die Kontaktöffnungen in einer Isolationsschicht im Anschluß an die Abscheidung einer elektrisch leitenden Schicht mit einem Planarisierungsmateri al aufgefüllt, auf welchem eine Metallisierungsschicht aufgebracht wird.
  • Es wäre wünschenswert, eine Technik zum Herstellen von zuverlässigen Submikrometerkontakten für integrierten Schaltungen zu schaffen, wobei die Kontaktöffnungen vollständig aufgefüllt sind, was die Überdeckung in den Kontaktlöchern verbessert. Es ist ferner wünschenswert, eine Technik zum Anschließen der Kontaktöffnungen zu schaffen, um eine verbesserte Stufenüberdeckung und zuverlässige bzw. betriebssichere Bauelemente zu erhalten. Es ist ferner wünschenswert, daß eine derartige Technik mit gängigen Standardprozeßabläufen kompatibel ist.
  • Die Erfindung kann in einem Verfahren zum Herstellen einer Halbleiterbauelementstruktur und in der hergestellten Halbleiterbauelementstruktur integriert werden, indem eine Kontaktöffnung in einer ersten dielektrischen Schicht, welche einen Abschnitt einer darunterliegenden ersten leitenden Schicht freilegt, ausgebildet wird. Eine Barrierenschicht wird auf der integrierten Schaltung und in der Kontaktöffnung ausgebildet. Ein dielektrisches Anschlußstück wird sodann am Boden der Kontaktöffnung ausgebildet. Eine zweite leitenden Region wird auf der Barrierenschicht und in der Kontaktöffnung ausgebildet.
  • Die vorliegende Erfindung schafft ein Verfahren nach Anspruch 1 zum Ausbilden von Submikrometerkontakten auf einer integrierten Schaltung, welches die Schritte umfaßt:
  • Ausbilden einer Kontaktöffnung in einer ersten dielektrischen Schicht unter Freilegung eines Abschnittes einer darunterliegenden ersten leitenden Schicht;
  • Ausbilden einer Barrierenschicht auf der integrierten Schaltung und in der Kontaktöffnung;
  • Ausbilden eines dielektrischen Anschlußstückes in einem unteren Abschnitt der Kontaktöffnung;
  • Ausbilden eines leitenden Anschlußstückes in einem oberen Abschnitt der Kontaktöffnung, welches auf dem dielektrischen Anschlußstück aufliegt; und
  • Ausbilden einer ersten leitenden Schicht auf der Barrierenschicht und dem leitenden Anschlußstück.
  • Die vorliegende Erfindung schafft ferner eine Struktur nach Anspruch 14, bestehend aus einem Abschnitt eines Halbleiterbauelements, mit:
  • einer dielektrischen Schicht mit einer hindurchgehenden Öffnung, welche einen Abschnitt einer darunterliegenden leitenden Struktur freilegt;
  • einer Barrierenschicht, welche auf der dielektrischen Schicht und in der Öffnung angeordnet ist;
  • einem dielektrischen Anschlußstück, welches einen unteren Abschnitt der Öffnung auffüllt;
  • einem leitenden Anschlußstück, welches auf dem dielektrischen Anschlußstück liegt und einen oberen Abschnittes der Öffnung auffüllt; und
  • einer leitenden Schicht, welche auf einem Abschnitt der Barrierenschicht und des leitenden Anschlußstücks angeordnet ist.
  • Die vorliegende Erfindung kann ein Verfahren liefern, bei welchem die dielektrische Schicht BPSG aufweist.
  • Die vorliegende Erfindung kann ein Verfahren oder eine Struktur liefern, bei welchen die schwerschmelzende Metallnitridschicht Titalnitrid aufweist.
  • Die vorliegende Erfindung kann ein Verfahren oder eine Struktur liefern, bei welchen die schwerschmelzenden Metallschicht Titan aufweist.
  • Die vorliegende Erfindung kann ein Verfahren oder eine Struktur liefern, bei welchen die schwerschmelzende Metallschicht Wolfram aufweist.
  • Die schwerschmelzende Metallnitridschicht kann durch chemische Gasphasenabscheidungen (CVD) ausgebildet werden.
  • Die vorliegende Erfindung kann ein Verfahren liefern, bei welchem die konforme Schicht Oxid aufweist.
  • Die vorliegende Erfindung kann ein Verfahren liefern, bei welchem die konforme Schicht Polysilizium aufweist.
  • Die vorliegende Erfindung kann eine Struktur liefern, bei welcher das Anschlußstück Oxid aufweist.
  • Die vorliegende Erfindung kann eine Struktur liefern, bei welcher das Anschlußstück Polysilizium aufweist.
  • Die neuartigen Merkmale, welche als charakteristisch für die Erfindung angesehen werden, sind in den beiliegenden Ansprüche angegeben. Die Erfindung selbst sowie eine bevorzugte Verwendungsart und weitere Gegenstände und Vorteile der Erfindung werden jedoch am besten unter Bezugnahme auf die nachfolgende detaillierte Beschreibung von Ausführungsbeispielen in Zusammenschau mit der beigefügten Zeichnung verstanden. Darin zeigen:
  • Fig. 1-4 Querschnittsansichten von der Herstellung einer Halbleiterbauelementstruktur nach der vorliegenden Erfindung;
  • Fig. 5-6 Querschnittsansichten einer alternativen Herstellung einer Halbleiterbauelementstruktur nach der vorliegenden Erfindung.
  • Die nachfolgend beschriebenen Prozeßschritte und Strukturen bilden nicht einen vollständigen Prozeßablauf zur Herstellung von integrierten Schaltungen. Die vorliegende Erfindung kann in Verbindung mit integrierten Schaltungsherstellungstechniken, die im Stand der Technik verwendet werden, ausgeführt werden; und nur so viele der üblicherweise verwendeten Prozeßschritte sind hier enthalten, wie für das Verständnis der vorliegenden Erfindung notwendig sind. Die Figuren, welche Querschnitte von Abschnitten einer integrierten Schaltung während des Herstellungsverfahrens darstellen, sind nicht im Maßstab gezeichnet, sondern so, daß die wesentlichen Merkmale der Erfindung dargestellt sind.
  • Gemäß Fig. 1 soll ein integriertes Schaltungsbauelement auf einem Siliziumsubstrat 10 ausgebildet werden. Eine Feldoxidregion 12 ist auf dem Substrat ausgebildet, um aktive Bereiche voneinander zu trennen. Eine leitende Struktur, wie etwa eine Transistor-Gateelektrode, ist auf dem Substrat unter Verwendung bekannter Methoden ausgebildet und umfaßt eine Gateelektrode 14, welche auf einem Gateoxid 16 angeordnet ist. Der Transistor weist auch Oxidabstandshalter 18 und Source/Drain-Regionen 20 auf. Eine weitere leitende Struktur 22, z. B. eine Polysiliziumsignalleitung, kann auf der Feldoxidregion 12 ausgebildet sein. Eine konforme dielektrische Schicht 24 ist auf der integrierten Schaltung ausgebildet. Diese dielektrische Schicht kann aus Bohr-Phosphor-Silicatglas (BPSG) sein, typischerweise mit einer Dicke von ungefähr 500 bis 1000 Nanometer (5000 bis 10000 Angstrom). Die BPSG Schicht 24 wird sodann im allgemeinen aufgeschmolzen, um eine besser planarisierende Schicht zu bilden.
  • Unter Bezugnahme auf Fig. 2 wird eine Kontaktöffnung 25 gebildet. Eine Photoresistschicht (nicht gezeigt) wird auf der dielektrischen Schicht ausgebildet und mittels im Stand der Technik bekannter Methoden strukturiert. Die dielektrische Schicht 24 wird unter Verwendung eines trockenen anisotropen Ätzprozesses geätzt, um die Kontaktöffnung 25 durch die dielektrische Schicht 24 hindurch auszubilden, wodurch die darunterliegende leitende Struktur 20 freigelegt wird. Die Photoresistschicht wird dann entfernt. Eine konforme Barrierenschicht 26 wird sodann auf der dielektrischen Schicht 24 und in der Öffnung 25 ausgebildet. Die Barrierenschicht 26 ist typischerweise ein schwerschmelzendes Metallnitrid, z. B. aus Titannitrid oder einem Titan/Titannitridverbundmaterial oder einem Wolfram/Titannitridverbundmaterial, mit einer Dicke zwischen ungefähr 50 bis 300 Nanometer (500 bis 3000 Angstrom). Die Barrierenschicht wird in Regel mit Hilfe einer Abscheidungstechnik ausgebildet, z. B. durch Sputtern oder einer Gasphasenabscheidung (CVD). Nachdem die Barrierenschicht ausgebildet wurde, wird diese ausgeheizt, um eine Silizid am Boden der Kontaktöffnung zu bilden, wodurch Kristallfehler im Substrat ausgeheilt werden. Dieser Ausheizungsprozeß aktiviert auch die Dotanten. Das Titannitrid wird nach der Ausbildung ausgeheizt. Das Titan, welches vor der Ausbildung des Titannitrids abgeschieden wurde, kann ausgeheizt werden, bevor das Titannitrid abgeschieden wird. Eine konforme Schicht 28 wird auf der Barrierenschicht 26 und in der Öffnung 25 ausgebildet. Die konforme Schicht 28 kann ein Oxid aufweisen mit einer Dicke von zwischen 100 bis 400 Nanometer (1000 bis 4000 Angstrom). Unter Verwendung eines Hochtemperaturoxids, d. h. weniger als 800 Grad, oder von Polysilizium paßt sich die Schicht an das darunterliegende Gebiet an, so daß die Kontaktöffnung vollständig aufgefüllt wird.
  • Unter Bezugnahme auf Fig. 3, wird die konforme Schicht 28 zurückgeätzt, so daß lediglich ein Anschlußstück 30 am Boden der Kontaktöffnung verbleibt. Die Barrierenschicht 26 fungiert als eine Ätzstopschicht während des Schrittes, bei welchem die konforme Schicht 28 geätzt wird. Die Größe des Anschlußstückes, welches in der Kontaktöffnung zurückbleibt, hängt teilweise von dem Material ab, welches zur Ausbildung des Anschlußstückes verwendet wird, und dessen resultierender Kapazität. Sodann wird eine leitende Schicht 32 auf der integrierten Schaltung ausgebildet. Die leitende Schicht 32 kann aus Aluminium, einer Aluminiumlegierung oder Wolfram sein.
  • Unter Bezugnahme auf Fig. 4 kann die leitende Schicht 32 zurückgeätzt werden, um ein leitendes Anschlußstück 34 in der Öffnung 25 und oben auf dem Anschlußstück 30 auszu bilden. Wenn die Schicht 32 zurückgeätzt wird, kann sie eine besser planare Oberfläche für nachfolgend gebildete Schichten ausbilden.
  • Gemäß Fig. 5 wird eine alternative Methode zum Ausbilden einer Kontaktöffnung und eines Anschlußstückes dargestellt. Eine Polysiliziumschicht wird auf der ersten dielektrischen Schicht 24 und in der Öffnung 25 ausgebildet. Diese Polysiliziumschicht wird sodann zurückgeätzt, um Seitenwand-Polysiliziumabstandshalter 36 an den Seitenwänden der Kontaktöffnung 25 zu bilden. Eine Barrierenschicht 38 wird so dann entsprechend den oben beschriebenen Verfahrensschritten ausgebildet.
  • Gemäß Fig. 6 wird die Barrierenschicht ausgeheizt, um eine Silizidregion 40 entlang der Polysiliziumseitenwände und am Boden der Kontaktöffnung auszubilden. Ein Anschlußstück 42 und eine leitende Schicht 44 werden entsprechend den oben beschriebenen Verfahrensschritten ausgebildet. Die leitende Schicht 44 kann auch zurückgeätzt werden, um ein leitendes Anschlußstück auszubilden, wie es dargestellt ist.
  • Die Ausbildung eines Anschlußstückes am Boden der Kontaktöffnung hat mehrere Vorteile. Das Anschlußstück trennt das Aluminium von dem Substrat weiter voneinander, so daß es als eine zusätzliche Barriere fungiert, um ein Spitzenwachstum (Spiking) zu verhindern. Das Seitenverhältnis (Stufenhöhe/Kontaktdurchmesser) der Kontaktöffnung ist wesentlich kleiner, nachdem das dielektrische Anschlußstück ausgebildet wurde. Aluminium kann dann bei höheren Temperaturen mit besserer Stufenüberdeckung abgeschieden werden. Der Strom-"Verdichtungs"-Effekt tendiert dazu, den Großteil des Stromes an die Peripherie oder die Wände des leitenden Materials in eine Kontaktöffnung zu begrenzen. Daher verändert die Ausbildung eines Anschlußstückes aus einem derartigen Material, wie beispielsweise Oxid oder einem nicht-leitenden Zylinder in der Kon taktöffnung, nicht wesentlich den Stromflußweg. Der Strom fließt durch das leitende Material um das Anschlußstück herum unter Nutzung des Pfades mit dem geringsten Widerstand. Daher hat das Anschlußstück eine geringe Auswirkung auf die Bauelementleistungsfähigkeit. Aber selbst wenn das Einfügen des Anschlußstückes die elektrische Leitfähigkeit der Zwischenverbindungsstruktur verändern könnte, ist diese Änderung bei Submikrometerbauelementen jedoch relativ unbedeutsam.
  • Von dem Fachmann wird anerkannt, daß die oben beschriebenen Verfahrensschritte mit nahezu jedem konventionellen Prozeßablauf verwendet werden können. Während die Erfindung vor allem mit Bezugnahme auf ein bevorzugtes Ausführungsbeispiel dargestellt und beschrieben wurde, ist für den Fachmann selbstverständlich, daß verschiedene Änderungen in der Form und im Detail durchgeführt werden können ohne den Schutzbereich der abhängigen Ansprüche zu verlassen.

Claims (19)

1. Verfahren zum Ausbilden von Submikrometerkontakten auf einer integrierten Schaltung, welches die Schritte aufweist:
Ausbilden einer Kontaktöffnung (25) in einer ersten dielektrischen Schicht (24) unter Freilegung eines Abschnittes einer darunterliegenden ersten leitenden Schicht (20);
Ausbilden einer Barrierenschicht (26; 38) auf der integrierten Schaltung und in der Kontaktöffnung (25), wobei die Barrierenschicht ein schwerschmelzendes Metall aufweist;
Ausbilden eines dielektrischen Anschlußstückes (30; 42) in einem unteren Abschnitt der Kontaktöffnung (25); und
Ausbilden eines leitenden Anschlußstückes (34; 44) in einem oberen Abschnitt der Kontaktöffnung (25) auf der Oberseite des dielektrischen Anschlußstückes (30; 42).
2. Verfahren nach Anspruch 1, bei welchem der Schritt des Ausbildens der Kontaktöffnung umfaßt Ausbilden einer ersten leitenden Schicht (20) auf der integrierten Schaltung;
Ausbilden einer ersten dielektrischen Schicht (24) auf der integrierten Schaltung; und
Ausbilden der Kontaktöffnung (25) in der dielektrischen Schicht (24) unter Freilegung eines Abschnittes der darunterliegenden ersten leitenden Struktur (20).
3. Verfahren nach Anspruch 1 oder Anspruch 2, bei welchem der Schritt des Ausbildens des dielektrischen Anschlußstückes (30; 42) umfaßt:
Ausbilden einer im wesentlichen konformen Schicht (28) aus Oxid auf der Barrierenschicht (26; 38) und in der Kontaktöffnung (25); und
teilweises Ätzen der konformen Schicht (28), wobei die konforme Schicht (28) lediglich in dem unteren Abschnitt der Kontaktöffnung (25) zurückbleibt.
4. Verfahren nach Anspruch 3, bei welchem der Schritt des Ausbildens des leitenden Anschlußstückes umfaßt:
Abscheiden einer leitenden Schicht (32) auf der Barrierenschicht (26; 38) und in der Kontaktöffnung (25); und
teilweises Ätzen der leitenden Schicht (32), wobei die leitende Schicht (32) nur auf dem dielektrischen Anschlußstück (30; 42) in der Kontaktöffnung (25) zurückbleibt.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei welchem die erste leitende Schicht (20) eine Source/Drain Region eines Transistors ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei welchem die erste dielektrische Schicht (24) BPSG aufweist und ferner den Schritt umfaßt: Aufschmelzen der BPSG Schicht vor der Ausbildung der Kontaktöffnung (25), um die BPSG Schicht im wesentlichen zu planarisieren.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei welchem die Kontaktöffnung (25) durch eine anisotrope Trockenätzung der dielektrischen Schicht (24) ausgebildet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, bei welchem der Schritt des Ausbildens der Barrierenschicht (26; 38) umfaßt:
Ausbilden einer schwerschmelzenden Metallnitridschicht auf der dielektrischen Schicht (24) und in der Kontaktöffnung (25); und
Ausheizen der schwerschmelzenden Metallnitridschicht, um ein Silizid (27; 40) am Boden der Kontaktöffnung (25) zu bilden.
9. Verfahren nach Anspruch 8, welches ferner den Schritt aufweist: Ausbilden einer schwerschmelzenden Metallschicht auf der dielektrischen Schicht (24) und in der Kontaktöffnung (25) vor dem Schritt des Ausbildens der schwerschmelzenden Metallnitridschicht.
10. Verfahren nach Anspruch 9, welches ferner den Schritt aufweist: Ausheizen der schwerschmelzenden Metallschicht vor der Ausbildung der schwerschmelzenden Metallnitridschicht.
11. Verfahren nach Anspruch 9, welches ferner die Schritte umfaßt:
Ausbilden einer Polysiliziumschicht auf der integrierten Schaltung und in der Kontaktöffnung (25) vor dem Ausbildens der Barrierenschicht; und
Ätzen der Polysiliziumschicht, wobei Polysilizium-Seitenwände (36) an der Seitenwand der Kontaktöffnung (25) zurückbleiben und der Ausheizungsschritt ein Silizid an der Seitenwand (36) und am Boden der Kontaktöffnung (25) bildet.
12. Verfahren nach einem der Ansprüche 1 bis 11, welches ferner den Schritt umfaßt: Ausbilden von Polysilizium-Seitenwänden (36) an den Seiten der Kontaktöffnung (25) vor dem Schritt des Ausbildens der Barrierenschicht.
13. Verfahren nach einem der Ansprüche 1 bis 12, bei welchem ferner eine dritte leitende Schicht auf der Barrierenschicht und dem leitenden Anschlußstück ausgebildet wird.
14. Struktur bestehend aus einem Abschnitt eines Halbleiterbauelements, mit:
einer dielektrischen Schicht (24) mit einer hindurchgehenden Öffnung (25), welche einen Abschnitt einer darunterliegenden leitenden Struktur (20) freilegt;
einer Barrierenschicht (26; 38), welche auf der dielektrischen Schicht (24) und in der Öffnung (25) angeordnet ist und ein schwerschmelzendes Metall aufweist;
einem dielektrischen Anschlußstück (30; 42), welches einen unteren Abschnitt der Öffnung (25) auffüllt; und
einem leitenden Anschlußstück (34; 44) auf der Oberseite des dielektrischen Anschlußstückes (30; 42) und innerhalb eines oberen Abschnittes der Öffnung (25).
15. Struktur nach Anspruch 14, welche ferner eine leitende Schicht aufweist, die auf einem Abschnitt der Barrierenschicht (26; 38) und dem leitenden Anschlußstück (34; 44) angeordnet ist.
16. Struktur nach Anspruch 14 oder 15, welche ferner aufweist: eine erste Silizidregion (27; 40), welche zwischen der Barrierenschicht (26; 38) und der darunterliegenden leitenden Struktur (20) am Boden der Öffnung (25) angeordnet ist.
17. Struktur nach einem der Ansprüche 14 bis 16, welche ferner aufweist:
Polysilizium-Seitenwände (36) an den Seiten der Öffnung (25); und
eine zweite Silizidregion, welche zwischen den Polysilizium-Seitenwänden (36) und der Barrierenschicht (26; 38) angeordnet ist.
18. Struktur nach dem der Ansprüche 14 bis 17, bei welcher die Barrierenschicht (26; 38) eine schwerschmelzende Metallnitridverbundschicht aufweist.
19. Struktur nach Anspruch 18, welche ferner aufweist: eine schwerschmelzende Metallschicht, welche unterhalb der schwerschmelzenden Metallnitridschicht angeordnet ist.
DE69327600T 1992-02-28 1993-02-24 Herstellungsverfahren von Submikronkontakten Expired - Fee Related DE69327600T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84382292A 1992-02-28 1992-02-28

Publications (2)

Publication Number Publication Date
DE69327600D1 DE69327600D1 (de) 2000-02-24
DE69327600T2 true DE69327600T2 (de) 2000-06-21

Family

ID=25291102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69327600T Expired - Fee Related DE69327600T2 (de) 1992-02-28 1993-02-24 Herstellungsverfahren von Submikronkontakten

Country Status (4)

Country Link
US (2) US5523624A (de)
EP (1) EP0558304B1 (de)
JP (1) JP3481965B2 (de)
DE (1) DE69327600T2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563089A (en) * 1994-07-20 1996-10-08 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US6791131B1 (en) * 1993-04-02 2004-09-14 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US5527736A (en) * 1995-04-03 1996-06-18 Taiwan Semiconductor Manufacturing Co. Dimple-free tungsten etching back process
US5639691A (en) * 1995-06-05 1997-06-17 Advanced Micro Devices, Inc. Copper pellet for reducing electromigration effects associated with a conductive via in a semiconductor device
US5747379A (en) * 1996-01-11 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
JPH10214895A (ja) * 1997-01-31 1998-08-11 Nec Corp 配線構造及びその製造方法
US6150691A (en) * 1997-12-19 2000-11-21 Micron Technology, Inc. Spacer patterned, high dielectric constant capacitor
US6075293A (en) * 1999-03-05 2000-06-13 Advanced Micro Devices, Inc. Semiconductor device having a multi-layer metal interconnect structure
US6245629B1 (en) * 1999-03-25 2001-06-12 Infineon Technologies North America Corp. Semiconductor structures and manufacturing methods
JP2003086669A (ja) * 2001-09-10 2003-03-20 Mitsubishi Electric Corp 電子装置およびその製造方法
KR100480632B1 (ko) * 2002-11-16 2005-03-31 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20060151845A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan Method to control interfacial properties for capacitors using a metal flash layer
US20060151822A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan DRAM with high K dielectric storage capacitor and method of making the same
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
JP2009135219A (ja) * 2007-11-29 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
DE112009004375B4 (de) * 2009-02-16 2014-03-27 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
CN102299177B (zh) * 2010-06-22 2014-12-10 中国科学院微电子研究所 一种接触的制造方法以及具有该接触的半导体器件
JP6247551B2 (ja) * 2014-01-29 2017-12-13 新日本無線株式会社 半導体装置
KR102290538B1 (ko) 2015-04-16 2021-08-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0196142A (ja) * 1981-03-02 1989-04-14 Wako Pure Chem Ind Ltd 脂肪族ヨウ化物の製法
US4630357A (en) * 1985-08-02 1986-12-23 Ncr Corporation Method for forming improved contacts between interconnect layers of an integrated circuit
JPS62102559A (ja) * 1985-10-29 1987-05-13 Mitsubishi Electric Corp 半導体装置及び製造方法
US5084413A (en) * 1986-04-15 1992-01-28 Matsushita Electric Industrial Co., Ltd. Method for filling contact hole
KR900003618B1 (ko) * 1986-05-30 1990-05-26 후지쓰가부시끼가이샤 반도체장치 및 그 제조방법
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPS63299251A (ja) * 1987-05-29 1988-12-06 Toshiba Corp 半導体装置の製造方法
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
JPH01270347A (ja) * 1988-04-22 1989-10-27 Sony Corp 半導体装置
JPH0666287B2 (ja) * 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
DE3915337A1 (de) * 1989-05-10 1990-11-15 Siemens Ag Verfahren zum herstellen einer niederohmigen planen kontaktmetallisierung fuer hochintegrierte halbleiterschaltungen
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
JPH03201482A (ja) * 1989-12-28 1991-09-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
US5066612A (en) * 1990-01-05 1991-11-19 Fujitsu Limited Method of forming wiring of a semiconductor device
JPH0680638B2 (ja) * 1990-07-05 1994-10-12 株式会社東芝 半導体装置の製造方法
US5475266A (en) * 1992-02-24 1995-12-12 Texas Instruments Incorporated Structure for microelectronic device incorporating low resistivity straps between conductive regions
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias

Also Published As

Publication number Publication date
DE69327600D1 (de) 2000-02-24
US5582971A (en) 1996-12-10
JP3481965B2 (ja) 2003-12-22
EP0558304A3 (en) 1994-05-18
JPH0620986A (ja) 1994-01-28
US5523624A (en) 1996-06-04
EP0558304A2 (de) 1993-09-01
EP0558304B1 (de) 2000-01-19

Similar Documents

Publication Publication Date Title
DE69327600T2 (de) Herstellungsverfahren von Submikronkontakten
DE69528409T2 (de) Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung
DE69424847T2 (de) Herstellungsverfahren von einem Aluminiumkontakt
DE102017112820B4 (de) Steckkontakte und Verfahren zu deren Bildung
DE69220995T2 (de) Metallisierung eines integrierten Schaltkreises mit Nullkontaktanforderung des Gehäuses und Verfahren zu seiner Herstellung
DE69529775T2 (de) Verfahren zur Herstellung einer Damaszenstruktur mit einer WGe Polierstoppschicht
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE69526486T2 (de) Verfahren zum Herstellen einer Kontaktfläche in einer integrierten Schaltung
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102020129523B4 (de) Duale dielektrische Schicht für schließende Verbindungsstelle in Luftspaltstrukturen
DE102007046846A1 (de) Seitenwandschutzschicht
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE3784124T2 (de) Selbstjustierter, intern beweglicher ionengetter fuer mehrschichtmetallisierung auf integrierten schaltkreisen.
DE102004005697B4 (de) Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE102019201354A1 (de) Gate-Schnitt-Struktur mit Liner-Abstandshalter und zugehöriges Verfahren
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
DE69609224T2 (de) Kondensator für eine integrierte Schaltung mit leitendem Graben
DE102007057682A1 (de) Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102011002769A1 (de) Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee