DE69321184T2 - Verfahren zur Herstellung eines Feldeffekttransistors - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Feldeffekttransistors mit einer T-förmigen Gateelektrode.
• Fig. 4(a) bis 4(k) zeigen Querschnittsansichten, welche Prozessschritte in einem Verfahren zur Herstellung eines HEMT (High Electron Mobility Transistor) nach dem Stand der Technik veranschaulichen, welcher beispielsweise in der veröffentlichten japanischen Patentanmeldung Nr. 63- 174374 und in Electronics Letters 24, 1988, Seite 1327 offenbart ist.
• Zu Anfang läßt man eine GaAs-Pufferschicht 21, eine GaAs-Schicht 22 eines selbstleitenden Typs (hiernach als i- Typ bezeichnet), eine n-Typ AlGaAs-Schicht 23 und eine n+- Typ GaAs-Schicht 24 durch epitaxiales Aufwachsen aufeinanderfolgend auf einem (nicht dargestellten) halbisolierenden GaAs-Substrat aufeinanderfolgend aufwachsen. Danach wird eine SiO&sub2;-Schicht auf dem Substrat auf eine Höhe von etwa 3000 Angström (1 Angström = 0,1nm) aufgetragen, wodurch eine erste Isolierungsschicht 25 gebildet wird. Danach wird eine Resiststruktur 27 mit einer Öffnung einer Breite von 0,5 um (micron) auf der ersten Isolierungsschicht 25 (Fig. 4(a)) gebildet.
• Danach wird wie in Fig. 4(b) veranschaulicht die erste Isolierungsschicht 25 unter Verwendung der ersten Resiststruktur 27 als Maske zur Bildung einer ersten Öffnung 25a geätzt. Vorzugsweise wird die erste Isolierungsschicht 25 durch Trockenätzen unter Verwendung einer Gasmischung aus CHF&sub3; und O&sub2; und CF&sub4; und O&sub2; geätzt. Danach wird unter Verwendung der Resiststruktur 27 und der ersten Isolierungsschicht 25 als Maske die n&spplus;-Typ GaAs-Schicht 24 zur Bildung einer Ausnehmung 24a mit einer Tiefe von etwa 1000 Angström geätzt. Vorzugsweise wird die GaAs-Schicht 24 durch reaktives Ionenätzen unter Verwendung von CCl&sub2;F&sub2; oder durch Naßätzen unter Verwendung einer Mischung aus Weinsäure und einer Wasserstoffperoxidlösung als Ätzmittel (Fig. 4(c)) geätzt. Obwohl entsprechend Fig. 4(c) die n&spplus;-Typ GaAs- Schicht 24 geätzt wird, um die Oberfläche der n-Typ AlGaAs- Schicht 23 bloßzulegen, kann das Ätzen in der n&spplus;-Typ GaAs- Schicht 24 gestoppt werden.
• Nach dem Entfernen der Resiststruktur 27 unter Verwendung von O&sub2;-Asche oder eines organischen Lösungsmittels wie in Fig. 4(d) dargestellt wird eine SiO&sub2;-Schicht auf die n- Typ AlGaAs-Schicht 23 und die erste Isolierungsschicht 25 auf eine Dicke von 3000 Angström aufgetragen, wodurch eine zweite Isolierungsschicht 28 (Fig. 4(e)) gebildet wird. Vorzugsweise wird die SiO&sub2;-Schicht durch Plasma-CVD aufgetragen.
• Danach wird wie in Fig. 4(f) veranschaulicht die zweite Isolierungsschicht 28 in Richtung senkrecht zu der Oberfläche des Substrats durch Zerstäubungsätzen oder reaktives Ionenätzen geätzt, wobei Teile an gegenüberliegenden Seiten der ersten Öffnung 25a zur Bildung einer zweiten Öffnung 28a verbleiben. Eine Breite von W&sub1; der an dem Boden der zweiten Öffnung 28a bloßgelegten n-Typ AlGaAs-Schicht 23 beträgt etwa 0,25 Mikrometer.
• Danach wird wie in Fig. 4(g) veranschaulicht ein feuerfestes metallisches Material 29 wie WSi auf dem Substrat auf eine Dicke von 1500 Angström durch Zerstäubung aufgetragen, gefolgt von einem Ausheizen. Danach wird eine Metallschicht 30 mit niedrigem Widerstandswert, welche Ti einer Dicke von 500 Angström, Pt einer Dicke von 1000 Angström und Au einer Dicke von 3000 Angström aufweist, auf der feuerfesten metallischen Schicht 29 durch Zerstäubung gebildet.
• Danach wird eine Resiststruktur 31 auf der Metallschicht 30 mit niedrigem Widerstandswert gebildet. Unter Verwendung der Resiststruktur 31 als Maske wird die Metallschicht 30 mit niedrigem Widerstandswert, welche aus Ti/Pt/Au besteht, durch Ionenätzen strukturiert, und es werden die feuerfeste metallische Schicht 29, welche aus WSi besteht, und die Isolierungsschicht 25, welche aus SiO&sub2; besteht, durch reaktives Ionenätzen strukturiert (Fig. 4(h)). Während des Ätzverfahrens werden die feuerfeste metallische Schicht 29 und die Isolierungsschicht 25 übermäßig geätzt, so daß die Breite der feuerfesten metallischen Schicht 29 schmaler als die Breite der Metallschicht 30 mit niedrigem Widerstandswert wird. Fig. 4(i) veranschaulicht einen Fall, bei welchem die Ätzrate des reaktiven Ionenätzens weiter erhöht wird. In diesem Fall wird die Breite der feuerfesten metallischen Schicht 29 weiter verringert, und es wird die Isolierungsschicht 25 vollständig entfernt.
• Nach dem Entfernen der Resiststruktur 31 wie in Fig. 4(j) dargestellt wird eine (nicht dargestellte) Resiststruktur zur Bildung von ohmschen Elektroden auf dem Substrat gebildet, worauf eine Auftragung eines ohmschen Elektrodenmetalls 32 bestehend aus AuGe/Ni/Au und ein Abheben folgt, was zu einer T-förmigen Gateelektrode 33 und ohmschen Elektroden, d. h. Source- und Drainelektroden 32a und 32b führt. Danach wird das Substrat bei 400ºC über zwei Minuten ausgeheizt, um den HEMT von Fig. 4(k) fertigzustellen.
• Da die aus SiO&sub2; bestehende Isolierungsschicht 25, welche unter der feuerfesten metallischen Schicht 29 liegt, in dem Schritt von Fig. 4(i) vollständig entfernt wird, wird die Gate/Source-Kapazität (Cgs) reduziert. Die Isolierungsschicht 28, welche an gegenüberliegenden Seiten des unteren Teils der T-förmigen Gateelektrode 33 verbleibt, schützt die Oberfläche der n-Typ AlGaAs-Schicht 23.
• Ein Verfahren, welches ähnlich dem gerade beschriebenen ist, jedoch eine Abhebetechnik zur Definition der Gateelektrode verwendet, wird beschrieben von U. K. Mishra et al., in IEEE International Electron Devices Meeting, Technical Digest (1989), Seiten 101-104. Nach dem Ätzen und Aufdampfen einer Gateausnehmung und dem Abheben eines Gateelektrodenmetalls wird ein SiO&sub2;-Seitenwand durch Auftragen des Oxids unter Verwendung von PECVD und darauffolgendes reaktives Ionenätzen in einem SF&sub6;-Plasma gebildet. Als nächstes werden ohmsche Source- und Drairunetalle aufgedampft, legiert und ein Überdeckungsmetall aufgedampft und abgehoben.
• Bei dem herkömmlichen HEMT ist ein Kristallgebiet, in welchem Elektronen wandern, d. h. in einem Gebiet der i-Typ GaAs-Schicht 22, in welchem ein zweidimensionales Elektronengas gebildet wird, von einem Kristallgebiet abgetrennt, welches Elektronen zuführt, d. h. der n-Typ AlGaAs-Schicht 23, durch den Heteroübergang, um zu verhindern, daß die Elektronen durch Donatorstörstellen gestreut werden, wodurch sich die Elektronenbeweglichkeit des Transistors erhöht. Um in dem HEMT die Abtrennfrequenz (ft), die maximale Oszillationsfrequenz (fmax) und die einseitige Verstärkung (U) zu erhöhen und den Rauschfaktor (Fo) zu verringern, ist es nötig, die Gatelänge (Lg), den Sourcewiderstand (Rs), die Gate/Source-Kapazität (Cgs) und den Gatewiderstand (Rg) zu verringern.
• Da bei dem herkömmlichen Verfahren zur Erzeugung des in Fig. 4(a)-4(k) veranschaulichten HEMT's die Gateelektrode und die Source- und Drainelektroden selbstausrichtend gebildet werden, ist es möglich, die Gatelänge und den Sourcewiderstand zu verringern. Da darüber hinaus die Gateelektrode in einer T-Form gebildet wird, wird der Gatewiderstand bis zu einem gewissen Grade verringert.
• In den Schritten der Fig. 4(e) und 4(f) wird die zweite Isolierungsschicht 28 auf dem Substrat aufgetragen, um die erste Öffnung 25a zu füllen, und wird danach weggeätzt, wobei Teile an gegenüberliegenden Wänden der Öffnung 25a verbleiben, wobei die Teile eine zweite Öffnung 28a mit einer Breite W&sub1; von 0,25 um entsprechend einer Gatelänge bilden. Danach wird in der Öffnung 28a ein feuerfestes metallisches Material 29 aufgetragen, um den unteren Teil der Gateelektrode zu bilden. Jedoch wird während des Ätzens der zweiten Isolierungsschicht 28 die erste Isolierungsschicht 25 ebenfalls geätzt und es wird die Dicke davon verringert, wodurch bei der Struktur von Fig. 4(k) das Intervall zwischen dem überhängenden Teil 33a der T-förmigen Gateelektrode 33 und der Oberfläche der n&spplus;-Typ GaAs-Schicht 24, auf welcher die Source- und Drainelektroden 32a und 33b vorhanden sind, verringert wird, was zu einem Ansteigen der Gate/Source-Kapazität führt.
• Obwohl es beabsichtigt ist, daß die oben beschriebene Schwierigkeit durch ein Erhöhen der Dicke der ersten Isolierungsschicht 25 gelöst werden kann, wird die Ätzgenauigkeit, falls die Dicke der ersten Isolierungsschicht 25 sich erhöht, dann, wenn die Öffnung 25a in der ersten Isolierungsschicht 25 gebildet wird, verringert, und es wird die Öffnung 25a nicht vollständig mit der zweiten Isolierungsschicht 28 gefüllt, wenn die Isolierungsschicht 28 auf dem Substrat aufgetragen wird. In diesem Fall ist es schwierig, die feine Öffnung 28a, welche eine Breite W&sub1; von etwa 0,25 um besitzt, mit hoher Steuerbarkeit zu bilden.
• In dem Schritt von Fig. 4(f) ändert sich die Breite w&sub1; der Öffnung 28a an der n-Typ AlGaA-Schicht 23 entsprechend der Dicke der in dem Schritt von Fig. 4(e) aufgetragenen zweiten Isolierungsschicht 28. Insbesondere verringert sich die Breite w&sub1; mit einem Ansteigen der Dicke der zweiten Isolierungsschicht 28. Wenn die zweite Isolierungsschicht 28 auf 3000 Angström wie oben beschrieben aufgetragen wird, beträgt die Breite w&sub1; etwa 0,25 Mikrometer. Wenn die Dicke der zweiten Isolierungsschicht 28 weiter ansteigt, um weiter die Gatelänge zu reduzieren, verringert sich die Breite der V-förmigen Öffnung 28a. Wenn das feuerfeste metallische Material 29 in der schmalen V-förmigen Öffnung 28a aufgetragen wird, verringert sich der Winkel des V-förmigen Grabens 29a, welcher entgegengesetzt zu der V-förmigen Öffnung 28a gebildet ist, allmählich, und das feuerfeste metallische Material 29 wird nicht gleichmäßig auf der Oberfläche des Grabens 29a aufgetragen. Als Ergebnis wird ein Hohlraum 30a in der Metallschicht 30 mit niedrigem Widerstandswert gebildet, die auf der feuerfesten metallischen Schicht 29 aufgetragen wird, wobei der Hohlraum den Gatewiderstandswert erhöht.
• Unterdessen wird durch die veröffentlichte japanische Patentanmeldung Nr. 63-204772 ein verbessertes Verfahren zur Bildung einer T-förmigen Gatestruktur vorgeschlagen, wobei eine obere Metallschicht der T-förmigen Gateelektrode durch ein Überzugsverfahren unter Verwendung einer unteren Metallschicht der Gateelektrode als Zuführungselektrode gebildet wird. Bei diesem Überzugsverfahren ist es jedoch schwierig, Ionen auf die ungleichmäßige Oberfläche wie die Oberfläche des V-förmigen Grabens 29a unter Konstanthalten der Ionenkonzentration aufzubringen, so daß es unmöglich ist, die obere Metallschicht ohne Hohlraum aufwachsen zu lassen.
• Eine Modifizierung des oben beschriebenen Verfahrens mit dem Ziel des Reduzierens der Gate/Source-Kapazität wurde nicht erwogen.
• Bei dem Verfahren der Erfindung entsprechend Anspruch 1 wird eine Ätzstoppschicht auf die Isolierungsschicht, welche das Substrat bedeckt, vor der Bildung der Resiststruktur und des Ätzens der Gateausnehmung aufgetragen. Es ist wirksam, das Ätzen der Isolierungsschicht während der Bil dung der Seitenwandisolierung in der Ausnehmung zu verhindern. Da in diesem Fall die Isolierungsschicht nicht während der Bildung der Seitenwand geätzt wird, entspricht die Dicke dieser Schicht derjenigen der Auftragung. Der vertikale Abstand zwischen dem überhängenden Teil der T-förmigen Gateelektrode und der Source- (Drain-) Elektrode ist minimal, und der Grund der erhöhten Gate/Source- (Drain-) Kapazität, d. h. die Isolierungsschichterosion, ist aufgehoben.
• Da bei diesem Verfahren wie bei dem herkömmlichen Verfahren eine Seitenwandisolierung in der Ausnehmung gebildet wird, kann eine Gatelänge mit kleiner Geometrie von beispielsweise 0,5 um oder weniger wenn nötig erzielt werden.
• Die Ätzstoppschicht kann ebenfalls auf die vorgeschriebene Breite der T-förmigen Gateelektrode zur Zeit des Bildens der T-förmigen Gateelektrode strukturiert werden. Sie kann aus einem feuerfesten metallischen Material wie beispielsweise WSi gebildet werden und somit als Teil der Gateelektrodenmetallisierung aufgenommen werden. Insbesondere kann die Seitenwandisolierung in der Ausnehmung und das Verbleibende der Isolierungsschicht unter dem überhängenden Teil der T-förmigen Gateelektrode entfernt werden, um die Gate/Source-(Drain-) Kapazität weiter zu verringern.
• Unter Verwendung von Pulsüberzugs- und stromlosen Überzugstechniken anstelle einer Aufdampfung ist es möglich, ein Überdeckungsmetall auf der T-förmigen Gateelektrode ohne Hohlraumbildung bereitzustellen.
• Fig. 1 zeigt eine Querschnittsansicht, welche einen HEMT einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
• Fig. 2(a) bis 2(1) zeigen Querschnittsansichten, welche Verfahrensschritte eines Verfahrens zur Herstellung des HEMT's von Fig. 1 veranschaulichen;
• Fig. 3(a) und 3(b) zeigen Querschnittsansichten, welche Verfahrensschritte in einem Verfahren zur Herstellung eines HEMT's einer zweiten Ausführungsform der vorliegenden Erfindung veranschaulichen;
• Fig. 4(a) bis 4(k) zeigen Querschnittsansichten, welche Verfahrensschritte in einem Verfahren zur Herstellung eines HEMTs nach dem Stand der Technik veranschaulichen; und
• Fig. 5 zeigt eine Querschnittsansicht zum Erklären einer Schwierigkeit bei dem Verfahren nach dem Stand der Technik.
• Fig. 1 zeigt eine Querschnittsansicht, welche einen HEMT einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht. Fig. 2(a) bis 2(1) zeigen Querschnittsansichten, welche Verfahrensschritte in einem Verfahren zur Herstellung des HEMT s von Fig. 1 veranschaulichten.
• Entsprechend Fig. 1 bezeichnet Bezugszeichen 1 eine GaAs-Pufferschicht. Eine i-Typ GaAs-Schicht 2 ist auf der Pufferschicht 1 angeordnet. Eine n-Typ AlGaAs-Schicht 3 ist auf der GaAs-Schicht 2 angeordnet. Eine n&spplus;-Typ GaAs-Schicht 4 ist auf der AlGaAs-Schicht 3 angeordnet. Eine Ausnehmung 4a durchdringt ein Teil der GaAs-Schicht 4. Eine T-förmige Gateelektrode 15a ist auf der an dem Boden der Ausnehmung 4 bloßgelegten n-Typ AlGaAs-Schicht angeordnet. Die T-förmige Gateelektrode 15a enthält eine feuerfeste metallische Schicht 9, eine Metallschicht 10 mit niedrigem Widerstandswert und eine Metallschicht 13 für ohmsche Elektroden. Die ohmschen Elektroden, d. h. die Source- und Drainelektroden 13a und 13b, sind auf der GaAs-Schicht 4 getrennt voneinander angeordnet. Die gesamte Oberfläche dieses HEMT's ist mit Ausnahme der Metallschicht 13 von einer Isolierungs schicht 12 bedeckt. Bezugszeichen 14 bezeichnet eine Metallzuführungsschicht.
• Im folgenden wird eine Beschreibung des Herstellungsverfahrens gegeben.
• Zu Anfang läßt man wie in Fig. 2(a) veranschaulicht aufeinanderfolgend auf einem (nicht dargestellten) halbisolierenden GaAs-Substrat durch epitaxiales Aufwachsen die GaAs-Pufferschicht 1, die i-Typ GaAs-Schicht 2, die n-Typ AlGaAs-Schicht 3 und die n&spplus;-Typ GaAs-Schicht 4 aufwachsen. Danach wird SiO&sub2; auf das Substrat auf eine Dicke von etwa 3000 Angström durch Plasma-CVD zur Bildung einer ersten Isolierungsschicht 5 aufgetragen. Danach wird WSi auf die erste Isolierungsschicht 5 auf eine Dicke von etwa 500 Angström durch Zerstäuben zur Bildung einer feuerfesten metallischen Dünnschicht 6 aufgetragen, und es wird eine Resiststruktur 7 mit einer Öffnung von 0,5 Mikrometer auf der feuerfesten metallischen Dünnschicht 6 gebildet.
• Danach wird wie in Fig. 2(b) veranschaulicht unter Verwendung der Resiststruktur 7 als Maske die feuerfeste metallische Dünnschicht 6 durch Trockenätzen unter Verwendung von SF&sub6; geätzt, und es wird die Isolierungsschicht 5 durch Trockenätzen unter Verwendung von CHF&sub3;, CF&sub4; oder dergleichen geätzt, wodurch eine erste Öffnung 5a gebildet wird. Danach wird unter Verwendung der Resiststruktur 7 und der ersten Isolierungsschicht 5 als Maske die n&spplus;-Typ GaAs- Schicht 4 durch reaktives Ionenätzen unter Verwendung von CCl&sub2;F&sub2;, Cl&sub2; oder SiCl&sub4; oder durch Naßätzen unter Verwendung einer Mischung aus Weinsäure und einer Wasserstoffperoxidlösung als Ätzmittel geätzt, wodurch eine Ausnehmung 4a mit einer Tiefe von etwa 1000 Angström (Fig. 2(c)) gebildet wird. Obwohl entsprechend Fig. 2(c) die n&spplus;-Typ GaAs-Schicht 4 geätzt wird, um die Oberfläche der n-Typ AlGaAs-Schicht 3 bloßzulegen, kann das Ätzen in der n&spplus;-Typ GaAs-Schicht 4 gestoppt werden.
• Nach dem Entfernen der Resiststruktur 7 unter Verwendung von O&sub2;-Asche oder eines organischen Lösungsmittels wie in Fig. 2(d) dargestellt wird SiO&sub2; auf die Oberfläche des Substrats auf eine Dicke von 3000 bis 5000 Angström durch Plasma-CVD aufgetragen, wodurch eine zweite Isolierungsschicht 8 gebildet wird.
• Danach wird wie in Fig. 2(f) veranschaulicht die zweite Isolierungsschicht 8 in vertikale Richtung zu der Oberfläche des Substrats durch Zerstäubungsätzen oder reaktives Ionenätzen geätzt, wobei Teile an gegenüberliegenden Seitenwänden der ersten Öffnung 5a verbleiben. Da während des Ätzens die feuerfeste WSi-Dünnschicht 6 als Ätzstoppschicht dient, wird die Dicke der unter der WSi-Dünnschicht 6 liegenden ersten Isolierungsschicht 5 nicht verringert. Während beispielsweise die Ätzrate einer Gasmischung aus CHF&sub3; und O&sub2; zu SiO&sub2; etwa 500 Angström/Minute beträgt, beträgt die Ätzrate des Gases bezüglich WSi lediglich 100 Angström/Minute. In diesem Fall beträgt ein zum Ätzen der zweiten Isolierungsschicht 8 aus SiO&sub2; einer Dicke von 5000 Angström benötigtes Zeitintervall 10 Minuten, und ein zum Ätzen der WSi-Dünnschicht 6 einer Dicke von 500 Angström benötigtes Zeitintervall beträgt 5 Minuten, und daher wird die erste Isolierungsschicht 5 sogar dann nicht geätzt, wenn die zweite Isolierungsschicht 8 um 50% übermäßig geätzt wird.
• In dem Schritt von Fig. 2(f) ändert sich die Breite w&sub2; der zweiten Öffnung 8a, welche äquivalent zu einer Gatelänge ist, entsprechend der Dicke der in dem Schritt von Fig. 2(e) aufgetragenen zweiten Isolierungsschicht 8. Wenn beispielsweise die Dicke der zweiten Isolierungsschicht 8 von 3000 Angström auf 5000 Angström ansteigt, verringert sich die Breite w&sub2; von 0,25 Mikrometer auf 0,15 Mikrometer.
• Danach wird wie in Fig. 2(g) veranschaulicht ein feuerfestes metallisches Material wie WSi auf der gesamten Oberfläche des Substrats auf eine Dicke von etwa 1500 Angström durch Zerstäuben aufgetragen, wodurch sich eine feuerfeste metallische Schicht 9 ergibt. Danach wird das Substrat bei 400 bis 500ºC ausgeheizt, um Zerstörungen auf der Oberfläche der Öffnung 8a infolge des Zerstäubens zu entfernen. Danach wird Au oder dergleichen auf der feuerfesten metallischen Schicht 9 auf eine Dicke von etwa 500 Angström aufgetragen, wodurch eine Zuführungsmetallschicht 14 gebildet wird, welche als Zuführungselektrode dient, wenn eine Metallschicht darauf aufgebracht wird. Danach wird Au oder dergleichen auf die Metallzuführungsschicht 14 auf eine Dicke von etwa 4000 Angström durch Pulsplattieren oder elektroloses Plattieren bzw. Überziehen aufgebracht, wodurch eine Metallschicht 10 mit niedrigem Widerstandswert gebildet wird.
• Das für das Aufwachsen der Metallschicht 10 mit niedrigem Widerstandswert verwendete Pulsplattieren und stromlose Plattieren besitzten die folgenden Vorteile. Wenn die Breite w&sub2; der Öffnung 8a schmaler als 0,2 um ist, ist die Breite des auf der Oberfläche der feuerfesten Metallschicht 9 gebildeten V-förmigen Grabens 9a während des Auftragens der Metallschicht 9 durch Zerstäuben sehr schmal. Da jedoch die Metallzuführungsschicht 14 auf der Oberfläche des V- förmigen Grabens 9a vorhanden ist, wenn die Metallschicht 10 mit niedrigem Widerstandswert aus Au auf der Metallzuführungsschicht 14 aufwächst, werden Au-Ionen gleichmäßig auf die Oberfläche der Metallzuführungsschicht 14 in dem V- förmigen Graben 9 aufgebracht, wodurch sich kein Hohlraum in der Metallschicht 10 mit niedrigem Widerstandswert ergibt.
• Danach wird wie in Fig. 2(h) veranschaulicht eine Resiststruktur 11 mit einer vorgeschriebenen Breite auf der Metallschicht 10 mit niedrigem Widerstandswert gebildet.
• Danach werden unter Verwendung der Resiststruktur 11 als Maske die Metallschicht 10 mit niedrigem Widerstandswert und die Metallzuführungsschicht 14 durch Ionenstrahlätzen geätzt, und es werden die feuerfeste metallische WSi-Dünnschicht 6 und die erste Isolierungsschicht 5 durch reaktives Ionenätzen geätzt. Während des Ätzens werden die feuerfesten metallischen Schichten 9 und 6 und die Isolierungsschicht 5 übermäßig geätzt.
• Nach dem Entfernen der Resiststruktur 11 wie in Fig. 2(i) dargestellt, wird das Substrat in einer Fluorsäure bestehend aus HF und NH4F (HF : NH4F = 1 : 6) einige Minuten getränkt, um die ersten und zweiten Isolierungsschichten 5 und 8 wie in Fig. 2(j) dargestellt zu entfernen, woraus sich eine T-förmigen Gatestruktur 15 ergibt.
• Dann wird wie in Fig. 2(k) veranschaulicht SiO&sub2; auf der gesamten Oberfläche der Struktur auf eine Dicke von 500 Angström oder weniger durch Plasma-CVD aufgetragen, wodurch eine dritte Isolierungsschicht 12 gebildet wird. Danach werden unter Verwendung (einer nicht dargestellten) Resiststruktur als Maske Teile der dritten Isolierungsschicht 12 auf der Oberseite der T-förmigen Gatestruktur 15 und an Gebieten der n&spplus;-Typ GaAs-Schicht 4, an welchen Source- und Drainelektroden anzuordnen sind, durch reaktives Ionenätzen entfernt, worauf eine Auftragung eines ohmschen Elektrodenmetalls 13 und ein Abheben erfolgt, was zu einer T-förmigen Gateelektrode 15a und ohmschen Elektroden, d. h. Source- und Drainelektroden 13a und 13b (Fig. 2(1)) führt. Schließlich wird das Substrat bei 400ºC einige Minuten ausgheizt, um den HEMT von Fig. 1 fertigzustellen.
• Da bei der Bildung der dritten Isolierungsschicht 12 in dem Schritt von Fig. 2(k) das Material, d. h. SiO&sub2;, nicht hinreichend auf die überhängenden Teile 15b der T-förmigen Gatestruktur 15 aufgebracht wird, ist die Dicke der Isolierungsschicht 12 auf den überhängenden Teilen sehr klein.
• Während in dem Schritt von Fig. 2(g) die Au-Schicht 14 auf der feuerfesten metallischen Schicht. 9 gebildet wird, kann eine feuerfeste Ti-Metallschicht anstelle der feuerfesten metallischen WSi-Schicht 9 gebildet werden, und danach wird die Au-Schicht 14 auf eine Dicke von 2000 Angström aufgetragen.
• Es wird eine Beschreibung eines Vergleichs zwischen der Gate/Source-Kapazität des HEMT's von Fig. 1, welcher durch die Verfahrensschritte der Fig. 2(a)-2(1) hergestellt wird, der ersten Ausführungsform und der Gate/Source-Kapazität des HEMT's nach dem Stand der Technik, welcher durch die Verfahrensschritte der Fig. 4(a)-4(k) hergestellt wird, gegeben. Diese zwei HEMT s besitzen bezüglich des überhängenden Teils der T-förmigen Gatestruktur dieselbe Länge und dieselbe Gatebreite. Die Dicke der in dem Schritt von Fig. 2(a) aufgetragenen ersten Isolierungsschicht 5 beträgt 2000 Angström, und die Dicke der in dem Schritt von Fig. 4(f) geätzten ersten Isolierungsschicht beträgt 1000 Angström. Daher ist das Intervall zwischen dem überhängenden Teil 15b der T-förmigen Gatestruktur 15a und der n&spplus;-Typ GaAs-Schicht 4 des HEMTs von Fig. 11000 Angström größer als dasjenige des HEMT's nach dem Stand der Technik, da die Dicke der Isolierungsschicht 5 nicht verringert ist, wodurch die Kapazität unter dem überhängenden Teil 15b auf die Hälfte wie bei dem HEMT nach dem Stand der Technik verringert ist, was zu einer Verringerung der Gate/Source-Kapazität führt.
• Bei dem HEMT nach dem Stand der Technik von Fig. 4(k) verbleiben Teile der zweiten Isolierungsschicht 28 an gegenüberliegenden Seiten des unteren Teils der t-förmigen Gatestruktur 33. Bei dem HEMT von Fig. 1 ist jedoch lediglich die Isolierungsschicht 12, welche eine Dicke von 500 Angström oder weniger aufweist, unter der T-förmigen Gatestruktur 15a vorhanden, so daß die Dielektrizitätskon stante zwischen dem überhängenden Teil 15b und der n&spplus;-Typ GaAs-Schicht 4 im Vergleich mit derjenigen des HEMT s nach dem Stand der Technik verringert ist, was zu einer weiteren Verringerung der Gate/Source-Kapazität Cgs führt.
• Wie oben beschrieben wird bei der ersten Ausführungsform der vorliegenden Erfindung ein HEMT mit hohem Leistungsvermögen und kurzer Gatelänge, verringerter Gate/Source-Kapazität und verringertem Gatewiderstandswert erzielt.
• Fig. 3(a) und 3(b) zeigen Querschnittsansichten, welche Verfahrensschritte eines Verfahrens zur Herstellung eines HEMT's einer zweiten Ausführungsform der vorliegenden Erfindung veranschaulichen. Entsprechend der Figuren bezeichnen dieselben Bezugszeichen wie diejenigen in Fig. 2(a)-2(1) dieselben Teile.
• Nach dem Erzeugen der epitaxialen Halbleiterschichten 1 bis 4, der ersten Isolierungsschicht 5, der zweiten Isolierungsschicht 8, der feuerfesten metallischen Schichten 6 und 9 und der Metallzuführungsschicht 14 auf dieselbe Weise wie bezüglich der Fig. 2(a) bis 2(g) wird eine Resiststruktur 16 mit einer Öffnung einer vorgeschriebenen Breite auf der Metallzuführungsschicht 14 gebildet, und danach läßt man die Metallschicht 10 mit niedrigem Widerstandswert auf der Metallzuführungsschicht 14 durch Pulsplattieren oder stromloses Plattieren bzw. Überziehen (Fig. 3a) aufwachsen. Nach dem Entfernen der Resiststruktur 16 werden unter Verwendung der Metallschicht 10 mit niedrigem Widerstandswert als Maske die Metallzuführungsschicht 14, die feuerfesten metallischen Schichten 6 und 9 und die erste Isolierungsschicht 5 strukturiert, um die T-förmige Gatestruktur 15 zu bilden. Danach werden die ersten und zweiten Isolierungsschichten 5 und 8 auf dieselbe Weise wie bezüglich der ersten Ausführungsform entfernt, worauf die Auftragung der dritten Isolierungsschicht 12 und die Bil dung der Source- und Drainelektroden 13a und 13b folgt. Ebenfalls bei dieser zweiten Ausführungsform wird ein HEMT mit hohem Leistungsvermögen und kurzer Gatelänge, mit verringerter Gate/Sourcekapazität und verringertem Gatewiderstand erzielt.
• Während bei der oben beschriebenen ersten und zweiten Ausführungsform das epitaxiale GaAs-Heteroübergangssubstrat bestehend aus dem GaAs-Puffer, dem i-Typ GaAs, dem n-Typ AlGaAs und dem n&spplus;-Typ GaAs verwendet wird, kann ein epitaxiales GaAs-Heteroübergangssubstrat für einen pseudomorphen HEMT einschließlich i-Typ InGaAs zwischen dem i-Typ GaAs und dem n-Typ AlGaAs verwendet werden. Alternativ kann das epitaxiale Substrat andere Materialien wie InP aufweisen.
• Während bei den oben beschriebenen Ausführungsformen HEMT's verwendet werden, kann die vorliegende Erfindung auf andere Feldeffekttransistoren angewandt werden.

Claims (6)

1. Verfahren zur Herstellung eines Feldeffekttransistors, bei welchem eine T-förmige Gateelektrode (15a) und Source- und Drainelektroden (13a, 13b) auf einem epitaxialen Halbleitersubstrat (1-4) selbstjustiert angeordnet sind, mit der folgenden Sequenz von Schritten:

Auftragen einer ersten Isolierungsschicht (5) auf das epitaxiale Halbleitersubstrat (1-4);

Bilden einer ersten Resiststruktur (7), welche eine Öffnungsstruktur einer vorgeschriebenen Breite aufweist, auf der ersten Isolierungsschicht (5);

Bilden einer ersten Öffnung (5a) durch Ätzen der ersten Isolierungsschicht (5) unter Verwendung der ersten Resiststruktur (7) als Maske;

Entfernen der ersten Resiststruktur (7), und Auftragen einer zweiten Isolierungsschicht (8) mit einer vorgeschriebenen Dicke auf die erste Isolierungsschicht (5) und das epitaxiale Halbleitersubstrat (1-4), welches in der ersten Öffnung (5a) bloßgelegt ist;

Ätzen der zweiten Isolierungsschicht (8) in einer Richtung senkrecht zu der Oberfläche des epitaxialen Halbleitersubstrats (1-4), wobei Teile (8) an gegenüberliegenden Seitenwänden der ersten Öffnung (5a) zurückbleiben, um eine zweite Öffnung (8a) in der ersten Öffnung (5a) zu erzeugen;

Auftragen eines metallischen Gateelektrodenmaterials (9) und Bilden einer T-förmigen Gateelektrode (15) darauf, während wenigstens der Teil der ersten Isolierungsschicht (5) entfernt wird, welcher Gebiete des epitaxialen Halbleitersubstrats bedeckt, an welchen Source- und Drainelektroden zu bilden sind;

Bilden einer zweiten Resiststruktur auf dem epitaxialen Halbleitersubstrat (1-4), wobei die zweite Resiststruktur Öffnungen gegenüberliegend den Gebieten auf dem epitaxialen Halbleitersubstrat (1-4) aufweist, an welchen Source- und Drainelektroden zu bilden sind; und

Auftragen eines Ohmschen Elektrodenmetalls (13) auf die gesamte Oberfläche des epitaxialen Halbleitersubstrats (1-4) und Entfernen der zweiten Resiststruktur mit überdeckenden Teilen des Ohmschen Elektrodenmetalls (13) durch Abheben, wodurch Source- und Drainelektroden (13a, 13b) erzeugt werden;

gekennzeichnet durch:

einen Schritt des Auftragens einer Ätzstoppschicht (6) eines feuerfesten metallischen Materials auf der ersten Isolierungsschicht (5), wobei der Schritt vor dem Bilden der ersten Resiststruktur (7) ausgeführt wird, wobei die durch die erste Resiststruktur bloßgelegte Ätzstoppschicht (6) durch Ätzen während des Bildens der ersten Öffnung (5a) entfernt wird und der verbleibende Teil der Ätzstoppschicht (6) wirksam ist, als. Ätzstoppschicht zu wirken, um ein Ätzen der ersten Isolierungsschicht (5) während des Ätzens der zweiten Isolierungsschicht (8) zu verhindern.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das metallische Gateelektrodenmaterial (9) auf die bloßgelegten Oberflächen des epitaxialen Halbleitersubstrats (1- 4) und auf die Ätzstoppschicht (6) aufgetragen wird und danach das metallische Gateelektrodenmaterial (9); wobei die Ätzstoppschicht (6) und die erste Isolierungsschicht (5) in eine vorgeschriebene Breite zur Bildung der T-förmigen Gateelektrode (15) strukturiert werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Schritte:

Auftragen einer ersten Gatemetallschicht (14) auf die gesamte Oberfläche des metallischen Gateelektrodenmaterials (9);

Bilden einer zweiten Gatemetallschicht (10) auf der gesamten Oberfläche der ersten Gatemetallschicht (14) durch Pulsplattieren oder stromloses Plattieren unter Verwendung der ersten Gatemetallschicht (14) als Zuführungselektrode; und

Strukturieren der ersten und zweiten Gatemetallschichten (14, 10) in einer vorgeschriebenen Breite; vor dem Strukturieren des metallischen Gateelektrodenmaterials (9), der Ätzstoppschicht (6) und der ersten Isolierungsschicht bei der Bildung der T-förmigen Gateelektrode (15) durchgeführt werden.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Schritte:

Auftragen einer ersten Gatemetallschicht (14) auf die gesamte Oberfläche des metallischen Gateelektrodenmaterials (9) ;

Bilden einer dritten Resiststruktur (16) mit einer Öffnungsstruktur einer vorgeschriebenen Breite auf dem ersten Gatemetall (14);

Bilden einer zweiten Gatemetallschicht (10) auf der ersten Gatemetallschicht (14) durch Pulsplattieren oder stromloses Plattieren unter Verwendung der ersten Gatemetallschicht (14) als Zuführungselektrode; und

Entfernen der dritten Resiststruktur (16);

vor der Strukturierung des metallischen Gateelektrodenmaterials (9), der Ätzstoppschicht (6) und der ersten Isolierungsschicht (5) bei der Bildung der T-förmigen Gateelektroden (15) durchgeführt werden.

5. Verfahren nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß die Schritte:

Entfernen aller Rückstände der ersten und zweiten Isolierungsschichten (5, 8); und

Auftragen einer dritten Isolierungsschicht (12) auf die gesamte Oberfläche des epitaxialen Halbleitersubstrats (1- 4) und die T-förmige Gateelektrode (15a);

nach dem Bilden der T-förmigen Gateelektrode (15a) und vor dem Bilden der zweiten Resiststruktur durchgeführt werden; und

der Teil der dritten Isolierungsschicht (12), welcher die Gebiete des epitaxialen Halbleitersubstrats (1-4) be deckt, an welchen die Source- und Drainelektroden zu bilden sind, unter Verwendung der zweiten Resiststruktur als Maske entfernt wird.

6. Verfahren nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß das feuerfeste metallische Material WSi ist.