DE69313833T2 - Verringerung der Ausschaltszeit eines Ausgangsleistungstransistors - Google Patents

Description

• Diese Erfindung bezieht sich allgemein auf die Anstiegsratensteuerung von Ausgangsleistungstransistoren und insbesondere auf die Reduzierung der Abschaltverzögerung.
• Bei Antriebssystemen für induktive Lasten, wie z. B. denjenigen eines bürstenlosen Gleichstrommotors, ist es erforderlich, sowohl hinsichtlich der elektromagnetischen Emissionen als auch der Störungen auf den Versorgungsleitungen die induzierten Störungen zu begrenzen. Für diesen Zweck werden üblicherweise spezielle Schaltungen zum Steuern der Ausgangsleistungstransistor-Anstiegsraten verwendet.
• Die Anstiegsratensteuerung wird üblicherweise implementiert, indein eine Integrationsstufe verwendet wird, um Unstetigkeiten in der Laststromkennlinie bei der Ansteuerung der Ausgangsleistungstransistoren zu verhindern, wie in Fig. 1 gezeigt ist.
• Ein Ansteuerungssignal wird in einen Eingangsknoten A der Integrationsstufe eingegeben, die einen Puffer B1, einen Rückkopplungskondensator C und einen Entladungsgenerator I (Anstieg) enthält.
• Die Verwendung einer solchen Integrationsstufe bringt mehrere Nachteile mit sich. Es ist insbesondere zu beachten, daß dann, wenn das Verhältnis I(Anstieg) / C (V/µs) klein ist, die Zeitspanne, die der Ausgangsleistungstransistor MP benötigt, um die lineare Zone zu verlassen und in die Sättigungszone seiner Kennlinie einzutreten, während des Abschaltens zu lang sein kann, wodurch eine Schaltverzögerung verursacht wird, die unter bestimmten Umständen vom System insgesamt nicht toleriert werden kann.
• Um einen solchen Nachteil zu vermeiden, wird im allgemeinen auf Schaltungen zurückgegriffen, die es erlauben, während einer Anfangsphase eines Abschaltvorgangs die Anstiegsrate zu "beschleunigen", bevor zugelassen wird, daß das Entladen mit einer angemessenen größeren Zeitkonstante fortgesetzt wird, wie sie durch die Integrationsstufe bestimmt wird, um Störungen zu unterdrücken.
• Diese bekannten Beschleunigungsschaltungen sind vom gleichen Typ, wie in Fig. 2 dargestellt ist.
• Ein logisches Steuersignal IN wird an den Steueranschluß eines Entladungsstromgenerators M1 angelegt. Zum Zeitpunkt t1, wenn das Abschalten des Ausgangsleistungstransistors MP eingeleitet wird, wird der Transistor M1 (der stromgesteuert sein kann, oder nicht) eingeschaltet. Dies bewirkt, daß das Gate des Ausgangsleistungstransistors MP schnell entladen wird, bis der Eingangsknoten A der Integrationsstufe die mittels der Diode D1 (die nach Bedarf auch durch mehrere in Serie geschaltete Dioden, durch eine MOS-Diode oder durch eine weitere Schwellenspannungsvorrichtung ersetzt werden kann) eingestellte Schwelle erreicht. Zu diesem Zeitpunkt wird die Aufteilung des Entladungsstroms, die vom Transistor (Generator) M1 bewirkt wird, aufgehoben, wobei der Abschaltvorgang des Ausgangsleistungstransistors MP folglich mit einer Zeitkonstanten fortgesetzt wird, die durch die Werte I (Anstieg) und C der Anstiegsratensteuerung bzw. der Integrationsstufe festgelegt wird. Einer der Nachteile dieser bekannten Lösungen ist, daß sie auf einer vorgegebenen Schwelle beruhen, um den Moment zu ermitteln, zu dem der Entladungsgenerator M1 abgeschaltet wird.
• Da außerdem bekannt ist, daß die Polarisationsbedingungen eines Ausgangsleistungstransistors (MP) streng von den Lasteigenschaften abhängen (z. B. den elektrischen Parametern der angetriebenen induktiven Last, den Arbeitsbedingungen des angetriebenen Motors und dergleichen), wird es häufig unmöglich, einen optimalen Schwellenwert einzustellen, wenn die Schaltung entworfen wird.
• In Abhängigkeit von den Betriebsbedingungen führen entweder diese Schwierigkeit oder der Näherungscharakter selbst bei einem möglichst genauen Entwurf häufig zu einem Versagen bei der Optimierung der Schaltverzögerung oder zu einer unangemessenen Leistungsfähigkeit der Anstiegsraten-Steuerschaltung. Tatsächlich ergibt ein verzögertes Abschalten des Schalters M1 eine Anstiegsrate gleich I(M1) / C, wobei die wirkliche Anstiegsrate sehr viel größer ist als gewünscht, da selbstverständlich I(M1) > I(Anstieg).
• Es wurde nun ein System entwickelt, das den Gegenstand dieser Erfindung darstellt und fähig ist, die Abschaltverzögerung eines Ausgangsleistungstransistors wirkungsvoll zu reduzieren. Das System der Erfindung verwendet eine Anstiegsraten-Steuerschaltung, die sich im Gegensatz zu den bekannten Schaltungen an veränderte Lastbedingungen anpassen kann.
• Grundsätzlich verwendet die Abschaltverzögerungs-Reduktionsschaltung einen "Komparator", der die Potentialdifferenz zwischen dem Ausgangsknoten der Leistungsstufe und dem Eingangsknoten einer Anstiegsratensteuerungs-Integrationsschaltung erfaßt. Der "Komparator" erzeugt an einem Ausgangsknoten ein Signal, das den Zustand der Sättigung oder der Nicht-Sättigung des Ausgangsleistungstransistors während eines Abschaltvorgangs anzeigt. Dieses vom Komparator erzeugte Signal wird verwendet, um die Übertragung des Antriebslogiksignals IN zum Steueranschluß des Entladungsschalters des Eingangsknotens der Integrationsstufe, die den Ausgangsleistungstransistor ansteuert, freizugeben oder zu sperren.
• Der Komparator wirkt somit als "Sensor", der unabhängig von veränderlichen Lastbedingungen den Zeitpunkt anzeigt, zu dem der Ausgangsleistungstransistor (der ein Feldeffekttransistor oder ein Bipolartransistor sein kann) während einer Abschaltphase von einer "linearen" Betriebszone in eine "Sättigungs"-Zone seiner Kennlinie übergeht. Somit weist die Abschaltverzögerungs-Reduzierungsschaltung, die Gegenstand dieser Erfindung ist, eine veränderliche und inhärent optimierte Schwelle für die Reduzierung der Abschaltverzögerung auf, ohne die Funktion der Anstiegsratensteuerungs-Integrationsschaltung im Fall veränderlicher Lastbedingungen zu beeinträchtigen.
• Die unterschiedlichen Aspekte und Vorteile dieser Erfindung werden deutlich beim Lesen der Beschreibung einer wichtigen Ausführungsforin, die hiermit durch ausdrücklichen Bezug eingefügt ist.
• Fig. 1 zeigt eine Ausgangsstufe, die eine Anstiegsratensteuerungs-Integrationsschaltung des Standes der Technik enthält, wie bereits erwähnt worden ist.
• Fig. 2 zeigt ein Schaltbild einer Ausgangsstufe, die mit einer Abschaltverzögerungs-Reduktionsschaltung gemäß einer bekannten Technik versehen ist, wie oben beschrieben worden ist.
• Fig. 3 zeigt ein Schaltbild einer Ausgangsstufe mit einer Abschaltverzögerungs-Reduktionsschaltung mit variabler Schwelle gemäß der vorliegenden Erfindung.
• Wie in Fig. 3 gezeigt, ist zu beachten, daß ein geeigneter Komparator durch den Transistor M2 und den Vorspannungsgenerator 12 verwirklicht wird. Dieser Komparator erfaßt die Potentialdifferenz zwischen dem Ausgangsknoten OUT der Leistungsstufe und dem Eingangsknoten A der Anstiegsratensteuerungs-Integrationsstufe, die aus dem Puffer B1, dem Rückkopplungskondensator C und dem Stromgenerator I(Anstieg) besteht.
• Ein Schalter M1 und ein Entladungsstromgenerator I1 bilden eine funktionale Entladungsbeschleunigungsschaltung gemäß der vorliegenden Erfindung, die die Abschaltverzögerung des Ausgangsleistungstransistors MP reduzieren kann.
• Das Signal am Ausgangsknoten des Komparators M2-I1 wirkt als Freigabe/Sperr-Signal für die Übertragung des Logikansteuerungssignals vom Eingangsanschluß IN zum Steueranschluß des Schalters M1.
• Die dargestellte Schaltung funktioniert wie folgt.
• Wenn der Ausgangsleistungstransistor MP eingeschaltet ist, weisen die Knoten A und B die Eingangsspannung auf, während der Drain-Anschluß des Leistungstransistors MP (d. h. der Ausgangsknoten OUT der Schaltung) nahezu Massepotential aufweist.
• Der Leistungstransistor MP schaltet wie folgt ab.
• Zum Zeitpunkt t1 wird das am Eingangsanschluß IN anliegende Steuersignal über das UND-Gatter AN1 zum Steueranschluß des Transistors M1 übertragen, wodurch dieser in den leitenden Zustand versetzt wird. Der Knoten A beginnt sich über den Transistor M1 mit einem durch den Generator I1 eingestellten Entladungsstrom zu entladen.
• Die Entladung des Knotens A bewirkt einen Abfall der Gate-Spannung des Transistors MP sowie des Sensortransistors M2. Folglich neigt der Drain-Anschluß des Leistungstransistors MP (d. h. das Potential am Ausgangsknoten OUT) aufgrund eines Anstiegs des Widerstands des Leistungstransistors MP zu einem Anstieg.
• Der Sensortransistor M2 wird abgeschaltet, wenn die Spannung am Knoten A einen Wert erreicht, der gleich der Summe der Schwellenspannung des Sensortransistors M2 und des Spannungsabfalls über dem Leistungstransistors MP ist (VthM2 + VdsMP2).
• Unter der Annahme, daß die Schwellenspannungswerte der Transistoren MP und M2 im wesentlichen korreliert sind, schaltet somit der Transistor M2 ab, wenn der Ausgangsleistungstransistor MP die Sättigung erreicht. Selbstverständlich schaltet M2 im Fall eines Bipolarleistungstransistors dann ab, wenn der Ausgangsleistungstransistor die Sättigung verläßt.
• Das Abschalten des Transistors M2 erzeugt eine logische am Ausgang des UND-Gatters AN1, wodurch der Entladungsschalter M1 abgeschaltet wird und von diesem Zeitpunkt an die Steuerung der Anstiegsrate des Leistungstransistors MP an die Anstiegsratensteuerungsstufe zurückgeht, entsprechend ihrer voreingestellten Zeitkonstante (I / C).
• Es ist klar, daß die Schaltung der vorliegenden Erfindung das Ziel erreicht, die Wirkung der Abschaltverzögerungs- Reduktionsschaltung perfekt und automatisch an die wirklichen Lastbedingungen anpaßbar zu machen, ohne die Leistungsfähigkeit der Integrationsstufe zu beeinträchtigen, die die Anstiegsrate steuert.

Claims (5)

1. Schaltung zum Reduzieren der Ausschaltverzögerung eines Ausgangsleistungstransistors einer Ausgangsstufe, die eine Integrationsstufe (B1, C) zum Steuern der Anstiegsgeschwindigkeit enthält, welche einen Eingangsknoten (A) besitzt, der durch eine Entladungsbeschleunigungsschaltung angesteuert wird, die im wesentlichen aus einem schnellen Entladungsschalter (M1) besteht, der durch ein Steuersignal (IN) eingeschaltet werden kann und dann, wenn das Potential des obengenannten Eingangsknotens (A) unter einen bestimmten Schwellenwert abfällt, ausgeschaltet werden kann,

gekennzeichnet durch

einen Komparator (M2), der die Potentialdifferenz zwischen einem Ausgangsknoten (OUT) der Ausgangsleistungsstufe und dem Eingangsknoten (A) der Integrationsstufe (B1, C) erfaßt und ein Signal erzeugen kann, das angibt, wann der Ausgangsleistungstransistor während der Abschaltphase die Sättigung erreicht oder verläßt;

ein logisches UND-Gatter (ANL) mit einem ersten Eingang, an den das Steuersignal (IN) geliefert wird,

einem zweiten Eingang, an den das vom Komparator erzeugte Signal geliefert wird, und einem Ausgang, der an einen Steueranschluß des schnellen Entladungsschalters (M1) funktional angeschlossen ist,

wobei das Steuersignal (IN) an den Steueranschluß des schnellen Entladungsschalters (M1) übertragen wird, wenn der Ausgangsleistungstransistor während der Abschaltphase die Sättigung erreicht oder verläßt.

2. Ausschaltverzögerungs-Reduzierungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Komparator aus einem Transistor (M2) gebildet ist, wovon ein erster Steueranschluß an den Eingangsknoten (A) der Integrationsschaltung (B1, C), die den Ausgangsleistungstransistor ansteuert, angeschlossen ist, ein zweiter Anschluß an den Ausgangsknoten (OUT) angeschlossen ist und ein dritter Anschluß über eine Vorspannungseinrichtung (12) an einen Speiseknoten angeschlossen ist;

wobei das am zweiten Anschluß anliegende Signal an den ersten Eingang des UND-Gatters (AN1) über einen Inverter geliefert wird.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der den Komparator bildende Transistor (M2) vom gleichen Typ wie der Leistungstransistor ist.

4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgangsleistungstransistor ein MOS-Transistor ist und der Komparator (M2) ein Signal erzeugt, das während der Abschaltphase angibt, daß der Leistungstransistor die Sättigung erreicht.

5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgangsleistungstransistor ein Bipolartransistor ist und der Komparator (M2) ein Signal erzeugt, das während der Abschaltphase angibt, daß der Leistungstransistor die Sättigung verläßt.