DE69232303T2

DE69232303T2 - PC mit integriertem wiederbeschreibbarem ROM zur Speicherung des BIOS

Info

Publication number: DE69232303T2
Application number: DE69232303T
Authority: DE
Inventors: Makoto Arai; Makoto Sakai
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-10-11
Filing date: 1992-10-09
Publication date: 2002-08-14
Anticipated expiration: 2012-10-10
Also published as: EP0536793B1; EP1028371A2; EP1028371A3; DE69232303D1; US5473775A; EP0536793A2; EP0536793A3

Description

Die Erfindung bezieht sich auf einen Personal-Computer, der einen Flash-Speicher als seinen BIOS-ROM verwendet.
Die Erfindung bezieht sich ferner auf einen Personal- Computer, bei dem extern der Inhalt seines BIOS-ROM überschreibbar ist.
Im allgemeinen ist ein Computer-System, wie beispielweise ein Personal-Computer, mit einem ROM (Nur-Lese-Speicher) zum Speichern eines BIOS (Basis-Eingabe/Ausgabe-System) ausgestattet. Bis jetzt mußte im Fall einer Zerstörung bzw. Löschung des Inhalts des BIOS-ROM oder einer Revision des BIOS der BIOS-ROM durch einen neuen Chip ersetzt werden. Um den ROM-Chip durch einen neuen zu ersetzen, ist es erforderlich, das Computer-Gehäuse zu öffnen. Die Arbeit des Öffnens des Computer-Gehäuses und Ersetzen des ROM-Chips durch einen neuen ist sehr beschwerlich.
Flash-Speicher wurden neuerdings als überschreibbare ROMs auf den Markt gebracht. Sie weisen verschiedene Merkmale auf. Eines dieser besteht darin, daß gespeicherte Daten Block-für- Block gelöscht werden können. Somit wäre die Verwendung eines Flash-Speichers als der BIOS-ROM zweckmäßig.
Der Flash-Speicher ist im allgemeinen mit einem Nur-Lese- Steuerbereich, genannt ein Boot-Block, am Ende seines Speicherbereichs ausgestattet. Im Fall, daß diese Art von Flash-Speicher als der BIOS-ROM verwendet wird, ist es somit erforderlich, einen Zugriff auf den Boot-Block durchzuführen, um zuerst eine Weit-Sprung-Anweisung sofort nach dem Zurücksetzen der CPU auszuführen. Im nachfolgenden normalen Zustand ist es erforderlich, einen Zugriff auf einen weiteren Bereich durchzuführen, der das BIOS speichert. Es wird bevorzugt, daß das BIOS mit existierenden Personal-Computern kompatibel ist.
Der Boot-Block, in dem eine Weit-Sprung-Anweisung plaziert 1 ist, überlappt mit einem Bereich zum Speichern mit existierenden Personal-Computern kompatiblen BIOS bezüglich CPU-sichtbaren Speicherraum (Adressenraum). Um einen Zugriff auf den Boot-Block durchzuführen, um die Weit-Sprung- Anweisung sofort nach der Einschaltrücksetzung durchzuführen und auf den BIOS-Speicherbereich im nachfolgenden normalen Zustand zuzugreifen, sind für das Steuern von Adressendaten einige Überlegungen erforderlich.
Außerdem sind einige Überlegungen erforderlich, um anderen Bereichen in dem BIOS-ROM, auf die im normalen Zustand nicht zugegriffen wird, d. h. Speicherraum, der anderen Bereichen als dem das BIOS speichernden Bereich zugeordnet ist, wie beispielsweise den Boot-Block, zu ermöglichen, für einen anderen Zugriff als dem BIOS-ROM-Zugriff offen zu sein.
IEEE PACIFIC RIM CONFERENCE ON COMMUNICATIONS, COMPUTERS AND SIGNAL PROCESSING, Bd. 2, 9. Mai 1991, Victoria, B. C., Kanada, Seiten 692-695, JEX: "FLASH MEMORY BIOS FOR PC AND NOTEBOOK COMPUTERS" offenbart einen Computer mit einem Mikroprozessor, einem BIOS-ROM, der einen blockweise löschbaren Flash-Speicher aufweist, wobei der Flash-Speicher einen ersten ein erstes BIOS speichernden Speicherbereich hat, wobei das Boot-Sprung-Hintertürchen bei einer vorbestimmten Position des Boot-Bereichs gespeichert ist, und einer externen Speichervorrichtung zum Speichern eines zweiten BIOS. Außerdem liefert der Mikroprozessor des obigen Computer-Systems oder ein zusätzlicher interner Flash- Speicher-Sequenz-Controller eine Fähigkeit einer BIOS- Aktualisierung von der externen Vorrichtung.
Es ist daher eine Aufgabe der Erfindung, einen Personal- Computer bereitzustellen, der, wenn sein BIOS-ROM aus einem Flash-Speicher aufgebaut ist, einen Zugriff auf den Boot- Block ermöglicht, um die Weit-Sprung-Anweisung sofort nach der Einschaltrücksetzung und einen Zugriff auf den BIOS- Speicherbereich in dem nachfolgenden normalen Zustand auszuführen.
Es ist eine weitere Aufgabe der Erfindung, einen Personal- Computer bereitzustellen, der es ermöglicht, Bereiche in dem BIOS-ROM, auf die im normalen Zustand nicht zugegriffen wird, d. h. Speicherraum, der anderen Bereichen als dem das BIOS speichernden Bereich zugeordnet ist, wie beispielsweise den Boot-Block, für einen anderen Zugriff als den BIOS-ROM- Zugriff offen zu sein.
Es ist eine weitere Aufgabe der Erfindung, einen Personal- Computer bereitzustellen, bei dem der Inhalt des BIOS-ROM überschrieben werden kann, um Daten in dem Fall zu korrigieren, wenn sie fehlerhaft sind, oder mit einer neueren Version des BIOS überschrieben werden kann.
Die obigen Aufgaben werden durch einen Computer gemäß Anspruch 1 erreicht. Die abhängigen Ansprüche beziehen sich auf unterschiedliche vorteilhafte Aspekte der Erfindung.
Gemäß einem ersten Aspekt der Erfindung wird ein Personal- Computer bereitgestellt mit: einem BIOS-ROM mit einem Flash- Speicher, der einen ersten Speicherbereich aufweist, der einen Boot-Bereich reserviert, und einem zweiten Speicherbereich, der ein Basis-Eingabe/Ausgabe-System (BIOS = basic input/ output system) speichert; Datenverarbeitungsmittel zum Ausgeben vorbestimmter Adressendaten sofort nach der Einschaltrücksetzung, um einen Zugriff auf den Boot-Bereich des BIOS-ROM durchzuführen, und nach dem Hochfahren des Systems Betriebsvorgänge gemäß dem in dem BIOS-ROM gespeicherten Basis-Eingabe/Ausgabe-System durchzuführen; und Adressenübersetzungsmittel, um nach dem Hochfahren des Systems Adressen zu übersetzen, wobei von dem Datenverarbeitungsmittel ausgegeben Adressen, die den ersten Speicherbereich bestimmen, in Adressen übersetzt werden, die den zweiten Bereich des BIOS-ROM bestimmen.
Gemäß dem Personal-Computer des ersten Aspekts der Erfindung ermöglicht die Adressenübersetzungsschaltung sogar dann, wenn der Boot-Bereich (Boot-Block) und das BIOS für die Datenverarbeitungseinheit (CPU) sichtbar sind, als ob sie an dem gleichen Speicherraum vorhanden sind, einen Zugriff auf den die Weit-Sprung-Anweisung speichernden Boot-Bereich sofort nach der Einschaltrücksetzung und einen Zugriff auf das BIOS im normalen Zustand nach dem Hochfahren des Systems. Somit kann ein Flash-Speicher mit einem Boot-Bereich als ein Computer-BIOS-Speicher (BIOS-ROM) verwendet werden.
Gemäß einem weiteren Aspekt der Erfindung wird ein Personal- Computer bereitgestellt mit: einem BIOS-ROM mit einem Flash- Speicher, der ein erstes Basis-Eingabe/Ausgabe-System (BIOS) speichert; einer externen Speichervorrichtung, die ein zweites Basis-Eingabe/Ausgabe-System speichert; Eingabemittel zum Eingeben einer Anweisung, um das in der zweiten externen Speichervorrichtung gespeicherte zweite Basis- Eingabe/Ausgabe-System an den BIOS-ROM zu übertragen; und Mittel, die auf die Anweisung von dem Eingabemittel zum Übertragen des in der externen Speichervorrichtung gespeicherten zweiten Basis-Eingabe/Ausgabe-System ansprechen, um gespeicherte Daten des BIOS-ROM zu überschreiben.
Der Personal-Computer gemäß dem weiteren Aspekt der Erfindung erlaubt es, daß der gespeicherte Inhalt des BIOS-ROM von der das BIOS speichernden externen Speichervorrichtung mittels des Überschreibmittels aufgefrischt wird. Das BIOS in dem BIOS-ROM kann ohne weiteres im Fall seiner Zerstörung überschrieben oder aktualisiert werden, um seine neue Version unterzubringen.
Diese Erfindung kann vollständiger aus der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen verstanden werden, in denen zeigt:
Fig. 1 ein Blockdiagramm eines Personal-Computers gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2 ein Speicherabbild des in Fig. 1 gezeigten BIOS-ROM;
Fig. 3 ein Diagramm zur Verwendung bei der Erläuterung des dem BIOS-ROM von Fig. 1 zugeordneten Speicherraums;
Fig. 4 ein Diagramm zur Verwendung bei der Erläuterung einer Beziehung zwischen Adressen und Bereichen des der CPU von Fig. 1 sofort nach dem Einschalten sichtbaren BIOS-ROM;
Fig. 4 ein Diagramm zur Verwendung bei der Erläuterung einer Beziehung zwischen Adressen und Bereichen des der CPU von Fig. 1 im normalen Zustand sichtbaren BIOS-ROM;
Fig. 5 eine Adressenschaltung zum Adressieren des BIOS-ROM;
Fig. 6 ein Schaltplan der Maskierungsschaltung von Fig. 5;
Fig. 7 ein Blockdiagramm einer Schaltung zum Erzeugen verschiedener Steuersignale, die in der Adressenschaltung von Fig. 5 verwendet werden;
Fig. 8 ein Ablaufdiagramm, das den Betrieb des in den Fig. 1 bis 7 gezeigten Computer-Systems darstellt;
Fig. 9 ein ausführliches Ablaufdiagramm des Ablaufdiagramms von Fig. 8;
Fig. 10 ein Datenabbild einer Floppy-Disk, die eine an den BIOS-ROM zu übertragenden BIOS-Datei speichert;
Fig. 11 eine Schaltung in einem Personal-Computer gemäß einer zweiten Ausführungsform der Erfindung zum Anweisen der Übertragung der BIOS-Datei von der Floppy-Disk mit dem in Fig. 10 gezeigten Datenabbild an den BIOS-ROM; und
Fig. 12 ein Ablaufdiagramm, das den Betrieb des Personal- Computers gemäß der zweiten Ausführungsform darstellt, der mit der Schaltung von Fig. 11 ausgestattet ist, wenn die Leistung angeschaltet wird.
In Fig. 1 ist ein Personal-Computer gemäß einer ersten Ausführungsform der Erfindung, der ein tragbarer Computer ist, mit einer CPU (zentrale Verarbeitungseinheit) 11 zum Steuern des gesamten Systems ausgestattet. Die CPU 11 weist eine Fähigkeit zum Verarbeiten von 16-Bit-Daten und 24-Bit- Adressen auf. Als CPU 11 kann ein Mikroprozessor, wie beispielsweise der Intel 386SL, verwendet werden.
Ein Systemspeicher 13 ist mit dem lokalen Bus der CPU 11 verbunden. Der Speicher 13 wird als der Hauptspeicher des Systems verwendet (d. h. des Personal-Computer-Systems). Der Speicher 13 speichert Programme und Daten, die zu verarbeiten sind. Bei der Ausführungsform umfaßt der System-Speicher 13 eine Standard-Speicherkapazität von 2 MB, die bis auf 18 MB durch Einstecken eines Erweiterungsspeichers in einen Erweiterungssteckplatz 14 erweiterbar ist.
Die CPU 11 ist mit einem Systembus 15 verbunden, der zum Übertragen von Adressendaten, Daten und Steuerdaten verwendet wird.
Mit dem Systembus 15 ist ein BIOS-ROM 17 verbunden, der das BIOS (Basis-Eingabe/Ausgabe-System) usw. speichert. Der BIOS- ROM 17 besteht aus einem Flash-Speicher. Der BIOS-ROM wird nachstehend mit Bezug auf die Fig. 2, 3, 4A und 4B ausführlich erläutert.
Mit dem Systembus 15 ist ebenfalls ein Super-Integrations-IC 19 verbunden, der zwei DMA-Controller zur direkten Speicherzugriffssteuerung, zwei programmierbare Interrupt- Controller (PICs), zwei programmierbare Intervall-Zeitgeber (PITs), zwei serielle Eingabe/Ausgabe-Controller (SIOs) und eine Echtzeituhr (RTC) umfaßt. Beispielsweise kann ein Intel 82360SL-Chip als der IC 19 verwendet werden.
Mit dem Systembus 15 sind ferner ein Festplattenlaufwerk (HDD) 21 und ein Super-Integrations-IC 23 verbunden.
Das Festplattenlaufwerk 21 weist eine integrierte Antriebselektronik-Schnittstelle (IDE) auf und erlaubt einen direkten Zugriff durch die CPU 11. Das Festplattenlaufwerk verwendet eine 2,5-Zoll-Platte mit einer Speicherkapazität von 120/200 MB.
Der Super-Integrations-IC 23 umfaßt einen Floppy-Disk- Controller (FDC) zum Steuern eines Floppy-Disk-Laufwerks und einen durchstimmbaren Oszillator (VFO) zum Erzeugen von Takten für den FDC. Beispielsweise kann ein T9920-Chip von Toshiba als IC 23 verwendet werden.
Mit dem IC 23 ist ein Floppy-Disk-Laufwerk (internes FDD) 25 verbunden, das bei dem Personal-Computer Standard ist. Falls es erforderlich ist, ist ein externes Floppy-Disk-Laufwerk oder ein Drucker (PRT/FDD) 27 mit dem IC 23 verbunden. Mit dem IC 23 ist ferner ein Leistungs-Versorgungs-Controller (PSC) 39 zum Steuern einer Systemleistung (PS) 41 verbunden. Der Leistungs-Controller 39 erzeugt ein Einschaltrücksetzsignal zu einer Zeit, wenn die Systemleistung angeschaltet wird.
Mit dem Systembus 17 ist ferner ein Anzeige-Controller 29 verbunden, der eine Anzeigetafel 31, wie beispielsweise eine Flüssigkristallanzeigetafel, steuert.
Mit dem Systembus 15 ist ferner ein Tastatur-Controller (KBC) 33 verbunden, der eine damit verbundene Tastatur (KB) 35 steuert. Das heißt, daß der Tastatur-Controller 33 die Tastenmatrix der Tastatur 35 abtastet, um ein Signal entsprechend einer gedrückten Taste zu empfangen, und es in einen vorbestimmten Tasten-Code übersetzt. Dieser Tasten-Code wird an die CPU 11 über den Systembus 15 auf der Grundlage eines Quittungsaustauschs einer seriellen Kommunikation (handshaking) übertragen.
Mit dem Systembus 15 ist ferner ein Erweiterungsverbinder 37 verbunden, mit dem eine Erweiterungseinheit (Erweiterungskarte) verbunden werden kann, um die Funktionen des Computers zu erweitern.
Als nächstes wird die Konfiguration des BIOS-ROM 17 und des dem BIOS-ROM zugeordneten Speicherraums (Adressenraums) mit Bezug auf Fig. 2, 3, 4A und 4B beschrieben.
Zuerst besteht der BIOS-ROM 17 aus einem Flash-Speicher mit einer Speicherkapazität von 8 Bit · 128 K, d. h. 128 KB. Wie es in Fig. 2 gezeigt ist, ist der 0 KB- bis 120 KB-Bereich des BIOS-ROM 17, d. h. der Bereich mit den physischen Adressen OOOOOH bis 1DFFFH, ein Hauptblock 171, der lesbar, beschreibbar und löschbar ist. Das letzte "H" gibt an, daß die Adressen in Hexadezimalform dargestellt sind. Bei der nachfolgenden Darstellung der Adresse wird jedoch das "H" weggelassen. Der 120 KB- bis 128 KB-Bereich des BIOS-ROM 17, i d. h. des Bereiches mit den physischen Adressen 1E000 bis 1FFFF, ist ein Nur-Lese-Boot-Block 172. Als BIOS-ROM 17 ist beispielsweise ein i28F001BX-T-Chip von Intel verfügbar.
Der Boot-Block 172 des BIOS-ROM 17 ist ein Bereich, der Programme zum Ausführen von Minimalfunktionen zur Systemsteuerung speichert. In dem Boot-Block 172 sind eine Weit-Sprung-Anweisung 173, eine zyklische Redundanzprüfungs- Routine (CRC) 174 und eine Adressenübersetzungs- und Adressenmaskierungs-Routine 175 zum Übersetzen und Maskieren von Adressen des BIOS-ROM 17 gespeichert. Der Boot-Block 172 speichert ferner eine Initialisierungs-Routine 176 zur minimalen Initialisierungsverarbeitung und eine Übertragungs- Routine 177, die verwendet wird, um eine zum Überschreiben des BIOS-ROM 17 angepaßte Überschreibungsroutine von dem Floppy-Disk-Laufwerk 25 an den Systemspeicher 13 zu übertragen. Die Weit-Sprung-Anweisung 173 ist in einem Bereich des BIOS-ROM 17 gespeichert, der mit der Adresse 1FFF0 beginnt.
In dem 0 KB- bis 64 KB-Bereich (unterer Speicherbereich) des Hauptblocks 171 auf dem BIOS-ROM 17 ist das BIOS mit einer Initialisierungs-Routine (IRT) gespeichert, zum Beispiel das BIOS, das mit existierenden Personal-Computern kompatibel ist. In dem 64 KB- bis 120 KB-Bereich des Hauptblocks 171, d. h. in seinem verbleibenden 56 KB-Bereich (hoher Speicherbereich), ist eine Systemverwaltungs-Routine gespeichert, die ein Programm zum Installieren, Stromsparen, Anhalten, Wiederaufnehmen, etc. ist.
Der 128 KB-Bereich des BIOS-ROM 17 ist für die CPU 11 sichtbar, als ob er in dem letzten 128 KB-Bereich (an dem Ende der höchsten Adresse) des 15 MB- bis 16 MB-Bereichs auf dem 16 MB-Speicherraum vorhanden wäre, d. h. in dem Bereich, der mit der Adresse FE0000 beginnt und mit der Adresse FFFFFF endet, wie es in Fig. 3 gezeigt ist. Der 128 KB-Bereich des BIOS-ROM 17 wird ebenfalls für die CPU 11 sichtbar sein, als ob er in dem letzten 128 KB-Bereich (am oberen Adressenende) des 0 MB- bis 1 MB-Bereichs auf dem 16 MB-Speicherraum vorhanden wäre, d. h. in dem Bereich, der mit der Adresse OE0000 beginnt und mit der Adresse 0FFFFF endet, wie es in Fig. 3 gezeigt ist.
Aus Sicht der CPU 11 unmittelbar nach dem Einschalten des Stroms wird die Adressenzuordnung des BIOS-ROM 17 derart durchgeführt, wie es in Fig. 4A gezeigt ist, wobei dem unteren 64 KB-Bereich (die erste Hälfte des 128 KB-Bereichs; 0 bis 64 KB) E000 (Segmentadresse): 0000 (Intrasegmentadresse) bis E000 : FFFF zugeordnet wird und wobei dem oberen 64 KB-Bereich (die zweite Hälfte des 128 KB- Bereichs: 64 KB bis 128 KB) F000 : 0000 bis F000 : FFFF zugeordnet wird. Im normalen Zustand wird andererseits dem unteren 64 KB-Bereich des BIOS-ROM 17 F000 : 0000 bis F000 : FFFF und dem oberen 64 KB-Bereich E000 : 0000 bis E000 : FFFF zugeordnet, wie es in Fig. 4B gezeigt ist. Wie es aus einem Vergleich zwischen den Fig. 4A und 4B ersichtlich ist, wird die Adressenzuordnung an dem unteren 64 KB-Bereich und dem oberen 64 KB-Bereich, wie er von der CPU 11 gesehen wird, sofort nach dem Einschalten in dem normalen Zustand umgekehrt. (Mit anderen Worten werden im normalen Zustand dem unteren 64 KB-Bereich die gleichen Adressen wie diejenigen zugeordnet, die dem oberen 64 KB-Bereich sofort nach dem Einschalten zugeordnet werden, wohingegen dem oberen 64 KB- Bereich die gleichen Adressen zugeordnet werden, wie diejenigen, die dem unteren 64 KB-Bereich sofort nach dem Einschalten zugeordnet werden.) Die Einzelheiten einer derartigen Adressenübersetzung wird nachstehend mit Bezug auf Fig. 5 beschrieben. Es sei bemerkt, daß die Adresse PQRS : TUVW in eine Adresse übersetzt werden kann, die die CPU 11 in Übereinstimmung in einem Addiervorgang von PQRSO + TUVW erzeugen wird.
Als nächstes wird eine Schaltung zum Adressieren des BIOS- ROMS 17 mit Bezug auf Fig. 5 beschrieben. Der BIOS-ROM 17 wird mit einer 17-Bit-Adresse mit Bits A0 bis A16 entsprechend seiner Speicherkapazität von 128 KB, einem Chip- Auswahlsignal ROMCS# (# gibt tief aktiv an), einem Speicherschreibsignal MEMWT#, einem Speicherlesesignal MEMRD# und einem Schreibsignal PROG beliefert.
Bits A0 bis A15 einer 24-Bit-Adresse (A0 bis A23), die von der CPU 11 ausgegeben werden, werden direkt an den BIOS-ROM 17 angelegt. Das Adressen-Bit A16 wird an den BIOS-ROM 17 über ein EXKLUSIV-ODER-Gatter 47 angelegt, wo es mit einem Steuersignal INV EXKLUSIV-ODER-verknüpft wird, was ermöglicht, daß eine derartige Adressenübersetzung, wie es in den Fig. 4A und 4B gezeigt ist, implementiert werden kann.
Das Schreibsignal PROG wird auf +12 Volt zur Zeit des Schreibens der Daten angehoben und in den anderen Zuständen auf Masse (0 Volt) gehalten. Eine Änderung des Spannungspegels des Schreibsignals PROG wird durch einen Umschaltvorgang eines Schalters 45 durchgeführt, der auf ein Steuersignal ROMPRG antwortet. Als Schalter 45 kann eine aktive Schaltvorrichtung, wie beispielsweise ein Relais, ein FET, etc. verwendet werden.
Das Chip-Auswahlsignal ROMCS# wird von einer Maskierungsschaltung 49 erzeugt, die die acht höchstwertigen Bits A16 bis A23 der von der CPU 11 ausgegebenen 24-Bit- Adresse (A0 bis A23) und ein Steuersignal DISE# empfängt. Die Maskierungsschaltung wird nachstehend mit Bezug auf Fig. 6 beschrieben.
Die Maskierungsschaltung 49 ist aus UND-Gattern 51 und 57, einem NOR-Gatter 53, ODER-Gattern 55 und 59 und einem NAND- Gatter 61 aufgebaut. Von den von der CPU 11 ausgegebenen Adressen-Bits A0 bis A23 werden die vier höchstwertigen Bits A20 bis A23 an das UND-Gatter 51 angelegt, um zu erfassen, ob A20 bis A23 all gleich Eins (F in hexadezimaler Darstellung) sind oder nicht. Die vier Bits A20 bis A23 werden ebenfalls an das NOR-Gatter 53 angelegt, um zu erfassen, ob sie alle gleich Null (0 in hexadezimaler Darstellung) sind oder nicht. Die Ausgaben des UND-Gatters 51 und des NOR-Gatters 53 sind mit dem ODER-Gatter 55 gekoppelt.
Die Ausgabe des ODER-Gatters 55 und die Adressen-Bits A17 bis A19 werden an das UND-Gatter 57 angelegt, um zu erfassen, ob die Adressen-Bits A20 bis A23 alle gleich Eins oder Null sind und die Adressen-Bits A17 bis A19 alle gleich Eins sind oder nicht. Das heißt, es wird erfaßt, ob die Adresse (A0 bis A23) FFxxxx, FExxxx, 0Fxxxx oder 0Exxxx ist (xxxx gibt irgendeinen Wert im Bereich von 0000 bis FFFF an). Das Adressen-Bit A16 und das Steuersignal DISE# werden an das ODER-Gatter 59 angelegt.
Die Ausgaben des UND-Gatters 57 und des ODER-Gatters 59 werden an das NAND-Gatter 61 angelegt. Das NAND-Gatter 61 gibt ein Chip-Auswahlsignal ROMCS# auf einem niedrigen Pegel, das heißt aktiv, aus, wenn sowohl die Ausgänge des UND- Gatters 57 als auch des ODER-Gatters 59 hoch sind. Andererseits wird, wenn mindestens einer der Ausgänge des UND-Gatters 57 und des ODER-Gatters 59 niedrig ist, ein Chip- Auswahlsignal ROMCS# auf einem hohen Pegel, der nicht aktiv ist, von dem NAND-Gatter 61 ausgegeben.
Mit der oben beschriebenen Anordnung der Maskierungsschaltung 49 wird in dem in Fig. 4B gezeigten Zustand, wenn eine Adresse, die eine Position im 64 KB- bis 128 KB-Bereich des BIOS-ROM 17 bestimmt, von der CPU 11 ausgegeben wird, die A16 eine 0 (auf niedrigem Pegel). Wenn das Signal DISE# auf niedrigem Pegel ist, ist daher das Chip-Auswahlsignal ROMCS# auf einem hohen Pegel, was den BIOS-ROM 17 sperrt. Dadurch wird ein Zugriff auf den BIOS-ROM verhindert. Mit anderen Worten werden die Adressen im Bereich von E000 : 0000 bis E000 : FFFF maskiert. Der Betrieb der Maskierungsschaltung 49 wird nachstehend ausführlicher beschrieben.
Als nächstes wird auf Fig. 7 Bezug genommen, um eine Schaltung zum Erzeugen des Steuersignals INV (siehe Fig. 5), des Steuersignals DISE# (Fig. 5 und 6) und des Steuersignals ROMPRG (Fig. 5) zu beschreiben.
Wie es in Fig. 7 gezeigt ist, wird ein Einschaltrücksetzsignal, das niedrig aktiv ist, von dem in Fig. 1 gezeigten Leistungs-Controller (PSC) 39 gemeinsam an Lösch-Anschlüsse (CLR) der drei D-Flip-Flops (D-FF) 71, 73 und 75 angelegt, die niedrig aktiv sind. Die jeweiligen Dateneingänge (D) der D-Flip-Flops 71, 73 und 75 sind verbunden, um drei 1-Bit E/A-Datenstücke von der CPU 11 zu empfangen, und ihre jeweiligen Takteingänge (CK) sind verbunden, um drei E/A-Schreibsignale von der CPU 11 zu empfangen. Der Ausgang (QN) mit negativer Phase des D-Flip- Flops 71 dient als das Signal DISE#, der Ausgang (Q) mit positiver Phase des D-Flip-Flops 73 dient als das Signal INV und der Ausgang (Q) mit positiver Phase des Flip-Flops 75 wirkt als das Signal ROMPRG.
Nachstehend wird der Betrieb des wie oben konfigurierten Systems mit Bezug auf ein in Fig. 8 gezeigtes Ablaufdiagramm kurz beschrieben.
Nachdem die Leistung eingeschaltet wurde, arbeitet das System gemäß in dem Boot-Block 172 des BIOS-ROM 17 gespeicherten Programmen, wie es in Fig. 8 gezeigt ist (Schritt P1). Hier greift das System auf den Boot-Block 172 ohne Durchführen der Adressenübersetzung durch das EXKLUSIV-ODER-Gatter 47 zu, um dadurch die Weit-Sprung-Anweisung 173 und die zyklische Redundanzprüfungs-Routine (CRC-Routine) für den Inhalt des BIOS-ROM 17, etc. durchzuführen.
Wenn die zyklische Redundanzprüfung zu einem Erfolg führt (kein Fehler), führt das System in Schritt P2 eine in Fig. 8 gezeigte Verarbeitung durch. In Schritt P2 übersetzt das System die Adressen des BIOS-ROM 17, so daß der in Fig. 4B gezeigte Zustand resultiert. Außerdem maskiert das System die Adressen des 64 KB- bis 128 KB-Bereichs des BIOS-ROM 17, d. h. Adressen im Bereich von E0000 : 0000 bis E000 : FFFF. Danach arbeitet das System gemäß dem im 0 KB- bis 64 KB-Bereich des BIOS-ROM gespeicherten BIOS und den in dem Systemspeicher 13 gespeicherten Anwendungsprogrammen.
Im Fall des Versagens der zyklischen Redundanzprüfung (der Erfassung von Fehlern) überträgt andererseits das System eine in der BIOS-Überschreibungs-Floppy-Disk (FD) 80 gespeicherte BIOS-Datei 81 von dem Floppy-Disk-Laufwerk (internes FDD) 25 an den BIOS-ROM 17, wodurch der BIOS-ROM 17 repariert (aufgefrischt) wird (Schritt P3). Die Floppy-Disk 18 wird nachstehend mit Bezug auf Fig. 10 beschrieben.
Als nächstes wird der in Fig. 8 beschriebene Vorgang ausführlicher mit Bezug auf ein Ablaufdiagramm von Fig. 9 beschrieben.
Wenn der Leistungsschalter des Systems eingeschaltet wird, gibt der Leistungs-Controller (PSC) 39 ein Einschaltrücksetzsignal auf niedrigem Pegel aus, das seinerseits gemeinsam an die Lösch-Anschlüsse (CLR) der in Fig. 7 gezeigten D-Flip-Flops 71, 73 und 75 angelegt wird. Dadurch werden die D-Flip-Flops 71, 73 und 75 alle zurückgesetzt, so daß das Signal DISE# in den Hochpegelzustand geht und die Signale INV und ROMPRG in den Tiefpegelzustand gehen.
Das Einschaltrücksetzsignal vom Leistungs-Controller 79 wird ebenfalls an die CPU 11 angelegt, so daß sie zurückgesetzt wird (Schritt S1). Folglich gibt die CPU 11 eine Anfangsadresse, beispielsweise FFFFF0, und eine Speicherleseanweisung aus, um die Weit-Sprung-Anweisung auszuführen (Schritt S2). Wenn die Anweisung von der CPU 11 decodiert wird, geht das Speicherlesesignal MEMRD# in den aktiven Pegel (niedrigen Pegel).
Von der von der CPU 11 ausgegebenen Adresse (FFFFF0) wird das Bit A16 an das EXKLUSIV-ODER-Gatter 47 zusammen mit dem Signal IN. T vom D-Flip-Flop 73 angelegt. An diesem Punkt ist das Signal INV niedrig, so daß das Adressen-Bit A16 unverändert an den BIOS-ROM 17 über das EXKLUSIV-ODER-Gatter 47 angelegt wird. Die Adressen-Bits A0 bis A15 der von der CPU 11 ausgegebenen Adresse (FFFFF0) werden ebenfalls an den BIOS-ROM 17, wie sie sind, angelegt.
In diesem Fall sind die Adressen des BIOS-ROM für die CPU 11 sichtbar, wie es in Fig. 4A gezeigt ist. Somit wird der Boot- Block 172 des BIOS-ROM 17 von den Adressen-Bits A0 bis A16 (1FFFF0) der von der CPU 11 ausgegebenen Adresse FFFFF0 adressiert. Dann werden die Weit-Sprung-Anweisung 173 und eine das Ziel eines Sprungs angebende Vektoradresse in dem Boot-Block 172 aus einem Bereich des Boot-Blocks 172 gelesen, der mit der Adresse 1FFF0 beginnt. Die CPU 11 führt die Weit- Sprung-Anweisung 173 gemäß der Vektoradresse aus (Schritt S3). Nach der Ausführung der Weit-Sprung-Anweisung 173 wird der 128 KB-Bereich des BIOS-ROM von der CPU 11 gesehen, als ob er in dem letzten 128 KB-Bereich (hohes Adressenende) des 0 MB- bis 1 MB-Bereichs in dem 16 MB-Speicherraum vorhanden wäre, wie es in Fig. 3 gezeigt ist.
Die CRC-Routine 174 zum Durchführen der zyklischen Redundanzprüfung für den gespeicherten Inhalt des BIOS-ROM 17 wird in dem Bereich gespeichert, zu dem ein Sprung durchgeführt wird, der von der Vektoradresse angegeben wird. Folglich wird nach der Ausführung der Weit-Sprung-Anweisung 173 die zyklische Redundanzprüfung für den gespeicherten Inhalt des BIOS-ROM 17 in Übereinstimmung mit der CRC-Routine 174 durchgeführt (Schritt S4).
Als Ergebnis der Ausführung der CRC-Routine 174 lädt, wenn die zyklische Redundanzprüfung für den BIOS-ROM 174 zu einem Erfolg führt (Schritt S5), die CPU 11 E/A-Daten auf einem hohen Pegel in jedes der D-Flip-Flops 71 und 73 gemäß der Routine 175 zur Adressenübersetzung und Adressenmaskierung (Schritt S6). Dies veranlaßt, daß das Signal DISE# in den Tiefpegelzustand und das Signal INV in den Hochpegelzustand geht. Die CPU 11 arbeitet dann gemäß dem im 0 KB- bis 64 KB- Bereich des BIOS-ROM 17 gespeicherten BIOS und dem im Systemspeicher 13 gespeicherten Anwendungsprogramm.
Beim Zugriff auf das BIOS wird die CPU 11 Adressen im Bereich von F000 : 0000 bis F000 : FFFF (d. h. F000 bis FFFFF) ausgeben, wie bei dem Fall des BIOS-Zugriffs in existierenden Personal- Computern. Wenn in diesem Fall auf den BIOS-ROM 17 durch die Adressen für den BIOS-Zugriff ohne Durchführen einer Adressenübersetzung durch das EXKLUSIV-ODER-Gatter 47 zugegriffen würde, würde auf den Boot-Block 172 oder die Systemverwaltungs-Routine in dem BIOS-ROM 17 unzulässig zugegriffen werden, wie es ohne weiteres aus Fig. 4A ersichtlich ist. Gemäß der Ausführungsform ermöglicht jedoch die Adressenübersetzung durch das EXKLUSIV-ODER-Gatter 47 einen Zugriff auf das BIOS im BIOS-ROM 17.
Wenn das Signal INV im Schritt S6 auf einen hohen Pegel angehoben wird, wird das von der CPU 11 ausgegebene Bit A16 der Adresse Fxxxx (xxxx gibt irgendeinen Wert im Bereich von 0000 bis FFFF an), um einen Zugriff auf das BIOS durchzuführen, von dem EXKLUSIV-ODER-Gatter 47 von einem 1- Pegel in einen 0-Pegel umgewandelt. Das resultierende Bit A16 auf logisch 0 wird an den BIOS-ROM 17 angelegt. Inzwischen werden die Bits A0 bis A15 der Adresse Fxxxx an den BIOS-ROM 17, so wie sie sind, angelegt.
Auf diese Art und Weise wird die von der CPU 11 ausgegebene Adresse Fxxxx, um einen Zugriff auf das BIOS durchzuführen, in Exxxx zum Legen an den BIOS-ROM 17 umgewandelt. Folglich wird auf das in dem 0 KB- bis 64 KB-Bereich des BIOS-ROM gespeicherte BIOS zugriffen. Die CPU 11 tritt dann in den normalen Zustand ein, in dem sie gemäß dem BIOS und der im Systemspeicher 13 gespeicherten Anwendungsprogrammen arbeitet, wie es oben beschrieben ist.
Es sei angenommen, daß in diesem Zustand die CPU 11 die Adresse Exxxx ausgibt. Das Adressen-Bit A16, welches das niederstwertige Bit in der höchstwertigen Stelle (Hexadezimalzahl E) der Adresse Exxxx ist, ist auf einem niedrigen Pegel ("0"). Das Signal DISE# ist ebenfalls auf einem niedrigen Pegel. Somit wird der Ausgang des ODER- Gatters 49, der das Adressen-Bit A16 und das Signal DISE# ODER-verknüpft, auf einem niedrigen Pegel sein. In diesem Fall ist der Ausgang des NAND-Gatters 61, d. h. das Chip- Auswahlsignal ROMCS#, in einem hohen Pegel, was den BIOS-ROM 17 gegen Zugriff sperrt.
Gemäß der Ausführungsform werden, wie es oben beschrieben ist, im normalen Zustand, in dem die CPU gemäß dem BIOS und den Anwendungsprogrammen arbeitet, die Adressen E000 : 0000 bis E000 : FFFF maskiert. Im normalen Zustand kann daher der 64 KB- Speicherraum in diesem Adressenbereich für einen anderen als dem BIOS-ROM 17 geöffnet werden, wodurch eine wirksame Verwendung des Speicherraums ermöglicht wird. Sogar wenn dieser Speicherraum einem anderem als dem BIOS-ROM- Speicherbereich, oder einem E/A-Bereich zugeordnet ist, und ein Zugriff auf diesen Bereich durchgeführt wird, besteht keine Möglichkeit eines zufälligen Zugriffs auf den BIOS-ROM 17 (seinen 64K- bis 128 KB-Bereich) und eines Überschreibens der in dem BIOS-ROM 17 gespeicherten Systemverwaltungs- Routine.
Wenn bei Schritt S5 entschieden wird, daß die zyklische Redundanzprüfung nicht erfolgreich ist, führt die CPU 11 andererseits einen Initialisierungsvorgang durch, der erforderlich ist, um den Inhalt des Hauptblocks 171 des BIOS- ROM 17 in korrekte Daten gemäß der im Boot-Block 172 des BIOS-ROM 17 gespeicherten Initialisierungs-Routine 176 umzuschreiben (Schritt S8). Das heißt, daß die CPU 11 in Schritt S8 eine Initialisierung des Anzeige-Controllers 29, des Systemspeichers 13, des Floppy-Disk-Controllers (FDC) innerhalb des Super-Integrations-IC 23, des Tastatur- Controllers (KBV) 33, etc. durchführt.
Nachfolgend führt die CPU 11 aufeinanderfolgende Schritte 59 bis S13 gemäß der in dem Boot-Block 172 des BIOS-ROM 17 gespeicherten Übertragungs-Routine 177 durch.
Zuerst steuert die CPU 11 den Anzeige-Controller 29, um auf der Anzeigetafel 31 eine Bedienungs-Führung anzuzeigen, die den Anwender auffordert, eine Floppy-Disk (FD) 80 mit einer derartigen Datenstruktur, wie sie in Fig. 10 gezeigt ist, in das Floppy-Disk-Laufwerk (internes FDD) 25 zu laden (Schritt S9). Die Bedienerführung umfaßt eine Aufforderung an den Anwender, eine beliebige Taste auf der Tastatur (KB) 35 zu drücken, nachdem die Floppy-Disk geladen wurde.
Der Anwender lädt die Floppy-Disk 80 in das FDD 25 und drückt dann eine Taste auf der Tastatur 3 gemäß den Aufforderungen auf dem Bildschirm. Der Tastendruck wird von der CPU 11 erfaßt (Schritt S10).
An diesem Punkt wird eine Beschreibung der in Fig. 10 gezeigten Floppy-Disk durchgeführt. Die Platte 80 ist eine Floppy-Disk, die angepaßt ist, um den BIOS-ROM zu überschreiben. Die Platte 80 speichert eine BIOS-Datei 81 und eine Überschreibungs-Routine 82 zum Überschreiben (Auffrischen) des gespeicherten Inhalts des BIOS-ROM 17 durch die BIOS-Datei 81. In der BIOS-Datei 81 ist das BIOS und die Systemverwaltungs-Routine gespeichert. Bei einer vorbestimmten Position der Überschreibungs-Routine 82 sind Identifikationsdaten ID gespeichert, die angeben, daß die Floppy-Disk 80 zum Überschreiben des BIOS-ROM angepaßt ist.
Beim Erfassen eines Tastendrucks in Schritt S10 liest die CPU 11 Identifikationsdaten ID aus der vorbestimmten Position der in das Plattenlaufwerk 25 geladenen Floppy-Disk und bestimmt dann, ob die Identifikationsdaten ID für die BIOS-ROM- Überschreibungs-Floppy-Disk eindeutige Daten sind oder nicht (Schritte S11, S12).
Wenn in Schritt S12 entschieden wird, daß die Identifikationsdaten ID unzulässig (improper) sind, sieht die CPU 11 die in das Plattenlaufwerk 25 geladene Floppy-Disk nicht als die BIOS-ROM-Überschreibungs-Floppy-Disk 80 an und gibt dann die Verarbeitung an Schritt S9 zurück.
Wenn andererseits in Schritt S12 entschieden wird, daß die Identifikationsdaten ID geeignet (proper) sind, sieht die CPU 11, daß die BIOS-ROM-Überschreibungs-Floppy-Disk 80 (in Fig. 10) richtig in das Plattenlaufwerk 25 geladen ist, und überträgt dann die in der Platte 80 gespeicherte Überschreibungs-Routine 82 an den Systemspeicher 13 (Schritt S13).
Nachfolgend führt die CPU 11 nachfolgende Schritte S14, S15 und S16 gemäß der an den Systemspeicher 13 übertragenen Überschreibungs-Routine 82 aus.
Zuerst lädt die CPU 11 E/A-Daten auf einem hohen Pegel in das in Fig. 7 gezeigte D-Flip-Flop 75 (Schritt S14). Dies veranlaßt das Signal ROMPRG in den Hochpegelzustand zu gehen, so daß der Schalter 45 in die +12 Volt-Position gesetzt wird. Somit wird +12 Volt an den Anschluß PROG des BIOS-ROM 17 angelegt, der aus einem Flash-Speicher besteht, so daß der BIOS-ROM 17 zum Schreiben freigegeben ist.
An diesen Punkt werden die D-Flip-Flops 71 und 73 in den gleichen Zustand (gelöschten Zustand) gesetzt, in den sie beim Einschaltrücksetzen plaziert werden, so daß das Signal DISE# auf einem hohen Pegel ist, wohingegen das Signal 111 V auf einem niedrigen Pegel ist. Wenn das Signal INV auf einem niedrigen Pegel ist, wird das Adressen-Bit 16 von der CPU 11 an den BIOS-ROM 17, so wie es ist, angelegt. Falls in diesem Fall, bei dem das Signal DISE# hoch ist, der Ausgang des UND- Gatters 57 in der Maskierungsschaltung 49 hoch geht, dann geht das Signal ROMCS# herunter ohne Rücksicht auf den Wert von A16, was einen Zugriff auf den BIOS-ROM 17 ermöglicht.
Es gibt zwei Bedingungen unter denen der Ausgang des UND- Gatters 57 herunter geht. Die erste Bedingung besteht darin, daß die Adressen-Bits A17 bis A23 alle gleich Eins sind, d. h., daß die Adresse A0-23 FFxxxx (wenn A16 = 1) oder FExxxx (wenn A16 = 0) ist. Der Adressenbereich, der die erste Bedingung erfüllt, ist von FE0000 bis FFFFFF, der den oberen 128 KB-Bereich im 15 MB- bis 16 MB-Bereich in dem in Fig. 3 gezeigten 16 MB-Speicherraum angibt. Die zweite Bedingung besteht darin, daß die Adressen-Bits A17 bis A19 alle gleich Eins und die Adressen-Bits A20 bis A23 alle gleich Null sind, d. h. daß die Adresse A0-23 0Fxxxx (wenn A16 = 1) oder 0Exxxx (wenn A16 = 0) ist. Der Adressenbereich, der die zweite Bedingung erfüllt, ist von 0E0000 bis 0FFFFF, der den oberen 128 KB-Bereich in dem 0 MB- bis 1 MB-Bereich in dem in Fig. 3 gezeigten 16 MB-Speicherraum angibt.
Bei der Ausführungsform geht daher, falls die von der CPU 11 ausgegebenen Adressen-Bits A17 bis A23 eine der beiden Bedingungen erfüllen, wenn +12 Volt an den Anschluß PROG des BIOS-ROM 17 durch Schritt S14 angelegt wird, das Signal ROMCS# dann herunter ohne Rücksicht auf den Wert von A16. Dies ermöglicht einen Zugriff auf den BIOS-ROM 17. Das heißt, daß der gesamte Hauptblock 171 des BIOS-ROM 17 zum Schreiben freigegeben ist.
Nach der Ausführung von Schritt S14, der veranlaßt, daß der BIOS-ROM 17 zum Schreiben freigegeben wird, überträgt die CPU 11 den Inhalt der BIOS-Datei 81 auf der in dem Plattenlaufwerk 25 geladenen Floppy-Disk 80 an den BIOS-ROM 17 und schreibt dann den Inhalt der BIOS-Datei 81 in den Hauptblock 171 des BIOS-ROM 17 mit Adressen, die eine der beiden obigen Bedingungen erfüllen (Schritt S15). Auf diese Art und Weise kann der Inhalt des Hauptblocks 171 des BIOS- ROM 17, in dem CRC-Fehler erfaßt wurden, durch den Inhalt der in der BIOS-ROM-Überschreibungs-Floppy-Disk 80 gespeicherten BIOS-Datei 81 überschrieben (aufgefrischt) werden.
Bei Beendigung des Überschreibens des Inhalts des BIOS-ROM 17 steuert die CPU 11 den Anzeige-Controller 29, um dadurch eine Aufforderung "die Systemleistung vorübergehend aus- und dann wieder einschalten" auf der Anzeigetafel 31 anzuzeigen (Schritt S16). Nachdem die Leistung wieder eingeschaltet wurde, führt das System eine Reihe von Vorgängen aus, wie es oben beschrieben ist.
Bei der Ausführungsform wird, wie es oben beschrieben ist, ein Flash-Speicher als BIOS-ROM 17 verwendet, und ein Zugriff auf den in seinem Endbereich (120 KB- bis 128 KB-Bereich) vorhandenen Boot-Block 172 wird sofort nach dem Einschaltrücksetzen ermöglicht. Sogar wenn in dem normalen Zustand der Bereich (0 KB- bis 64 KB-Bereich), der das dem existierenden Personal-Computer kompatible BIOS speichert, für die CPU 11 sichtbar ist, als ob er in dem Endbereich (64 KB- bis 128 KB-Bereich) des BIOS-ROM 17 vorhanden wäre, wird ein Zugriff auf das BIOS durch Übersetzen der von der CPU 11 ausgegebenen Adresse, genauer gesagt durch Invertieren des Adressen-Bits A16, ermöglicht.
Bei der Ausführungsform werden, um einen Zugriff durch die CPU 11 auf einen anderen als dem BIOS-Speicherbereich auf dem Speicherbereich (64 KB- bis 128 KB-Bereich) des BIOS-ROM 17 zu verhindern, die diesen Bereich bestimmenden Adressen maskiert. Daher kann der diesem Bereich zugeordnete Speicherraum einem anderen als dem BIOS-ROM 17 geöffnet werden. Sogar wenn der geöffnete Speicherraum einem anderen Speicherbereich als dem BIOS-ROM 17 oder einem E/A-Bereich zugeordnet ist, und dann ein Zugriff auf diesen Bereich durchgeführt wird, besteht keine Möglichkeit eines zufälligen Zugriffs auf den BIOS-ROM 17.
Ferner kann gemäß der Ausführungsform, sogar wenn Fehler im Inhalt des BIOS-ROM 17 nach dem Einschalten gefunden werden, der Inhalt des BIOS-ROM mit korrekten Daten von der Überschreibungs-Floppy-Disk 80 des BIOS-ROM 17 aufgefrischt werden. Dies wird die Notwendigkeit der mühsamen Arbeit eines Öffnens des Computer-Gehäuses und eines nachfolgenden Ersetzens des BIOS-ROM 17 mit einem neuen Chip beseitigen.
Es sei bemerkt, daß bei dieser Ausführungsform sogar dann, wenn die CPU 11 durch eine andere Ursache als das Einschaltrücksetzen zurückgesetzt wird, die ID-Flip-Flops 71, 73 und 75 nicht zurückgesetzt werden. Sogar dann, wenn irgendein anderes Rücksetzen als das Einschaltrücksetzen auftritt, bleibt daher der Zugriff auf den Speicherbereich (64 KB- bis 128 KB-Bereich), der von dem BIOS-Bereich im BIOS-ROM 17 verschieden ist, untersagt, wobei der Speicherbereich ein Bereich ist, der den Boot-Block 172 und die Systemverwaltungs-Routine speichert.
Eine zweite Ausführungsform der Erfindung wird nachstehend beschrieben.
Bei der oben beschriebenen ersten Ausführungsform wird, wenn Fehler im Inhalt des BIOS-ROM 17 durch die zyklische Redundanz-Prüfprozedur nach dem Einschaltrücksetzen erfaßt werden, die auf der BIOS-ROM-Überschreibungs-Floppy-Disk 80 gespeicherte BIOS-Datei 81 an den aus einem Flash-Speicher bestehenden BIOS-ROM übertragen. Es ist jedoch zweckmäßig, daß der Inhalt des BIOS-ROM 17, wie erforderlich, überschrieben werden kann, beispielsweise um eine neue Version des BIOS unterzubringen. Die zweite Ausführungsform, die angepaßt ist, um diese Art des Überschreibens zu ermöglichen, wird mit Bezug auf ein Blockdiagramm gemäß Fig. 11 und ein Ablaufdiagramm gemäß Fig. 12 beschrieben. In Fig. 12 werden gleiche Bezugsziffern verwendet, um in Fig. 9 entsprechende Schritte zu kennzeichnen.
Bei der zweiten Ausführungsform überträgt, wenn ein Stift bzw. Pin (E/A-Port) 92 eines in Fig. 11 gezeigten 1-Bit-E/A- Registers 91 gezwungenermaßen kurzgeschlossen wird, die CPU 11 die BIOS-Datei 81 von der Floppy-Disk 80 gemäß Fig. 10 an den BIOS-ROM 17.
Wie es in Fig. 11 gezeigt ist, wird der Stift 92 des E/A- Registers 91 durch einen Widerstand 93 auf eine Versorgungsspannung +V hinaufgezogen. Ein Schalter 94 ist zwischen dem Stift 92 und Masse (GND) verbunden. Wenn der Anwender den Schalter einschaltet, wird der hinaufgezogene Stift 92 zwangsweise mit Masse verbunden.
Wenn die Systemleistung eingeschaltet wurde, wird ein Signal auf einem niedrigen Pegel in dem E/A-Register 91 gesetzt, wenn der Schalter 91 eingeschaltet wird. Sogar wenn die Systemleistung nicht eingeschaltet wurde, wenn der Schalter 94 eingeschaltet wird, wird das E/A-Register 91 mit einem Signal mit einem niedrigen Pegel geladen, wenn die Systemleistung nachfolgend eingeschaltet wird. Ebenso ermöglicht ein Einschalten des Schalters 94 während die Systemleistung eingeschaltet wird, daß ein Signal mit einem niedrigen Pegel in das E/A-Register 91 geladen wird.
Im Betrieb wird, wenn die Systemleistung eingeschaltet wird, ein Einschaltrücksetzsignal von dem Leistungs-Versorgungs- Controller (PSC) 39 ausgegeben, und die CPU 11 wird zurückgesetzt, wie es der Fall bei der ersten Ausführungsform ist (Schritt S1). An diesem Punkt werden die D-Flip-Flops 71, 73 und 75 alle zurückgesetzt, so daß das Signal DISE# hoch und die Signale INV und ROMPRG herunter gehen.
Beim Zurücksetzen gibt die CPU 11 eine Anfangsadresse FFFFF0 sowie eine Speicherleseanweisung aus, die erforderlich sind, um die Weit-Sprung-Anweisung auszuführen, und liest dann die Weit-Sprung-Anweisung 173 und eine Vektoradresse aus dem Boot-Block 172 des BIOS-ROM 17 (Schritt S2). Die CPU 11 führt dann die Anweisung 173 gemäß der Vektoradresse aus (Schritt S3). Der so weit beschriebene Vorgang ist der gleiche wie derjenige, der in Verbindung mit Fig. 9 beschriebenen ersten Ausführungsform.
Im Gegensatz zu der ersten Ausführungsform wird in dem Ziel des durch die Vektoradresse angegebenen Sprungs ein Programm gespeichert, das den Inhalt (Zustand) des in Fig. 11 gezeigten E/A-Registers liest und eine Verzweigung gemäß dem Inhalt veranlaßt.
Die CPU 11 liest den Inhalt des E/A-Registers 91 gemäß dem Programm (Schritt S21) und bestimmt dann, ob er im Tiefpegelzustand ist oder nicht (Schritt S22). Falls in diesem Schritt S22 der Inhalt des Registers 91 als im Tiefpegelzustand angesehen wird, wird eine Abzweigung zu der im Boot-Block 172 des BIOS-ROM 17 gespeicherten Initialisierungs-Routine 176 wie bei dem Fall, bei dem CRC- Fehler in der vorherigen Ausführungsform erfaßt wurden, durchgeführt.
Nachfolgend werden, wie es der Fall bei der vorherigen Ausführungsform ist, die in Fig. 9 gezeigten Schritte S8 bis S13 gemäß der Initialisierungs-Routine 176 und der Übertragungs-Routine 177 auf dem Boot-Block 172 durchgeführt. Dadurch wird die auf der BIOS-ROM-Überschreibungs-Floppy-Disk 80 gespeicherte Überschreibungs-Routine, die in das Floppy- Disk-Laufwerk 27 richtig geladen wurde, an den Systemspeicher 13 übertragen.
Als nächstes werden die in Fig. 9 gezeigten Schritte S14, S15 und S16 gemäß der an den Systemspeicher 13 übertragenen Überschreibungs-Routine 92 durchgeführt. Dies ermöglicht eine Übertragung der auf der Platte 80 gespeicherten BIOS-Datei 81 an den Hauptblock 171 des BIOS-ROM 17, wodurch der Inhalt des Hauptblocks überschrieben wird. Wenn der Anwender die Systemleistung vorübergehend abschaltet und dann später gemäß der in Schritt S16 angezeigten Aufforderung wieder einschaltet, wird eine Reihe von Vorgängen durchgeführt, die mit denjenigen, die zur Zeit des Einschaltrücksetzens durchgeführt wurden, identisch sind.
Wenn in Schritt S22 das E/A-Register 91 nicht im Tiefpegelzustand ist, d. h., wenn der Stift 92 des Registers 91 nicht geerdet ist, wird wie beim Fall des Durchführens der Weit-Sprung-Anweisung 173 in der vorherigen Ausführungsform ein Sprung zu der CRC-Routine 174 durchgeführt, wodurch die dem in Fig. 9 gezeigten Schritt S4 nachfolgende Verarbeitung durchgeführt wird.
Auf diese Art und Weise erlaubt die zweite Ausführungsform, daß der BIOS-ROM 17, falls erforderlich, überschrieben wird, ohne Rücksicht darauf, ob es Fehler im Inhalt des BIOS-ROM 17 gibt oder nicht.
Wie es oben beschrieben ist, verbindet der Schalter 94 den Stift 92 des E/A-Registers 91 zwangsweise mit Masse und führt dadurch den ROM-Überschreibprozeß zur Einschaltrücksetzzeit durch. Anstelle dessen kann eine besondere Taste auf der Tastatur 35 verwendet werden, um den Überschreibprozeß durchzuführen.
Der Überschreibprozeß kann nicht nur zur Einschaltrücksetzzeit sondern auch im normalen Zustand durchgeführt werden. Um es dem den Schalter 94 verwendenden System zu ermöglichen, den Überschreibprozeß im normalen Zustand durchzuführen, ist es notwendig, daß die CPU 11 das E/A-Register 91 regelmäßig liest, um zu erfassen, daß der Schalter eingeschaltet wurde, oder daß eine Unterbrechung von der CPU erzeugt wird, wenn der Schalter 94 eingeschaltet ist.
Hier wird das Überschreiben des BIOS-ROM 17 im normalen Zustand kurz beschrieben. Beim Erfassen, daß der Schalter 94 oder eine besondere Taste auf der Tastatur 35 bedient wurde, setzt die CPU 11 die ID-Flip-Flops 71 und 73 in den Tiefpegelzustand gemäß dem BIOS auf dem BIOS-ROM 17, wie beim Fall der Einschaltrücksetzzeit.
Als nächstes führt die CPU 11 eine Verarbeitung durch, die im wesentlichen die gleiche wie die in Fig. 9 gezeigten Schritte S8 bis S13 sind. Es sei bemerkt, daß im Gegensatz zu den Schritten S8 bis S13, die gemäß dem im Boot-Block 172 des BIOS-ROM 17 gespeicherten Programms durchgeführt wurden, diese Verarbeitung gemäß dem BIOS auf dem BIOS-ROM 17 durchgeführt wird. Als Ergebnis der Ausführung der Verarbeitung wird die auf der Floppy-Disk 80, die in das Plattenlaufwerk 25 richtig geladen wurde, gespeicherte Überschreibungs-Routine 82 an den Systemspeicher 13 übertragen.
Als nächstes werden die gleichen Prozesse wie die in Fig. 9 gezeigten Schritte S14, S15 und S16 gemäß der Überschreibungs-Routine 82 durchgeführt, die an den Systemspeicher 13 übertragen wurde. Dadurch wird die auf der Platte 80 gespeicherte BIOS-Datei 81 an den Hauptblock 171 des BIOS-ROM 17 übertragen, so daß der Inhalt des Blocks 171 überschrieben wird. Wenn bei diesem Punkt der Anwender die Systemleistung vorübergehend ausschaltet und dann wieder einschaltet, wird eine Reihe von Vorgängen durchgeführt, die mit denen zur Einschaltrücksetzzeit durchgeführten identisch sind.
Obgleich bei der ersten und zweiten Ausführungsform die BIOS- Datei 81 von dem Floppy-Disk-Laufwerk 25 an den BIOS-ROM 17 übertragen wird, ist dies nicht beschränkend. Beispielsweise kann eine Modifikation durchgeführt werden, so daß die BIOS- Datei 81 und die Überschreibungs-Routine 82, wie es in Fig. 10 gezeigt ist, in einen vorbestimmten Bereich einer in das Festplattenlaufwerk 21 geladenen Festplatte gespeichert sind, und die BIOS-Datei 81 von dem Festplattenlaufwerk 21 an den BIOS-ROM 17 übertragen wird. In diesem Fall ist es nur erforderlich, daß die CPU 11 nach der Ausführung des gleichen Initialisierungsprozesses, wie dem in Fig. 9 gezeigten Schritt S8, die Überschreibungs-Routine 82 von dem Festplattenlaufwerk 25 an den Systemspeicher 13 überträgt und dann die in Fig. 9 gezeigte Schritte S14, S15 und S16 durchführt, um die BIOS-Datei 81 von dem Festplattenlaufwerk 25 an den BIOS-ROM 17 zu übertragen. Somit wird die Verarbeitung, die den in Fig. 9 gezeigten Schritten S9 bis S12 entspricht, unnötig. Außerdem können einige andere externe Speichervorrichtungen, wie beispielsweise eine optische Plattenvorrichtung, eine Speicherkarte, eine Erweiterungseinheit, etc. verwendet werden, um die BIOS-Datei an den BIOS-ROM 17 zu übertragen.
Obgleich die Erfindung in Verbindung mit dem, was gegenwärtig als die praktischsten und bevorzugtesten Ausführungsformen angesehen werden, beschrieben wurde, ist es offensichtlich, daß die Erfindung nicht auf die offenbarten Ausführungsformen begrenzt ist, sondern im Gegenteil beabsichtigt ist, verschiedene Modifikationen und gleichwertige Anordnungen, die in dem Schutzumfang der beigefügten Ansprüche enthalten sind, abzudecken.

Claims

1. Computer mit:

einem BIOS-ROM (17), der einen Flash-Speicher mit einem ersten Speicherbereich (64K-128K) aufweist, der einen Boot- Bereich (172) umfaßt, und

einem zweiten Speicherbereich (OK-64K), der ein Basis- Eingabe/Ausgabe-System (BIOS = basic input/output system) speichert, wobei sich die ersten und zweiten Speicherbereiche voneinander durch ein vorbestimmtes Bit (A16) der Adreßdaten (A0-A23) unterscheiden,

ferner gekennzeichnet durch:

Datenverarbeitungsmittel (11),

um sofort nach einer Einschaltrücksetzung (power-on reset) vorbestimmte Adreßdaten (FFFFF0) auszugeben, um auf den Boot-Bereich (172) des BIOS-ROM zuzugreifen, und

um nach dem Hochfahren des Systems Betriebsvorgänge gemäß dem im BIOS-ROM gespeicherten Basis-Eingabe/Ausgabe- System durchzuführen, wobei das Datenverarbeitungsmittel (11) das Basis-Eingabe/Ausgabe-System behandelt, als ob es im ersten Speicherbereich (64K-128K) gespeichert ist; und

Adressenübersetzungsmittel (47), das mit dem Datenverarbeitungsmittel (11) verbunden ist, um die von dem Datenverarbeitungsmittel ausgegebenen Adreßdaten zu empfangen und nach dem Hochfahren des Systems die von dem Datenverarbeitungsmittel ausgegebenen, den ersten Speicherbereich (64K-128K) bestimmenden Adreßdaten (F000 : 0000-F000 : FFFF) in Adreßdaten (E000 : 0000- E000 : FFFF) zu übersetzen, die den zweiten Bereich (OK-128K) des BIOS-ROM bestimmen.

2. Computer gemäß Anspruch 1,

dadurch gekennzeichnet, daß

der Boot-Bereich (172) ein Nur-Lesebereich ist,

ein Weitsprungbefehl (173) in einer vorbestimmten Stelle des Nur-Lese-Boot-Bereichs (172) gespeichert ist,

ein zweites Basis-Eingabe/Ausgabe-System in einer externen Speichervorrichtung (25) gespeichert ist,

das Datenverarbeitungsmittel (11) sofort nach einer Einschaltrücksetzung vorbestimmte Adreßdaten (FFFFF0) ausgibt, um auf die vorbestimmte Stelle des Nur-Lese-Boot- Bereichs (172) des BIOS-ROM zuzugreifen, wodurch der Weitsprungbefehl ausgeführt wird; sowie

das Adressenübersetzungsmittel (47) die von dem Datenverarbeitungsmittel nach dem Hochfahren des Systems ausgegebenen Adreßdaten empfängt, wobei die Adreßdaten (F000 : 0000-F000 : FFFF) das vorbestimmte Bit (A16) der Adreßdaten aufweisen, das den ersten Speicherbereich (OK- 64K) und den zweiten Speicherbereich (64K-128K) unterscheidet, und einen logischen Wert des vorbestimmten Bits (A16) invertiert und die Adreßdaten, die das invertierte Bit aufweisen, an den BIOS-ROM ausgibt;

wobei der Computer umfaßt:

Maskiermittel (49), die mit dem Datenverarbeitungsmittel verbunden sind, um von dem Datenverarbeitungsmittel ausgegebene Adreßdaten (E000 : 0000-E000 : FFFF), die den zweiten Speicherbereich bestimmen, zu maskieren, wodurch verhindert wird, daß auf das BIOS-ROM nach dem Hochfahren des Systems zugegriffen wird.

3. Computer gemäß Anspruch 1,

dadurch gekennzeichnet, daß

ein Weitsprungbefehl (173) in einer vorbestimmten Stelle des Boot-Bereichs gespeichert ist; und

das Datenverarbeitungsmittel (11) sofort nach der Einschaltrücksetzung vorbestimmte Adreßdaten ausgibt, um auf den Boot-Bereich des BIOS-ROM zuzugreifen, wodurch der erste Weitsprungbefehl ausgeführt wird.

4. Computer gemäß Anspruch 3, ferner gekennzeichnet durch Bestimmungsmittel (11, S4, S5) zum Bestimmen auf Grund der Ausführung des Weitsprungbefehls, ob gespeicherte Daten des BIOS-ROM korrekt sind oder nicht; und Mittel (11, 71, 73, 56) zum Einstellen des Adressenübersetzungsmittels in einen Freigabezustand, wenn durch das Bestimmungsmittel entschieden wird, daß die gespeicherten Daten des BIOS-ROM korrekt sind.

5. Computer gemäß Anspruch 3, ferner gekennzeichnet durch Maskiermittel (49), um nach dem Hochfahren des Systems diejenigen Adressen von den von dem Datenverarbeitungsmittel ausgegebenen Adressen zu maskieren, die den zweiten Speicherbereich bestimmen.

6. Computer gemäß Anspruch 5, dadurch gekennzeichnet, daß das Maskiermittel Mittel zum Erzeugen eines Signals zum Verhindern von Zugriff auf den BIOS-ROM umfaßt, wenn das vorbestimmte Bit der Adresse, die von dem Datenverarbeitungsmittel nach dem Hochfahren des Systems ausgegeben wurde, einen logischen Wert aufweist, der den zweiten Speicherbereich des BIOS-ROM angibt.

7. Computer gemäß Anspruch 6, ferner gekennzeichnet durch Bestimmungsmittel (11, S4, S5) zum Bestimmen auf Grund der Ausführung des Weitsprungbefehls, ob gespeicherte Daten des BIOS-ROM korrekt sind oder nicht; und Mittel (11, 71, 73, S6) zum Einstellen des Adressenübersetzungsmittels und des Maskiermittels in einen Freigabezustand, wenn durch das Bestimmungsmittel entschieden wird, daß die gespeicherten Daten des BIOS-ROM korrekt sind.

8. Computer gemäß Anspruch 1, ferner gekennzeichnet durch Maskiermittel (49), um nach dem Hochfahren des Systems diejenigen Adressen von den von dem Datenverarbeitungsmittel ausgegebenen Adressen zu maskieren, die den zweiten Speicherbereich bestimmen.

9. Computer gemäß Anspruch 8, dadurch gekennzeichnet, daß das Maskierungsmittel Mittel zum Erzeugen eines Signals zum Verhindern von Zugriff auf den BIOS-ROM umfaßt, um Adressen zu maskieren, die den zweiten Speicherbereich bestimmen.

10. Computer gemäß Anspruch 1, ferner gekennzeichnet durch:

Befehleingabemittel (91, 94) zum Eingeben eines Übertragungsbefehls, um das zweite Basis-Eingabe/Ausgabe- System von der externen Speichervorrichtung an den BIOS-ROM zu übertragen;

erste Bestimmungsmittel (11, S21, S22) zum Bestimmen auf Grund der Ausführung des Weitsprungbefehls ob der Übertragungsbefehl von dem Eingabemittel eingegeben ist oder nicht;

zweite Bestimmungsmittel (11, S4, S5) zum Bestimmen, ob gespeicherte Daten des BIOS-ROM korrekt sind oder nicht, wenn das erste Bestimmungsmittel bestimmt, daß der Übertragungsbefehl nicht von dem Eingabemittel eingegeben ist;

Mittel (11, 71, 73, S6) zum Einstellen des Adressenübersetzungsmittels und des Maskiermittels in einen Freigabezustand, wenn das zweite Bestimmungsmittel bestimmt, daß die gespeicherten Daten des BIOS-ROM korrekt sind; und

Mittel (11, S15) zum Übertragen des zweiten Basis- Eingabe/Ausgabe-Systems von der externen Speichervorrichtung an das BIOS-ROM, um das in dem BIOS-ROM gespeicherte erste Basis-Eingabe/Ausgabe-System neu zu schreiben: in einem ersten Fall, wenn das erste Bestimmungsmittel bestimmt, daß der Übertragungsbefehl von dem Eingabemittel eingegeben ist, und in einem zweiten Fall, wenn das erste Bestimmungsmittel bestimmt, daß kein Übertragungsbefehl von dem Eingabemittel eingegeben ist, und das zweite Bestimmungsmittel bestimmt, daß die gespeicherten Daten des BIOS-ROM nicht korrekt sind, wobei im zweiten Fall das zweite Basis-Eingabe/Ausgabe-System automatisch von der externen Speichervorrichtung an das BIOS- ROM übertragen wird.