DE69230047T2

DE69230047T2 - Fernsehsystem zum Übertragen von Bildsignalen in einem digitalen Format

Info

Publication number: DE69230047T2
Application number: DE69230047T
Authority: DE
Inventors: Peter Hendrik Nelis De With; Stephanus Joseph Johannes Nijssen; Petrus Dominicus Verlinden
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1991-05-10
Filing date: 1992-05-04
Publication date: 2000-05-11
Anticipated expiration: 2012-05-05
Also published as: ATE185228T1; KR920022901A; JP3285220B2; KR19990069086A; ES2139587T3; KR100273074B1; JP2002051333A; JPH0654317A; DE69230047D1; US5245428A

Description

Die Erfindung bezieht sich im Allgemeinen auf ein Fernsehsystem zum Übertragen von Bildsignalen von einer Sendestelle zu einer Empfangsstelle, über irgendein Übertragungsmedium, wobei diese Bildsignale in einem Kanalbitstrom verpackt werden.
Insbesondere bezieht sich die Erfindung auf eine Sendestelle und eine Empfangsstelle für ein solches Fernsehsystem, wobei in der Sendestelle die ursprüngliche Menge an Bilddaten mittels eines Codiervorgangs reduziert wird und wobei in der Empfangsstelle mittels eine Decodiervorgangs, der zu dem Codiervorgang invers ist, die ursprüngliche Information wieder zurückgewonnen wird.
Das genannte Übertragungsmedium kann der Äther sein, aber auch ein Videoband oder eine Video-Compact-Disk.
Die Erfindung bezieht sich ebenfalls auf ein entsprechendes Bildsignal sowie auf eine Videorecorder-Anordnung zum Erzeugen und Speichern des genannten Bildsignals und/oder zur Wiedergabe desselben.

A(2) Beschreibung des Standes der Technik

Bekanntlich wird ein Fernsehbild durch drei Bildsignale PS(1), PS(2), PS(3) völlig bestimmt. Dies können die drei Grundfarbsignale R, G, B sein, aber auch, und das ist dasselbe, ein Leuchtdichtesignal Y und zwei Farbdifferenzsignale CHR(1) und CHR(2), die bald durch U bzw. V, bald durch I bzw. Q bezeichnet werden und wobei außerdem noch viele andere Bezeichnungen üblich sind.
Zur Übertragung eines Fernsehbildes in einem digitalen Format wird das Fernsehbild als eine zweidimensionale Matrix betrachtet, bestehend aus IM Zeilen zu je N Bildelementen und werden nicht nur die diesen MxN Bildelementen zugeordneten Werte der drei Bildsignals zum Empfänger hin übertragen. Diese Werte der Bildsignale werden durch Bildsignalabtastwerte und insbesondere werden nachstehend die Bezeichnungen Leuchtdichteabtastwerte Y und Farbdifferenzabtastwerte CHR(1) und CHR(2) benutzt.
In einem Fernsehbild von 625 Zeilen besteht der sichtbare Teil jedes Bildes aus 576 Zeilen zu je 720 Bildelementen. Wenn jeder Leuchtdichteabtastwert eines derartigen Bildelementes durch beispielsweise ein acht-Bits Codewort dargestellt wird, werden allein schon zur Darstellung aller Leuchrtdichteabtastwerte etwa 3.10&sup6; Bits gebraucht, was bei 25 Bildern in der Sekunde eine Bitrate von etwa 75.10&sup6; Bits/Sekunde bedeutet. Dies ist in der Praxis unzulässig hoch. Die Aufgabe der Forscher war, zwecks Aufzeichnung digitalisierter Videosignale auf einem Magnetband oder auf einem anderen Speichermedium, eine Bitrate von etwa 20 Mbit/s zu verwirklichen.
Um diese Aufgabe zu erfüllen, wird die Reihe von Fernsehbildern einem Codiervorgang ausgesetzt. Es sind viele verschiedene Codiervorgänge möglich und üblich. Sie haben alle die Eigenschaft, dass sie die zu übertragende Information in Clustern von Codewörtern zur Verfügung stellen, wobei ein derartiges Cluster sehr wichtige Codewörter aufweist, die bestimmt nicht verlorengehen dürfen (weiter als erste Codewörter bezeichnet) und weniger wichtige Codewörter Weiter als zweite Codewörter bezeichnet) deren Verlust weniger dramatisch ist. Die Anzahl Codewörter je Cluster kann dabei von Cluster zu Cluster verschieden sein, auch kann die Anzahl Bits von Codewort zu Codewort verschieden sein. Mit anderen Worten die Cluster haben eine variable Länge. Zur guten Ordnung sei erwähnt, dass die Anzahl zweiter Codewörter in einem Cluster Null sein kann. Untenstehend wird ein Cluster von Codewörtern als Übertragungsbitblock bezeichnet.
Eine wichtige Klasse von Codiervorgängen ist die Transformationscodierung (Siehe beispielsweise das Bezugsmaterial 1 im Abschnitt C). Dabei wird ein zu codierendes Bild in eine Anzahl Teilbilder von je E zu E Bildelementen aufgeteilt. Ein üblicher Wert f E ist acht, so dass ein Bild in 6480 Teilbilder aufgeteilt wird. Jedes Teilbild wird einer vorwärts gerichteten zweidimensionalen Transformation (beispielsweise einer diskreten Kosinus-Transformation) ausgesetzt und dadurch in einen sog. Koeffizientenblock von 8 zu 8 Koeffizienten umgewandelt. Der wichtigste Koeffizient ist ein Maß für die mittlere Leuchtdichte (oder den Farbdifferenzwert) und wird deswegen als dc-Koeffizient bezeichnet. Die übrigen 63 Koeffizienten beschreiben Einzelheiten des Teilbildes und werden als ac-Koeffizienten bezeichnet und ihre Wichtigkeit nimmt meistens ab, je nachdem die räumliche Frequenz, die sie darstellen, zunimmt.
Ein derartiger Koeffizientenblock wird weiterhin zunächst einem Quantisiervorgang und danach einer veränderlichen Längencodierung ausgesetzt. Jeder Koeffizientenblock wird dadurch in einen aus einer Reihe serieller Datenwörter bestehenden Übertragungsblock umgewandelt.
Das zu codierende Bild kann bei Transformationscodierung das Fernsehbild selber sein (in dem Fall ist von Intraframe-Transformationscodierung die Rede), aber auch ein Differenzbild, das dadurch entsteht, dass zwei aufeinanderfolgende Fernsehbilder voneinander subtrahiert werden, oder dadurch, dass von einem empfangenen Fernsehbild ein Prädiktionsbild subtrahiert wird, das mittels einer Prädiktionsschaltung von den übertragenen Differenzbildern hergeleitet wird. Dabei kann ggf. Bewegungskompensation angewandt werden (siehe Bezugsmaterial 7 im Abschnitt C) In dem Fall ist von Interframe-Transformationscodierung die Rede. Auch kann der Codiervorgang aus einer Kombination von Intra- und Interframe-Transformationscodierung bestehen, wobei, falls es nur wenig Bewegung in einem Teilbild gibt, dieses Teilbild einer Interframe-Transformationscodierung ausgesetzt wird und falls es viel Bewegung gibt, einer Intraframe-Transformationscodierung ausgesetzt wird.
Wieder ein anderer Codiervorgang ist bekannt als "Adaptive Dynamic Range Coding" (siehe Bezugsmaterial 8 im Abschnitt C). Dabei werden für jedes Teilbild der kleinste Bildsignalabtastwert sowie die Differenzen zwischen diesem kleinsten Bildsignalabtastwert und den übrigen Bildsignalabtastwerten nach Durchführung einer veränderlichen Längencodierung als ein einziger Übertragungsblock übertragen. Das wichtigste Codewort in diesem Übertragungsblock ist dasjenige Codewort, das den kleinsten Bildsignalabtastwert darstellt.
Ohne dass darauf weiter eingegangen wird, sei bemerkt, dass wieder ein anderer Codiervorgang als "Subband Coding" bekannt ist.
Zum Zurückfinden des ursprünglichen Bildes in der Empfangsstelle werden die empfangenen Übertragungsblöcke einem Decodiervorgang ausgesetzt, der u. a. eine veränderlichen Längencodierung umfasst und wodurch an dem empfangenen Übertragungsblock eine Anzahl Bearbeitungen durchgeführt werden können, die zu den Bearbeitungen in der Sendestelle invers sind, wodurch das ursprüngliche Bild wieder erhalten wird.
Zwar wird mit Hilfe einer veränderlichen Längencodierung im Vergleich zu einer festen Längencodierung eine wesentlich Bitratenreduktion verwirklicht, gegenüber steht aber, dass die Reihe von Datenwörtern für Übertragungsfehler sehr empfindlich ist. Ein Übertragungsfehler bedeutet im Allgemeinen, Verlust an Synchronisation in der Empfangsstelle. Dies bedeutet, dass die einzelnen Datenwörter nicht mehr als solche wiedererkannt werden. Das Ergebnis dabei ist ein stark verzerrtes Videobild.
Eine Lösung dieses Problems ist beschrieben in der internationalen Patentanmeldung WO 91/02430. Darin wird eine Sendestelle zur Übertragung von Bildern in digitaler Form zu einer Empfangsstelle beschrieben, die Codiermittel aufweist zum Codieren der genannten Bilder in Reihen von Übertragungsblöcken veränderlicher Länge, die je wichtigste erste Codewörter und weniger wichtige zweite Codewörter aufweisen, und Formatiermittel um eine vorbestimmte Anzahl aufeinanderfolgender Übertragungsbitblöcke einem Formatiervorgang auszusetzen um einen Kanalbitblock zu schaffen mit derselben vorbestimmten Anzahl Unterkanalbitblöcke, die je eine vorbestimmte Länge haben und je an einer vorbestimmten Bitstelle in dem Kanalbitblock anfangen, wobei die Formatiermittel dazu vorgesehen sind die ersten Codewörter der Übertragungsbitblöcke an den ersten Bitstellen der betreffenden Unterkanalbitblöcke unterzubringen und die zweiten Codewörter, die nicht in den betreffenden Unterkanalbitblock passen, über die restlichen Bitstellen anderer Unterkanalbitblöcke zu verteilen. Auf diese Weise werden die Übertragungsblöcke völlig in einem betreffenden Kanalblock untergebracht, wenn sie darin passen. Insofern ein Übertragungsblock zu groß ist um in den Kanalblock zu passen, wird das "Zuviel" an leeren Stellen anderer Kanalblöcke untergebracht.
Im Fall von Verlust an Synchronisation in der Empfangsstelle durch Bitfehler, die während der Übertragung aufgetreten sind, können wenigstens die wichtigsten ersten Codewörter fehlerfrei zurückgewonnen werden, so dass beispielsweise bei Transformationscodierung wenigstens der dc-Koeffizient für jedes Teilbild regeneriert werden kann. Das Ergebnis ist, dass wenigstens die mittlere Leuchtdichte und/oder der mittlere Farbton jedes teilbildes fehlerfrei wiedergegeben werden kann.

B. Aufgabe und Zusammenfassung der Erfindung

Es ist nun u. a. eine Aufgabe der vorliegenden Erfindung den bekannten Sender weiter zu verbessern.
Dazu wird die Sendestelle nach der Erfindung definiert durch die Merkmale des Anspruchs 1. Ein entsprechendes Verfahren wird durch Anspruch 6 und eine entsprechende Empfangsstelle wird durch Anspruch 7 definiert. Ein Bildsignal nach der Erfindung ist in Anspruch 8 definiert.
Durch die Erfindung wird erreicht, dass Kanalblöcke immer Raum verfügbar haben zum Unterbringen zweiter Codewörter. Auf entsprechende Weise werden die zweiten Codewörter gleichmäßiger über den Kanal verteilt. Weiterhin können, da die Hauptblöcke kürzer sind als die Kanalblöcke, die ersten Codewörter durch Fehlerschutzschemen wirtschaftlicher vor Übertragungsfehlern geschützt werden.
Es sei bemerkt, dass die Datenwörter, die den dc-Koeffizienten entsprechen, eine vorbestimmte feste Länge haben und, gewünschtenfalls, Fehlerkorrekturbits aufweisen können. Dasselbe gilt für die Datenwörter, die einer Anzahl selektierter Nicht-Null-ac-Koeffizienten entsprechen.
Um das ursprüngliche Videobild in der Empfangsstelle zurückgewinnen zu können, wird es nach der Erfindung angepasst einen Deformatiervorgang an dem empfangenen Kanalbitblock durchzuführen, so dass dieser Kanalbitblock in die ursprüngliche Übertragungsbitblöcke umgewandelt werden.

C. Bezugsmaterial,

1. "An experimental digital VCR with 40 mm Drum, Single Actuator and DCT- Based Bit-Rate Reduction".
S. M. C. Borgers, W. A. L. Heijnemans, E. de Niet, P. H. N. de With;
IEEE Transactions on Consumer Electronics, Heft 34, Nr. 3, August 1988;
Seiten 697-705.
Verfahren zur digitalen Nachrichtenübertragung.
H. W. Keesen, G. Oberjatzas, H. Peters;
Europäische Patentanmeldung Nr. 0.197.527
"Television Transmission System with Differential Encoding of Transform Coefficients"
P. H. N. de With;
Europäische Patentanmeldung Nr. 0.341.780.
4. "One-dimensional linear picture transformer.
R. Woudsma, D. C. H. Chong, B. T. McSweeny, S. M. Borgers, E. A. P, Habraken;
Europäische Patentanmeldung Nr. 0.286.184.
5. "Adaptive Coding of Monochrome and Color Images.
W. H. Cheng, C. H. Smith;
IEEE Transactions on Communications, Heft COM-25, Nr. 11,
November 1977, Seiten 1285-1292.
6. Verfahren und Schaltungsanordnung zur Bitratenreduktion. P. Vogel;
Europäische Patentanmeldung Nr. 0.260.748.
7. "Efficient coding of side information in a low bit rate hybrid image coder".
H. Schiller, B. B. Chandhuri;
Signal Processing Heft 19, Nr. 1, Januar 1990.
"High efficiency coding apparatur".
T. Kondo;
Europäische Patentanmeldung Nr. 0.225.181.
D. Erläuterung der Erfindung
D(1) Kurze Beschreibung der Figuren
Fig. 1 zeigt schematisch eine Sende- und Empfangsstelle nach der Erfindung, die zusammen einen Videorecorder bilden.
Fig. 2 zeigt detailliert eine Codierstelle zum Gebrauch in der Sendestelle nach Fig. 1.
Fig. 3, 4, 5, 6, 7, 8 und 9 zeigen je ein Diagramm zur Erläuterung der Wirkungsweise der Codierstelle aus Fig. 2.
Fig. 10 zeigt detailliert eine Decodierstelle zum Gebrauch in der Empfangsstelle nach Fig. 1.
Fig. 11, 12 und 13 zeigen je ein Diagramm zur Erläuterung der Wirkungsweise der Decodierstelle nach Fig. 10.

D(2) Allgemeine Struktur eines Fernsehsystems

Die Erfindung wird anhand eines Videorecorders erläutert, der von einer Bildsignalquelle die bereits genannten drei Bildsignale PS(1), PS(2) und PS(3) empfängt. Wegen der Tatsache, dass diese drei Signale dieselbe Bearbeitung erfahren, wird bei dieser Erläuterung nur eines der drei Bildsignale näher beschrieben und zwar das Bildsignal PS(1), das beispielsweise das Leuchtdichtesignal Y darstellt.
Der in Fig. 1 schematisch angegebene Videorecorder umfasst eine Sendestelle AA und eine Empfangsstelle BB. Die Sendestelle AA ist mit einer Codier- /Formatierstelle A mit einem Eingang AI zum Empfangen des analogen Bildsignals PS(1) versehen, das von der Bildsignalquelle PS, beispielsweise einer Videokamera, geliefert wird. Der Ausgang AO dieser Stelle A liefert einen seriellen Kanalbitstrom zj, der über eine Modulationsschaltung MOD einem Schreibkopf CI zugeführt wird, mit dessen Hilfe dieser Kanalbitstrom auf einem Magnetband TP aufgezeichnet werden kann. Zum Rückgewinnen des ursprünglichen Bildsignals ist in der Empfangsstelle BB ein Lesekopf CO vorgesehen, der die ausgelesene, auf dem Magnetband. TB vorhandene Information in ein elektrisches Signal umwandelt, das nach Demodulation in einer Demodulationsschaltung MOD&supmin;¹ wieder den Kanalbitstrom zj ergibt, der dem Eingang BI einer Decodier-/Deformatierstelle B zugeführt wird. Diese Stelle liefert an dem Ausgang BO ein analoges Bildsignal PS(1), das einem Monitor M zugeführt wird.
In der Stelle A wird das analoge Bildsignal PS(1) in einem Analog- Digitalwandler 1 mit einer geeigneten Abtastfrequenz fs von beispielsweise 13,5 MHz abgetastet und die dabei erhaltenen Bildsignalabtastwerte werden in beispielsweise 8- Bits PCM-Wörter s(n) codiert. Diese Bildsignalabtastwerte werden danach einem Codiervorgang ausgesetzt und dazu einer Transformationscodierschaltung 2 zugeführt. Diese ist an erster Stelle eingerichtet zum Durchführen einer vorwärts gerichteten zweidimensionalen Transformation, beispielsweise einer diskreten Kosinustransformation (DCT). Im Allgemeinen wird dabei ein Fernsehbild in Teilbilder aufgeteilt, die je E zu E Bildelemente umfassen und von jedem solchen Teilbild werden die zugeordneten Bildsignalabtastwerte zu einem Block von E zu E Koeffizienten transformiert. Die Koeffizienten eines derartigen Blocks werden durch yi,k bezeichnet, wobei yi,k = 0, 1, 2, ... E-1. Der Koeffizient y0,0 stellt dabei den dc-Koeffizienten dar und ist ein Maß für die mittlere Leuchtdichte des Teilbildes. Die übrigen Koeffizienten yi,k mit i + 0 sind die sog. Ac-Koeffizienten. Ein typischer Wert für E ist acht.
An zweiter Stelle wird ein derartiger Koeffizientenblock von E² (= 64) Koeffizienten einem Codiervorgang ausgesetzt und auf diese Weise in einen Übertragungsbitblock umgewandelt, bestehend aus einer Reihe von bitseriellen Datenwörtern. Die Anzahl Datenwörter in einer Reihe kann dabei von Koeffizientenblock zu Koeffizientenblock verschieden sein. Weil der Codiervorgang u. a. eine veränderliche Codierung umfasst, wird auch die Anzahl Bits je Datenwort verschieden sein für verschiedene Datenwörter.
Bevor die auf diese Weise erhaltenen Übertragungsbitblöcke übertragen werden, wird diese einem Formatiervorgang in einer Formatierschaltung 3 ausgesetzt, die den seriellen Kanalbitstrom zj liefert.
An der Stelle B wird der von der Demodulatorschaltung MOD&supmin;¹ geliefert serielle Kanalbitstrom zj einer Deformatierschaltung 4 zugeführt, die wieder die Reihe von Übertragungsbitblöcken liefert und diese einer Transformationsdecodierschaltung 5 zuführt. Diese ist einerseits eingerichtet zum Durchführen eines Decodiervorgangs, der zu dem genannten Codiervorgang invers ist, wodurch empfangene Datenwörter in einen Koeffizientenblock yi,k umgewandelt werden. Andererseits ist diese Transformationsdecodierschaltung 5 eingerichtet zum Durchführen einer inversen zweidimensionalen Transformation, wodurch der Koeffizientenblock yi,k in die Reihe von Bildsignalabtastwerten s(n) umgewandelt wird. Diese wird durch einen Digital- Analogwandler 6 in das ursprüngliche analoge Bildsignal PS(1) umgewandelt, das an dem Monitor M wiedergegeben werden kann.

D(3) Die Codier-/Formatierstelle

Ein detailliertes Ausführungsbeispiel der Codier-/Formatierstelle A ist in Fig. 2 dargestellt. Diese umfasst nebst dem Analog-Digitalwandler 1 eine Transformationsschaltung 21, die dazu eingerichtet ist, Teilbilder von 8 zu 8 Bildelementen einer zweidimensionalen Transformation auszusetzen; beispielsweise einer diskreten Kosinustransformation. Ausführungsbeispiele einer derartigen Transformationsschaltung sind in der Literatur viel beschrieben, siehe beispielsweise das Bezugsmaterial 4, so dass an dieser Stelle die Bemerkung genügt, dass diese Transformationsschaltung für jedes Teilbild von 8 zu 8 Bildelementen den in Fig. 3 dargestellten Koeffizientenblock yi,k liefert. Diese Koeffizienten werden nacheinander dem Ausgang zugeführt, wobei als erster der dc-Koeffizient y0,0 auftritt. Die Reihenfolge ist in Fig. 3 durch Pfeile angegeben und wird durch eine Steuerschaltung 22 bestimmt, die dazu Adresswörter Analog-Digitalwandler(i,k) erzeugt und der Transformationsschaltung 21 zuführt. Die auf diese Weise erhaltene Reihe von Koeffizienten (dargestellt in Fig. 4) wird weiterhin einer Quantisierschaltung 23 zugeführt. Diese sezt die empfangenen Koeffizienten yi,k einem Quantisiervorgang aus, wodurch die in Fig. 5 angegebenen quantisierten Koeffizienten yi,k erhalten werden, die alle die gleiche Wortlänge haben. In diesem Ausführungsbeispiel ist vorausgesetzt, dass die Quantisierung von der Stelle der Koeffizienten in dem Koeffizientenblock abhängig ist. Dazu erhält die Quantisierschaltung 23 nebst den Koeffizienten auch die zugeordneten Adresswörter AD(i,k). Weil viele der ac-Koeffizienten klein sind, werden viele quantisierten Koeffizienten yi,k den Wert Null haben. In dem Zusammenhang ist es üblich, dass von Null-Koeffizienten und Nicht-Null-Koeffizienten gesprochen wird.
In dem dargestellten Ausführungsbeispiel werden die Koeffizienten yi,k danach einer veränderlichen Längencodierschaltung 24 (VLC) zugeführt, die jeden Koeffizientenblock mit 64 quantisierten Koeffizienten yi,k einer veränderlichen Längencodierstrategie aussetzt und in eine Reihe von Datenwörtern in bitseriellem Format umwandelt, nachstehend als Übertragungsbitblock bezeichnet, wodurch an dem Ausgang dieser VLC-Codierschaltung 24 die Übertragungsbitreihe zj erhalten wird.
Hier sind verschiedene veränderliche Längencodierstrategien anwendbar. Beispielsweise diejenige Strategie (nachstehend als VLC-Strategie bezeichnet), bei der für jeden möglichen Wert, den ein Koeffizient yi,k annehmen kann, definiert ist. Dabei ist die Anzahl Bits in diesem Datenwort abhängig von der Möglichkeit, dass ein Koeffizient mit diesem Wert auftritt. Eine andere Strategie (nachstehend ab VLC-RL- Strategie bezeichnet), besteht daraus, dass die Nicht-Null-Koeffizienten der obengenannten VLC-Strategie ausgesetzt werden und dass Reihen aufeinanderfolgender Null- Koeffizienten der durchaus bekannten Lauflängencodierung ausgesetzt werden. Bekanntlich wird dabei für jede Länge, die ein Lauf annehmen kann, ein in der Länge veränderliches Datenwort definiert, das die Anzahl Null-Koeffizienten des Laufes angibt und das eine Anzahl Bits hat, die abhängig ist von der Möglichkeit, dass ein Lauf dieser Länge auftritt. Immer öfter wird jedoch die Strategie empfohlen (nachstehend als PKI-Strategie bezeichnet), die in dem Bezugsmaterial 6 beschrieben ist und wobei eine Implementierung in Fig. 2 dargestellt ist. Diese Strategie bedeutet, dass in der Hilfscodierschaltung 241 die in Fig. 5 angegebene Reihe von Koeffizienten in Ereignisse aufgeteilt wird. Ein Ereignis kann den dc-Koeffizienten umfassen oder einen nicht-Null-ac-Koeffizienten zusammen mit der Reihe unmittelbar nachfolgender oder vorhergehender Null-Koeffizienten. Die Anzahl Null-Koeffizienten in einer derartigen Reihe darf den Wert Null haben. Die Hilfscodierschaltung 241 liefert für jedes Ereignis ein Ereigniswort e, das eindeutig ein Ereignis kennzeichnet; d. h. die Amplitude des Koeffizienten und die Anzahl unmittelbar vorhergehender oder nachfolgender Null-Koeffizienten. Für jedes mögliche Ereigniswort e ist nun in einem VLC- Amplitudenspeicher 242 ein Datenwort gespeichert, das eindeutig das betreffende Ereignis kennzeichnet und wovon die Anzahl signifikanter Bits von der Möglichkeit, dass das betreffende Ereignis auftreten kann, abhängig ist. Diese Datenwörter werden aus diesem Speicher 242 ausgelesen, sobald das betreffende Ereigniswort e demselben als Adresse zugeführt wird.
Es sei bemerkt, dass es von Vorteil sein kann, bestimmte Koeffizienten, wie beispielsweise die dc-Koeffizienten, nicht einer veränderlichen Längencodierung auszusetzen, sondern einer festen Längencodierung. Damit diese Koeffizienten von den anderen unterschieden werden können, erhält die Hilfscodierschaltung in diesem Ausführungsbeispiel zugleich die Adresswörter Analog-Digitalwandler(i,k).
Aus dem Obenstehenden dürfte es einleuchten, dass bei der VCL-RL- Strategie und bei der PKI-Strategie die Anzahl Datenwörter, die je Teilbild erzeugt wird, wesentlich kleiner sein wird als die Anzahl Koeffizienten, die durch Transformation dieses Teilbildes erhalten wird.
Damit der eine Übertragungsbitblock von dem anderen unterschieden werden kann, wird zugleich für jedes Teilbild irgendwie ein Blockscheidungsparameter erzeugt, mit dessen Hilfe in der Empfangsstelle ermittelt werden kann, welche Codewörter zusammen einen einzigen Übertragungsbitblock bilden. Dieser Blockscheidungsparameter kann beispielsweise angeben, wieviele Codewörter oder wieviele Bits den Übertragungsbitblock aufweist, aber er kann auch das letzte Codewort eines Übertragungsbitblocks sein, allgemein bekannt als "End of Block", und als EOB bezeichnet.
In dem Ausführungsbeispiel nach Fig. 2 ist vorausgesetzt, dass dieser Blockscheidungsparameter durch ein EOB gebildet wird. Dies wird von dem. VLC- Amplitudenspeicher 242 als Reaktion auf das Ereigniswort LEW ("Last Event Word") geliefert, das von der Hilfscodierschaltung 241 geliefert wird, sobald diese von der Steuerschaltung 22 das Adresswort AD (77) empfängt, das den letzten Koeffizienten des Koeffizientenblocks bezeichnet und angibt, dass für diesen betreffenden Koeffizientenblock keine Ereigniswörter mehr erwartet werden können.
In dem dargestellten Ausführungsbeispiel ist vorausgesetzt, dass die Datenwörter an dem Ausgang des VLC-Amplitudenspeichers 242 in Bit-parallelem Format auftreten. Zur Übertragung müssen sie jedoch in ein Bit-serielles Format umgewandelt werden und werden deswegen einem Parallel-Reihe-Wandler 243 zugeführt. Dieser empfängt zugleich für jedes Datenwort, das von dem VLC- Amplitudenspeicher 242 geliefert wird, ein VLC-Längenwort (VLC-L), das angibt, wieviele signifikante Bits das betreffende Datenwort umfasst. Nur diese signifikanten Bits werden dem Ausgang des Parallel-Reihe-Wandlers 243 zugeführt, wodurch der Übertragungsbitstrom zj erhalten wird.
Die VLC-Längenwörter werden von einem VLC-Längenspeicher 244 geliefert, der ebenfalls von den Ereigniswörtern e adressiert wird und für jedes Ereigniswort ein VLC-Längenwort umfasst.
Die auf diese Weise erhaltenen Bit-seriellen Datenwörter sowie die VLC-Längenwer, die vom Speicher 244 geliefert werden, werden der Formatierschaltung 3 zugeführt und dort einem Formatiervorgang ausgesetzt. Die Formatierschaltung 3 umfasst zwei parallele Formatierkanäle I und II, die je eine erste und eine zweite Arbeitsmode haben, die wechselweise aktiviert werden. In der Figur ist diese wechselweise Aktivierung durch die zwei Schalter 30 und 31 symbolisiert. Jeder Formatierkanal umfasst eine Reihenschaltung zweier Speicher; und zwar A1 und A2 bzw. B1 und B2, alle beispielsweise als RAM ausgebildet. Diese Speicher werden von einem Prozessor 32 adressiert, der dazu die VLC-Längenwörter VLC-L von dem Speicher 244 erhält.
Diese Formatierschaltung liefert den Kanalbitstrom zj und verwandelt jeweil eine Gruppe von N aufeinanderfolgender Übertragungsbitblöcke (und das nachstehend als Superübertragungsblock bezeichnete) in einen Kanalbitblock, bestehend aus N Subkanalbitblöcke SCBn mit je M Bitstellen (siehe Fig. 6A). Die Wirkungsweise der Formatierschaltung wird anhand der Fig. 6B bis 6E näher erläutert. In Fig. 6B ist schematisch ein Superübertragungsbitblock angegeben, bestehend aus N = 5 Übertragungsbitblöcken TRB1, ....TRB5 unterschiedlicher Länge mit beispielsweise 110, 70, 90, 120 bzw. 100 Bits. Die Formatierschaltung bringt nun diese fünf Übertragungsbitblöcke in den fünf Subkanalbitblöcken unter. Dazu wird jeder Übertragungsblock TRBn zunächst in einen Hauptblock Hn und einen Hilfsblock Sn aufgeteilt, wie ebenfalls in Fig. 6B angegeben ist. Es sind verschiedene Aufteilungen möglich, ohne vollständig zu sein werden drei Beispiele detailliert beschrieben. In einem ersten Beispiel umfasst der Hauptblock alle Bits einer festen Anzahl selektierter Codewörter. Wenn diese Codewörter in der Länge veränderlich sind, bedeutet dies, dass auch der Hauptblock eine veränderliche Länge haben wird. Die selektierten Codewörter werden wenigstens diejenigen sein, die als wichtig bezeichnet sind. In einem zweiten Beispiel umfasst der Hauptblock die ersten Q Bits des Übertragungsbitblocks, aber wenn dieser weniger als diese Q Bits umfasst, umfasst er alle Bits des Übertragungsbitblocks. In einem dritten Beispiel umfasst der Hauptblock eine veränderliche Anzahl ganzer Codewörter, wobei diese Anzahl derart gewählt wird, dass dieser Anzahl die Anzahl Bits entspricht, die einer vorbestimmten Anzahl nahezu entspricht. Dabei kann als weiteres Kriterium gestellt werden, dass diese Anzahl Bits der vorbestimmten Anzahl wenigstens entspricht. Als weiteres Kriterium kann selbstverständlich auch gestellt werden, dass diese Anzahl Bits der vorbestimmten Anzahl höchstens entspricht. So kann beispielsweise vorausgesetzt werden, dass der Übertragungsbitblock 110 Bits aufweist, verteilt über neun Codewörter mit 12 12 10 9 15 14 18 13 7 Bits, wobei die ersten drei Codewörter die wichtigsten sind. Wenn vorausgesetzt wird, dass ein Hauptblock wenigstens 50 Bits aufweisen soll, so wird in diesem Fall der Hauptblock die ersten fünf Codewörter enthalten und folglich 58 Bits. Sollte aber als weiteres Kriterium vorausgesetzt werden, dass der Hauptblock nahezu aber nicht mehr als 50 Bits enthalten dürfte, so würde der Hauptblock aus den ersten vier Codewörtern und folglich aus 43 Bits bestehen.
Nachstehend wird nach dem zweiten Beispiel davon ausgegangen, dass ein Hauptblock die ersten Q Bits des Übertragungsbitblocks umfasst. In einer praktischen Ausführungsform ist M = 100 und Q = 80 gewählt worden.
Aufeinanderfolgende Hauptbitblöcke werden nun in aufeinanderfolgenden Subkanalbitblöcken, wie in Fig. 6C angegeben, untergebracht. Darin stellen die schraffierten Gebiete die noch freien Bitstellen dar. Die restlichen Hilfsblöcke Sn können nun weiterhin als eine Hilfsreihe betrachtet werden (siehe Fig. 6D) und die aufeinanderfolgenden Bits derselben werden weiterhin an aufeinanderfolgenden noch freien Bitstellen untergebracht. Dies führt dann zu dem in Fig. 6E dargestellten Kanalbitblock. Wie dies ergibt, werden von den dreißig Bits von S1 die ersten 20 an den zwanzig noch freien Bitstellen untergebracht, die unmittelbar dem Wert H1 folgen. Von den dreißig freien Bitstellen zwischen H2 und H3 werden die ersten zehn von den zehn noch restlichen Bits von S1 beansprucht, die nächsten zehn von den zehn Bits des Hilfsblocks S3 und die darauffolgenden zehn von den ersten zehn Bits von S4 usw.
Es sei bemerkt, dass N = 5 als Beispiel gewählt worden ist. Die Anzahl Übetragungsbitblöcke in einem Superübertragungsbitblock kann jedoch der Anzahl Teilbilder in einem vollständigen Bild entsprechend gewählt werden, und zwar gleich 6480. In der Praxis stellt es sich heraus, dass die Anzahl gleich 30 interessanter ist. Die Verwendung von Kanalblöcken bietet den Vorteil, dass wenn dennoch ein nicht korri gierbarer Übertragungsfehler auftritt, der Einfluss desselben auf nur 30 Teilbilder beschränkt ist.
In dem Ausführungsbeispiel nach Fig. 2 werden die 30 Übertragungsbitblöcke eines Superübertragungsbitblocks bitweise in beispielsweise dem Speicher A1 eingeschrieben. Nach dem Auslesen dieser dreißig Übertragungsbitblöcke wird der Speicher A1 beispielsweise den in Fig. 7A angegebenen Inhalt haben. In dieser Figur bezeichnet SP freie Speicherstellen. Während die aufeinanderfolgenden Übertragungsbitblöcke bitweise in dem Speicher A1 eingeschrieben werden, empfängt der Prozessor 32 für jedes Codewort das zugeordnete VLC-Längenwort. Diese werden für jeden Übertragungsbitblock akkumuliert, so dass eine Zahl erhalten wird, die angibt, wieviel Bits ein Übertragungsblock aufweist. Diese Zahl wird als "Bitcost" bezeichnet. Das Bitcost für den Bitblock TRBn wird durch BCn bezeichnet. In Fig. 7B ist für eine Anzahl der Übertragungsblöcke, die in dem Speicher A1 eingeschrieben sind, das zugeordnete Bitcost angegeben. Diese Bitcosts werden an Speicherstellen eines Speichers BCA gespeichert, der einen Teil des Prozessors 32 bildet.
In diesem Ausführungsbeispiel ist der Prozessor 32 noch mit einem zweiten Satz von Speichern OFWA und OFWB versehen. An jeder Speicherstelle derselben wird eine Zahl OFWn gespeichert, die für einen Übertragungsbitblock TRBn die Differenz zwischen dem Bitcost BCn und der genannten festen Zahl Q angibt. Diese Differenz wird als "Overflow" bezeichnet. Für einige Übertragungsbitblöcke ist der betreffende Overflow ebenfalls in Fig. 7B angegeben.
Nachdem von dreißig aufeinanderfolgenden Übertragungsbitblöcken auf diese Weise alle Bits in dem Speicher A1, die zugeordneten Bitcosts in dem Speicher BCA und die Overflows in dem Speicher OFWA eingeschrieben worden sind, werden von den dreißig folgenden Übertragungsbitblöcken die Bits einzeln in dem Speicher B1 eingeschrieben, die zugeordneten Bitcosts in dem Speicher BCB und die Overflows in dem Speicher OFWB. Gleichzeitig werden Bits in dem Speicher A1 zu dem Speicher A2 kopiert. Zum besseren Verständnis wird vorausgesetzt, dass der Speicher A2 aus 30 Speicherreihen zu je M Bits besteht. Dies ist in Fig. 7C angegeben, wobei die aufeinanderfolgenden Speicherreihen durch gr&sub1; bis einschließlich gr&sub3;&sub0; bezeichnet sind. Dieser Kopiervorgang erfolgt durch den Prozessor 32. Insbesondere werden dabei zunächst von jedem Übertragungsbitblock TRBn die ersten Q-Bits (falls vorhanden) zu der Speicherreihe grn kopiert. Enthält TRBn jedoch weniger als diese Q Bits, so werden nur diese zu der Speicherreihe grn kopiert. Danach werden die restlichen Bits zu den noch freien Speicherstellen in den jeweiligen Speicherreihen hin kopiert. Dieser Kopiervorgang hat dann für das in Fig. 7 angegebene Ausführungsbeispiel zur Folge, dass in einer ersten Prozessphase von dem Übertragungsbitblock TRB&sub1; die ersten 80 Bits zu der Speicherreihe gr&sub1; kopiert werden, die 70 Bits von TRB&sub2; zu der Speicherreihe gr&sub2; usw. Nach Vollendung dieser ersten Prozessphase hat die Speicherreihe gr&sub1; noch 20 freie Speicherstellen, die Speicherreihe gr&sub2; noch 30 usw. In Fig. 7C ist der Füllungsgrad der jeweiligen Speichereihen am Ende dieser ersten Prozessphase durch eine gestrichelte Linie angegeben. In einer zweiten Prozessphase werden die noch zu kopierenden 30 Bits des Übertragungsblocks TRB&sub1; über die Speicherreihen gr&sub1; und gr&sub2; verteilt. Dabei werden die ersten 20 Bits der restlichen 30 Bits des Übertragungsbitblocks TRB1 zu den 20 freien Speicherstellen in der Speicherreihe gr&sub1; kopiert, die übrigen 10 Bits werden zu den ersten 10 der 30 noch freien Speicherstellen in der Speicherreihe gr&sub2; usw. Wenn auf diese Weise alle Bits von Speicher A1 (Fig. 7A) zu dem Speicher A2 (Fig. 7C) kopiert worden sind, werden die Speicherreihen des Speichers A2 nacheinander ausgelesen. Zunächst werden die M = 100 Bits der Speicherreihe gr&sub1; nacheinander ausgelesen, dann die M = 100 Bits der Speicherreihe gr&sub2; usw.
Dieser Kopierprozess ist als Flussdiagramm in den Fig. 8 und 9 dargestellt. Insbesondere zeigt Fig. 8 die genannte erste Prozessphase und Fig. 9 die zweite Prozessphase dieses Kopierprozesses. Dabei ist vorausgesetzt, dass die Adresse R1 bzw. R2 einer Speicherstelle in dem Speicher A1, B1 bzw. A2, B2 durch die mathematische Summe einer Hauptadresse M1 bzw. M2 und einer ersten Hilfsadresse k bzw. Einer zweiten Hilfsadresse p bestimmt wird.
Wie in Fig. 8 angegeben, beginnt die erste Prozessphase des Kopierprozesses mit einem Initialisierungsschritt 800. Darin wird ein innerer Zähler des Prozessors 32, dessen Zählstand n die Rangnummer eines Übertragungsbitblocks TRBn darstellt, auf eins gesetzt. Dieser Zähler wird nachstehend als Übertragungsblockzähler bezeichnet. Zugleich werden die Hauptadressen M1 und M2 auf Null zurückgesetzt und wird weiterhin in einem Schritt 801 die Hilfsadresse k auf Null zurückgesetzt und in einem Schritt 801' die Hilfsadresse p gleich k gemacht. Mit anderen Worten, der Prozessor 32 adressiert nun von dem Speicher A1 sowie von dem Speicher A2 die erste Speicherstelle. In einem Schritt 802 wird nun das Bit von der Speicherstelle R1 = M1+k des Speichers A1 zu der Speicherstelle R2 = M2+k des Speicher A2 kopiert. In dem Schritt 803 wird danach die Hilfsadresse k um eins erhöht, in dem Schritt 804 wird dann ermittelt, ob diese Hilfsadresse den Wert Q(= 80) bereits erreicht hat. Wenn nicht, so wird in dem Schritt 805 ermittelt, ob diese Hilfsadresse vielleicht einen Wert erreicht hat, der der Anzahl Bits in dem Übertragungsbitblock TRW entspricht (d. h. das Bitcost BCn von TRBn). Sollte auch das nicht der Fall sein, dann gibt es noch Bits des Übertragungsbitblocks TRBn, die zu der Speicherreihe grn kopiert werden können und die Schritte 801', 802-805 werden deswegen abermals durchgeführt.
Sollte es sich in dem Schritt 805 herausstellen, dass von dem Übertragungsbitblock TRBn die ersten Q Bits zu der Speicherreihe grn kopiert worden sind, so wird in einem Schritt 806 berechnet, wieviel freie Speicherstellen in der Speicherreihe grn noch verfügbar sind. Diese Anzahl wird als Reststellen bezeichnet und sie werden durch RSTn bezeichnet. Zur Berechnung werden die bereits berechneten Overflow- Daten benutzt (siehe Fig. 7B). Diese Anzahl Reststellen je Speicherreihe grn ist in Fig. 7D dargestellt und diese Daten werden in einem weiteren inneren Speicher des Prozessors 32 gespeichert. In einem Schritt 807 wird danach die Hauptadresse M1 auf einen Wert eingestellt, der dem ersten Bit des nächsten Übertragungsbitblocks TRBn+1 entspricht und die Hauptadresse M2 wird auf einen Wert eingestellt, der dem ersten Bit der nächsten Speicherreihe grn+1 entspricht. Danach wird der Zählstand n des Übertragungsblockzählers um eins erhöht. Wenn es sich nun in dem Schritt 808 herausstellt, dass noch nicht alle 30 Übertragungsbitblöcke auf die obenstehende Art und Weise verarbeitet worden sind, werden die Schritte 801-808 abermals durchgeführt. Sobald mittels dieser ersten Prozessphase in jeder der Speicherreihen grn, je nach Anwendung, die ersten Q(= 80) oder alle BCn Bits der übereinstimmenden Übertragungsbitblöcke TRBn kopiert worden sind, wird die zweite Prozessphase durchgeführt. Diese ist in Fig. 9 angegeben und umfasst einen Initialisierungsschritt 900, in dem die beiden Hauptadressen M1 und M2 auf Null zurückgesetzt werden. Zugleich wird der Zählstand n des Übertragungsblockzählers auf eins zurückgesetzt und von einem weiteren inneren Zähler des Prozessors 32, dessen Zählstand m die Rangnummer einer Spei cherreihe darstellt, wird auf Null zurückgesetzt. Dieser Zähler wird nachstehend als Speicherreihenzähler bezeichnet.
In dem Schritt 901 wird danach ermittelt, ob der Overflow des aktuellen Übertragungsbitblocks TRW positiv ist, d. h., ob er mehr als Q(= 80) Bits umfasst. Sollte das tatsächlich der Fall sein, so wird in dem Schritt 902 die Hilfsadresse k auf den Wert Q(= 80) eingestellt, so dass die Adresse R1 für den Speicher A1 gleich Q wird. In einem Schritt 903 wird nun die Adresse R2 = M2+p bestimmt. Dazu wird die Hauptadresse M2 auf einen Wert m*M eingestellt, was in erster Instanz gleich Null ist. Danach wird der Zählstand des Speicherreihenzählers um eins erhöht und wird die zweite Hilfsadresse p auf den Wert M-RSTm eingestellt. Weil diese zweite Hilfsadresse den Wert M(= 100) nicht überschreiten darf, wird in dem Schritt 904 diese Hilfsadresse mit M verglichen. Sollt es sich herausstellen, dass p tatsächlich größer als M geworden ist, so wird der Schritt 903 abermals durchgeführt, wodurch die Hauptadresse M2 auf den Anfang der nächsten Speicherreihe grm+1 und die Adresse R2 auf die erste freie Speicherstelle in dieser Speicherreihe grm+1 eingestellt wird.
Wenn die zweite Hilfsadresse p einen Wert hat, der kleiner ist als M(= 100), wird das Bit an der Adresse R1 (beispielsweise 81) in dem Speicher A1 zu der Adresse R2 (beispielsweise ebenfalls 81) in dem Speicher A2 (Schritt 905) kopiert. Danach wird in dem Schritt 906 die erste Hilfsadresse k sowie die zweite Hilfsadresse p um eins erhöht. Wenn sich nun in dem Schritt 907 zeigt, dass die erste Hilfsadresse k noch immer kleiner ist als die Anzahl Bits in dem betreffenden Übertragungsbitblock, so lassen sich noch immer Bits davon zu dem Speicher A2 kopieren und deswegen werden die Schritte 904-907 abermals durchgeführt. Dabei wird es passieren (Schritt 904) dass ein neu zu kopierendes Bit zu der ersten freien Speicherstelle der nächsten Speicherreihe kopiert wird. Sobald es sich herausstellt, dass der betreffende Übertragungsbitblock keine Bits mehr enthält, die noch kopiert werden müssen, wird in dem Schritt 908 die Hauptadresse M1 auf den Anfang des nächsten Übertragungsbitblocks TRBn+1 eingestellt. Zugleich wird in dem Schritt 909 der Zählstand des Übertragungsblockzählers um eins erhöht und auf diese Weise an die Rangnummer dieses nächsten Übertragungsbitblocks angepasst. Zum Schluss wird in dem Schritt 910 noch ermittelt, ob dieser Zählstand damit nicht auf einen Wert (30) gelangt, der größer ist als die Anzahl Übertragungsbitblöcke in einem Superübertra gungsbitblock. Sollte dieser Zählstand nun tatsächlich noch immer nicht größer sein als 30, so werden die Schritte 901-910 abermals durchgeführt. Sollte der Zählstand n größer geworden sein als 30, so ist diese zweite Prozessphase zu Ende und es wird ein neuer Superübertragungsbitblock von dem einen zu dem anderen Speicher kopiert werden können.
Es sei bemerkt, dass in dem Schritt 901 ermittelt wird, ob der Übertragungsbitblock TRBn nebst der bereits kopierten Bits noch weitere zu kopierende Bits aufweist. Sollte das nicht der Fall sein, weil die gesamte Anzahl Bits in TRBn kleiner ist als die feste Anzahl von Q(= 80), so wird die Hauptadresse M1 auf den Anfang des nächsten Übertragungsbitblocks (Schritt 908) eingestellt und wenn es den innerhalb des Superübertragungsbitblocks noch gibt (Schritt 909 und 910), werden die noch nicht kopierten Bits davon dennoch dadurch kopiert, dass die Schritte 901-907 abermals durchgeführt werden.

D(4) Die Decodier-/Deformatierstelle

Ein detailliertes Ausführungsbeispiel der Decodierstelle, die zum Zusammenarbeiten mit der Codier-/Formatierstelle nach Fig. 2 zusammenarbeitet, ist in Fig. 10 dargestellt. Diese Stelle umfasst einen Eingang B1, der den Bitstrom zj von der Stelle A empfängt und diesen der Deformatierschaltung 4 zuführt. Aufeinanderfolgende Kanalblöcke in diesem Bitstrom werden wechselweise in einem ersten Speicher C1 und einem zweiten Speicher D1 eingeschrieben. Wenn in einem dieser Speicher etwas eingeschrieben wird, wird der Inhalt des anderen Speicher zu einem Speicher C2 bzw. D2 kopiert. Dieser abwechselnde Gebrauch dieser zwei Speicher ist in der Figur durch zwei Schalter 40 und 41 symbolisch angegeben. Der Einfachheit halber wird vorausgesetzt, dass jeder der Speicher C1 und D1 ebenso die Speicher A2 und B2 in der Formatierschaltung 3 in dreißig Reihen gr&sub1;....gr&sub3;&sub0; zu je M Bits aufgeteilt wird (siehe Fig. 11A). Zum Adressieren von Speicherstellen empfangen die Speicher C1 und C2 oder D1 und D2 Adressen R1 bzw. R2. Die Adresse R1 ist dabei gleich der mathematischen Summe einer Hauptadresse MR1 und einer Hilfsadresse k, während die Adresse R2 der mathematischen Summe einer Hauptadresse MR2 und einer Hilfsadresse m entspricht. Die aus einem Speicher C1 oder D1 ausgelesenen Bits werden einerseits einem EOB-Detektor 42 zugeführt, der das Vorhandensein eines EOB-Codewortes in dem ihm angebotenen seriellen Bitstrom feststellt.
Dieser EOB-Detektor 42 besteht dazu aus einem Schieberegister 421, das einen Schiebeimpuls S empfängt, jeweils wenn der Speicher C1 oder D1 eine neue Adresse R1 empfängt. An dieses Schieberegister ist ein Decodiernetzwerk 422 gekoppelt, das ein logisches Signal f liefert. Dies hat den Wert "1", jeweils wenn das Schieberegister ein EOB-Codewort aufweist und den Wert "0", wenn es das EOB-Codewort nicht enthält. Die in dem Speicher C1 oder D1 gespeicherten Bits werden bitblockweise zu dem Speicher C2 bzw. D2 kopiert. Diese Speicher C2 und D2 empfangen dazu Adressen R2. Wenn zu dem einen Speicher, beispielsweise D2, kopiert werden soll, werden Bits aus dem anderen Speicher C2 ausgelesen. Dieser abwechselnde Gebrauch der Speicher C2 und D2 ist in der Figur auf symbolische Weise mittels der Schalter 43 und 44 angegeben. Die aus einem Speicher C2 oder D2 ausgelesenen Bits werden einer veränderlichen Längendecodierschaltung 45 zugeführt, die jeden Übertragungsbitblock in eine Reihe von 64 Koeffizienten umwandelt, die je von derselben Länge sind. Diese Reihe von Koeffizienten bilden zusammen den Übertragungsbitstrom j. In der Transformationsdecodierschaltung 5 werden die auf diese Weise erhaltenen Koeffizienten in die Reihe Bildsignalabtastwerte s(n) umgewandelt, die von dem Digital-Analogwandler in das analoge Bildsignal PS(1) umgewandelt werden.
Die Adressen R1, R2, sowie die Schiebeimpulse S werden von einem Steuerprozessor 46 erzeugt, der zugleich den logischen Wert f von dem Decodiernetzwerk 422 empfängt.
Die Deformatierschaltung 4 verwandelt die Reihe Subkanalbitblöcke SCBn (siehe Fig. 6A) in die ursprüngliche Reihe Übertragungsbitblöcke (siehe Fig. 6B). In einer ersten Deformatierphase wird ermittelt, in welchen Speicherreihen grn innerhalb der ersten Q(= 80) Bits ein EOB-Codewort vorhanden ist. Die Stelle des letzten Bits dieses EOB-Codewortes in der Speicherreihe grn wird als Blockgrenze BGn bezeichnet und an einer Stelle eines Blockgrenzenspeichers BG, der einen Teil des Prozessors 46 bildet, gespeichert. Wenn innerhalb der Q = 80 ersten Bits in einer Speicherreihe kein EOB-Codewort gefunden wird, wird der betreffenden Blockgrenze BGn ein "not found flag"(?) zugeordnet. In Fig. 11B ist für eine Anzahl Speicherreihen (Subkanalbitblöcke) die zugeordnete Blockgrenze (in Anzahlen Bits) angegeben.
Wenn auf diese Weise Blockgrenzen bekannt sind, werden in einer zweiten Deformatierphase alle demselben Übertragungsbitblock zugeordneten Bits nacheinander von dem Speicher C1 zu dem Speicher C2 bzw. von D1 zu D2 kopiert. Es sei bemerkt, dass die Speicherstellen der Speicher C2 und D2 in ansteigender Reihenfolge adressiert werden.
Dieser Deformatierprozess ist als Flussdiagramm in den Fig. 12 und 13 dargestellt. Insbesondere zeigt Fig. 12 die erste Deformatierphase und Fig. 13 die zweite Deformatierphase.
Wie in Fig. 12 dargestellt, beginnt die erste Deformatierphase mit einem Initialisierungsschritt 1201. Darin wird ein innerer Zähler (Speicherreihenzähler genannt) des Prozessors 46, dessen Zählstand n die Rangnummer der Speicherreihe grn darstellt, (Subkanalbitblock SCBn) auf eins eingestellt. Zugleich wird die Hauptadresse MR1 auf Null einstellt. In dem Schritt 1202 wird danach die Hilfsadresse Ic auf Null eingestellt und in dem Schritt 1203 wird diese Hilfsadresse k um eins erhöht, nachdem das Bit an der Adresse R1 = MR1+k dem Schieberegister 421 zugeführt worden ist. In dem Schritt 1204 wird weiterhin ermittelt, ob das Schieberegister das EOB-Codewort enthält. Dies bedeutet, dass das Decodiernetzwerk 422 eine logische "1" abgibt. Sollte das nicht der Fall sein, so wird in dem Schritt 1205 ermittelt, ob alle ersten Q(= 80) Bits der Speicherreihe grn adressiert und dem Schieberegister 421 zugeführt worden sind. Sollte das noch nicht der Fall sein, so werden die Schritte 1203-1205 abermals durchgeführt. Sollte es sich jedoch herausstellen, dass innerhalb der ersten Q Bits der Speicherreihe grn ein EOB-Codewort vorhanden ist (Schritt 1204), so wird in dem Schritt 1207 an der Speicherstelle BGn des Blockgrenzenspeichers BG der "not found flag"(?) gespeichert. Wenn auf diese Weise für eine Speicherreihe grn ermittelt worden ist, ob es innerhalb der Q(= 80) ersten Bits ein EOB-Codewort gibt, und wenn ja, wo das letzte Bit desselben sich befindet (BGn), dann wird in einem Schritt 1208 die Anzahl Overflow-Bits OFWn dieser Speicherreihe bestimmt (siehe Fig. 11C). Diese Anzahl entspricht der Differenz zwischen der gesamten Anzahl Bits M(= 100) in der Speicherreihe und Stelle, wo das letzte Bit des EOB-Codewortes sich befindet, oder wenn ein derartiges Codewort nicht gefunden worden ist, der Differenz zwischen M(= 100) und Q(= 80). Die Stelle dieses letzteren Bits des EOB, sowie Q werden durch den letzten Wert der Hilfsadresse k dargestellt. Zugleich wird in diesem Schritt 1208 der Speicherreihenzähler n um eins erhöht, nachdem die Hauptadresse MR1 mit M(= 100) erhöht worden ist. Wenn noch nicht alle N = 30 Speicherreihen auf diese Weise erledigt worden sind (Schritt 1209), werden die Schritte 1202-1208 für die nächste Speicherreihe grn+1 wiederholt.
Sobald mittels dieser ersten Deformatierphase für jede Speicherreihe grn die entsprechende Blockgrenze BGn als numerischer Wert oder als "not found flag"(?) bekannt ist, wird die zweite Deformatierphase durchgeführt, in der alle demselben Übertragungsbitblock zugeordneten Bits einzeln von dem Speicher C1 oder D1 zu dem Speicher C2 bzw. D2 kopiert werden. Diese zweite Deformatierphase ist in Fig. 13 dargestellt. Sie umfasst einen Initialisierungsschritt 1301, in dem wieder der Speicherzähler auf ein zurückgesetzt wird (n: = 1), eine Hilfsadresse m auf eins zurückgesetzt wird und die beiden Hauptadressen auf Null eingestellt werden. In einem Schritt 1302 wird die Hilfsadresse k, die hier ausschließlich zur Adressierung des Speichers C1 oder D1 benutzt wird, sowie eine weitere Hilfsadresse q, die ausschließlich zur Adressierung des Speichers C2 oder D2 auf Null eingestellt und weiterhin wird eine Blockgrenzenveränderliche bgn ebenfalls auf Null eingestellt. Danach wird in dem Schritt 1303 das Bit an der Speicherstelle R1 = MR1+k einerseits dem Schieberegister 412 zugeführt und andererseits zu der Speicherstelle R2 = MR2+q des Speichers C2 oder D2 kopiert. Danach werden in dem Schritt 1304 die Hilfsadressen k und q als die Blockgrenzenveränderliche bgn um eins erhöht. Wenn es sich in dem Schritt 1305 herausstellt, dass die Hilfsadresse k noch immer kleiner ist als Q(= 80) und in dem Schritt 1306, dass die Blockgrenzenveränderliche bgn noch ungleich dem Istwert der Blockgrenze BGn ist, dann werden die Schritte 1303-1306 abermals durchgeführt, wodurch das nächste Bit von dem Speicher C1 oder D1 zu dem Speicher C2 bzw. D2 kopiert wird. Sollte es sich jedoch herausstellen, dass die Blockgrenze erreicht ist (Schritt 1306), so wird der Prozessor 46 auf das Kopieren von Bits von dem nächsten Subkanalbitblock vorbereitet. Dazu wird in einem Schritt 1307 zunächst die Hauptadresse MR1 auf die erste Speicherstelle der nächsten Speicherreihe eingestellt, wird die Hauptadresse MR2 für den Speicher C2 oder D2 auf die nächste freie Speicherstelle MR2+BGn eingestellt und wird zum Schluss noch der Speicherreihenzähler auf n+1 um eins erhöht. Wenn es sich nun in dem Schritt 1308 zeigt, dass noch nicht alle dreißig Speicherreihen des Speichers C1 oder D1 verarbeitet worden sind, dann werden die Schritte 1302-1308 für die Speicherreihe n+1 (und folglich für den Subkanalbitblock SCBn+1) wiederholt. Sind dagegen alle Speicherreihen verarbeitet worden, so ist die zweite Deformatierphase beendet.
Wenn in dem Schritt 1305 ermittelt wird, dass die ersten Q(= 80) Bits der Speicherreihe grn alle kopiert sind (zu dem Schieberegister 421 sowie zu dem Speicher C2 oder D2) und noch keine Blockgrenze erreicht ist, bedeutet dies, dass von dem betreffenden Übertragungsbitblock Bits an anderen Speicherstellen untergebracht sind, möglicherweise sogar in anderen Subkanalbitblöcken (Speicherreihen). Um zu ermitteln, an welchen Speicherstellen des Speichers C1 oder D1 die weiteren Bits dieses Übertragungsblocks gefunden werden können, wird in der Reihenfolge m = 1, 2, 3, ... nach derjenigen Speicherreihe grm gesucht, die an einer oder mehreren Speicherstellen in dem Bereich {(M-1)-OFWm} --- (M-1) noch kopierbare Bits hat. Diese Erkenntnis folgt aus der Tastsache, dass die Anzahl Overflow-Bits (angegeben durch OFWm) jeweils wenn ein Overflow-Bit kopiert worden ist, um eins erhöht wird. Für diesen Suchvorgang wird in dem Schritt 1309 ermittelt, ob es in der Speicherreihe grm noch Overflow-Bits gibt; mit anderen Worten, ob OFWm positiv ist. Sollte das nicht der Fall sein (keine Overflow-Bits mehr verfügbar), so wird ermittelt, ob die nächste Speicherreihe grm+1 vielleicht noch Overflow-Bits hat usw. (Schritt 1310). Sobald eine Speicherreihe gefunden worden ist mit noch zu kopierenden Overflow-Bits (OFWm> 0), wird in dem Schritt 1311 die Hilfsadresse k auf einen Wert M-OFWm (= 100-OFWm) eingestellt, was der Adresse des ersten noch zu kopierenden Overflow- Bits in der Speicherreihe grm entspricht. In dem Schritt 1312 wird dieses Bit tatsächlich zu der Speicherstelle R2 von C2 oder D2 kopiert. In dem Schritt 1313 wird danach die Hilfsadresse q um eins erhöht, OFWm um eins erniedrigt, was darauf hinaus geht, dass die Anzahl zu kopierender Overflow-Bits in der Speicherreihe grm um eins verringert ist. In dem Schritt 1314 wird zum Schluss ermittelt, ob sich zur Zeit in dem Schieberegister 421 ein EOB-Codewort befindet, und wenn ja, so fährt der Prozess mit dem Schritt 1307 weiter, weil alle einem Übertragungsbitblock zugeordneten Bits nun von dem Speicher C1 oder D1 zu dem Speicher C2 bzw. D2 kopiert worden sind. Sollte es sich herausstellen, dass das Schieberegister kein EOB-Codewort aufweist, so werden die Schritte 1309-1314 wiederholt.
In dem hier dargestellten Ausführungsbeispiel wurde davon ausgegangen, dass der Blocktrennparameter durch ein EOB-Codewort gebildet wird. Wie bereits bemerkt, sind auch andere Blocktrennparameter möglich; beispielsweise ein Parameter, der angibt, wieviel Codewörter oder wieviel Bits ein Übertragungsbitblock enthält. Auch Bei Verwendung eines anderen Blocktrennparameters gelangt der Fachmann ausgehend von der lehre aus der eingehend beschriebenen Deformatierschaltung ohne erfinderische Tätigkeit zu einer angepassten Implementierung der Deformatierschaltung. Denn all diesen Deformatierschaltungen ist gemein, dass sie die aufeinanderfolgenden Bitreihen in dem Kanalbitblock, die zusammen einen Hilfsblock bilden, verlagert und hinter diejenigen betreffenden Hauptblöcke einfügt, deren Länge weniger ist als mit dem zugeordneten Blocktrennparameter übereinstimmt. Dies kann auch wie folgt betrachtet werden. All diejenigen Bits, die nicht zu einem Hauptblock gehören, werden aus dem Kanalbitblock herausgenommen und hinereinander gestellt (siehe auch Fig. 6D) wodurch eine Hilfsbitreihe erhalten wird. Danach wird zunächst der erste Hauptblock dieses Kanalbitblocks um soviel Bits dieser Hilfsbitreihe ergänzt, dass dieser Hauptblock zu einem Block angewachsen ist, dessen Anzahl Bits oder Codewörter dem Blocktrennparameter entspricht. Der zweite Hauptblock wird derart um die restliche Hilfsbitreihe ergänzt (das ist die ursprüngliche Hilfsbitreihe verringert um die Bits, um die der erste Hauptblock ergänzt worden ist) usw.
Obenstehend ist eine Ausführungsform beschrieben worden, wobei die Verarbeitung nur eines der drei Signale PS(1), PS(2) und PS(3), die ein Farbfernsehbild formen detailliert dargestellt, weil jedes dieser drei Signale auf dieselbe Art und Weise behandelt wird. In der Praxis werden diese drei Signale einzeln abgetastet (meistens mit einer bestimmten Abtastfrequenz) und digitalisiert. Die auf diese Weise erhaltenen digitalen Bildsignale werden in einem Zeitmultiplexformat der Transformationsschaltung 21 zugeführt, die danach entsprechend einem vorbestimmten Muster wechselweise diesen drei Bildsignalen zugeordnete Koeffizientenblöcke liefert. So liefert diese Schaltungsanordnung beispielsweise zunächst zwei Koeffizientenblöcke, die PS(1) zugeordnet sind, danach einen PS(2) zugeordneten Koeffizientenblock, dann wieder zwei PS(1) zugeordnete Koeffizientenblöcke und zum Schluss einen PS(3) zugeordneten Koeffizientenblock, usw. Der Übertragungsbitstrom j wird danach durch eine Reihe von Übertragungsbitblöcken gebildet, die entsprechend dem ge nannten Muster den drei verschiedenen Bildsignalen zugeordnet werden. Es sei bemerkt, dass in einer solchen Situation die Subkanalbitblöcke sowie die Hauptblöcke verschiedene Längen für verschiedene Bildsignale haben können.

Claims

1. Sendestelle zum Übertragen von Bildern in einer digitalen Form zu einer Empfangsstelle, mit:

- Codiermitteln zum Codieren der genannten Bilder in reihen von Übertragungsbitblöcken veränderlicher Länge, die je wichtigste erste Codewörter und weniger wichtige zweite Codewörter aufweisen;

- Formatiermitteln um eine Gruppe einer vorbestimmten Anzahl aufeinanderfolgender Übertragungsbitblöcke einem Formatiervorgang auszusetzen zum Bilden eines Kanalbitblocks mit derselben vorbestimmten Anzahl Subkanalbitblöcke, die je eine vorbestimmte Länge haben und je an einer vorbestimmten Bitstelle in dem Kanalbitblock beginnen, wobei die Formatiermittel dazu vorgesehen sind, die ersten Codewörter der Übertragungsbitblöcke an den ersten Bitstellen der betreffenden Subkanalbitblöcke unterzubringen und zweite Codewörter, die nicht in den betreffenden Subkanalbitblock passen, über die restlichen Bitstellen der anderen Subkanalbitblöcke zu verteilen;

dadurch gekennzeichnet, dass die Formatiermittel weiterhin dazu vorgesehen sind:

- Übertragungsbitblöcke mit einer Länge, die größer ist als eine vorbestimmte Länge, die kleiner ist als die Länge des Subkanalbitblocks, in Hauptblöcke mit der genannten vorbestimmten Länge und mit den ersten Codewörtern sowie in Hilfsblöcke mit den zweiten Codewörtern zu verteilen;

- jeden Hauptblock an den ersten Bitstellen des betreffenden Subkanalbitblocks unterzubringen; und

- aufeinanderfolgende Bits der Hilfsblöcke der genannten Gruppe an aufeinanderfolgenden restlichen Bitstellen des Kanalbitblocks unterzubringen.

2. Sendestelle nach Anspruch 1, wobei die Codiermittel eine zweidimensionale Vorwärtstransformation umfassen um für jeden Übertragungsblock einen dc- Koeffizienten zu erhalten und eine Anzahl ac-Koeffizienten, dadurch gekennzeichnet, dass die ersten Codewörter des Übertragungsbitblocks die dc-Koeffizienten und die größten ac-Koeffizienten enthalten.

3. Sendestelle nach Anspruch 1, dadurch gekennzeichnet, dass jeder Hauptblock alle Bits des entsprechenden Übertragungsbitblocks bis zu der vorbestimmten maximalen Anzahl (Q) enthält.

4. Sendestelle nach Anspruch 1, dadurch gekennzeichnet, dass jeder Hauptblock alle Codewörter des entsprechenden Übertragungsbitblocks bis zu einer vorbestimmten maximalen Anzahl enthält.

5. Sendestelle nach Anspruch 1, dadurch gekennzeichnet, dass jeder Hauptblock eine solche Anzahl Codewörter aufweist, selektiert aus dem entsprechenden Übertragungsbitblock, dass die gesamte Anzahl Bits dieses Hauptblocks innerhalb eines vorbestimmten Bereichs liegt.

6. Verfahren zum Übertragen von Bildern in digitaler Form, wobei dieses verfahren die nachfolgenden Verfahrensschritte umfasst:

- das Codieren der genannten Bilder in Reihen von Übertragungsbitblöcken veränderlicher Länge, die je wichtigste erste Codewörter und weniger wichtige zweite Codewörter aufweisen;

- das Formatieren einer Gruppe einer vorbestimmten Anzahl aufeinanderfolgender Übertragungsbitblöcke in einen Kanalbitblock mit derselben vorbestimmten Anzahl Subkanalbitblöcke, die je eine vorbestimmte Länge haben und je an einer vorbestimmten Bitstelle in dem Kanalbitblock beginnen, wodurch die ersten Codewörter der Übertragungsbitblöcke an den ersten Bitstellen der betreffenden Subkanalbitblöcke untergebracht werden und zweite Codewörter, die nicht in den betreffenden Unterkanalbitblock passen, über die restlichen Bitstellen anderer Unterkanalbitblöcke verteilt werden,

dadurch gekennzeichnet, dass der Formatierschritt weiterhin die nachfolgenden Verfahrensschritte umfasst:

- das Aufteilen von Übertragungsbitblöcken mit einer Länge, die größer ist als eine vorbestimmte Länge, die kleiner ist als die Länge des Subkanalbitblocks, in Haupt blöcke mit der genannten vorbestimmten Länge mit den ersten Codewörtern und mit Hilfsblöcken mit den zweiten Codewörtern;

- das Unterbringen jedes Hauptblocks an den ersten Bitstellen des betreffenden Subkanalbitblocks; und

- das Unterbringen aufeinanderfolgender Bits der Hilfsblöcke der genannten Gruppe an aufeinanderfolgenden restlichen Bitstellen des Kanalbitblocks.

7. Empfangsstelle zum Empfangen eines Bildsignals, das in Reihen von Übertragungsbitblöcken veränderlicher Länge codiert ist, die je eine Anzahl wichtigster erster Codewörter und eine Anzahl weniger wichtiger zweiter Codewörter aufweisen, mit:

- Mitteln zum Empfangen des Bildsignals in Form von Kanalbitblöcken einer festen Länge, wobei jeder Kanalbitblock eine Anzahl Subkanalbitblöcke einer vorbestimmten Länge aufweist, anfangend an einer vorbestimmten Bitstelle in dem Kanalbitblock, wobei ein Subkanalbitblock erste Codewörter eines entsprechenden Übertragungsblocks und zweite Codewörter der anderen Übertragungsblöcke aufweist;

- Deformatiermitteln zum Umwandeln der Subkanalbitblöcke eines Kanalblocks in die entsprechenden Übertragungsbitblöcke;

dadurch gekennzeichnet, dass die Deformatiermittel dazu vorgesehen sind:

- jeden Subkanalbitblock in einen Hauptblock mit einer Länge, die kleiner ist als die Länge des genannten Subkanalbitblocks, wobei der genannte Hauptblock die ersten Codewörter des betreffenden Übertragungsbitblocks aufweist, und in einen restlichen Teil aufzuteilen;

- aus den aufeinanderfolgenden Bits an aufeinanderfolgenden Bitstellen aller restlichen Teile des Kanalbitblocks Hilfsblöcke bilden, wobei diese Hilfsblöcke die zweiten Codewörter der genannten Übertragungsblöcke enthalten; und

- das Einfügen jedes Hilfsblocks eines Übertragungsblocks unmittelbar hinter den Hauptblock des betreffenden Übertragungsblocks.

8. Bildsignal, das eine Reihe von Übertragungsbitblöcken veränderlicher Länge darstellt, die je eine Anzahl wichtigster erster Codewörter und eine Anzahl weniger wichtiger zweiter Codewörter aufweisen, mit:

- Kanalbitblöcken fester Länge, wobei jeder Kanalbitblock eine Gruppe einer Anzahl Subkanalbitblöcke einer vorbestimmter Länge aufweist, anfangend an betreffenden vorbestimmten Bitstellen in dem Kanalbitblock, wobei jeder Subkanalbitblock erste Codewörter eines betreffenden Übetragungsblocks und zweite Codewörter von Übertragungsblöcken aufweist;

dadurch gekennzeichnet, dass jedes Subkanalbit einen Hauptblock aufweist mit einer Länge, die kleiner ist als die Länge des genannten Subkanalbitblocks, in dem die ersten Codewörter eines betreffenden Übertragungsbitblocks untergebracht werden, und einen restlichen Teil, wobei die aufeinanderfolgenden Bitstellen der restlichen Teile des Kanalbitblocks mit aufeinanderfolgenden Bits der Hilfsblöcke der genannten Gruppe gefüllt ist.

9. Videorecorder mit einer Aufzeichnungseinheit zum Aufzeichnen eines digitalen Bildsignals auf einem Aufzeichnungsmedium und mit einer Wiedergabeeinheit zum Wiedergeben des aufgezeichneten Bildsignals, dadurch gekennzeichnet, dass die Aufzeichnungseinheit eine Sendestelle nach einem der Ansprüche 1-5 aufweist zum Aufzeichnen des Bildsignals auf dem Aufzeichnungsmedium in Form der Kanalblöcke und wobei die Wiedergabeeinheit eine Empfangsstelle nach Anspruch 7 aufweist zum Empfangen der aufgezeichneten Kanalblöcke und zum Wiedergeben des Bildsignals.

Text in der Zeichnung:

Fig. 2

32 = Adressrechner

Fig. 10

46 = Prozessor

42 = Schieberegister

422 = Decodiernetzwerk