DE69226313T2

DE69226313T2 - Verfahren und Geräte zur Prüfung ATM-Verbindungen

Info

Publication number: DE69226313T2
Application number: DE69226313T
Authority: DE
Inventors: Frank Lodewijk B-2850 Boom Denissen; Johannes Anthonius Maria Nl-4761 Mb Zevenbergen Van Tetering
Original assignee: Alcatel Alsthom Compagnie Generale dElectricite
Current assignee: Alcatel Lucent SAS
Priority date: 1991-06-28
Filing date: 1992-06-25
Publication date: 1998-12-03
Anticipated expiration: 2012-06-26
Also published as: EP0520580A1; TW211607B; US5570357A; JPH05191442A; ATE168844T1; ES2118785T3; AU1856292A; KR930001627A; KR0163201B1; DE69226313D1; CA2072516A1; EP0520580B1; BE1004959A3

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Prüfen der Eigenschaften einer ATM-Verbindung zwischen einem ersten und einem zweiten Punkt eines ATM-Netzwerkes, einen Prüfzellen-Generator mit Einrichtungen zum Erzeugen der Datensequenz von vorgegebenen ATM-Prüfzellen an diesem ersten Punkt, und eine Auswerteschaltung zum Prüfen dieser vorgegebenen ATM-Prüfzellen an diesem zweiten Punkt.
In ATM-Systemen können Fehler unterschiedlicher Art auftreten&sub1; und sie müssen alle, auf welche Weise auch immer, detektiert werden. Beispielsweise liegt ein Fehler sicher vor, wenn keine Bit- oder Zellensynchronisierung ausgeführt werden kann. Auch das Fehlen von Antworten, auf welche Fragen auch immer, sollte als ein Fehler erkannt werden. Es ist auch bekannt, in den Informationsteil einer ATM-Zelle einen Fehler-Schutzcode aufzunehmen, um Übertragungsfehler zu detektieren
Nicht alle Fehlerarten können detektiert werden. Das ist mit Fehlern der Fall, welche nur unerwünscht zufällig auftreten, obwohl solche Fehler die Übertragungsqualität einer ATM-Verbindung zwischen zwei Punkten eines ATM- Netzwerkes nachteilig beeinflussen.
Eine Lösung dieses Problems wird durch ein Verfahren gemäß dem Anspruch 1 gegeben. Dieses Verfahren wird vorzugsweise mittels eines Prüf zellen-Generators gemäß dem Anspruch 4 und einer Auswerteschaltung gemäß dem Anspruch 10 durchgeführt.
Die Grundidee dieser Lösung ist die Verwirklichung von Prüfverbindungen, bei denen eine Sequenz von Prüfzellen in geeigneter Weise erstellt wird.
Bevorzugte Ausgestaltungen ergeben sich aus den Unteransprüchen Eine in geeigneter Weise erstellte Prüfzelle, so wie auch jede ATM-Zelle, umfasst einen Zellenkopf und einen Informationsteil, wobei der Informationsteil gemäß der Erfindung zweimal den gleichen Inhalt aufweist, darunter eine Zeitanzeige, eine Verbindungsnummer und eine Sequenznummer der Zelle in einer Verbindung. Die Wiederholung des Inhaltes erfolgt in inverser Farm. Vorzugsweise sollte auf jedes Oktett dessen Inversion folgen.
Auf diese Weise können im wesentlichen alle Eigenschaften einer ATM-Verbindung geprüft werden. Dieses Verfahren ist auch von Vorteil dahingehend, dass in dem Informationsteil die Anzahl von Nullen und Einsern gleich sind, so dass die Parität nicht beeinflusst ist. Außerdem kann das Verfahren mit einfachen Mitteln ausgeführt werden.
Es sei bemerkt, dass die europäische Patentanmeldung EP-A2- 0 402 741 ein Verfahren und eine Einrichtung zum Detektieren und Korrigieren von Fehlern in dem Kopf von jeder hereinkommenden ATM-Zelle offenbart. Allerdings ist dieses bekannte Verfahren nicht dazu ausgelegt, alle oben genannten Eigenschaften einer ATM-Verbindung zu prüfen. Darüber hinaus offenbart noch lehrt das bekannte Verfahren nicht die Verwendung von spezifischen Prüfzellen mit einem besonderen Layout, durch das der Informationsteil der Prüfzelle dazu ausgelegt ist, diese Eigenschaften zu prüfen. Es offenbart ferner auch weder einen Prüfzellen- Generator noch eine Auswerteschaltung, die dazu ausgelegt ist, solche besonderen Prüfzellen zu handhaben.
Die oben genannten und weitere Aufgaben und Merkmale der Erfindung werden offensichtlicher, und die Erfindung selbst wird am besten verstanden durch Bezugnahme auf die folgende Beschreibung einer Ausgestaltung in Verbindung mit den beigefügten Zeichnungen, in denen zeigen:
Figur 1 die Struktur einer ATM-Prüfzelle gemäß der Erfindung;
Figur 2 ein Blockdiagramm eines Prüfzellen-Generators gemäß der Erfindung;
Figur 3 ein Blockdiagramm einer Auswerteschaltung gemäß der Erfindung.
In einer schematischen Weise zeigt die erste Zeile der Figur 1 die Struktur einer vollständigen ATM-Prüfzelle. Die Zelle beginnt mit einem Kopf H, welcher fünf Oktette oder Bytes umfasst. Dieser Zellenkopf H wird in einer bekannten Weise dazu verwendet, die Zelle zu einem vorgegebenen Zielort innerhalb eines ATM-Netzwerkes zu übertragen. Die Struktur dieses Zellenkopfes ist nicht charakteristisch für die Erfindung, und der Zellenkopf kann je nach dem Zweck innerhalb des Verlaufes einer Verbindung geändert werden. Er kann deshalb in die Prüfung nicht mit eingeschlossen werden. Für die vorliegende Erfindung ist es auch ohne Bedeutung, welche Art von zu prüfender Verbindung betrachtet wird, d.h. ob eine Verbindung zwischen zwei Punkten innerhalb einer Vermittlung betrachtet wird oder ob eine Verbindung zwischen zwei entfernten Punkten geprüft wird oder ob eine Schleife, die erstellt und geprüft wird, betrachtet wird.
Der Kopf H enthält beispielsweise ein Paar Bits, die dazu dienen, Prüf- und Wartungszellen von Datenzellen innerhalb einer Verbindung zu unterscheiden, während das erste Oktett MCT des Informationsteils, welches dem Zellenkopf H folgt, dazu verwendet wird, Prüfzellen von Wartungszellen zu unterscheiden. Für MOT muss ein vorgegebener Code reserviert werden.
Das folgende Oktett, nämlich , repräsentiert die Umkehrung des vorangehenden MCT-Oktetts. Diese Inversion wird auf eine solche Weise ausgeführt, dass jedes Bit invertiert wird.
Dem MCT und folgen 18 Oktette, welche abwechselnd entweder nur Einser oder Nullen enthalten. Jedes Paar solcher Oktette bildet ein Flag FL. Diese 18 Oktette haben drei Aufgaben. Fehler, welche eine Verbindung beständig auf Null oder auf Eins halten, sollten erkannt werden. Zwei Typen von ATM-Prüfzellen sollten voneinander unterschieden werden, nämlich eine TYPE-1-Zelle, deren Daten in einer nicht invertierten Weise übertragen und der ihre invertierte Form nachfolgt, sowie eine TYPE-0-Zelle, deren Daten invertiert werden, wobei das folgende invertierte Oktett dann die nicht invertierten Daten enthält. Jedes Paar von Oktetten wird letztlich auch dazu verwendet, Bit- Fehler zu detektieren.
Diesen 18 Oktetten folgen Messdaten MD. Drei unterschiedliche Messdaten werden übertragen, nämlich eine Zeitanzeige TS, eine Sequenznummer SN der Zelle in der Verbindung, und eine Verbindungsnummer ID. Diese drei Messdaten werden jedes Mal als 16-Bit-Wörter übertragen.
Für eine TYPE-1-Zelle T1C wird die übertragung in der Reihenfolge T1, , T2, usw. durchgeführt, wie in Figur 1 dargestellt ist.
Die Zeitanzeige TS wird verwendet, um die Veränderung bei der übertragungszeit (Verzögerungszeit) in Rechnung zu ziehen. Die Sequenznummer SN wird verwendet, um das Verschwinden oder Wiederholen einer Zelle zu detektieren. Eine fehlerhafte Verbindungsnummer ID zeigt an, dass eine Zelle einer anderen Verbindung irrtümlich in dieser Verbindung aufgetaucht ist und dass der Zellenkopf demnach irrtümlich modifiziert wurde.
Der Rest der Prüfzelle ist durch Oktette vervollständigt, welche wiederum abwechselnd nur Einser oder nur Nullen enthalten. Durch Invertieren eines Oktetts nach dem anderen innerhalb des ganzen Informationsteils wird kein Teil der Zelle außer Betracht gelassen. Innerhalb einer Zelle könnten Fehler als Ergebnis einer parallelen Verarbeitung mit einer 16-Bit-Breite erzeugt werden. Deshalb werden in einer Prüfverbindung die beiden Arten von Prüfzellen, nämlich TYPE-1 und TYPE-0, abwechselnd und in vorgegebener oder willkürlicher Reihenfolge verwendet.
Figur 2 zeigt eine Ausgestaltung eines Prüfzellen- Generators, durch den die oben beschriebenen ATM-Zellen erzeugt werden können.
Der Prüfzellen-Generator TG umfasst einen Steuerschaltkreis TCGC, einen Lese- und Schreibspeicher MEM, einen Verbindungsnummer-Generator ID, einen Zeitgeber LT, einen Dreizustands-Bus TSB mit einer Breite von 8 Bits, einen Inverter INV und ein Ausgaberegister REG.
Der Zeitgeber-Schaltkreis LT, der Verbindungsnummer- Generator ID und der Speicher MEM sind mit Dreizustands- Ausgängen versehen, welche über Aktivierungseingänge OE1, OE2, OE3 mit Hilfe der gleichnamigen Aktivierungssignale OE1, OE2, OE3 aktiviert werden können. Die Leiter des Dreizustands-Busses TSB sind mit der Versorgungsspannung VCC übe Widerstände R verbunden. Der Zeitgeber-Schaltkreis LT und Verbindungsnummer-Generator ID sind mit einem Invertierungseingang SeUL ausgestattet, über welchen, und mittels eines gleichnamigen Inversionssignals SeUL, eine Invertierung von Oberwert-Datenbytes in Unterwert- Datenbytes und umgekehrt verwirklicht werden kann. Der Zeitgeber-Schaltkreis LT wird durch den Zellenzeitgeber- Schaltkreis CCL gesteuert, während das Ausgaberegister REG durch den Byte-Zeitgeber BCL gesteuert wird. Der Inverter INV kann zwischen dem nichtinvertierenden und dem invertierenden Zustand mittels eines Signals INVC umgeschaltet werden. Der Speicher MEM kann Daten über den Bus TSB ebenso wie zu dem Steuerschaltkreis TCGC übertragen oder Daten von diesem Schaltkreis empfangen. Zu diesem Zweck ist eine 8-Bit breite bidirektionale Datenverbindung MDA zwischen den beiden Schaltkreisen vorgesehen, und zwischen dem Steuerschaltkreis TCGC und dem Speicher MEM sind auch eine drei Bit breite Adressenverbindung, ein Schreibleiter MW und ein Leseleiter MR vorgesehen.
In der Nähe der bereits erwähnten Verbindungen zum Speicher ist der Steuerschaltkreis TCGC auch mit Ausgängen OE1, OE2, OE3 für die Aktivierungssignale OE1, OE2 und OE3 und für die Aktivierung der Dreizustands-Ausgänge versehen, ferner mit einem Ausgang SeUL für das gleichnamige Invertierungssignal SeUL, mit Ausgängen CCL und BCL für den Zellenzeitgeber CCL und den Byte-Zeitgeber BCL, und mit dem Ausgang INVC für das den Inverter INV steuernde Signal INVC.
Die Oktette des Zellenkopfes H werden von dem Speicher MEM erzeugt und durch den Inverter INV ohne Invertierung hindurch geschickt. Die beiden folgenden Oktette, MCT und MCT werden von dem Speicher MEM zweimal nacheinander in der nicht inversen Form erzeugt und durch den Inverter einmal ohne Invertierung und einmal mit Invertierung hindurch geschickt. Die Flags FL werden mit Hilfe der Widerstände R gebildet, wenn die Dreizustands-Ausgänge nicht aktiviert sind, uiid sodann durch abwechselnde Nichtinvertierung und Invertierung in dem Inverter INV. Die Zeitanzeige wird durch den Zeitgeber-Schaltkreis LT bereitgestellt, die Sequenznummer wird von dem Speicher MEM erzeugt und die Verbindungsnummer wird von dem Verbindungsnummer-Generator ID bereitgestellt. Hierdurch wird jedesmal das Oberwert- Datenbyte zweimal und das Unterwert-Datenbyte zweimal erzeugt, sowie einmal mit Invertierung und einmal ohne Invertierung durch den Inverter hindurch geschickt. Die in dem Speicher MEM gespeicherte Sequenznummer wird nach jeder vollständigen Übertragung in dem Steuerschaltkreis TCGC registriert, sie wird darin um ein Inkrement weitergerückt und dann wieder in den Speicher MEM geladen.
Die nachfolgenden Flags erhält man auf die gleiche Weise wie die ersten Flags.
Der Steuerschaltkreis TCGC arbeitet im wesentlichen auf die gleiche Weise wie ein bekannter Programmierschaltkreis und erfordert einen Zähler und einen Programmspeicher. Diesen Schaltkreisen müssen ein Addierschaltkreis für das inkrementale Weiterrücken der Sequenznummer sowie bekannte Einrichtungen zum Liefern der Zeitgabe hinzugefügt werden.
Figur 3 zeigt eine mögliche Ausgestaltung einer Auswerteschaltung EC zum Prüfen von ATM-Prüfzellen. Diese Auswerteschaltung EC umfasst einen Schaltkreis ERRC für eine Störungserkennung, einen Schaltkreis HIDC für beispeilsweise eine Zellenkopf-Erkennung, einen Schaltkreis TYPD für eine Zellentyp-Erkennung, einen Zeitgeber LCTI, einen Schaltkreis SEQE zum Bestimmen der Sequenznummer und einen Schaltkreis DELC zum Bestimmen einer relativen oder absoluten Übertragungszeit.
Der Störungserkennungs-Schaltkreis ERRC untersucht, ob Oktette in einander zugeordneten Paaren auftreten, welche zueinander invertiert sind. Zu diesem Zweck sind für jedes der acht Bits ein Speicher, ein Inverter und ein Vergleichsschaltkreis erforderlich. Die innerhalb einer ATM-Prüfzelle auftretenden Fehler werden gezählt, wobei die Zählerposition dieses Zählers das Signal ERR PAT bildet. Weitere Signale sind vorgesehen: ERR SEQ, wenn ein Fehler bei der Verbindungsnummer auftritt; ERR TIME, wenn ein Fehler in der Zeitanzeige auftritt, und ERR ID, wenn ein Fehler in der Sequenznummer auftritt. Die Signale ERR PAT und ERR ID werden auch dem Schaltkreis HIDC für die Zellenkopf-Erkennung zugeführt.
Der sogenannte Zellenkopf-Erkennungsschaltkreis HIDC vergleicht die fünf Bytes des Zellenkopfes einer hereinkommenden Zelle mit den fünf Bytes einer Bezugszelle, wobei die Kopfbytes jeweils ein Paar der oben genannten Bits umfassen, die nachstehend mit PT bezeichnet werden und die aktiviert werden, wenn Prüf oder Wartungszellen betroffen sind, und die in dem Falle von Datenzellen nicht aktiviert werden. Hierdurch wird die Ausgabe CELL REC aktiviert, wenn:
- PT aktiviert ist und wenn nicht nur die fünf Bytes der Kopfeinheit sondern auch die MCT- und -Bytes gleich sind; oder wenn
- PT nicht aktiviert ist und die fünf Bytes des Kopfes gleich sind.
Wenn jetzt CELL REC aktiviert wird, dann wird die Sequenznummer der hereinkommenden Zelle mit der der Bezugszelle verglichen, und die Ausgabe CELL INS wird dadurch aktiviert, wenn:
- diese Verbindungsnummern unterschiedlich sind und es keine Fehler bei der Verbindungsnummer der hereinkommenden Zelle gibt;
- die zuletzt erwähnte Verbindungsnummer fehlerhaft ist und das Signal ERR PAT darüber hinaus eine vorgegebene Schwelle überschreitet.
Der Schaltkreis TYPD für die Zellentyp-Erkennung unterscheidet zwischen Zellen vom Typ TYPE-1 und Zellen vom TYPE-0 und erzeugt ein Signal TYPE, welches den Zellentyp angibt. Der Schaltkreis SEQE zum Bestimmen der Sequenznummer extrahiert die Sequenznummer als ein 16-Bit- Signal SEQ NR in Funktion des Signals TYPE.
Der Schaltkreis DELC zum Bestimmen der relativen oder absoluten Übertragungszeit DERLC extrahiert die Zeitanzeige TS von der Zelle in Funktion des Signals TYPE, substrahiert dieses von der lokalen Zeit LTI des Zeitgebers LCTI und erzeugt an seinem Ausgang die Differenz als ein 16-Bit Signal DL. Wenn der Zeitgeber-Schaltkreis LT in dem Prüfzellen-Genarator T6 und der Zeitgeber LCTI in dem Auswerteschaltkreis nicht synchron laufen, kann die absolute Übertragungszeit nicht erhalten werden. Allerdings kann man für eine Folge von Prüfanforderungen die relativen Übertragungszeitunterschiede auf diese Weise erhalten, und diese Übertragungszeitunterschiede sind im allgemeinen von größerer Bedeutung als die absoluten Werte der Übertragungszeiten.
Durch die oben beschriebene Erfindung werden alle Mittel für die Prüfung der Eigenschaften einer ATM-Verbindung zur Verfügung gestellt.
Wenn auch die Prinzipien der Erfindung oben in Verbindung mit einem spezifischen Gerät beschrieben worden sind, so ist es doch selbstverständlich, dass diese Beschreibung nur beispielhaft und nicht als Beschränkung beim Umfang der Erfindung angegeben worden ist.

Claims

1. Verfahren zum Prüfen der Eigenschaften einer ATM- Verbindung zwischen einem ersten und einem zweiten Punkt eines ATM-Netzwerkes, dadurch gekennzeichnet, dass dieses Verfahren den Schritt umfasst, eine Sequenz von vorgegebenen Prüfzellen diesem ersten Punkt zuzuführen, sowie den Schritt, diese Prüfzellen an dem zweiten Punkt zu empfangen und zu prüfen, wobei jede dieser Prüfzellen einen Kopf- und einen Informationsteil umfasst, wobei der Informationsteil zwei Abschnitte aufweist, welche den gleichen Inhalt haben, wobei der zweite Abschnitt die Umkehrung des ersten ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beide Abschnitte in einer solchen Weise miteinander verflochten sind, dass jedem Oktett des ersten Abschnittes unmittelbar das zugeordnete, invertierte Oktett des zweiten Abschnittes folgt.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jeder Informationsteil wenigstens eine Zeitanzeige der Übertragungszeit (TS) , eine Sequenznummer (SN) in der ATM-Verbindung und eine Verbindungsnummer (ID) umfasst, wobei diese Informationen in invertierter oder nicht invertierter Form vorliegen, und dass der Rest dieser keine dieser Daten umfassenden Information eine Anzeige (FL) enthält, dass diese Daten in invertierter Form oder nicht invertierter Form vorliegen.

4. Prüfzellen-Generator mit Einrichtungen zum Erzeugen der Datensequenz einer vorgegebenen ATM-Prüfzelle an einem ersten Punkt eines ATM-Netzwerkes, gemäß dem Verfahren des Anspruches 1, dadurch gekennzeichnet, dass die Einrichtungen in einer solchen Weise ausgeführt sind, dass die Datensequenz wahlweise und welligstens stückweise in nicht invertierter Form oder in invertierter Form erzeugt werden können.

5. Prüfzellen-Generator nach Anspruch 4, dadurch gekennzeichnet, dass die Datensequenz in der Form von Oktetten verwirklicht wird und möglicherweise per Oktett invertiert wird.

6. Prüfzellen-Generator nach Anspruch 5, dadurch gekennzeichnet, dass die Einrichtungen umfassen: einen Zeitgeber-Schaltkreis (LT), welcher durch den Zellenzeitgeber (CCL) gesteuert wird, einen Verbindungsnummer-Generator (ID), einen Schreib- und Lesespeicher (MEM), einen Steuerschaltkreis (TCGC), einen schaltbaren Inverter (INV) und ein Ausgaberegister (REG).

7. Prüfzellen-Generator nach Anspruch 6, dadurch gekennzeichnet, dass der Zeitgeber-Schaltkreis (LT) der Verbindungsnummer-Generator (ID) und der Schreibund Lesespeicher (MEM) alle mit dem Ausgaberegister (REG) über einen Inverter (INV) gekoppelt sind, und dass alle diese Einheiten durch den Steuerschaltkreis (TCGC) gesteuert werden.

8. Prüfzellen-Generator nach Anspruch 7, dadurch gekennzeichnet, dass er Prüfzellen erzeugt, deren Informationsteil wenigstens umfasst: eine Zeitanzeige (TS) der Sendezeit, eine Sequenznummer (SN) in einer ATM-Verbindung und eine Verbindungsnummer (ID), welche jeweils durch den Zeitgeber-Schaltkreis (LT), den Speicher (MEM) bzw. den Verbindungsnummer-Generator (ID) zur Verfügung gestellt werden.

9. Prüfzellen-Generator nach Anspruch 7, dadurch gekennzeichnet, dass der Speicher (MEM) auch die Köpfe der Prüfzellen erzeugt.

10. Auswerteschaltkreis zum Prüfen vorgegebener ATM Prüfzellen an einem zweiten Punkt eines ATM- Netzwerkes, gemäß dem Verfahren des Anspruches 1, dadurch gekennzeichnet, dass dieser Auswerteschaltkreis einen Zellenkopf- Erkennungsschaltkreis (HIDC) umfasst, welcher durch Vergleichen einer hereinkommenden Zelle mit einer Bezugszelle in der Lage ist, festzustellen, ob die hereinkommende Zelle für den Auswerteschaltkreis (CELC REC) bestimmt ist oder nicht.

11. Auswerteschaltkreis nach Anspruch 10, dadurch gekennzeichnet, dass die Daten dieser Prüfzelle Oktett für Oktett invertiert werden, und dass ein Schaltkreis (TYPD) vorgesehen ist um festzustellen, ob die empfangenen Daten zuerst nicht invertiert und dann invertiert sind oder umgekehrt.

12. Auswerteschaltkreis nach Anspruch 10, dadurch gekennzeichnet, dass die Prüfzelle eine Zeitanzeige (TS) der Sendezeit umfasst, und dass ein Schaltkreis (DELC) vorgesehen ist, um diese Zeitanzeige (TS) aus der Prüfzelle zu extrahieren und die Differenz derselben zu einer Ortszeitanzeige (LCTI) zu berechnen.

13. Auswerteschaltkreis nach Anspruch 10, dadurch gekennzeichnet, dass die an diesem zweiten Punkt hereinkommenden Zellen mit einem Kopf (H) mit einer ersten Zellenanzeige (PT) versehen sind, die aktiviert wird, wenn eine solche Prüfzelle oder eine Wartungszelle und nicht eine normale Datenzelle in Betracht kommt, und dass diese Zellen darüber hinaus einen Informationsteil enthalten, welcher eine zweite Zellenanzeige (MCT, ) umfasst, die aktiviert wird, wenn eine solche Prüfzelle in Betracht kommt, ferner eine Zeitanzeige (TS) der Sendezeit dieser Prüfzelle, eine Sequenznummer (SN) in der ATM-Verbindung und eine Verbindungsnummer (ID).

14. Auswerteschaltkreis nach Anspruch 13, dadurch gekennzeichnet, dass der Zellenkopf- Erkennungsschaltkreis (HIDC) den Kopf einer hereinkommenden Zelle mit dem der Bezugszelle vergleicht, und dass, wenn diese Köpfe gleich sind und die erste Zellenanzeige (PT) aktiviert wird, eher darüber hinaus die zweiten Zellenanzeigen (MCT, ) vergleicht und in dem Fall, dass diese gleich sind, ein erstes Ausgabesignal (CELL REC) ausgibt, welches anzeigt, dass die hereinkommende Zelle für den Auswerteschaltkreis bestimmt ist.

15. Auswerteschaltkreis nach Anspruch 14, dadurch gekennzeichnet, dass das erste Ausgabesignal (CELL REC) auch aktiviert wird, wenn die verglichenen Köpfe gleich sind, jedoch die ersten Zellenanzeigen (PT) nicht aktiviert sind.

16. Auswerteschaltkreis nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass der Zellenkopf- Erkennungsschaltkreis dann, wenn das erste Ausgabesignal (CELL REC) aktiviert wird, auch die Verbindungsnummer (ID) der hereinkommenden Zelle mit der der Bezugszelle vergleicht und ein aktiviertes zweites Ausgabesignal (CELL INS) erzeugt, wenn diese Verbindungsnummern verschieden sind und es keine Fehler in der Verbindungsnummer der hereinkommenden Zelle gibt, wobei dieses aktivierte zweite Ausgabesignal (CELL INS) einen Fehler anzeigt.

17. Auswerteschaltkreis nach Anspruch 10, dadurch gekennzeichnet, dass er einen Fehlererkennungsschaltkreis (ERRC) umfasst, um Bit- Fehler zu detektieren und zu korrigieren, wobei die detektierten Fehler gezählt und das Ergebnis dieser Zählung durch ein drittes Ausgabesignal (ERR PAT) angezeigt wird.

18. Auswerteschaltkreis nach den Ansprüchen 13 und 17 dadurch gekennzeichnet, dass dieser Fehlererkennungsschaltkreis (ERRC) auch die Bit-Fehler in einer hereinkommenden Verbindungsnummer prüft und nach Erfassung eines Fehlers ein viertes Ausgabesignal (ERR ID) aktiviert.

19. Auswerteschaltkreis nach den Ansprüchen 16 und 18, dadurch gekennzeichnet, dass das zweite Ausgabesignal (CELL INS) aktiviert wird, wenn das erste Ausgabesignal (CELL REC) und das vierte Ausgabesignal (ERR ID) aktiviert werden und wenn das dritte Ausgabesignal (ERR PAT) eine vorgegebene Schwelle übersteigt.