DE69220112T2

DE69220112T2 - Koppelelementschalter mit gemeinsamen Speichern

Info

Publication number: DE69220112T2
Application number: DE69220112T
Authority: DE
Inventors: Misao Fukuda; Kazuo Iguchi; Shinji Ohta; Tomohiro Shinomiya; Hiroshi Takeo
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; NTT Inc
Priority date: 1991-03-11
Filing date: 1992-03-10
Publication date: 1997-10-16
Anticipated expiration: 2012-03-11
Also published as: CA2062561A1; EP0504710B1; DE69220112D1; US5475383A; EP0504710A1; JPH04281642A; CA2062561C

Description

Die vorliegende Erfindung betrifft einen Koppelpunkttyp- Schalter, wie er beispielsweise beschrieben ist in "Proceedings of the International Switching Symposium", Stockholm, Schweden, 28. Mai bis 1. Juni 1990, S. 61 bis 66. Der dort beschriebene Koppelpunkttyp-Schalter nach dem Stand der Technik weist Basiselemente auf, die in Zeilen und Spalten angeordnet sind, so daß sich eine Matrixanordnung der Basiselemente ergibt, wobei jedes der Basiselemente aufweist: mehrere Eingangsanschlüsse, Ausgangsanschlüsse, erweiterte Eingangsanschlüsse und erweiterte Ausgangsanschlüsse, wobei die erweiterten Ausgangsanschlüsse direkt an die Eingangsanschlüsse angeschlossen sind, einen gemeinsamen Speicher, eine Lese-/Schreibvorrichtung, die an den gemeinsamen Speicher angeschlossen ist, um Daten in den gemeinsamen Speicher einzuschreiben und aus dem gemeinsamen Speicher die Daten auszulesen, und eine Selektorvorrichtung, die an die erweiterten Eingangsanschlüsse und den gemeinsamen Speicher angeschlossen ist, um selektiv entweder die aus dem gemeinsamen Speicher ausgelesenen Daten oder Daten von den erweiterten Eingangsanschlüssen an die Ausgangsanschlüsse auszugeben. Zwei benachbarte Basiselemente in jeder Zeile können über die erweiterten Ausgangsanschlüsse und die Eingangsanschlüsse verbunden werden, oder es können die beiden benachbarten Basiselemente in jeder Spalte über die Ausgangsanschlüsse und die erweiterten Eingangsanschlüsse verbunden werden.
In "Proceedings of the International Switching Symposium", 28. Mai bis 1. Juni 1990, Stockholm, Schweden, S. 21-26 ist ein Speicherschalter mit dynamischer Verbindungsgeschwindigkeitssteuerung beschrieben. Der Speicher-Schreibzugriff und -Lesezugriff wird durch Arbiter verschachtelt, so daß eine dynamische Verbindungsgeschwindigkeitssteuerung durchgeführt wird, und der Speicherschalter weist einen Multiplexer und einen Demultiplexer auf. Figur 10 dieses Dokuments zum Stand der Technik zeigt ein Schaltelement, bei welchem ein zusätzliches Steuersignal zum Steuern der Datenübertragung von externen Geräten verwendet wird. Es bestimmt, ob Zellen an der Filterschaltung akzeptiert oder zurückgewiesen sollen, und speichert Zellendaten in einem FIFO-Puffer. Eine Eingangsschnittstelle erzeugt Pufferschreibanforderungen an den Arbiter. Nach einer Auflösung der Konkurrenz durch den Arbiter speichert dann die Eingangsschnittstelle die Zellendaten wortweise. Ein Schreib-Arbiter und ein Lese- Arbiter sind in dem Schalter vorgesehen. Multiplexer/Demultiplexer können FIFOs für die Geschwindigkeitsumwandlung aufweisen.
In IEEE International Conference on Communications, 11. bis 14. Juni 1989, S. 118 bis 122 ist eine unterschiedliche Schaltsystemarchitektur beschrieben, nämlich ein Schalter mit gemeinsam benutztem Pufferspeicher für eine ATM-Vermittlung. Dieser Schalter mit gemeinsam genutztem Pufferspeicher gestattet es, jede Pufferspeicheradresse zeitweilig je nach Erfordernis jedem Ausgangsanschluß zuzuweisen, und nicht dauernd einem bestimmten Ausgangsanschluß. Der Schalter mit gemeinsam genutztem Pufferspeicher weist Seriell/Parallelwandler am Eingang auf, gefolgt von Vorspannumwandlern, und einen Pufferspeicher, der einen Multiplexer, ein Zellenpufferteil, einen Adressenkettenzeiger, und eine Demultiplexer aufweist, und am Ausgang am Parallel/Seriellwandler angeschlossen ist.
Um das Verständnis der unterschiedlichen Schalterkonstruktionen zu erleichtern, nämlich eines Koppelpunkttyp-Schalters und eines Schalters mit gemeinsam genutztem Pufferspeicher, wird der technische Hintergrund der vorliegenden Erfindung nachstehend kurz erläutert.

HINTERGRUND DER ERFINDUNG

Wie voranstehend erwähnt, betrifft die vorliegende Erfindung allgemein einen Koppelpunkttyp-Schalter, der einen gemeinsamen Pufferspeicher verwendet, und in einem Übertragungssystem verwendet wird, etwa einem ATM- Übertragungssystem (ATM: Asynchronous Transfer Mode; asynchrone Übertragungsweise), oder in einem Paketkommunikationssystem mit hoher Bitrate in einem Breitband-ISDN (Integrated Services Digital Network; Digitalnetzwerk mit integrierten Diensten)
Die Standardisierung eines ATM-Übertragungssystems wurde kürzlich als Übertragungssystem eines Breitband-ISDN der nächsten Generation vorgetrieben. Es ist gewünscht, daß ein Gerät entsprechend einem derartigen Übertragungsverfahren kompakt ist, wenig Energie verbraucht, und eine flexible Kommunikationskapazität aufweist, die an verschiedene Systemstrukturen angepaßt ist.
In der konventionellen Technik sind ein Schalter des Typs mit gemeinsam genutztem Puffer und ein Koppelpunkttyp-Schalter als solche Schalter bekannt, die für fortgeschrittene Kommunikationssysteme geeignet sind, wie voranstehend bereits erwähnt.
Figur 1 zeigt einen konventionellen Schalter des Typs mit gemeinsam genutztem Puffer. Wie aus Figur 1 hervorgeht, weist der Schalter des Typs mit gemeinsam genutztem Puffer eine Eingangsanschlußgruppe 1 auf, die aus N Eingangsanschlüssen #1, #2, ..., #N besteht, N Ausgangsanschlüsse #1, #2, #N, einen Speicher 3, N Umsteuereinheiten 4, eine Multiplexereinheit 5, eine Speichersteuerung 6 und eine Demultiplexereinheit 7.
Die Umsteuereinheiten 4 empfangen Daten, beispielsweise ATM- Daten, die über die Eingangsanschlußgruppe 1 empfangen werden, und legen Pfade fest, an welche die empfangenen Daten ausgegeben werden sollen. Die Multiplexereinheit 5 ändert die Bitraten der Daten von den Umsteuereinheiten 4, und multiplext die Daten synchronisiert mit einem Taktsignal, welches von einem Taktsignal oder Taktsignalen verschieden ist, mit welchen die Daten über die Eingangsanschlußgruppe 1 übertragen werden. Die gemultiplexten Daten werden in den Speicher 3 unter Steuerung durch die Speichersteuerung 6 eingeschrieben. Die Daten werden aus dem Speicher 3 unter Steuerung durch die Speichersteuerung 6 ausgelesen. Beispielsweise schreibt die Speichersteuerung 6 Daten in den Speicher 3 und liest Daten aus diesem aus durch eine FIFO- Prozedur (FIFO: First-In-First-Out; erster hinein, erster heraus). Die aus dem Speicher 3 ausgelesenen Daten werden an die Ausgangsanschlußgruppe 2 ausgegeben.
Der einzelne Speicher 3 wird von mehreren Eingangsanschlüssen benutzt, und muß keine große Speicherkapazität aufweisen. Um Daten zu multiplexen, die über mehrere Eingangsanschlüsse übertragen werden, und die gemultiplexten Daten in den Speicher 3 einzuschreiben, ist es jedoch erforderlich, einen Phaseneinstellvorgang vor dem Multiplexvorgang durchzuführen. Dies führt dazu, daß ein Speicher erforderlich ist, der eine höhere Zugriffsgeschwindigkeit aufweist, wenn eine größere Anzahl an Eingangsanschlüssen verwendet wird.
Figur 2 zeigt eine Verbesserung der in Figur 1 dargestellten Anordnung. In Figur 2 werden Teile, die ebenso wie die in Figur 1 gezeigten Teile ausgebildet sind, mit denselben Bezugszeichen bezeichnet. Der in Figur 3 gezeigte Speicher ist in mehrere Speicher (1) - (n) unterteilt. Daher wird es möglich, getrennt Daten in den Speichern (1) - (n) zu speichern, so daß eine erhöhte Speicherzugriffsgeschwindigkeit erzielt werden kann.
Figur 3 zeigt einen konventionellen Koppelpunkttyp-Schalter. In Figur 3 werden Teile, die ebenso ausgebildet sind wie die in den voranstehend geschilderten Figuren, mit denselben Bezugszeichen bezeichnet. Der Koppelpunkttyp-Schalter, der in Figur 3 gezeigt ist, weist die Eingangsanschlußgruppe 1 auf, die Ausgangsanschlußgruppe 2, eine Ausgangssteuerung 8, eine erweiterte Eingangsanschlußgruppe 9 und eine erweiterte Ausgangsanschlußgruppe 10. Jede der erweiterten Eingangs- und Ausgangsanschlußgruppen 9 und 10 weist N Anschlüsse auf.
Die Ausgangssteuerung 8 bestimmt einen Ausgangsanschluß, an welchen über die Eingangsanschlußgruppe 1 empfangene Daten ausgegeben werden sollten. Wenn beispielsweise über den Eingangsanschluß #2 empfangene Daten an den Ausgangsanschluß #N ausgegeben werden sollen, werden die Daten in einem Speicher 3-2N gespeichert, und dann aus diesem ausgelesen. Auf diese Weise werden die Daten an den Ausgangsanschluß #N übertragen.
Normalerweise werden mehrere Koppelpunktschalter verbunden, um ein einziges Schaltsystem zur Verfügung zu stellen. Wenn über den Eingangsanschluß #1 empfangene Daten an einen anderen Koppelpunktschalter übertragen werden sollen, an welchem die empfangenen Daten geschaltet werden sollen, werden die Daten an den Ausgangsanschluß #1 der erweiteren Ausgangsanschlußgruppe 10 weitergeleitet. Wenn über den erweiterten Eingangsanschluß #2 empfangene Daten an den Ausgangsanschluß #2 übertragen werden sollen, werden zu diesem Zeitpunkt keine Daten von den Eingangsanschlüssen #1 bis #N an den Ausgangsanschluß #2 übertragen. Unter Steuerung durch die Ausgangssteuerung werden daher zu einem bestimmten Zeitpunkt entweder Daten von der Eingangsanschlußgruppe 1 oder Daten von der erweiterten Eingangsanschlußgruppe 9 an die Ausgangsanschlußgruppe 2 übertragen.
Allerdings benötigt der in Figur 2 gezeigte Schalter einen Synchronisiervorgang, um die an den Koppelpunkten vorgesehenen Speicher miteinander zu synchronisieren. Daher muß die Ausgangssteuerung 8 eine komplizierte Steuerprozedur durchführen. Darüber hinaus ist der in Figur 2 gezeigte Schalter nicht erweiterbar, da er keine erweiterten Eingangs- und Ausgangsanschlüsse aufweisen kann.
Der in Figur 3 gezeigte Koppelpunktschalter weist den Nachteil auf, daß an jedem Koppelpunkt eine große Speicherkapazität erforderlich ist. Allerdings ist der Koppelpunktschalter in der Hinsicht vorteilhaft, daß der Schalter mit niedriger Speicherzugriffsgeschwindigkeit arbeiten kann, und daß die Eingangs- und Ausgangsdaten in Bezug aufeinander asynchron sein können. Darüber hinaus ist der in Figur 3 gezeigte Schalter erweiterbar, da er erweiterte Eingangs- und Ausgangsanschlüsse aufweist.

ZUSAMMENFASSUNG DER ERFINDUNG

Ein allgemeines Ziel der vorliegenden Erfindung besteht in der Verbesserung eines Koppelpunkttyp-Schalters.
Das voranstehend genannte Ziel der vorliegenden Erfindung wird durch einen Koppelpunkttyp-Schalter gemäß Patentanspruch 1 erreicht. Bevorzugte Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen angegeben. Zusammengefaßt stellt die Erfindung einen Schalter zur Verfügung, der die Vorteile des Schalters des Typs mit gemeinsam genutztem Puffer und die Vorteil des Koppelpunkttyp-Schalters aufweist.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der nachstehenden, ins einzelne gehenden Beschreibung im Zusammenhang mit den beigefügten Zeichnungen noch deutlicher. Es zeigt:
Fig. 1 ein Blockschaltbild eines konventionellen Schalters des Typs mit gemeinsam genutztem Puffer;
Fig. 2 ein Blockschaltbild einer Verbesserung des Aufbaus von Figur 1;
Fig. 3 ein Blockschaltbild eines konventionellen Koppelpunkttyp-Schalters;
Fig. 4 ein Blockschaltbild der grundsätzlichen Anordnung einer Ausführungsform der vorliegenden Erfindung;
Fig. 5 ein Blockschaltbild eines in Figur 4 gezeigten Basiselements;
Fig. 6 ein Blockschaltbild, welches das Basiselement mit weiteren Einzelheiten zeigt;
Fig. 7 ein Blockschaltbild der Anordnung mehrerer Basiselemente; und
Fig. 8 ein Blockschaltbild zur Erläuterung eines Anfangseinstellvorgangs in Bezug auf einen Speicher in dem in Figur 6 gezeigten Basiselement.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Figur 4 zeigt die grundsätzliche Anordnung eines Schalters gemäß einer Ausführungsform der vorliegenden Erfindung. In Figur 4 werden, wie in den vorherigen Figuren, gleiche Teile wie in den vorherigen Figuren gezeigt mit denselben Bezugszeichen bezeichnet. Ein Schaltblock 100 ist an die Eingangsanschlußgruppe 1, die Ausgangsanschlußgruppe 2, die erweiterte Eingangsanschlußgruppe 9 und die erweiterte Ausgangsanschlußgruppe 10 angeschlossen. Eine Ausgangssteuerung 80 steuert den Schaltblock 100.
Der Schaltblock 100 weist mehrere Basiselemente 20-1 - 2m auf. Jedes Basiselement 20-i (i = 1, 2, ..., m) ist mit einem eingebauten Speicher versehen, sowie mit einer Funktion zum Auslesen von Daten aus seinem eigenen Speicher, oder von Daten von dem erweiterten Eingangsanschluß 9 an die Ausgangsanschlußgruppe 2. Weiterhin hat jedes Basiselement 20-i die Funktion, zu bestimmen, ob Daten von der Eingangsanschlußgruppe 1 in seinen eigenen Speicher eingeschrieben und dort gespeichert werden sollten oder nicht, wenn die Antwort auf diese Abfrage positiv ist. Weiterhin hat jedes Basiselement 20-i die Funktion, immer Daten von der Eingangsanschlußgruppe 1 an die entsprechenden erweiteren Ausgangsanschlüsse zu übertragen. Aus der voranstehenden Erläuterung wird deutlich, daß jedes Basiselement 20-i die Funktion des Schalters des Typs mit gemeinsam genutztem Puffer hat, und daß die gesamte Schalteranordnung mit den mehreren Basiselementen die Funktion eines Koppelpunkttypschalters hat.
Jedes Basiselement 20-i weist einen solchen Aufbau auf, daß es beispielsweise über zwei Eingangsanschlüsse empfangene Daten verarbeiten kann. Mehrere (m) derartige Basiselemente sind in Zeilen und Spalten (Matrix) angeordnet, wie aus Figur 4 hervorgeht, so daß der Schalter in Figur 4 Daten verarbeiten kann, die über die N Eingangsanschlüsse empfangen werden.
Jedes Basiselement 20-i überträgt entweder Daten von dem entsprechenden Eingangsanschluß an ein folgendes Basiselement über die Ausgangsanschlußgruppe 2 (an ein benachbartes Basiselement, welches sich in Richtung darunter befindet), wenn die Daten an einen entsprechenden Ausgangsanschluß ausgegeben werden sollen, oder überträgt Daten von einem entsprechenden erweiterten Eingangsanschluß an den entsprechenden Ausgangsanschluß. Darüber hinaus überträgt jedes Basiselement 20-i immer Daten von dem zugehörigen Eingangsanschluß an den zugehörigen erweiterten Ausgangsanschluß.
Figur 5 ist ein Blockschaltbild jedes Basiselements 20-i, welches sich in der ersten Spalte des Schaltblockes 100 an dessen linker Seite befindet. Jedes der anderen Basiselemente weist denselben Aufbau auf wie das in Figur 5 gezeigte Basiselement. Jedes Basiselement 20-i weist einen Speicher 33 auf, eine Multiplexereinheit 35, eine Speichersteuerung 36 und eine Demultiplexereinheit 37.
Figur 6 zeigt als Blockschaltbild den Aufbau jedes Basiselements 20-i mit weiteren Einzelheiten. Das in Figur 6 gezeigte Basiselement 20-i kann Daten verarbeiten, die über zwei Eingangsanschlüsse #0 und #1 übertragen werden. Die in Figur 5 gezeigte Multiplexereinheit 35 besteht aus Datenbitratenwandlern 35A und 35B sowie einem Multiplexer 35C. Die Demultiplexereinheit 37 weist einen Demultiplexer 37 auf, der an die Ausgangsseite des Speichers 33 angeschlossen ist. Die Speichersteuerung 36 besteht aus ID-Komparatoren 41A und 41B, Schreibsteuerungen 42A und 42B, einem Multiplexer 43, Zeigerspeichern 44A und 44B, Lesesteuerungen 45A und 45B, einem Multiplexer 46, und einem freien Zeigerspeicher 47. Der Speicher 33 ist ein Speicher mit zwei Anschlüssen.
Der Datenbitratenwandler 35A ändert die Bitrate von Daten, die über den Eingangsanschluß #0 übertragen werden, durch Synchronisieren der Daten mit einem Systemtaktsignal, welches von einem Taktsignal verschieden ist, mit welchem die Daten über den Eingangsanschluß #0 übertragen werden. Entsprechend ändert der Datenbitratenwandler 35B die Bitrate von Daten, die über den Eingangsanschluß #1 übertragen werden, durch Synchronisieren der Daten mit dem voranstehend geschilderten Systemtaktsignal. Der Multiplexer 35C multiplext die Daten von den Datenbitratenwandlern 35A und 35B (anders ausgedrückt, wählt der Multiplexer 35C abwechselnd entweder die Daten vom Eingangsanschluß #0 oder vom Eingangsanschluß #1 aus) . Die gemultiplexten Daten werden in den Speicher 33 eingeschrieben. Wenn beispielsweise die an dem Eingangsanschluß #0 und #1 erhaltene Bitrate gleich 5 ist, ist die Bitrate an der Eingangsseite des Speichers 33 gleich 2S.
Der ID-Komparator (ID: Identification; Identifizierung) vergleicht eine ID-Zahl, die in einem Vorspannteil der Daten enthalten ist, die ebenfalls einen Informationsteil mit einer eigenen ID-Nummer enthalten, und aktiviert die Schreibsteuerung 42A, wenn beide ID-Nummern gleich sind. Beispielsweise wird eine ID-Nummer zu den Daten durch jede Umsteuereinstelleinheit 4 addiert. Dann schreibt die Schreibsteuerung 42A eine Schreibadresse (Zeigerwert) in den Zeigerspeicher 44A oder 44B ein. Jeder Zeigerspeicher 44A und 44B weist beispielsweise einen FIFO-Speicher auf. Wenn das Ergebnis des Vergleichs zeigt, daß die Eingangsdaten an den Ausgangsanschluß #0 ausgegeben werden sollten, wird die Schreibadresse in den Zeigerspeicher 44A eingeschrieben. Wenn das Ergebnis des Vergleichs angibt, daß die Eingangsdaten an den Ausgangsanschluß #l ausgegeben werden sollen, wird die Schreibadresse in den Zeigerspeicher 44B eingeschrieben. Die Schreibadresse von der Schreibsteuerung 42A wird von dem Multiplexer 43 ausgewählt, und in den Speicher 33 eingegeben. Die Daten von dem Multiplexer 35C werden in einen Speicherbereich eingeschrieben, der durch die Schreibadresse festgelegt ist.
Der älteste Zeigerwert wird von dem Zeigerspeicher 44A als Leseadresse ausgelesen. Die Lesesteuerung 45A empfängt die Leseadresse und legt sie an den Speicher 33 über den Multiplexer 46 an. Diese Leseadresse wird auch an den freien Zeigerspeicher 47 geschickt, und in diesen eingeschrieben. Der freie Zeigerspeicher ist ebenfalls mit beispielsweise einem FIFO-Speicher versehen. Die Schreibsteuerung 42A liest den ältesten Zeigerwert aus dem freien Zeigerspeicher 47 aus. Der älteste Zeigerwert ist die Schreibadresse.
Der ID-Komparator 41B, die Schreibsteuerung 42B, der Zeigerspeicher 44B und die Lesesteuerung 45B arbeiten in Bezug auf den Eingangsanschluß #1 auf dieselbe Weise wie voranstehend geschildert.
Aus dem Speicher 33 ausgelesene Daten werden entweder an den Selektor 48A oder den Selektor 48B über den Demultiplexer 37 ausgegeben. Die Selektoren 48A und 48B werden durch die Ausgangssteuerung 80 über Steuerleitungen gesteuert (zur Vereinfachung nicht dargestellt) . Der Selektor 48A wählt entweder die Daten von dem Demultiplexer 37 oder die Daten von dem erweiterten Eingangsanschluß #0 aus. Entsprechend wählt der Selektor 48B entweder die Daten von dem Demultiplexer 37 oder die Daten von dem erweiterten Eingangsanschluß #1 aus.
Figur 7 ist ein Blockschaltbild, welches zeigt, wie mehrere Basiselemente mit zwei Eingängen in dem Schaltblock 100 miteinander verbunden sind. In Figur 7 werden gleiche Teile wie jene, die in den vorherigen Figuren dargestellt wurden, mit denselben Bezugszeichen wie in den vorherigen Figuren bezeichnet. Wie aus Figur 7 hervorgeht, sind die Basiselemente mit zwei Eingängen in Zeilen und Spalten angeordnet.
Figur 8 ist ein Blockschaltbild, welches einen Anfangseinstellvorgang für jedes Basiselement 20-i zeigt. In Figur 8 werden Teile, welche ebenso wie jene ausgebildet sind, die in den vorherigen Figuren gezeigt sind, mit denselben Bezugszeichen bezeichnet wie in den vorherigen Figuren. Figur 8 zeigt die in Figur 6 dargestellte Anordnung mit weiteren Einzelheiten. Eine Rücksetzschaltung 54 empfängt ein externes Rücksetzsignal von einem externen Gerät, etwa einem Host-Computer. Ein Kapazitätsmonitor 51A überwacht die Zeigerwerte in dem Zeigerspeicher 44A in Bezug auf den Ausgangsanschluß #0. Der Kapazitätsmonitor 51A gibt Daten, welche die verfügbare Kapazität angeben, an die Rücksetzschaltung 54 aus. Ein Kapazitätsmonitor 51B für den Ausgangsanschluß #1 hat dieselbe Funktion wie der Kapazitätsmonitor 51A. Ein Zähler 52 erzeugt eine Anfangsschreibadresse des Speichers 33, zu Beginn der Operation, in Reaktion auf ein Rücksetzsignal von der Rücksetzschaltung 54. Ein Selektor 53 wählt entweder den Zeigerwert (Schreibadresse) von dem freien Zeigerspeicher 47 oder die Anfangsschreibadresse aus.
Zu Beginn des Schreibvorgangs ist es möglich, Daten in jeden verfügbaren Speicherbereich des Speichers 33 einzuschreiben. Um den Speicherbereich zu Beginn des Schreibvorgangs zu bestimmen, erzeugt der Zähler 52 die vorbestimmte Anfangsschreibadresse, welche an die Schreibsteuerungen 42A und 42B über den Selektor 53 ausgegeben wird. Während dieses Vorgangs wählt der Selektor 53 den Zähler 52 in Reaktion auf die Anfangsschreibadresse aus. Dann führen die Schreibsteuerungen 42A und 42B nacheinander den Schreibvorgang durch. Die Zeigerspeicher 44A und 448 speichern die Schreibadresse, die von der Schreibsteuerung 42A bzw. 42B ausgegeben wird. Daraufhin erzeugt der Zähler 52 hintereinander die Schreibadressen. Nachdem der Zähler 52 sämtliche Schreibadressen des Speichers 33 erzeugt hat, wählt der Selektor 53 den freien Zeigerspeicher 47 aus. Dann wird der Schreibvorgang hintereinander durchgeführt, unter Verwendung der Zeigerwerte des freien Zeigerspeichers 47.
Wenn eine Fehlfunktion beispielsweise des Zählers 52 aufgetreten ist, erzeugt die Rücksetzschaltung 54 das Rücksetzsignal Wenn beispielsweise die von dem Kapazitätsmonitor 51A oder 51B ausgegebenen Daten anzeigen, daß es keine verfügbare Kapazität gibt, gibt die Rücksetzschaltung 54 das Rücksetzsignal an den Zähler 52 aus, an den freien Zeigerspeicher 47, die Zeigerspeicher 44A und 44B, die Kapazitätsspeicher 51A und 51B, und die Schreibsteuerungen 42A und 42B, und daß die Schreibsteuerungen 42A und 42B nicht arbeiten. Hierdurch beginnt die Schreiboperation erneut bei der Anfangsschreibadresse, die von dem Zähler 52 erzeugt wird.
Die vorliegende Erfindung ist nicht auf die spezifische, beschriebene Ausführungsform beschränkt, und es lassen sich Anderungen und Modifikationen vornehmen, ohne vom Umfang der beigefügten Patentansprüche abzuweichen.
Bezugszeichen in den Patentansprüchen sollen das Verständnis erleichtern, jedoch nicht den Schutzumfang einschränken.

Claims

1. Koppelpunkttyp-Schalter mit:

Basiselementen (20-1 - 20-m), die in Zeilen und Spalten angeordnet sind, so daß eine Matrixanordnung der Basiselemente gebildet wird;

wobei jedes der Basiselemente aufweist:

mehrere Eingangsanschlüsse (1), Ausgangsanschlüsse (2), erweiterte Eingangsanschlüsse (9) und erweiterte Ausgangsanschlüsse (10), wobei die erweiterten Ausgangsanschlüsse direkt an die Eingangsanschlüsse angeschlossen sind,

einen gemeinsamen Speicher (33);

eine Schreib/Lesevorrichtung (35, 37), die an den gemeinsamen Speicher angeschlossen ist, um Daten in den gemeinsamen Speicher zu schreiben und aus dem gemeinsamen Speicher die Daten auszulesen; und

eine Selektorvorrichtung (48A, 48B), die an die erweiterten Eingangsanschlüsse (9) und den gemeinsamen Speicher (33) angeschlossen ist, um selektiv entweder die aus dem gemeinsamen Speicher (33) ausgelesenen Daten oder Daten von den erweiterten Eingangsanschlüssen (9) an die Ausgangsanschlüsse (2) auszugeben,

dadurch gekennzeichnet, daß die Schreib/Lesevorrichtung (35, 37) jedes der Basiselemente (20-1 - 20-m) aufweist:

eine Komparatorvorrichtung (41A, 418) zur Bestimmung, ob die über die Eingangsanschlüsse übertragenen Daten in den gemeinsamen Speicher (33) eingeschrieben werden sollen oder nicht;

eine Schreibsteuervorrichtung (42A, 42B), welche an die Komparatorvorrichtung (41A, 41B) und den gemeinsamen Speicher (33) angeschlossen ist, um eine Schreibadresse an den gemeinsamen Speicher auszugeben, so daß die über die Eingangsanschlüsse übertragenen Daten in den gemeinsamen Speicher entsprechend der Schreibadresse eingeschrieben werden; und

eine Zeigervorrichtung (44A, 44B), die an die Schreibsteuervorrichtung (42A, 42B) angeschlossen ist, um Daten zu speichern, welche die in dem gemeinsamen Speicher (33) ältesten gespeicherten Daten anzeigen.

2. Koppelpunkttyp-Schalter nach Anspruch 1, dadurch gekennzeichnet, daß die Schreib/Lesevorrichtung jedes der Basiselemente aufweist:

eine Wandlervorrichtung (35A, 35B) zur Umwandlung der Daten, die von den Eingangsanschlüssen empfangen werden, und eine erste Bitrate aufweisen, in Daten, die eine zweite Bitrate aufweisen, die höher ist als die erste Bitrate; und

eine Multiplexervorrichtung (35C), welche an die Wandlervorrichtung angeschlossen ist, um die Daten zu multiplexen, die von der Wandlervorrichtung empfangen werden, und sich auf die Eingangsanschlüsse beziehen, und zur Ausgabe gemultiplexter Daten an den gemeinsamen Speicher.

3. Koppelpunkttyp-Schalter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schreib/Lesevorrichtung jedes der Basiselemente eine Demultiplexervorrichtung (37) aufweist, um die aus dem gemeinsamen Speicher ausgelesenen Daten zu demultiplexen, und die demultiplexten Daten an die Selektorvorrichtung auszugeben.

4. Koppelpunkttyp-Schalter nach Anspruch 1, dadurch gekennzeichnet, daß die Schreib/Lesevorrichtung jedes der Basiselemente eine Rücksetzvorrichtung (54) aufweist, die an die Schreibsteuervorrichtung angeschlossen ist, um eine Anfangsschreibadresse in die Schreibsteuervorrichtung in Reaktion auf ein externes Rücksetzsignal einzuschreiben.

5. Koppelpunkttyp-Schalter nach Anspruch 1, dadurch gekennzeichnet, daß:

jedes der Basiselemente eine Monitorvorrichtung (51A, 51B) aufweist, die an die Zeigervorrichtung angeschlossen ist, um zu bestimmen, ob der gemeinsame Speicher irgendwelche Daten speichert oder nicht, und zur Erzeugung eines Monitorsignals, wenn festgestellt wird, daß in dem gemeinsamen Speicher keine Daten gespeichert sind; und

die Schreib/Lesevorrichtung jedes der Basiselemente eine Rücksetzvorrichtung (54) aufweist, welche an die Schreibsteuervorrichtung und die Monitorvorrichtung angeschlossen ist, um eine Anfangsschreibadresse in die Schreibsteuervorrichtung in Reaktion auf das Monitorsignal einzuschreiben.

6. Koppelpunkttyp-Schalter nach Anspruch 1, dadurch gekennzeichnet, daß zwei benachbarte Basiselemente in jeder der Zeilen miteinander über die erweiterten Ausgangsanschlüsse (10) und die Eingangsanschlüsse (1) verbunden sind.

7. Koppelpunkttyp-Schalter nach Anspruch 1, dadurch gekennzeichnet, daß zwei benachbarte Basiselemente in jeder der Spalten miteinander über die Ausgangsanschlüsse (2) und die erweiterten Eingangsanschlüsse (9) verbunden sind.