-
Die vorliegende Erfindung betrifft ein Verfahren zum
Herstellen von Halbleitereinrichtungen und insbesondere ein
Überprüfungsverfahren des Übertragens solcher Muster als
Verdrehungsfehlerüberprüfungsmuster, Auflösungsüberprüfungsmuster
und Ausrichtungsüberprüfungsmuster, die in einem
Lithographieverfahren dafür verwendet werden.
-
Das Lithographieverfahren, welches einen der Schritte des
Herstellungsverfahrens von Halbleitereinrichtungen darstellt,
erfordert es, daß das Muster so gebildet wird, um genau mit
einem darunterliegenden Muster ausgerichtet zu werden, und
weiter, daß das Muster in einer vorbestimmten Größe gebildet
wird. Bei einem Step- und
Repeat-Reduktionsprojektionssystem, welches in dem Lithographieschritt- oder verfahren
breite Anwendung findet, treten, wenn das System nicht
richtig eingestellt ist, solche Probleme wie Verdrehungsfehler
bei Bilderzeugungsmustern, die durch Drehung oder Bewegung
eines Retikels verursacht werden, und wie
Bildoberflächenkrümmung oder Bildoberflächenneigung auf, bei denen die
Bilderzeugungsoberfläche nicht parallel zu den
Halbleiterwaferflächen ist. Ein jegliches solcher Probleme macht es
unmöglich, die gewünschten Muster zu erhalten. Es ist notwendig,
solche Probleme zu entdecken, wenn sie auftreten, und
ausreichende und geeignete Anpassungen vorzunehmen.
-
Bezüglich des konventionelle Step- und
Repeat-Reduktionsprojektionssystems sind solche Fehler durch Routineuntersuchung
unter Verwendung eines Prüfungsretikels kontrolliert worden,
wodurch bestätigt wurde, daß keine Fehler außerhalb der
gewünschten Präzisionsgrenzen in allen Projektionsbereichen
vorliegen.
-
Wenn man sich lediglich auf Routineuntersuchungen verläßt,
besteht jedoch die Möglichkeit, daß irgendwelche
schwerwie
genden Unregelmäßigkeiten oder Defekte während des
Herstellungsschritts eingebaut werden, weil übersehen wurde, daß ein
Step- und Repeat-System Probleme aufweist, und daß die so
hergestellten defekten Halbleitereinrichtungen zum nächsten
Schritt weiterverarbeitet werden, was zu großen
Herstellungsverlusten führt.
-
Darüber hinaus werden, selbst wenn solche Probleme im
Herstellungsschritt des wie oben beschriebenen Erzeugnisses
vorhanden sind, diese oft in anderen Prüfungen in anderen
Schritten übersehen, da solche anderen Prüfungen, die andere,
auf eine äußere Erscheinung gerichtete Bewertungsstandards
haben, solche Probleme im Erzeugnis nicht enthüllen, was dazu
führt, daß das defekte Erzeugnis erst in der letzten
Meßprüfung für den Waferschritt entdeckt wird. Daher können solche
Probleme zu großen Verlusten führen.
-
JP 62115165 beschreibt ein Verfahren zum Beseitigen von
Retikelverdrehung, bei dem eine Hauptskala und eine Noniusskala
in einem Bereich vorgesehen sind, der das auf der
Glassubstratoberfläche des Retikels gebildete Schaltungsmuster
umschließt, wobei die Hauptskala und die Noniusskala zueinander
gerichtet sind. Normale Belichtung wird in einem Schritt
durchgeführt, in dem die Hauptskala und die Noniusskala sich
überlappen.
-
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, die
im konventionellen Verfahren zum Herstellen von
Halbleitereinrichtungen vorhandenen Probleme, insbesondere solche
Probleme wie Verdrehungsfehler, Ausrichtungsfehler und
Auflösungsmängel in einem Lithographieverfahren zu überwinden.
-
Dementsprechend schafft die vorliegende Erfindung ein
Verfahren zum Überprüfen von Verdrehungsfehlern und
Auflösungsmängeln für wenigstens einen Teil einer Halbleiterwafer bei
einem Halbleiterherstellungsverfahren, welches Verfahren
aufweist:
-
einen ersten Schritt, ein Paar von
Verdrehungsfehlerübertragungsmustern und ein Paar von Auflösungsübertragungsmustern
auf eine Oberfläche einer Halbleiterwafer durch ein Step- und
Repeat-Reduktionsprojektionssystem zu übertragen, welche
Verdrehungsfehlerüberprüfungsmuster als ein Paar von Skalen
ausgebildet sind, von denen eine eine Hauptskala ist, die in
einem ersten Ritzlinienbereich parallel zu einer ersten Seite
eines Schaltungsbereiches und benachbart derselben angeordnet
ist, und von denen die andere eine Noniusskala ist, die in
einem zweiten Ritzlinienbereich parallel zu einer zweiten
Seite des Schaltungsbereichs, der der ersten Seite
gegenübersteht, und derselben benachbart ist, und wobei die
Auflösungsüberprüfungsmuster als ein erstes
Auflösungsüberprüfungsmuster und ein zweites Auflösungsüberprüfungsmuster
ausgebildet sind, die der Hauptskala bzw. der Noniusskala
benachbart angeordnet sind; und
-
einen zweiten Schritt, gleichzeitig die
Verdrehungsfehlerüberprüfungsmuster und die Auflösungsüberprüfungsmuster
von wenigstens zwei Halbleiterwafern in einem einzigen
Beobachtungsfeld eines Mikroskops zu beobachten, um irgendeinen
Verdrehungsfehler und irgendeinen Auflösungsmangel auf einer
Resistschicht zu detektieren.
-
Vorzugsweise weist das Verfahren weiter vor dem ersten
Schritt einen Schritt auf, auf eine Oberfläche einer
Halbleiterwafer durch ein Step- und
Repeat-Reduktionsprojektionssystem ein Maskenmuster zu übertragen, das eine Haupt- oder
Noniusausrichtungsskala einschließt, die ein
Ausrichtungsüberprüfungsmuster einschließt, das wenigstens zwei Linien
aufweist, wobei die beiden Linien im rechten Winkel
zueinander stehen, wobei der erste Schritt weiter aufweist,
wenigstens ein weiteres Maskenmuster zu übertragen, das eine
weitere Haupt- oder Noniusausrichtungsskala einschließt, die ein
Ausrichtungsüberprüfungsmuster aufweist, das mit dem ersten
Ausrichtungsüberprüfungsmuster zusammenpaßt, wobei das
Verfahren weiter einen Schritt aufweist, die
Ausrichtungsüberprüfungsmuster in einem anderen Beobachtungsfeld des
Mikro
skops zu beobachten, um irgendeinen Ausrichtungsfehler auf
einer Resistschicht zu detektieren.
-
Die oben genannten und andere Aufgaben, Merkmale und Vorteile
der vorliegenden Erfindung werden aus der folgenden
Beschreibung bevorzugter Ausführungsformen der Erfindung deutlich
werden, die beispielsweise und unter Bezugnahme auf die
beigefügten Zeichnungen erklärt sind, in denen:
-
Fig. 1A und 1B eine Draufsicht eines Halbleiterchips bzw.
eine Draufsicht einer Halbleiterwafer sind,
die eine erste Ausführungsform der
vorliegenden Erfindung darstellen;
-
Fig. 2A und 2B Draufsichten des Halbleiterchips bzw. der
Halbleiterwafer zum Darstellen der
Verdrehungsfehlerüberprüfungsmuster und der
Auflösungsüberprüfungsmuster sind; und
-
Fig. 3A und 3B eine Draufsicht eines Halbleiterchips bzw.
eine Draufsicht der Halbleiterwafer zum
Darstellen einer zweiten Ausführungsform der
vorliegenden Erfindung sind.
-
In der gesamten folgenden Erklärung beziehen sich ähnliche
Bezugssymbole oder -ziffern auf die gleichen oder ähnliche
Elemente in allen Figuren der Zeichnungen.
-
Die Fig. 1A und 1B sind Draufsichten eines Halbleiterchips
bzw. einer Halbleiterwafer, die eine erste Ausführungsform
der vorliegenden Erfindung darstellen.
-
Fig. 1A zeigt einen Zustand, in dem eine Hauptskala der
Verdrehungsfehlerüberprüfungsmuster 103 auf einen zentralen
Bereich einer ersten Seite (oberen Seite) eines
Ritzlinienbereichs 102 übertragen ist, der um einen Schaltungsbereich 101
des Halbleiterchips herum angeordnet ist, ein erstes
Auflösungsüberprüfungsmuster 105 auf eine Position benachbart der
Hauptskala der Verdrehungsfehlerüberprüfungsmuster 103
übertragen ist, eine Noniusskala der
Verdrehungsfehlerüberprüfungsmuster 104 auf einen zentralen Bereich einer zweiten
Seite gegenüberliegend der ersten Seite des
Ritzlinienbereichs 102 übertragen ist, und ein zweites
Auflösungsüberprüfungsmuster 106 auf eine Position benachbart der
Noniusskala der Verdrehungsfehlerüberprüfungsmuster 104 übertragen
ist.
-
Als nächstes zeigt Fig. 1B einen Teil der äußeren Erscheinung
der Halbleiterwafer, die Halbleiterchips wie in Fig. 1A
gezeigt aufweist und als ein Teil des
Halbleiterherstellungsverfahrens verarbeitet wird. In einem Beobachtungsfeld 107
eines Mikroskops werden eine Hauptskala der
Verdrehungsfehlerüberprüfungsmuster 103 eines unteren Chips und ein erstes
Auflösungsüberprüfungsmuster 105 benachbart der Hauptskala,
eine Noniusskala der Verdrehungsfehlerüberprüfungsmuster 104
eines oberen Chips und ein zweites
Auflösungsüberprüfungsmuster 106 benachbart der Noniusskala beobachtet. Genauer
ausgedrückt zeigt es, daß die Hauptskala und die Noniusskala der
Verdrehungsfehlerüberprüfungsmuster einander benachbart
angeordnet sind, und dies vereinfacht die Detektion von
Verdrehungsfehlern. Weil es wie oben erwähnt möglich ist, die
Verdrehungsfehlerüberprüfungsmuster 103, 104 und die beiden
Auflösungsüberprüfungsmuster 105, 106 in dem selben
Beobachtungsfeld eines Mikroskops zu beobachten, können diese Muster
ohne Verschlechtern von Arbeitsleistung im
Überprüfungsverfahren überprüft werden.
-
Die Fig. 2A und 2B sind vergrößerte Ansichten des oben
erwähnten Beobachtungsfeldes 107 eines Mikroskops. Fig. 2A
zeigt einen Zustand, in dem kein Verdrehungsfehler und keine
Probleme bezüglich der Auflösung vorliegen.
-
In Fig. 2A stehen der erste Ritzlinienbereich 102a, der um
einen Schaltungsbereich 101 des unteren Chips herum
angeordnet ist, und der zweite Ritzlinienbereich 102b, der um den
Schaltungsbereich 101 des oberen Chips herum angeordnet ist,
miteinander an der Linie 108 in Kontakt.
-
Die Hauptskala der Verdrehungsfehlerüberprüfungsmuster 103a
mit einer Schrittweite von 10 um, die auf den ersten
Ritzlinienbereich 102a des unteren Chips übertragen ist, und die
Noniusskala der Verdrehungsfehlerüberprüfungsmuster 104b mit
einer Schrittweite von 9,9 um, die auf den zweiten
Ritzlinienbereich 102b des oberen Chips übertragen ist, stehen
miteinander an der Linie 108 in Kontakt, wobei die jeweiligen
zentralen Maßeinteilungen der Muster 103a und 104b
vollständig zusammenpassen, was anzeigt, daß die
Verdrehungsfehlerüberprüfungsmuster keinen Verdrehungsfehler zeigen. Es ist
weiter gezeigt, daß das erste Auflösungsüberprüfungsmuster
105a und das zweite Auflösungsüberprüfungsmuster 106b in den
Zustand übertragen worden sind, in dem die Auflösung der
Muster von 0,6 um · 0,6 um, die der Hauptskala und der
Noniusskala der Verdrehungsüberprüfungsmuster benachbart angeordnet
sind, hervorragend ist.
-
Fig. 2B zeigt einen Zustand, in dem ein Verdrehungsfehler und
ein Auflösungsmangel im oberen Chip vorliegen. Wo
Verdrehungsfehler vorliegen, weisen die
Verdrehungsfehlerüberprüfungsmuster wie gezeigt die Hauptskala 103a in
Übereinstimmung mit der Noniusskala 104b an der zweiten Maßeinteilung
rechts von der Mitte auf. Da die Schrittweite der
Hauptskalamuster 10 um und die Schrittweite der Noniusskalamuster 9,9
um beträgt, kann erkannt werden, daß der obere Chip um 0,2 um
bezüglich des unteren Chips verschoben ist. Das zweite
Auflösungsüberprüfungsmuster 106a zeigt, daß die Auflösung des
Musters von 0,6 um · 0,6 um im oberen Chip Mängel aufweist.
Die Fig. 3A und 3B zeigen jeweils Draufsichten des
Halbleiterchips und der Halbleiterwafer, auf die beim Beschreiben
der zweiten Ausführungsform der vorliegenden Erfindung Bezug
zu nehmen ist.
-
Das heißt, Fig. 3A zeigt einen Zustand, in dem die
Hauptskalen 203 und 209 und die Noniusskalen 204 und 210 der wie in
Fig. 1A gezeigten ersten und zweiten
Verdrehungsüberprüfungsmuster und die ersten bis vierten
Auflösungsüberprüfungsmuster 205, 206, 211 und 212 auf die Ritzlinienbereiche 202
übertragen sind, die um den Schaltungsbereich 201 des
Halbleiterchips herum angeordnet sind.
-
Die sich von denjenigen in Fig. 1A unterscheidenden
Anordnungen sind derart, daß auf alle vier Seiten des
Schaltungsbereichs 201 ein Paar der Hauptskalen 203, 209 oder der
Noniusskalen 204, 210 der Verdrehungsfehlerüberprüfungsmuster und
der Auflösungsüberprüfungsmuster 205, 206, 211, 212
übertragen wird, und daß die Hauptskala (oder die Noniusskala) 208
der Ausrichtungsfehlerüberprüfungsmuster für Ausrichtung mit
dem darunterliegenden Muster übertragen wird. In diesem Fall
ist es möglich, wenn die Noniusskala (oder die Hauptskala)
der Ausrichtungsüberprüfungsmuster entsprechend mit
Ausrichtungsüberprüfungsmustern gepaart wird, die im vorhergehenden
Lithographieschritt (oder nachfolgenden Lithographieschritt)
auf die Halbleiterwafer übertragen wurden (oder zu übertragen
sind), eine Ausrichtungsüberprüfung durchzuführen.
-
Fig. 3B zeigt einen Teil der äußeren Erscheinung der
Halbleiterwafer, die Halbleiterchips wie in Fig. 3A gezeigt aufweist
und als ein Teil des Herstellungsverfahrens verarbeitet wird.
Durch das erste Beobachtungsfeld 207A des Mikroskops ist es
möglich, den Verdrehungsfehler und die Auflösung an der Seite
zwischen den einander benachbarten oberen und unteren
Halbleiterchips zu überprüfen. Durch das zweite Beobachtungsfeld
207B des Mikroskops ist es möglich, den Verdrehungsfehler und
die Auflösung an einer Position zwischen den rechten und
linken nebeneinander liegenden Halbleiterchips zu überprüfen.
Weiter ist es durch das dritte Beobachtungsfeld 207C des
Mikroskops möglich, den Ausrichtungsfehler bezüglich des
darunterliegenden Musters zu überprüfen.
-
Was den praktischen Arbeitsvorgang des Überprüfungsverfahrens
betrifft, werden zuerst der Verdrehungsfehler und die
Auflösung auf einer ersten Halbleiterwafer durch das erste und
zweite Beobachtungsfeld des Mikroskops überprüft. Wenn
bestätigt wird, daß sich dieselben innerhalb eines vorbestimmten
Genauigkeitsbereichs befinden, liegt kein anomaler Zustand in
dem Projektionssystem in dem bestimmten Lithographieprozeß
der bestimmten Herstellungspartie vor. Folglich reicht es der
vorliegenden Erfindung zufolge aus, wenn nur zwei
Mikroskopfelder für eine Herstellungspartie überprüft werden, wodurch
ein wirksamerer Überprüfungsvorgang im Vergleich zu einem
konventionellen Überprüfungsvorgang erhalten wird, bei dem
ein Überprüfen von Fehlern bezüglich der Ausrichtung mit
einem darunterliegenden Muster erforderlich ist, das durch ein
drittes Beobachtungsfeld eines Mikroskops durchgeführt wird.
-
Der vorliegenden Erfindung zufolge ist es wie oben
beschrieben möglich, wiederholt den Zustand eines Step- und Repeat-
Reduktionsprojektionssystems zu überprüfen, indem
Überprüfungsmuster zum Überprüfen von Verdrehungsfehler und
Auflösung wenigstens eines Teils einer Halbleiterwafer übertragen
werden und solche Überprüfungsmuster in einer
Herstellungspartie während einer Routineüberprüfung der äußeren
Erscheinung der Halbleiterwafer bestätigt werden. Wenn festgestellt
wird, daß eine bestimmte Herstellungspartie irgendein Problem
oder einen anomalen Zustand aufweist, kann das
Projektionssystem dementsprechend sofort detailiert untersucht werden,
damit verhindert wird, daß das Problem eine weitere
Herstellungspartie beeinträchtigt. Darüberhinaus ist es möglich,
wenn irgendein defekter Teil in einer bestimmten
Herstellungspartie während eines laufenden Lithographieprozesses
entdeckt wird, das Erzeugnis durch Beseitigen eines defekten
Resists zu reparieren oder erneut zu produzieren oder zu
reproduzieren. Dementsprechend ist die vorliegende Erfindung
wirksam beim Stabilisieren, Vereinfachen und Rationalisieren
des Herstellungsverfahrens von Halbleitereinrichtungen.
-
Weiter können der vorliegenden Erfindung zufolge die
erforderlichen Überprüfungen ohne Verschlechtern der
Arbeitsleistung durchgeführt werden, da es möglich ist, die
Verdrehungsfehlerüberprüfungsmuster und die
Auflösungsüberprüfungsmuster im selben Beobachtungsfeld eines Mikroskops zu
beobachten.
-
Es wird weiter festgestellt, daß die Positionen der
Verdrehungsüberprüfungsmuster, der Auflösungsüberprüfungsmuster und
der Ausrichtungsüberprüfungsmuster nicht auf diejenigen
begrenzt sind, die speziell unter Bezugnahme auf die obigen
Ausführungsformen der Erfindung dargestellt oder erklärt
sind. Durch Ändern solcher Positionen wird es möglich sein,
sowohl die Verdrehungsüberprüfungsmuster als auch die
Ausrichtungsüberprüfungsmuster im gleichen Beobachtungsfeld
eines Mikroskops zu beobachten oder alle oder jede Kombination
der drei Muster, nämlich der Verdrehungsüberprüfungsmuster,
Auflösungsüberprüfungsmuster und der
Ausrichtungsüberprüfungsmuster zu beobachten.
-
Während die Erfindung in ihren bevorzugten Ausführungsformen
beschrieben worden ist, soll verstanden werden, daß die
Wörter, die verwendet worden sind, eher Wörter der Beschreibung
als der Begrenzung sind und daß Änderungen vorgenommen werden
können, ohne vom Umfang der Patentansprüche abzuweichen.