DE69128753T2

DE69128753T2 - Verfahren zur Herstellung einer supraleitenden Einrichtung mit reduzierter Dicke der supraleitenden Schicht und dadurch hergestellte supraleitende Einrichtung

Info

Publication number: DE69128753T2
Application number: DE69128753T
Authority: DE
Inventors: Michitomo Iiyama; Hiroshi Inada; Takao Nakamura
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1990-09-19
Filing date: 1991-09-19
Publication date: 1998-08-13
Anticipated expiration: 2011-09-20
Also published as: CA2051778C; EP0477103B1; DE69128753D1; EP0477103A3; US5446015A; US5547923A; CA2051778A1; EP0477103A2

Description

Hintergrund der Erfindung

Gebiet der Erfindung

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines supraleitenden Bauelements, und insbesondere ein Verfahren zum Herstellen eines supraleitenden Bauelements mit einer oxidischen supraleitenden Schicht, die einen Abschnitt teilweise verringerter Dicke aufweist, der einen supraleitenden Kanal bildet, der durch eine Gate-Elektrode gesteuert ist, und ein durch dieses Verfahren hergestelltes supraleitendes Bauelement.

Beschreibung des Standes der Technik

Typische Drei-Anschluß-Bauelemente, welche einen Supraleiter verwenden, umfassen einen sogenannten Transistor mit supraleitender Basis und einen sogenannten Super-FET (Feldeffekttransistor). Der Transistor mit supraleitender Basis weist einen Emitter aus einem Supraleiter oder einem normalen Leiter auf, eine Tunnelgrenze an einem Isolator, eine Basis aus einem Supraleiter, einen Halbleiter-Isolator und einen Kollektor aus einem normalen Leiter, und zwar in der genannten Abfolge übereinander angeordnet. Dieser Transistor mit supraleitender Basis arbeitet mit hoher Geschwindigkeit bei niedrigern Energieverbrauch unter Verwendung von Hochgeschwindigkeitselektronen, die durch die Tunnelgrenze hindurchtreten.
Der Super-FET weist eine Halbleiterschicht auf, eine supraleitende Source-Elektrode und eine supraleitende Drain-Elektrode, die auf der Halbleiterschicht nahe zueinander gebildet sind. Ein Abschnitt der Halbleiterschicht zwischen der supraleitenden Source-Elektrode und der supraleitenden Drain-Elektrode weist eine stark ausgenommene oder hinterschnittene Rückseite derart auf, daß er eine verringerte Dicke hat. Außerdem ist eine Gate- Elektrode durch eine Gate-Isolatorschicht auf der ausgenommenen oder hinterschnittenen Rückseite des Abschnitts der Halbleiterschicht zwischen der supraleitenden Source-Elektrode und der supraleitenden Drain-Elektrode gebildet.
Ein Supraleitungsstrom fließt durch den Halbleiterschichtabschnitt zwischen der supraleitenden Source-Elektrode und der supraleitenden Drain-Elektrode aufgrund eines supraleitenden Nachbarschafteffekts, und er wird durch eine angelegte Gatespannung gesteuert. Dieser Super-FET arbeitet ebenfalls mit hoher Geschwindigkeit bei niedrigem Energieverbrauch.
Außerdem ist im Stand der Technik ein supraleitendes Drei- Anschluß-Bauelement mit einem Kanal aus einem Supraleiter vorgeschlagen worden, der zwischen einer Source-Elektrode und einer Drain-Elektrode gebildet ist, so daß ein durch den supraleitenden Kanal fließender Strom durch eine Spannung gesteuert wird, die an ein Gate angelegt ist, das über dem supraleitenden Kanal gebildet ist.
Sowohl der vorstehend genannte Transistor mit supraleitender Basis wie der Super-FET weisen einen Abschnitt auf, in welchem eine Halbleiterschicht und eine supraleitende Schicht übereinander angeordnet sind. Es ist jedoch schwierig, eine gestapelte Struktur aus der Halbleiterschicht und der supraleitenden Schicht zu bilden, die auf einem oxidischen Supraleiter gebildet ist, der seit neuestem zunehmend untersucht wird. Selbst dann, wenn es möglich ist, eine gestapelte Struktur der supraleitenden Schicht und der oxidischen supraleitenden Schicht zu bilden, ist es jedoch schwierig, eine Grenze zwischen der Halbleiterschicht und der oxidischen supraleitenden Schicht zu steuern. Deshalb konnte in diesen supraleitenden Bauelementen eine zufriedenstellende Arbeitsweise nicht erzielt werden.
Da der Super-FET den supraleitenden Nachbarschaftseffekt verwendet, müssen die supraleitende Source-Elektrode und die supraleitende Drain-Elektrode außerdem unter einem Abstand nahe zueinander angeordnet werden, bei dem es sich um ein geringes Vielfaches der Kohärenzlänge der supraleitenden Materialien der supraleitenden Source-Elektrode und der supraleitenden Drain- Elektrode handelt. Da ein oxidischer Supraleiter eine kurze Kohärenzlänge aufweist, darf der Abstand zwischen der supraleitenden Source-Elektrode und der supraleitenden Drain-Elektrode nicht größer als wenige 10 nm sein, falls die supraleitende Source-Elektrode und die supraleitende Drain-Elektrode aus dem oxidischen supraleitenden Material gebildet sind. Es ist jedoch sehr schwierig, eine Feinverarbeitung, wie etwa ein Feinmusterätzen, durchzuführen, um den sehr kurzen Trendabstand zu gewährleisten. Aufgrund dessen war es im Stand der Technik unmöglich, den Super-FET herzustellen, der aus dem oxidischen supraleitenden Material besteht.
Derartige herkömmliche supraleitende Drei-Anschluß-Bauelemente mit einem supraleitenden Kanal sind in den folgenden Artikeln erläutert:
- "Superconducting thin films for device application", 2. workshop on high-temperatur superconducting election devices, 8.19. Juni 1989, S. 281-284;
- "high-Tc field effect transistor-like structure made from ultrathin films" Proc. of SPIE, 12.113. September 1991; und
- "Electric field election superconducting YBe&sub2;Cu&sub3;O7-δ films", Z. Phys. B. Condensed Matter 83, 307-3, 1991.
Außerdem hat es sich herausgestellt, daß das herkömmliche supraleitende Drei-Anschluß-Bauelement mit dem supraleitenden Kanal einen Modulationsbetrieb bzw. eine Modulationsarbeitsweise zeigt. Das herkömmliche supraleitende Drei-Anschluß-Bauelement mit dem supraleitenden Kanal konnte jedoch keinen vollständigen Ein-/Aus-Betrieb verwirklichen, weil die Trägerdichte zu hoch ist. Da ein oxidisches supraleitendes Material eine geringe Trägerdichte aufweist, wird in diesem Zusammenhang erwartet, daß ein supraleitendes Drei-Anschluß-Bauelement gebildet werden kann, das einen supraleitenden Kanal aufweist, und das einen vollständigen Ein-/Aus-Betrieb verwirklichen kann, indem der supraleitende Kanal aus dem oxidischen supraleitenden Material gebildet wird. In diesem Fall muß jedoch die Dicke des supraleitenden Kanals in der Größenordnung von 5 nm aus ge führt werden.

Zusammenfassung der Erfindung

Eine Aufgabe der vorliegenden Erfindung besteht demnach darin, ein Verfahren zum Herstellen eines supraleitenden Bauelements zu schaffen, das die vorstehend genannten Nachteile herkömmlicher Verfahren überwindet.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines supraleitenden Bauelements vom FET-Typ mit einer oxidischen supraleitenden Schicht zu schaffen, die einen extrem dünnen Abschnitt aufweist, der den supraleitenden Kanal bildet, und zwar mit guter Wiederholbarkeit unter Verwendung verfügbarer eingeführter Verarbeitungstechniken.
Noch eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein supraleitendes Bauelement vom FET-Typ zu schaffen, das eine einzigartige Struktur aufweist und geeignet ist, die vorstehend genannten Nachteile herkömmlicher Bauelemente dieser Art zu überwinden.
Die vorstehend genannten sowie weitere Aufgaben der vorliegenden Erfindung werden in Übereinstimmung mit der vorliegenden Erfindung durch ein Verfahren zum Herstellen eines supraleitenden Bauelements gelöst, wobei das Verfahren die Schritte aufweist: Bereitstellen eines Substrats mit einer Hauptfläche; Bilden einer ersten supraleitenden Dünnschicht mit einer Dicke in der Größenordnung von fünf Nanometern auf der Hauptfläche des Substrats; Bilden einer gestapelten Struktur auf einem Abschnitt der ersten oxidischen supraleitenden Dünnschicht, enthaltend einen Gate-Isolator, der direkt auf der ersten oxidischen supraleitenden Dünnschicht gebildet wird, und eine Gate-Elektrode, die auf dem Gate-Isolator gebildet wird, wobei die Gate-Elektrode aus einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus Au, Ti, W oder einem Silicid daraus besteht, und Aufwachsen einer zweiten oxidischen supraleitenden Dünnschicht auf einer freigelegten Oberfläche der ersten oxidischen supraleitenden Dünnschicht unter Verwendung der Gate-Elektrode als Maske derart, daß erste und zweite dicke supraleitende Bereiche mit einer Dicke in der Größenordnung von 300 Nanometern auf gegenüberliegenden Seiten der Gate-Elektrode elektrisch isoliert von der Gate-Elektrode gebildet werden, und Bilden einer Source-Elektrode und einer Drain-Elektrode auf dem ersten supraleitenden Bereich bzw. dem zweiten supraleitenden Bereich.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein supraleitendes Bauelement geschaffen, aufweisend ein Substrat mit einer Hauptfläche, erste und zweite oxidische supraleitende dicke Bereiche mit einer Dicke in der Größenordnung von 300 nm, gebildet auf der Hauptfläche des Substrats und voneinander getrennt, und einen dritten oxidischen supraleitenden Bereich mit einer Dicke in der Größenordnung von 5 nm, gebildet auf der Hauptfläche des Substrats zwischen den ersten und zweiten oxidischen supraleitenden Bereichen, um die ersten und zweiten oxidischen supraleitenden Bereiche zu überbrücken, und einen supraleitenden Kanal zwischen den ersten und zweiten oxidischen supraleitenden Bereichen zu bilden, eine Source-Elektrode und eine Drain-Elektrode, die auf dem ersten oxidischen supraleitenden Bereich bzw. dem zweiten oxidischen supraleitenden Bereich vorgesehen sind, so daß ein Supraleitungsstrom durch den supraleitenden Kanal zwischen der Source-Elektrode und der Drain-Elektrode fließen kann, eine Gate-Elektrode, die durch einen Gate-Isolator auf dem dritten oxidischen supraleitenden Bereich gebildet ist, um den Supraleitungsstrom zu steuern, der durch den supraleitenden Kanal fließt, wobei die Gate-Elektrode aus einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus Au, Ti, W oder einem Silicid daraus besteht, und einen Seiten-Isolationsbereich, der gebildet ist, um jede der gegenüberliegenden Seitenflächen der Gate-Elektrode abzudecken, wobei die ersten, zweiten und dritten oxidischen supraleitenden Bereiche aus derselben oxidischen supraleitenden Dünnschicht gebildet sind, und wobei die Gate-Elektrode durch die oxidische supraleitende Dünnschicht umgeben, jedoch durch einen Gate-Isolator und den Seiten-Isolationsbereich von der oxidischen supraleitenden Dünnschicht isoliert ist.
Gemäß einer bevorzugten Ausführungsform ist die oxidische supraleitende Dünnschicht aus einem Material gebildet, das aus der Gruppe ausgewählt ist, die aus einem supraleitenden Y-Ba- Cu-O-Verbundoxid, einem supraleitenden Bi-Sr-Ca-Cu-O-Verbundoxid und einem supraleitenden Tl-Ba-Ca-Cu-O-Verbundoxid besteht. Außerdem wird die oxidische supraleitende Dünnschicht auf einer c-Achsen-orientierten Einkristall-Dünnschicht mit einziger c-Achse gebildet.
Das Substrat, auf welchem die oxidische supraleitende Dünnschicht abgeschieden wird, kann außerdem aus einem isolierenden Substrat gebildet sein, bevorzugt aus einem oxidischen Einkristallsubstrat, wie etwa MgO, SrTiO&sub3;, CdNAlO&sub4; usw. Diese Substratrnaterialien sind sehr effektiv beim Bilden oder Aufwachsen einer kristallinen Dünnschicht mit hoher Orientierungseigenschaft. Das supraleitende Bauelement kann jedoch auf einem Halbleitersubstrat gebildet werden, wenn eine geeignete Pufferschicht auf diesem abgeschieden wird. Beispielsweise kann die Pufferschicht auf dem Halbleitersubstrat aus einer Doppelschicht-Beschichtung gebildet sein, die aus einer MgAlO&sub4;- Schicht und einer BaTiO&sub3;-Schicht gebildet ist, wenn ein Siliciumsubstrat verwendet wird.
Bei dem gemäß der vorliegenden Erfindung hergestellten supraleitenden Bauelement wird der Supraleitungsstrom, der zwischen der Source-Elektrode und der zweiten Elektrode durch den supraleitenden Kanal fließt, der aus dem dritten oxidischen supraleitenden Bereich gebildet ist, durch eine Spannung gesteuert, welche an die Gate-Elektrode angelegt wird. Das supraleitende Bauelement bildet insbesondere den Super-FET. Um sicherzustellen, daß der supraleitende Kanal durch eine Spannung, die an die Gate-Elektrode angelegt wird, ein- und ausgeschaltet werden kann, muß die Dicke des supraleitenden Kanals in der Größenordnung von 5 nm in der Richtung eines elektrischen Felds betragen, das durch die an die Gate-Elektrode angelegte Spannung erzeugt wird. Dieser extrem dünne supraleitende Kanal kann in Übereinstimmung mit dem erfindungsgemäßen Verfahren problemlos verwirklicht oder gebildet werden.
Beispielsweise wird die erste oxidische supraleitende Dünnschicht so gebildet, daß sie eine Dicke in der Größenordnung von etwa 5 nm hat. Diese extrem dünne oxidische supraleitende Dünnschicht kann in einem herkömmlichen Prozeß durch präzises Steuern von sowohl der Dünnschicht-Aufwachsgeschwindigkeit wie der Aufwachszeit gebildet werden. Zu diesem Zweck kann Zerstäuben bzw. Sputtern verwendet werden. Da der oxidische supraleitende Kristall eine Mehrschichtstruktur aufweist, in welcher jeweilige Bestandteilselemente in einer Schichtstruktur übereinander angeordnet sind, ist es jedoch möglich, eine gewünschte Anzahl von Einheitszellen des oxidischen Supraleiters übereinander anzuordnen, indem MBE (Molekularstrahlepitaxie) verwendet wird.
Die derart gebildete oder abgeschiedene extrem dünne oxidische supraleitende Dünnschicht hat besonders bevorzugt eine Dicke, die geeignet ist, einen supraleitenden Kanal zu bilden, die jedoch nicht ausreicht, einen Source-Bereich und einen Drain- Bereich zu bilden. Die supraleitende Schicht in dem Source- Bereich und dem Drain-Bereich muß deshalb zusätzlich verdickt werden. Das vorstehend genannte Verfahren gemäß der vorliegenden Erfindung ist beim Verdicken des Source-Bereichs und des Drain-Bereichs sehr effektiv, während die Dicke der extrem dünnen oxidischen supraleitenden Dünnschicht beibehalten wird, welche den supraleitenden Kanal bildet.
Eine Gate-Elektrode wird auf der extrem dünnen oxidischen supraleitenden Dünnschicht in einer Position entsprechend dem supraleitenden Kanal gebildet, und die oxidische supraleitende Dünnschicht wird erneut auf der extrem dünnen oxidischen supraleitenden Dünnschicht unter Verwendung der Gate-Elektrode als Maske abgeschieden oder aufgewachsen.
Bei einer bevorzugten Ausführungsform werden gegenüberliegende Seitenflächen der Gate-Elektrode mit einer Seitenisolatorschicht beschichtet und das zweite Abscheiden oder Aufwachsen der oxidischen supraleitenden Dünnschicht wird durchgeführt, bis die Gate-Elektrode vollständig in der oxidischen supraleitenden Dünnschicht eingebettet ist, und daraufhin wird die oxidische supraleitende Dünnschicht planarisiert bzw. eingeebnet, bis eine Oberseite der Gate-Elektrode auf der planarisierten Oberseite der oxidischen supraleitenden Dünnschicht freigelegt ist. Obwohl die Gate-Elektrode in der oxidischen supraleitenden Dünnschicht eingebettet wird, wird bei diesem Prozeß die Gate- Elektrode von der oxidischen supraleitenden Dünnschicht durch den Gate-Isolator und die Seitenisolatorschicht elektrisch isoliert.
Wie aus Vorstehendem hervorgeht, weist das erfindungsgemäße Verfahren keinen Prozeß zum Ätzen oder Strukturieren der oxidischen supraleitenden Dünnschicht zum Bilden des supraleitenden Kanals auf. Die Beschränkung bezüglich der Feinverarbeitungstechnik, die zum Herstellen des Super-FET erforderlich ist, kann deshalb gelockert werden.
Bei dem supraleitenden Bauelement gemäß der vorliegenden Erfindung ist die Gate-Elektrode durch die oxidische supraleitende Dünnschicht umgeben oder in dieser eingebettet. Da die Gate- Elektrode auf dem Gate-Isolator angeordnet ist, und da die Seitenflächen der Gate-Elektrode mit dem Seiten-Isolationsbereich abgedeckt sind, ist die Gate-Elektrode jedoch von der oxidischen supraleitenden Dünnschicht durch den Gate-Isolator und den Seitenisolationsbereich elektrisch isoliert. Da die Gate- Elektrode durch die oxidische supraleitende Dünnschicht umgeben oder in diese eingebettet ist, kann das supraleitende Bauelement andererseits eine planarisierte Oberfläche aufweisen. Der Seitenisolationsbereich wird bei einer Ausführungsform aus einem Luftspalt gebildet, und bei einer anderen Ausführungsform aus einer Isolatorschicht.
Die vorstehend genannten sowie weiteren Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung erschließen sich aus der folgenden Beschreibung, bevorzugte Ausführungsformen der Erfindung in bezug auf die beiliegenden Zeichnungen.

Kurze Beschreibung der Zeichnungen

Fig. 1A bis 1G zeigen schematische Schnittansichten zur Erläuterung einer ersten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen des supraleitenden Bauelements, und Fig. 2A bis 2D zeigen schematische Schnittansichten zur Erläuterung von Merkmalsschritten einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen des supraleitenden Bauelements.

Beschreibung der bevorzugten Ausführungsformen

In bezug auf Fig. 1A bis 1G wird das Verfahren gemäß der vorliegenden Erfindung zum Herstellen des Super-FET erläutert.
Wie in Fig. 1A gezeigt, wird ein Substrat 5 mit einer im wesentlichen planaren Hauptfläche vorbereitet. Dieses Substrat 5 ist beispielsweise aus einem Isolatorsubstrat, wie etwa einem MgO(100)-Substrat, einem SrTiO&sub3;(100)-Substrat, einem CdNAlO&sub4;(001)-Substrat oder dergleichen oder aus einem Halbleitersubstrat gebildet, wie etwa einem Siliciumsubstrat, das eine Hauptoberfläche aufweist, die mit einer Pufferschicht beschichtet ist, die aus einer Isolationsdünnschicht. Im Fall des Siliciumsubstrats wird die Hauptfläche bzw. -oberfläche des Siliciumsubstrats bevorzugt kontinuierlich mit MgAlO&sub4; durch CVD (chemische Dampfabscheidung) und auch mit BaTiO&sub3; durch einen Zerstäubungsprozeß kontinuierlich beschichtet.
Wie in Fig. 1B gezeigt, wird eine extrem dünne oxidische supraleitende Dünnschicht 10 mit einer Dicke in der Größenordnung von etwa 5 nm auf der Hauptfläche des Substrats 5 beispielsweise durch achsenversetztes Zerstäuben, reaktive Verdampfung, MBE (Molekularstrahlepitaxie), CVD usw. abgeschieden. Diese extrem dünne oxidische supraleitende Dünnschicht 10 bildet einen supraleitenden Kanal 11, wenn der Super-FET fertiggestellt ist. Die oxidische supraleitende Dünnischicht ist beispielsweise bevorzugt aus einem supraleitenden Y-Ba-Cu-O-Verbundoxid, einem supraleitenden Bi-Sr-Ca-Cu-O-Verbundoxid oder einem supraleitenden Tl-Ba-Ca-Cu-O-Verbundoxid gebildet. Außerdem wird eine c-Achsen-orientierte Dünnschicht bevorzugt abgeschieden, weil die c-Achsen-orientierte Dünnschicht eine große kritische Stromdichte in der Richtung parallel zur Substratoberfläche hat.
Wie in Fig. 1C gezeigt, wird daraufhin eine Isolationsschicht 6 auf der oxidischen supraleitenden Dünnschicht 10 abgeschieden und eine Metallschicht 7 wird auf der Isolationsschicht 6 abgeschieden. Die Isolationsschicht 6 wird so abgeschieden, daß sie eine Dicke von nicht weniger als 10 nm aufweist, was ausreicht, einen Tunnelstrom zu verhindern. Außerdem wird die Isolationsschicht 6 aus einem Isolationsmaterial, wie etwa MgO gebildet, das keine große Energiepegeldichte zwischen der supraleitenden Dünnschicht und der Isolationsschicht 6 bildet. Aus dem Gesichtspunkt der mechanischen Spannung ist es außerdem bevorzugt, auf der oxidischen supraleitenden Dünnschicht 10 eine Isolationsschicht mit einer Zusammensetzung ähnlich oder analog zu derjenigen der oxidischen supraleitenden Dünnschicht 10 zu bilden, ohne das Substrat 5 aus einer Dünnschichtabscheidungsvorrichtung oder -kammer zu entnehmen, nachdem die oxidische supraleitende Dünnschicht 10 auf dem Substrat 5 abgeschieden ist.
Die Metallschicht 7 kann durch Vakuumverdampfung oder einen anderen geeigneten Prozeß abgeschieden werden, um eine Dicke von etwa 200 nm aufzuweisen. Die Metallschicht 7 kann aus Au oder einem hochschmelzenden Metall, wie etwa Ti, W oder einem Silicid davon, gebildet werden.
Die Isolationsschicht 6 und die Metallschicht 7 werden bevorzugt kontinuierlich auf der oxidischen supraleitenden Dünnschicht 10 abgeschieden, ohne das Substrat 5 aus einer Dünnschichtabscheidungsvorrichtung oder -kammer herauszunehmen.
Daraufhin wird die gestapelte Schicht aus der Isolationsschicht 6 und der Metallschicht 7 selektiv entfernt, um eine Gate-Elektrode zu bilden. Zu diesem Zweck wird, wie in Fig. 1D gezeigt, die Metallschicht 7 selektiv so geätzt, daß die gesamte Metallschicht ausschließlich eines Abschnitts, der zur Gate-Elektrode auf dem supraleitenden Kanal 11 führt, entfernt wird, so daß das Gatemetall 17 gebildet ist. Daraufhin wird die Isolationsschicht 6, wie in Fig. 1E gezeigt, in Seibstausrichtung zu dem strukturierten Gatemetall 17 selektiv so geätzt, daß ein Gate- Isolator 16 auf der oxidischen supraleitenden Dünnschicht 10 und ausschließlich unter dem strukturierten Gatemetall 17 verbleibt. In diesem Zusammenhang ist es erwünscht, daß der Gate- Isolator 16 im Vergleich zum Gatemetall 17 seitengeätzt wird, so daß der Gate-Isolator 16 eine Länge kürzer als diejenige des Gatemetalls 17 aufweist.
Wie in Fig. 1F gezeigt, wird eine oxidische supraleitende Dünnschicht 1 erneut auf dem Substrat 5 aufgewachsen, nämlich auf der extrem dünnen oxidischen supraleitenden Dünnschicht 10 unter Verwendung der gestapelten Struktur aus dem Gatemetall 17 und dem Gate-Isolator 16 als Maske. Dieser Prozeß muß unter präziser Steuerung des Zerstäubens oder des Zerstäuben-Ätzens erfolgen, die abwechselnd und wiederholt durchgeführt werden. Bei diesem Prozeß wird ein präziser Spalt 50 zwischen dem Gatemetall 17 und der erneut aufgewachsenen oxidischen supraleitenden Dünnschicht erhalten. Eine Gate-Elektrode 4 wird auf dem Gatemetall 17 und der oxidischen supraleitenden Dünnschicht 14 gebildet, die auf dem Gatemetall 17 abgeschieden ist. Andererseits wird die oxidische supraleitende Dünnschicht 1, die auf der freigelegten oxidischen supraleitenden Dünnschicht 10 auf jeder Seite der Gate-Elektrode abgeschieden ist, wird integral zu bzw. mit der oxidischen supraleitenden Dünnschicht 10, derart, daß ein Paar von oxidischen supraleitenden Dünnschichtbereichen 1A und 1B mit relativ dicker Dicke auf gegenüberliegenden Seiten der Gate-Elektrode 4, jedoch getrennt von der Gate-Elektode 4 gebildet werden.
Wie in Fig. 1G gezeigt, werden zu guter letzt eine Source-Elektrode 2 und eine Gate-Elektrode 3 aus Metall, wie etwa Au, auf der oxidischen supraleitenden Dünnschicht 1 zu beiden Seiten der Gate-Elektrode 4 gebildet. Auf diese Weise ist der Super- FET gemäß der vorliegenden Erfindung fertiggestellt.
Wenn das Super-FET, wie vorstehend erläutert, in Übereinstimmung mit der ersten Ausführungsform des Verfahrens gemäß der vorliegenden Erfindung hergestellt ist, wird die Beschränkung bezüglich der Feinverarbeitungstechnik, die zur Herstellung des Super-FET erforderlich ist, gelockert. Außerdem ist es möglich, falls erforderlich, weitere Verdrahtungsleiter zum Zeitpunkt des Bildens der Source-Elektrode und der Drain-Elektrode zu bilden. Da die Ebenheit bzw. Flachheit der Oberseite des supraleitenden Bauelements verbessert werden kann, können in einem späteren Prozeß Leiterverdrahtungen problemlos gebildet werden. Es ist deshalb einfach bzw. problemlos, den Super-FET mit guter Wiederholbarkeit herzustellen, und der hergestellte Super-FET hat ein stabiles Leistungsvermögen.
In bezug auf Fig. 2A bis 2D wird eine zweite Ausführungsform des Verfahrens zum Herstellen des supraleitenden Bauelements erläutert.
Bei der zweiten Ausführungsform werden dieselben Verfahrensschritte durchgeführt, wie diejenigen, die in Fig. 1A bis 1E gezeigt sind. Nachdem der Gate-Isolator 16 und das Gatemetall 17 gebildet sind, wird ein eine Seitenfläche des Gatemetalls 17 umgebendes Isolatorelement 51 gebildet, wie in Fig. 2A gezeigt. Dieses Isolatorelement 51 kann durch Abscheiden einer Isolatorschicht gebildet werden, welche das Gatemetall 17 und die oxidische supraleitende Dünnschicht 10 abdeckt, und durch Rückätzen der abgeschiedenen Isolatorschicht mittels anisotropem Ätzen derart, daß die Isolatorschicht lediglich auf der Seitenfläche des Gatemetalls 17 verbleibt. Alternativ kann das Isolatorelement 51 durch Oxidieren oder Nitrieren der Seitenfläche des Gatemetalls 17 gebildet werden.
Wie in Fig. 2B gezeigt, wird daraufhin die oxidische supraleitende Dünnschicht auf dem Substrat 5 erneut aufgewachsen, d.h. auf der extrem dünnen oxidischen supraleitenden Dünnschicht 10 derart, daß das Gatemetall 17 vollständig in der abgeschiedenen oxidischen supraleitenden Dünnschicht 1 eingebettet ist. Beispielsweise wird die oxidische supraleitende Dünnschicht 1 mit einer Dicke in der Größenordnung von etwa 300 nm aufgewachsen.
Um die Oberseite bzw. die obere Oberfläche der abgeschiedenen oxidischen supraleitenden Dünnschicht 1 zu planarisieren bzw. einzuebnen, wird daraufhin eine (nicht gezeigte) Photoresistschicht auf der oxidischen supraleitenden Dünnschicht 1 derart abgeschieden, daß die abgeschiedene Photoresistschicht eine flache Oberseite hat und daraufhin werden die abgeschiedene Photoresistschicht und die abgeschiedene oxidische supraleitende Dünnschicht 1 rückgeätzt, bis die Oberseite der oxidischen supraleitenden Dünnschicht 1 planarisiert ist und das Gatemetall 17 an der planarisierten Oberseite der oxidiscben supraleitenden Dünnschicht 1 freigelegt ist, wie in Fig. 2C gezeigt.
Wie in Fig. 2D gezeigt, werden schließlich eine Source-Elektrode 2 und eine Drain-Elektrode 3 auf der oxidischen supraleitenden Dünnschicht 1 zu beiden Seiten des Gatemetalls 17 gebildet. Beispielsweise werden die Source-Elektrode 2 und die Drain-Elektrode 3 aus demselben Material gebildet wie dasjenige des Gatemetalis 17, das als Gate-Elektrode 4 dient. Damit ist der Super-FET gemäß der vorliegenden Erfindung fertiggestellt.
Wenn der Super-FET, wie vorstehend erläutert, in Übereinstimmung mit der zweiten Ausführungsform des erfindungsgemäßen Verfahrens hergestellt wird, wird die Beschränkung bezüglich der Feinverarbeitungstechnik, die zum Herstellen des Super-FET erforderlich ist, gelockert, in ähnlicher Weise wie bei der ersten Ausführungsform Da die Oberseite der supraleitenden Dünnschicht planarisiert ist, ist es außerdem problemlos möglich, Leiterverdrahtungen in einem späteren Prozeß zu bilden. Es ist demnach problemlos bzw. einfach, den Super-FET mit guter Wiederholbarkeit herzustellen und der hergestellte Super-FET hat ein stabiles Leistungsvermögen.
Der in Übereinstimmung mit dem erfindungsgemäßen Verfahren hergestellte Super-FET weist die oxidische supraleitende Dünnschicht 1 auf, die auf dem Substrat 5 gebildet ist, und die Gate-Elektrode 4, die durch die oxidische supraleitende Dünnschicht 1 umgeben oder in dieser eingebettet ist. Unterhalb der Gate-Elektrode 4 ist die oxidische supraleitende Dünnschicht 1 mit etwa 5 nm extrem dünn, um den supraleitenden Kanal 11 zu bilden. Andererseits ist die Gate-Elektrode 4 auf dem Gate-Isolator 16 angeordnet, der direkt auf dem supraleitenden Kanal 11 gebildet ist, und die Seitenfläche der Gate-Elektrode 4 ist mit einem Isolationsbereich abgedeckt, der aus einem Luftspalt 50 in der in Fig. 1G gezeigten Ausführungsform gebildet ist, oder aus dem Seiten-Isolatorelement 51 in der in Fig. 2D gezeigten Ausführungsform. Die Gate-Elektrode 4 ist deshalb vollständig von der oxidischen supraleitenden Dünnschicht 1 isoliert.
Die Erfindung wurde in bezug auf die speziellen Ausführungsformen dargestellt und erläutert. Es wird jedoch bemerkt, daß die vorliegende Erfindung in keinster Weise auf die Einzelheiten der dargestellten Strukturen beschränkt ist; vielmehr ist sie Änderungen und Modifikationen im Umfang der beiliegenden Ansprüche zugänglich.

Claims

1. Verfahren zum Herstellen eines Halbleiter-Bauelements, wobei das Verfahren die Schritte aufweist: Bereitstellen eines Substrats (5) mit einer Hauptfläche; Bilden einer ersten supraleitenden Dünnschicht (10) mit einer Dicke in der Größenordnung von fünf Nanometer auf der Hauptfläche des Substrats; Bilden einer gestapelten Struktur auf einem Abschnitt der ersten oxidischen supraleitenden Dünnschicht, enthaltend einen Gate-Isolator (16), der direkt auf der ersten oxidischen supraleitenden Dünnschicht gebildet wird, und eine Gate-Elektrode (17), die auf dem Gate-Isolator gebildet wird, wobei die Gate-Elektrode aus einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus Au, Ti, W oder einem Silicid daraus besteht, und Aufwachsen einer zweiten oxidischen supraleitenden Dünnschicht (1) auf einer freigelegten Oberfläche der ersten oxidischen supraleitenden Dünnschicht unter Verwendung der Gate-Elektrode als Maske derart, daß erste und zweite dicke supraleitende Bereiche (1A, 1B) mit einer Dicke in der Größenordnung von 300 Nanometern auf gegenüberliegenden Seiten der Gate-Elektrode elektrisch isoliert von der Gate-Elektrode gebildet werden, und Bilden einer Source-Elektrode (2) und einer Drain-Elektrode (3) auf dem ersten supraleitenden Bereich bzw. dem zweiten supraleitenden Bereich.

2. Verfahren nach Anspruch 1, wobei die zweite oxidische supraleitende Dünnschicht auf die freigelegte Oberfläche der ersten oxidischen supraleitenden Dünnschicht derart aufgewachsen wird, daß die ersten und zweiten oxidischen supraleitenden Dünnschichten eine einzige oxidische supraleitende Dünnschicht bilden.

3. Verfahren nach Anspruch 2, wobei die ersten und zweiten oxidischen supraleitenden Dünnschichten aus demselben oxidischen supraleitenden Material gebildet werden, das aus der Gruppe ausgewählt ist, die aus einem supraleitenden Y- Ba-Cu-O-Verbundoxid, einem supraleitenden Bi-Sr-Ca-Cu-O- Verbundoxid und einem supraleitenden Tl-Ba-Ca-Cu-O-Verbundoxid besteht.

4. Verfahren nach Anspruch 3, wobei die ersten und zweiten oxidischen supraleitenden Dünnschichten abgeschieden werden, um eine c-Achsen-orientierte Einkristall-Dünnschicht mit einziger c-Achse zu bilden.

5. Verfahren nach Anspruch 4, wobei das Substrat aus einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus einem MgO(100)-Substrat, einem SrTiO&sub3;(100)- Substrat und einem CdNAlO&sub4;(001)-Substrat und einem Halbleitersubstrat besteht.

6. Verfahren nach Anspruch 4, wobei das Substrat aus einem Siliciumsubstrat mit einer Hauptfläche gebildet ist, die mit einer Isolationsschicht beschichtet ist, die aus einer MgAlO&sub4;-Schicht und einer BaTiO&sub3;-Schicht gebildet ist.

7. Verfahren nach Anspruch 4, wobei der Gate-Isolator aus MgO gebildet ist und eine Dicke von nicht weniger als 10 nm aufweist.

8. Verfahren nach Anspruch 1, wobei dann, nachdem die Stapelstruktur mit dem Gate-Isolator und der Gate-Elektrode auf dem Abschnitt der ersten oxidischen supraleitenden Dünnschicht gebildet ist, eine Seitenfläche von wenigstens der Gate-Elektrode der gestaptelten Struktur mit einem Isolatorelement beschichtet wird, und wobei die zweite oxidische supraleitende Dünnschicht auf eine freigelegte Oberfläche der ersten oxidischen supraleitenden Dünnschicht aufgewachsen wird, bis die gestapelte Struktur vollständig in der zweiten oxidischen supraleitenden Dünnschicht eingebettet ist, und die zweite oxidische supraleitende Dünnschicht planarisiert wird, bis die Oberseite der Gate- Elektrode an der planarisierten Oberseite der zweiten oxidischen supraleitenden Dünnschicht freigelegt ist.

9. Supraleitendes Bauelement, aufweisend ein Substrat mit einer Hauptfläche, erste und zweite oxidische supraleitende dicke Bereiche (1A, 1B) mit einer Dicke in der Größenordnung von 300 nm, gebildet auf der Hauptfläche des Substrats und voneinander getrennt, und einen dritten oxidischen supraleitenden Bereich (10) mit einer Dicke in der Größenordnung von 5 nm, gebildet auf der Hauptfläche des Substrats zwischen den ersten und zweiten oxidischen supraleitenden Bereichen, um die ersten und zweiten oxidischen supraleitenden Bereiche zu überbrücken, und einen supraleitenden Kanal (11) zwischen den ersten und zweiten oxidischen supraleitenden Bereichen zu bilden, eine Source-Elektrode (2) und eine Drain-Elektrode (3), die auf dem ersten oxidischen supraleitenden Bereich bzw. dem zweiten oxidischen supraleitenden Bereich vorgesehen sind, so daß ein Supraleitungsstrom durch den supraleitenden Kanal (11) zwischen der Source-Elektrode und der Drain- Elektrode fließen kann, eine Gate-Elektrode (17), die durch einen Gate-Isolator (16) auf dem dritten oxidischen supraleitenden Bereich gebildet ist, um den Supraleitungsstrom zu steuern, der durch den supraleitenden Kanal fließt, wobei die Gate-Elektrode aus einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus Au, Ti, W oder einem Silicid daraus besteht, und einen Seiten- Isolationsbereich (50, 51), der gebildet ist, um jede der gegenüberliegenden Seitenflächen der Gate-Elektrode abzudecken, wobei die ersten, zweiten und dritten oxidischen supraleitenden Bereiche aus derselben oxidischen supraleitenden Dünnschicht gebildet sind, und wobei die Gate-Elektrode durch die oxidische supraleitende Dünnschicht umgeben, jedoch durch einen Gate-Isolator und den Seiten-Isolationsbereich von der oxidischen supraleitenden Dünnschicht isoliert ist.

10. Supraleitendes Bauelement nach Anspruch 9, wobei die oxidische supraleitende Dünnschicht aus einem oxidischen Supraleiter gebildet ist, der aus der Gruppe ausgewählt ist, die aus einem supraleitenden Y-Ba-Bu-O-Verbundoxid, einem supraleitenden Bi-Sr-Ca-Cu-O-Verbundoxid und einem supraleitenden Tl-Ba-Ca-Cu-O-Verbundoxid besteht.

11. Supraleitendes Bauelement nach Anspruch 10, wobei die ersten, zweiten und dritten oxidischen supraleitenden Bereiche aus einer c-Achsen-orientierten Einkristall-Dünnschicht gebildet sind.

12. Supraleitendes Bauelement nach Anspruch 11, wobei das Substrat aus einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus einem MgO(100)-Substrat, einem SrTiO&sub3;(100)-Substrat und einem CdNAlO&sub4;(001)- Substrat und einem Halbleitersubstrat besteht.

13. Supraleitendes Bauelement nach Anspruch 11, wobei das Substrat aus einem Siliciumsubstrat gebildet ist, dessen Hauptfläche mit einer Isolationsschicht beschichtet ist, die aus einer MgAlO&sub4;-Schicht und einer BaTiO&sub3;-Schicht gebildet ist.

14. Supraleitendes Bauelement nach Anspruch 11, wobei der Isolationsbereich aus MgO gebildet ist und eine Dicke von nicht weniger als 10 nm hat.

15. Supraleitendes Bauelement nach Anspruch 11, wobei der Seiten-Isolationsbereich aus einem Isolatormaterial gebildet ist, und die Gate-Elektrode in der oxidischen supraleitenden Dünnschicht derart eingebettet ist, daß die Gate-Elektrode von den ersten, zweiten und dritten oxidischen supraleitenden Bereichen durch den Gate-Isolator und den Seitenisolationsbereich isoliert ist, der auf dem Isolatormaterial gebildet ist.