DE69114383T2

DE69114383T2 - Videosignalverarbeitungsvorrichtung.

Info

Publication number: DE69114383T2
Application number: DE69114383T
Authority: DE
Inventors: Toshimitsu Fujimori; Toshikatsu Kawakami
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-07-03
Filing date: 1991-07-02
Publication date: 1996-06-05
Anticipated expiration: 2011-07-03
Also published as: CA2046049C; EP0465225A3; JPH0468685A; DE69114383D1; EP0465225A2; EP0465225B1; CA2046049A1; US5177609A

Description

HINTERGRUND DER ERFINDUNG

Die Erfindung bezieht sich auf eine Videosignalverarbeitungsvorrichtung in einer Bildanzeigevorrichtung, die ein Videobild mit einem unterschiedlichen Längenverhältnis auf einem Bildschirm oder einer Kathodenstrahlröhre (im folgenden als CRT abgekürzt) mit einem großen Längenverhältnis von 9 : 16 eines hochauflösenden Fernsehempfängers (high definition television receiver), eines Videoprojektionssystems (im folgenden als VPS abgekürzt) o. dgl. darstellen kann. Wenn ein Videobild mit einem solchen unterschiedlichen Längenverhältnis angezeigt wird, ermöglicht es die Erfindung, ein solches Videobild so groß wie möglich anzuzeigen.
Da in den vergangenen Jahren die Anzahl von Videosoftware, im besonderen von Software von Spielfilmen, angestiegen ist, ist auch die Anzahl von Software im Vista-Format oder Kinoformat angestiegen. Wenn eine solche Videosoftware auf einem CRT mit einem Längenverhältnis von 3 : 4 des Fernsehempfängers des NTSC-Systems angezeigt wird, treten in dem oberen und dem unteren Abschnitt des Bildschirms Leerflächen auf. Die Anzahl von Videobildern mit dem großen Längenverhältnis für den hochauflösenden Femsehempfänger o. dgl. wird in der Zukunft zunehmen. Daher wird ein effizientes Anzeigeverfahren geprüft.
Fig. 1 ist ein schematisches Blockdiagramm eines Klarbildes (clear vision) (EDTV: Extended Definition Television = Fernsehen mit erhöhter Auflösung).
In dem Diagramm bezeichnet die Bezugsziffer 1 eine Auswahleinrichtung zum Auswählen und Ausgeben einer aus einer Vielzahl von Videoquellen V&sub1; bis V&sub4;; 2 eine AGC-Schaltung zum die Amplitude eines Video-(Luminanz)signals ständig Konstanthalten; 3 eine Chroma- Demodulationsschaltung zum Demodulieren eines in dem Videosignal enthaltenden Chrominanzsignals; 4 eine A/D-Wandlerschaltung zum Analog-Digital-Wandeln des Video(Luminanz)signals und der Chrominanzsignale; 5 eine Signalverarbeitungsschaltung zum Erzeugen von Interpolationssignalen, die erforderlich sind für die dreidimensionale Y/C-Trennung, Bewegungserfassung und Doppelgeschwindigkeitssequenzrasterung, die für das EDTV erforderlich sind; 6 eine Speicherschaltung zum Ausführen der Doppelgeschwindigkeitssequenzrasterung; 7 eine PLL-Schaltung zum Erzeugen von Taktpulsen für die A/D-Wandlung und für die Doppelgeschwindigkeitssequenzrasterung erforderlichen Taktpulsen; 8 eine Steuerschaltung, die ein Ausgangssignal der PLL-Schaltung 7 empfängt und verschiedene Arten von Steuersignalen erzeugt; 9 eine D/A-Wandlerschaltung zum Wandeln eines Digitalvideosignals, das von der Speicherschaltung 6 in ein Doppelgeschwindigkeitssignal gewandelt worden ist, in ein Analogsignal; und 10 eine Matrixschaltung zum Umwandeln des D/A-gewandelten Luminanzsignals (2Y) und der Chrominanzsignale (2I, 2Q) in Primärfarbsignale R, G und B.
Der Betrieb des wie oben erwähnt aufgebauten EDTV wird im folgenden kurz beschrieben.
Eines der Videosignale in der von der Auswahleinrichtung 1 ausgewählten Videoquelle wird als Luminanzsignal der AGC-Schaltung 2 zugeführt und der AGC unterworfen, um eine Ausgangsamplitude konstant zu machen, und danach wird das Signal an den A/D-Wandler 4 gesendet. Das eine Videosignal wird der Chroma-Demodulationsschaltung 3 als Chrominanzsignal (C-Signal) zugeführt und in ein I- (R-Y)-Signal und ein Q- (B-Y)-Signal demoduliert und die Y- und Q-Signale werden gleichfalls an die A/D-Wandlerschaltung 4 gesendet.
Das eine Videosignal wird der PLL-Schaltung 7 als Sync-Signal zugeführt, durch die die Oszillation bei einer Frequenz von 28,6 MHz (=8fsc : fsc = 3,579545 MHz) als Fundamentaltakt durchgeführt wird, der für die Doppelgeschwindigkeitssequenzrasterung erforderlich ist, wodurch die Phasenverriegelung mit einem Horizontal-Sync-Signal erreicht wird.
Die A/D-Wandlerschaltung 4 quantisiert und wandelt das Luminanzsignal in das Digitalsignal bei 14,3 MHz (4fsc) auf der Basis von 8 Bit und 256 Gradationen. Die A/D- Wandlerschaltung 4 quantisiert und wandelt das C-Signal in das Digitalsignal bei 3,58 MHz (fsc) auf der Basis von 7 Bit und 128 Gradationen. Die Signalverarbeitungsschaltung 5 empfängt Ausgangssignale der A/D-Wandlerschaltung 4 und führt verschiedene Arten von Verarbeitungen zum Realisieren einer hohen Bildqualität durch und erzeugt Interpolationssignale, die für die dreidimensionale Y/C-Trennung, Bewegungserfassung und Doppelgeschwindigkeitssequenzrasterung erforderlich sind. Im obigen Fall erzeugt die Signalverarbeitungsschaltung 5 das Luminanzsignal und das Chrominanzsignal der momentanen Zeile und das Luminanzsignal und das Chrominanzsignal der Interpolationszeile. Die Horizontalfrequenz bis zur obigen Stufe wird auf 15,75 kHz eingestellt.
Die Speicherschaltung 6 ist eine Schaltung, die zum Ausführen der Doppelgeschwindigkeitssequenzrasterung durch Aufnehmen der Prozesse der Signalverarbeitungsschaltung 4 erforderlich ist. Die In-den-Speicher-Schreiboperation wird bei jeder Rasterung (1H) mit dem Takt von 14,3 MHz ausgeführt. Die Aus-dem-Speicher- Ausleseoperation wird bei einer Frequenz von 28,6 MHz durch alternierendes Auslesen von Daten aus der Momentanzeile und der Interpolationszeile durchgeführt. Durch Synthetisieren beider ausgelesener Daten wird die Doppelgeschwindigkeitssequenzrasterung realisiert. Bei dem obigen Prozeß ist die Horizontalfrequenz auf 31,5 kHz eingestellt.
Die Steuerschaltung 8 erzeugt verschiedene Steuersignale zum Ausführen der obigen Operationen.
Die Digitaldaten des Videosignals, dessen Geschwindigkeit durch die Speicherschaltung 6 verdoppelt worden ist, werden der D/A-Wandlerschaltung 9 zugeführt und in das Analogsignal gewandelt, so daß das Luminanzsignal 2Y und die Chrominanzsignale 2I und 2Q erzeugt werden. Diese Signale empfangend wandelt die Matrixschaltung 10 sie in die Primärfarbsignale R, G und B um.
Durch dem Bildschirm des CRT oder VPS Zuführen dieser RGB-Ausgangssignale wird ein klares Videobild ohne Zeilenflackern oder eine Punktinterferenz angezeigt.
Das oben erwähnte EDTV kann die folgenden Funktionen haben.
Gewöhnlich wird das Längenverhältnis bei dem Videosignal des NTSC-Systems auf 4 : 3 eingestellt. Es wird jedoch eine Funktion betrachtet, die Größe in der horizontalen Richtung des Videobildes auf 12/16 zu komprimieren, wie in Fig. 2 gezeigt, und das Videobild mit dem Längenverhältnis 4 : 3 auf dem CRT oder Bildschirm anzuzeigen, das auf ein großes Längenverhältnis wie 9 : 16 o. dgl. umgewandelt worden ist. Wenn das Videosignal mit dem Längenverhältnis 4 : 3 direkt auf dem Fernsehempfänger mit dem Längenverhältnis 9 : 16 angezeigt wird, wird das in der vertikalen Richtung komprimierte Videobild angezeigt.
Eine solche Kompressionseinrichtung kann durch Verändern des Horizontalablenkstroms (Verändern einer Amplitude) oder auch elektrisch realisiert werden durch Verwendung von Speichern.
Fig. 3 zeigt ein Blockdiagramm einer Kompressionsverarbeitungsschaltung mit Speichern. Die Erklärung wird nun in Bezug auf das Luminanzsignal gegeben. Das gleiche gilt auch für das Chrominanzsignal.
Die Bezugsziffern 61 und 64 bezeichnen einfache Speicher für die Doppelgeschwindigkeitsrasterung. Die Speicherschaltung 6 in Fig. 1 hat den obigen Aufbau. Die Bezugsziffern 62, 63, 65 und 66 bezeichnen Speicher zum Weiterkomprimieren der Doppelgeschwindigkeitsdaten. Der Grund, warum für jeden der Speicher 61 und 64 zwei Speicher vorgesehen sind, ist, daß die Daten in Hälften eingeteilt und verarbeitet werden, weil die Verarbeitungsgeschwindigkeit von dem Einzelspeicher nicht erreicht werden kann (die Auslesegeschwindigkeit ist höher als die Einschreibgeschwindigkeit). Die Bezugsziffer 67 bezeichnet eine Steuerschaltung zum Steuern der Einschreib- und Ausleseoperation für die Speicher 62, 63, 65 und 66; 68 eine Synthetisierschaltung zum Synthetisieren von Ausgangssignalen der Speicher 62, 63, 65 und 66; und 69 eine Umschaltschaltung zum Umschalten der Doppelgeschwindigkeitsdaten aus den Speichern 61 und 64 und der Kompressionsdaten aus der Synthetisierschaltung 68 und zum Erzeugen der einen oder der anderen Daten.
Der Betrieb wird im folgenden anhand der Zeitgebungsdiagramme aus den Fig. 5 und 6 kurz erklärt.
Als erstes wird als Speicher ein Zeilenspeicher des FiFo-Typs mit (910 Bit x 8) des Typs µPD42101C, hergestellt von der NEC Corporation, gezeigt in Fig. 4, verwendet, bei dem die Einschreib- und die Ausleseoperation grundsätzlich asynchron ausgeführt werden können. In Fig. 4 bezeichnet WCK ein Einschreibtaktsignal; RCK ein Auslesetaktsignal; WE ein Einschreibfreigabesignal; RE ein Auslesefreigabesignal; WRST ein Einschreibrücksetzsignal; und RRST ein Ausleserücksetzsignal. Die Signale werden aus den Steuerschaltungen 67 und 80 erhalten.
Die Beziehung zwischen der Quantisierfrequenz (4fsc) und einer Horizontalfrequenz (fh = 15,75 kHz) wird auf genau 910 eingestellt. Zum Einschreiben und zum Auslesen sind unabhängig Adressenzähler vorgesehen und werden von den Rücksetzsignalen (Einschreiben: WRST, Auslesen: RRST) auf Null zurückgesetzt und zählen die Takte automatisch bis 910. Die gewöhnliche Doppelgeschwindigkeitswandlung wird auf die folgende Weise ausgeführt. Wie in Fig. 6 gezeigt, wird, nachdem die Adressenzählerspeicher 61 und 64 durch die Einschreibrücksetzsignale WRST zurückgesetzt worden sind, das momentane Zeilensignal (Momentan-Y) einer Rate von 15,75 kHz in den Speicher 61 eingeschrieben und das Interpolationszeilensignal (Interpolations-Y) mit dem Takt WCK von 14,3 MHz (4fsc) von der Signalverarbeitungsschaltung 5 in den Speicher 64 eingeschrieben. Nachdem die Speicher 61 und 64 von dem Ausleserücksetzsignal RRST mit einer Verzögerungszeit von 0,5 H zurückgesetzt worden sind, werden andererseits die Ausleseoperationen von dem Takt RCK von 28,6 MHz (8fsc) und dem momentanen Auslesefreigabesignal REAL und dem Interpolationsauslesefreigabesignal REAL ausgeführt. Für eine 1H Zeitspanne werden 2 Momentan-Ys und 2 Interpolations-Ys erhalten und synthetisiert, wodurch ein doppelgeschwindigkeitsgewandeltes Luminanzsignal 2Ys erhalten wird.
Fig. 6 zeigt den Fall einer weiteren Kompression. Die doppelgeschwindigkeitsgewandelten Luminanzsignale (2 Momentan-Ys, 2 Interpolations-Ys) werden von den Takten 8fsc = 28,6 MHz (tatsächlich ist die Taktfrequenz auf 4 fsc = 14,3 MHz eingestellt in Anbetracht der Geschwindigkeit des Speichers und, wie oben erwähnt, sind der Speicher für die momentane Zeile und der Speicher für die Interpolationszeile unabhängig vorgesehen und die Prozesse werden unabhängig ausgeführt) und werden von dem Takt fw ausgelesen, der höher als die obige Frequenz ist. Zum Anzeigen des Videobildes mit dem Längenverhältnis 4 : 3, wie in Fig. 2 gezeigt, wird der Auslesetakt fw auf 8fsc × 16/12 {MHz} eingestellt. Durch Steuern mit dem Auslesefreigabesignal Momentan-RE und dem Auslesefreigabesignal Interpolations-RE, mit jeweils einer Breite von 910 Bit, auf solche Weise, daß das ausgelesene Bild in der Mitte des Schirms des CRT angeordnet ist, kann ferner ein Luminanzsignal 2Yw erhalten werden, dessen Zeitbasis komprimiert worden ist.
Bei dem konventionellen Beispiel ist der Grund dafür, daß die Schaltung für die Doppelgeschwindigkeitssequenzrasterung und die Schaltung für die Zeitbasiskompression unabhängig vorgesehen sind, der, daß es eine Begrenzung der Auslesegeschwindigkeit gibt, so daß die Ausleseoperation früher als die Einschreiboperation ausgeführt wird (so daß die Ausleseoperation nicht der Einschreiboperation davonläuft). Die Zahl der Speicher ist groß, und auch die Peripheriekonstruktion ist kompliziert.
Die europäische Patentanmeldung EP-A-0 163 513 beschreibt eine Videosignalverarbeitungsvorrichtung mit den im Oberbegriff des Anspruchs 1 definierten Merkmalen.
Die europäische Patentanmeldung EP-A-0 213 912 beschreibt ein Videoanzeigesystem für Breit- und Standardlängenverhältnisvideosignale. Das System weist einen Signalprozessor auf, der ansprechend auf ein ein Standardlängenverhältnisbild darstellendes Videosignal zum Ansteuern einer Anzeigeeinheit mit großem Längenverhältnis ein so verarbeitetes Videosignal erzeugt, daß die zentrische Anzeige des Bildes bewirkt wird.
In einem Artikel von R. Grigat et al. mit dem Titel "Schlüsseltechnologie Mikroelektronik" 26. Teil: Bildspeicher für die Videotechnik (Elektronik 1/5.1.1990, Seiten 44-51) wird eine Zeitbasiskompression offenbart, die den mit einem ganzen Videohalbbild verbundenen Speicher verwendet.
In Anbetracht des Obigen wäre es wünschenswert, eine Videoverarbeitungsvorrichtung zu schaffen, bei der zusätzlich zum Ausführen der Zeitbasiskompression eine Schaltung zum Durchführen der Doppelgeschwindigkeitsrasterung vorgesehen ist, um dadurch die Anzahl der erforderlichen Speicher zu vermindern und den Schaltungsaufbau zu vereinfachen.
Nach der vorliegenden Erfindung ist eine in Anspruch 1 definierte Videosignalverarbeitungsvorrichtung vorgesehen.
Die Einschreiboperation in einen Speicher wird also alle 2H ausgeführt, und die Ausleseoperation aus dem Speicher wird ebenfalls alle 2H ausgeführt, so daß die Schaltung für die einfache Doppelgeschwindigkeit und die Schaltung für die Zeitbasiskompression, die unabhängig ausgeführt worden sind, als eine einzige Schaltung aufgebaut werden können, die Anzahl der verwendeten Speicher vermindert werden kann und die Peripheriekonstruktion vereinfacht werden kann.
Nach der Erfindung wird durch Verwenden des obigen Aufbaus die Anzahl der verwendeten Speicher vermindert, die Peripherieschaltungskonstruktion effizient realisiert und ist es möglich, zur Kostensenkung beizutragen.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein schematisches Diagramm eines EDTV eines konventionellen Beispiels;
Fig. 2 ist ein Konzeptdiagramm für den Fall, daß eine Bildebene mit dem Längenverhältnis 3 : 4 auf einem Bildschirm mit einem Längenverhältnis 9 :16 angezeigt wird;
Fig. 3 ist ein praktisches Schaltungsdiagramm;
Fig. 4 ist ein Anschlußdiagramm eines Speichers;
Fig. 5 ist ein Zeitgebungsdiagramm einer Doppelrasterungswandlung beim konventionellen Beispiel;
Fig. 6 ist ein Zeitgebungsdiagramm einer Kompressionsrasterung, die höher als die Doppelrasterung beim konventionellen Beispiel ist;
Fig. 7 ist ein schematisches Blockdiagramm einer Videosignalverarbeitungsvorrichtung nach einem Ausführungsbeispiel der Erfindung;
Fig. 8 ist ein Diagramm einer Zeitgebungserzeugungsschaltung in einer Steuerschaltung; und
Fig. 9 und 10 zeigen ein Zeitgebungsdiagramm der Videosignalverarbeitungsvorrichtung.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnungen beschrieben.
Fig. 7 ist ein Blockdiagramm einer Videosignalverarbeitungsvorrichtung nach einem Ausführungsbeispiel der Erfindung.
Die Bezugsziffern 61 und 62 bezeichnen die Zeile-1-Speicher zum Geschwindigkeitswandeln eines Momentanzeilensignals; 63 und 64 die Zeile-1-Speicher zum Geschwindigkeitswandeln eines Interpolationszeilensignals; 685 eine Synthetisierschaltung für Ausgangssignale der Speicher 61 und 62; 686 eine Synthetisierschaltung für Ausgangssignale oder Speicher 63 und 64; 687 eine Synthetisierschaltung für Ausgangssignale der Synthetisierschaltungen 685 und 686; 70 eine variable Oszillationsschaltung zum variablen Erzeugen des Auslesetakts fw; und 80 die Steuerschaltung zum Steuern der Speicher 61 bis 64.
Die mit geraden Zahlen bezeichneten Bits in den Digitaldaten des Momentanzeilensignals werden z.B. in den Speicher 61 eingeschrieben, während die mit ungeraden Zahlen bezeichneten Bits in den Speicher 62 eingeschrieben werden. Das gleiche gilt auch für die Speicher 63 und 64 für das Interpolationszeilensignal. Die Steuersignale aus der Steuerschaltung 80 werden aus einem Schaltungsaufbau wie in Fig. 8 gezeigt erhalten. Die Bezugsziffer 81 bezeichnet einen Frequenzteiler zum Teilen eines Horizontal-Sync-Signals H in 1/2; 82 bis 85 Schieberegister zum Verschieben eines Ausgangssignals des Frequenzteilers 81 mit einer doppelt so großen Periode wie die des Horizontal-Sync-Signals H; 86 eine Schaltung zum Erzeugen des Einschreibrücksetzsignals WRST; 87 eine Schaltung zum Erzeugen des Ausleserücksetzsignals RRST der Momentanzeilendaten; und 88 die Schaltung zum Erzeugen des Ausleserücksetzsignals RRST der Interpolationszeilendaten. Diese Signalerzeugungsschaltungen erzeugen die entsprechenden Signale entsprechend der Verwendung des Speichers. Die Bezugsziffer 89 bezeichnet eine RE-Signalerzeugungsschaltung zum Erzeugen des Auslesefreigabe(RE)-Signals zum Steuern der Ausleseoperationen der Speicher 61 bis 64.
Der Betrieb der wie oben erwähnt aufgebauten Videosignalverarbeitungsvorrichtung wird im folgenden auf der Basis der in den Fig. 8 und 10 gezeigten Zeitgebungsdiagrammeerklärt. Fig. 9 zeigt Wellenformen für den Fall des Standes der Technik wo z.B. ein Videobild mit dem Längenverhältnis 4 : 3 doppelgeschwindigkeitsgewandelt und vollständig auf dem CRT-Bildschirm mit dem Längenverhältnis 9 : 16 angezeigt wird.
Das Momentanzeilensignal (Momentan-Y) und das Interpolationszeilensignal (Interpolations-Y), die von der Signalverarbeitungsschaltung 5 verarbeitet und erzeugt worden sind, werden in die Speicher 61 bis 64 eingeschrieben, die von dem Einschreibrücksetzsignal WRST alle 2H rückgesetzt werden, und zwar mit dem Takt 14,3 MHz (= 4fsc (tatsächlich 7,15 MHz in Anbetracht der Relation der Arbeitsfrequenz des Speichers).
Die Ausleseoperationen der Speicher 61 bis 64 werden unter Verwendung des Momentanausleserücksetzsignals Momentan-RRST ausgeführt, das alle 2H mit einer Verzögerungszeit 1H von dem Einschreibrücksetzsignal WRST erzeugt wird, und unter Verwendung des Interpolationsausleserücksetzsignals Interpolations-RRST, das weiter um 0,5 H von dem Momentan-RRST verzögert ist, durchgeführt. Da die Momentanzeilendaten und die Interpolationszeilendaten von den Auslesefreigabesignalen RE (Momentan-2RES und Interpolations-2RES) gesteuert werden, werden sie zu dieser Zeit mit der Taktfrequenz fw = 28,6 MHz (8fsc) oder 14,3 MHz alle 910 Punkte und alle 0,5 H ausgelesen und von den Synthetisierschaltungen 685 und 686 synthetisiert. Somit können das Momentanzeilensignal (Momentan-2Ys) und das Interpolationszeilensignal (Interpolations-2Ys), die doppelgeschwindigkeitsgewandelt worden sind, als Ausgangssignale erhalten werden. Ferner kann das endgültige Videosignal 2Ys erhalten werden, indem sie von der Synthetisierschaltung 687 synthetisiert werden.
Nach der Erfindung kann das Videosignal durch Verändern der Frequenz des Auslesetakts fw komprimiert und angezeigt werden. Die Fig. 10 zeigt Wellenformen für den Fall, daß die Einschreibtaktfrequenz fw auf (fw = 8fsc × 16/12) eingestellt ist und das Videosignal mit dem Längenverhältnis 4 : 3 komprimiert und auf dem Bildschirm mit dem Längenverhältnis 9 : 16 angezeigt wird, wie z.B. in Fig. 2 gezeigt.
Die Einschreibtaktfrequenz fw ist von der in Fig. 9 verschieden, und die Breiten und die Erzeugungspositionen der Auslesefreigabesignale (Momentan-2REW, Interpolations-2REW) unterscheiden sich von denen in Fig. 9. Das Einschreibrücksetzsignal WRST und die Ausleserücksetzsignale (Momentan-RRST, Interpolations-RRST) sind denen in Fig. 9 gleich.
Der Prozeß ist so, daß die Videodaten, nachdem sie eingeschrieben worden sind, 1H später ausgelesen werden, und zwar beachtend, daß die Daten schon um einen Betrag von 1H eingeschrieben worden sind. Daher wird kein Problem auftreten, selbst wenn die Daten komprimiert und ausgelesen werden.
Andererseits werden das Auslesefreigabesignal für das Momentanzeilensignal und das Auslesefreigabesignal für das Interpolationszeilensignal alternierend erzeugt. Die Auslesefreigabesignale RE werden durch Auszählen von 910 Takten erhalten. Wenn die Taktfrequenz steigt, werden die Breiten der Auslesefreigabesignale RE schmaler. Daher kann die Bildebene durch Variabelmachen der Zählstartposition immer im Zentrum des CRT angeordnet werden, unabhängig von der Taktfrequenz.
Durch Synthetisieren der Daten aus den Speichern 61 und 64 durch die Synthetisierschaltungen 685, 686 und 687 wird das doppelgeschwindigkeitsgewandelte Videosignal 2Ys oder das Videosignal 2fw, das doppelgeschwindigkeitsgewandelt und ferner danach komprimiert worden ist, erhalten.
Mit dem obigen Aufbau kann die Anzahl der Speicher vermindert werden, und es kann nicht nur die einfache Doppelgeschwindigkeit, sondern auch die weitere Kompression ausgeführt werden. Da die Kompression auch unter Einschluß des Sync-Signals ausgeführt wird, ist es unmöglich, in einem solchen Zustand 31,5 kHz einzustellen. Daher wird in den komprimierten Daten nur die Videosignalkomponente gelassen, und das Sync-Signal und der wegen der Kompression fehlende Abschnitt werden bei den anderen Daten ersetzt.
In dem Ausführungsbeispiel sind vier 1-Zeilenspeicher verwendet worden. Wenn jedoch ein 2-Zeilenspeicher für das Momentanzeilensignal und ein 2-Zeilenspeicher für das Interpolationssignal verwendet werden, kann die Anzahl der Speicher weiter vermindert werden.
Es besteht keine Notwendigkeit, die Synthetisierschaltungen 65 und 66 zu verwenden, und der Schaltungsaufbau kann weiter vereinfacht werden.
Wie oben beschrieben, können nach der Erfindung die Doppelgeschwindigkeitsrasterungswandlung und ferner die Kompressionswandlung bei einer beliebigen Auslesegeschwindigkeit von derselben Schaltung realisiert werden. Die Anzahl der Speicher kann vermindert werden, und der Peripherieschaltungsaufbau kann vereinfacht werden.

Claims

1. Videosignalverarbeitungsschaltung mit:

einer Signalverarbeitungsschaltung (5) zum Verarbeiten eines Videosignais, um für jede momentane Zeile ein Momentanzeilensignal und ein Interpolationszeilensignal mit jeweils einer vorbestimmten Horizontalrasterperiode (H) zu erhalten;

einer Speichereinrichtung (61-64) zum Speichern des Momentan- und des Interpolationszeilensignals;

einer Takterzeugungseinrichtung (70) zum Bewirken des Auslesens der gespeicherten Signale aus der Speichereinrichtung (61-64); und Bestimmen der Auslesegeschwindigkeit aus der Speichereinrichtung (61-64); und

einer Steuereinrichtung (80) zum Ausführen einer Einschreiboperation der Momentan- und der Interpolationszeilensignale in die Speichereinrichtung (61-64) einmal in jeweils zwei Horizontalrasterperioden (2H) und einer Auslese operation aus der Speichereinrichtung (61-64) des Momentan- und des Interpolationszeilensignals einmal in jeweils zwei Horizontalrasterperioden (2H), wobei die Auslesegeschwindig keit größer als die doppelte Einschreibgeschwindigkeit ist und die Momentan- und die Interpolationszeile alternierend aus der Speichereinrichtung ausgelesen werden;

dadurch gekennzeichnet, daß die Vorrichtung ferner aufweist:

einen Analog-zu-Digitalwander (4) zum Wandeln eines Analogvideosignals in ein Digitalvideosignal, das das von der Signalverarbeitungseinrichtung (5) verarbeitete Videosignal bildet;

und wobei die Takterzeugungseinrichtung (70) bei einer beliebigen Frequenz betreibbar ist, wodurch das Auslesen der in der Speichereinrichtung (61-64) gespeicherten Signale bei der beliebigen Frequenz ermöglicht wird, um ein beliebiges Einstellen eines Zeitbasiskompressionsverhältnisses für die Ausleseoperation zu erlauben.

2. Videosignalverarbeitungsvorrichtung nach Anspruch 1, bei der die Speichereinrichtung (61-64) einen ersten und einen zweiten Speicher (61,62) zum Speichern des von der Signalverarbeitungsschaltung (5) erzeugten Momentanzeilensignals und einen dritten und einen vierten Speicher (63, 64) zum Speichern des Interpolationszeilensignals aufweist, wobei die Speichererzeugungseinrichtung (70) und die Steuereinrichtung (80) zum Erzeugen von Einschreibtakten und ersten Auslesetakten ausgelegt sind, wobei die ersten Auslesetakte eine höhere Frequenz als die doppelte Frequenz der Einschreibtakte aufweisen.

3. Videosignalverarbeitungsvorrichtung nach Anspruch 1 oder 2, bei der die Steuereinrichtung (80) zum Einstellen einer Position in der Horizontalrichtung des für eine Anzeige ausgelesenen Videosignals ausgelegt ist.