[go: up one dir, main page]

DE69112713T2 - Halbleiteranordnung mit verbessertem Transistor vom isolierten Gatetyp. - Google Patents

Halbleiteranordnung mit verbessertem Transistor vom isolierten Gatetyp.

Info

Publication number
DE69112713T2
DE69112713T2 DE69112713T DE69112713T DE69112713T2 DE 69112713 T2 DE69112713 T2 DE 69112713T2 DE 69112713 T DE69112713 T DE 69112713T DE 69112713 T DE69112713 T DE 69112713T DE 69112713 T2 DE69112713 T2 DE 69112713T2
Authority
DE
Germany
Prior art keywords
film
substrate
gate electrode
aluminum
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69112713T
Other languages
English (en)
Other versions
DE69112713D1 (de
Inventor
Shigeyuki Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Application granted granted Critical
Publication of DE69112713D1 publication Critical patent/DE69112713D1/de
Publication of DE69112713T2 publication Critical patent/DE69112713T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10W20/057

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft eine integrierte Halbleiter-Schaltungsvorrichtung wie einen Speicher, eine fotoelektrische Wandlervorrichtung, eine Signalverarbeitungseinrichtung, usw., die in verschiedene elektronische Geräte eingebaut werden, und insbesondere einen Transistor mit isoliertem Gate.
  • In den vergangenen Jahren war es zur höheren Integration erwunscht, praktisch fein gearbeitete Funktionseinrichtungen wie MOS-Transistoren mit einer Gatelänge in der Größenordnung von unter einem Mikrometer zu entwickeln.
  • Fig. 1 bis Fig. 3 sind schematische Schnittansichten, die den Aufbau von herkömmlichen MOS-Transistoren darstellen. Fig. 1 zeigt einen N-MOS-Transistor mit einem einzelnen Drain-Aufbau mit einem Gate 201, einem oxidierten Film 202, einem Source- Anschluß 203 und einem Drain-Anschluß 204, der der einfachste Aufbau ist, und sein Herstellungsverfahren ist ebenfalls einfach. Mit der Zunahme der feineren Bildung der Vorrichtung tritt jedoch, wenn die Gatelänge 1,2 um oder weniger wird, eine Verschlechterung des Einschaltens des MOS-Transistors auf. Fig. 2 zeigt Bereiche 205 und 206 mit geringer Konzentration, die zum Verringern des elektrischen Feldes zwischen dem Source-Anschluß und dem Drain-Anschluß vorgesehen sind, damit eine derartige Verschlechterung verhindert wird, und als leicht dotierte Drain-Anordnung (LDD, lightly doped drain) bezeichnet werden. Außerdem ist für einen dynamischen Schreib-Lesespeicher (DRAM), der hinsichtlich feiner Herstel- Iung am weitesten fortgeschritten ist, eine dünne Transistorzelle (TTC) gemäß Fig. 3 vorgeschlagen worden. Eine dünne Transistorzelle bzw. TTC weist eine in dem Halbleitersubstrat 211 ausgebildete Ausnehmung auf, und ein Transistor sowie ein Kondensator werden gleichzeitig gebildet. Im einzelnen weist sie einen gateoxidierten Film 213 mit einem Kanal 214 auf, der sich an der Seite des gateoxidierten Films befindet. In der Ausnehmung an dem unteren Teil des Gates 212 ist polykristallines Silizium 215 gefüllt und zum Bilden einer Elektrode des Kondensators für einen Speicher aufgebracht, wobei seine Oberfläche oxidiert ist, damit ein Isolationsfilm 216 für einen Kondensator gebildet wird. Ein beerdigter Source- Anschluß 217 ist an dem oberen Teil des polykristallinen Siliziums 215 ausgebildet. Sie ist außerdem mit einer Wortleitung 218 aus polykristallinem Silizium sowie einer N+ -Diffusionsschicht als Drain-Anschluß und Bitleitung ausgestattet und durch einen oxidierten Film 220 von den benachbarten Zellen elektrisch getrennt. Auf einem Isolationsfilm 221 und einem Zwischenschicht-lsolationsfilm 222 sind jeweils Leiterbahnmuster 223 sowie 224 ausgebildet. Die dünne Transistorzelle bzw. TTC mit dem in der vertikalen Richtung ausgebildeten MOS-Transistor und Kondensator ist mit den Vorteilen behaftet, daß ihre Fläche kleiner ist, ein fehlerhaftes Einschalten wegen des Einflusses von α-Strahlung schwer auftritt und sie außerdem frei von einem parasitären Transistor ist.
  • Die vorstehend beschriebene Transistorzelle mit Ausnehmung kann jedoch noch in folgender Hinsicht verbessert werden:
  • 1) Bei der Halbleitervorrichtung gemäß Fig. 3, nur bezüglich des Transistorabschnitts, beträgt das Seitenverhältnis (Ausnehmungstiefe/Öffnungsdurchmesser) ungefähr zwei, weshalb die Ausbeute durch Fehler gesenkt wird, die beim Ätzen des Siliziums auftreten, und außerdem ist es schwierig, einen Isolationsfilm mit einer gleichmäßigen und guten Qualität in der Ausnehmung auszubilden, was Probleme hinsichtlich der Zuverlässigkeit verursacht.
  • 2) Außerdem kann polykristallines Silizium, das das allgemein bei einer dünnen Transistorzelle verwendete Gateelektrodenteil-Material ist, selbst dann nicht mit einem spezifischen Widerstand von 1 mΩcm oder weniger hergestellt werden, wenn Störstellen mit maximalem Ausmaß diffundiert werden, wodurch es unmöglich ist, die Ausbreitungs-Verzögerungszeit zu verringern, die die Geschwindigkeit des Transistors bestimmt. Selbst wenn Silizid (eine Silizium-Metallegierung) anstelle des polykristallinen Siliziums verwendet wird, beträgt der spezifische Widerstand ungefähr 100 bis 200 uΩcm, und ein Transistor mit hoher Geschwindigkeit, hoher Ausbeute und hoher Zuverlässigkeit kann nicht erhalten werden.
  • 3) Außerdem wird im allgemeinen die Gateelektrode auf der Oberfläche der Halbleitervorrichtung gleichmäßig aufgebracht, weshalb die Oberfläche der Gateelektrode selbst die Unebenheit der Ausnehmung im Gegensatz zu einer Abflachung wiedergibt. Kurz gesagt muß zum Erhalten einer hohen Zuverlässigkeit der auf der Gateelektrode aufgebrachten Leiterbahn ein Isolationsfilm auf die Gateelektrode aufgebracht werden und eine Abflachung unter Verwendung von Hochfreguenzplasma- Rückätzen durchgeführt werden. Dieses Verfahren ist ein Verfahren, das das Resist nur an der Austiefung dick zurückläßt und gleichzeitig den Isolationsfilm an der Resist-Austiefung im Hochfrequenzplasma ätzt, und da der Einfluß der bei dem MOS-Transistor angewandten Hochfrequenzen extrem groß ist, war das Risiko der Beeinflussung von Ausbeute und Zuverlässigkeit sehr groß.
  • IBM Disclosure Bulletin, Band 29, Nr. 10, Seite 4305-4307 beschreibt einen MOSFET mit dreidimensionalem Graben-Aufbau und tief implantierten Source- und Drainbereichen an jeder Seite einer isolierten und beerdigten Gateelektrode.
  • Die US-Patentschrift 4 910 564 beschreibt einen anderen Aufbau mit tiefen Source- und Drainbereichen vom n-Typ und vom p-Typ mit n- und p-Kanälen an jeder Seite einer isolierten und beerdigten Gateelektrode.
  • Die internationale Patentanmeldunq WO 84/03341 beschreibt einen Multigate-Grabentransistor mit einer Dünnfilm-Gateelektrode, die entlang den Seitenwänden und einem Boden von benachbarten Ausnehmungen verläuft.
  • Es sei insbesondere auf "Patent Abstracts of Japan", Band 9, Nr. 102 und JP-A-59 228 762 hingewiesen, die einen Transistor mit isoliertem Gate offenbaren mit:
  • einem Halbleiteraufbau mit einer Ausnehmung darin, einer Gateelektrode, die die Ausnehmung ausfüllt, einem Isolationsfilm zwischen der Gateelektrode und der Seitenwand-Umgebung der Ausnehmung, ersten und zweiten Halbleiterbereichen an der Oberfläche des Halbleiteraufbaus, die sich an jeder Seite der Gateelektrode befinden und jeweils einen Source-Anschluß sowie einen Drain- Anschluß definieren, einer ersten Kanaleinrichtung zwischen dem Source-Anschluß und dem Drain-Anschluß, die einen ersten Strompfad bildet, der zumindest teilweise in der Richtung im wesentlichen senkrecht zu der Oberfläche des Halbleiteraufbaus ist, und einer zweiten Kanaleinrichtung zwischen dem Source-Anschluß und dem Drain-Anschluß, die einen zweiten Strompfad in einer Richtung bildet, die im wesentlichen parallel zu der Oberfläche des Halbleiteraufbaus ist.
  • Die vorliegende Erfindung dient zum Überwinden der vorstehend beschriebenen Probleme.
  • Der erfindungsgemäße Transistor mit den Merkmalen der vorstehend beschriebenen JP-A-59 228 762 ist durch einen stark störstellendotierten Bereich gekennzeichnet, der sich unmittelbar unter der Gateelektrode befindet, zum Liegen in dem ersten Strompf ad angeordnet ist und dadurch einen Teil der ersten Kanaleinrichtung bildet.
  • Vorzugsweise weist die Gateelektrode einen zusammengesetzten Aufbau auf, der eine Metallfüllung und einen polykristallinen Siliziumfilm aufweist, der sich zwischen der Metallfüllung und dem Isolationsfilm befindet. Die Metallfüllung kann aus einkristallinem Aluminium oder einer Aluminiumlegierung, einer der Legierungen Al-Si, Al-Ti, AI-Cu, Al-Si-Ti, Al-Si-Cu bestehen.
  • Da die Gateelektrode an der Oberfläche eines unteren Teils des Haiblieitersubstrats beerdigt ist, kann ein MOS-Transistor mit einer kleinen Fläche und einer glatten Oberfläche verwirklicht werden und ein MOS-Transistor mit einer hohen Zuverlässigkeit erhalten werden.
  • In der beigefügten Zeichnung zeigen:
  • Fig. 1 bis 3 jeweils eine Schnittansicht eines herkömmlichen MOS-Transistors,
  • Fig. 4A und 4B eine Draufsicht und eine Schnittansicht gemäß einem Beispiel,
  • Fig. 5A bis 5G schematische Schnittansichten zum Veranschaulichen der Herstellung gemäß dem Beispiel gemäß Fig. 4,
  • Fig. 6 eine schematische Ansicht, die ein Beispiel einer Filmherstellungsvorrichtung darstellt, die für die Herstellung verwendet werden kann, und
  • Fig. 7A bis 7D schematische Darstellungen zum Veranschaulichen der bei der Herstellung der Gateelektrode und der Verdrahtung verwendeten Filmherstellung.
  • Zum besseren Verständnis der Erfindung wird nachstehend unter Bezugnahme auf die Zeichnung ein bevorzugtes Ausführungsbeispiel beschrieben. Die nachstehende Beschreibung wird nur beispielhaft gemacht.
  • Fig. 4A und 4B veranschaulichen ein bevorzugtes Ausführungsbeispiel.
  • Eine Gateelektrode 7 dieses MOS-Transistors ist beerdigt und verläuft deshalb von der Oberfläche in den Aufbau eines Halbleitersubstrats 1. Ein Teil des Kanals zum Durchführen des Transistor-Einschaltens des MOS-Transistors befindet sich unter der Oberfläche.
  • Außerdem wird die Gateelektrode teilweise oder vollständig durch selektives Aufbringen unter Verwendung einer chemischen Gasphasenreaktion gebildet und kann auf diese Weise eben mit der Oberfläche der Halbleitervorrichtung ausgebildet werden. Zum Bilden der Gateelektrode in einer Ausnehmung und auch zum Erreichen einer Ebenheit der Oberfläche der Halbleitervorrichtung dient das selektive Metallsystem-Filmaufbringungsverfahren von Al usw., das nachstehend beschrieben wird.
  • Fig. 4A und 4B zeigen einen NMOS-Transistor als Beispiel. Fig. 4A ist eine Draufsicht auf den NMOS-Transistor, der durch einen P-Graben 1 und einen Feldoxidationsfilm 2 umgeben ist. Fig. 4B ist eine Schnittansicht.
  • Ein Source-Anschluß 4 und ein Drain-Anschluß 5 des vorliegenden NMOS-Transistors sind an jeder Seite einer Ausnehmung angeordnet, und benachbart zu dem Source-Anschluß 4 und dem Drain-Anschluß 5 ist jeweils ein Gateoxidationsfilm 11 bzw. 12 angeordnet, der in der vertikalen Richtung von der Oberfläche zu einem unteren Teil des Substrats verläuft, und benachbart von dem Gateoxidationsfilm 11 bzw. 12 ist von der Substratoberfläche die Gateelektrode 7 beerdigt, die tief unter dem Source-Anschluß 4 und dem Drain-Anschluß 5 verläuft. Zwischen dem Source-Anschluß 4 und dem Drain-Anschluß 5 ist ein Kanal für den Stromfluß vorgesehen. Dieser weist einen stark störstellendotierten Bereich (n+) 13 auf, der unmittelbar unter der Gateelektrode 7 vorgesehen ist.
  • Die Oberfläche des vorliegenden Transistors ist weitgehend eben, weil der Steuerelektrodenbereich beerdigt ist.
  • Der Transistor ist an der Oberfläche mit einem Zwischenschicht-Isolationsfilm 2' und einem (nicht dargestellten) Metallanschluß aus Al bedeckt. Kontaktlöcher sind in dem Zwischenschicht-Isolationsfilm 2' zum Herstellen eines Kontaktes mit dem Source-Anschluß 4, dem Drain-Anschluß 5 und der Gateelektrode 7 vorgesehen. Auch bei dem Schritt des Herstellens des Metallanschlusses kann ein Verfahren eingesetzt werden, bei dem Al usw. selektiv innerhalb jedes Kontaktlochs aufgebracht wird, nämlich nur auf dem Halbleitersubstrat, und dann ein Anschlußmaterial auf der gesamten Oberfläche des Isolationsfilms aufgebracht und ein Anschließen durch Versehen mit Mustern durchgeführt wird.
  • Nachstehend wird das Einschalten beschrieben.
  • Der MOS-Transistor ist eine Vorrichtung, die die Leitfähigkeit des Kanals zwischen der Source-Elektrode 4 und der Drain-Elektrode 5 durch die Gateelektrode 7 steuert. Wenn eine Spannung VG zwischen den Source-Anschluß bzw. die Source-Elektrode 4 und den Drain-Anschluß bzw. die Drain- Elektrode 5 angelegt wird, fließt, falls eine Spannung VG an die Gateelektrode 7 angelegt wird, ein Strom auf Grundlage der folgenden Formeln, nämlich
  • wenn VD < VG - VT
  • ID = W/L u Cox [(VG - VT)VD -1/2 VD²]
  • wenn VD > VG - VT
  • ID = 1/2 Cox u W/L (VG - VT)²
  • (Cox: Gate-Kapazität, u: Ladungsträger-Beweglichkeit, W: Kanalbreite, L: Kanallänge, VT: Schwellwertspannung).
  • Der Strom von dem Source-Anschluß 4 zu dem Drain-Anschluß 5 fließt in der Richtung des Pfeiles 14, so daß er in den stark störstellendotierten Bereich (n+) 13 fließt, der unmittelbar unter der Gateelektrode 7 vorgesehen ist. Außerdem fließt der Strom in die Richtung eines Pfeiles 15, in dem er durch den Kanal 12 in die Drain-Elektrode 5 fließt. In dem Strom besteht eine Stromkomponente, die in die vertikale Richtung zu der Oberfläche fließt, und gleichzeitig eine Komponente, die in die durch einen Pfeil 16 gemäß Fig. 4A dargestellte Richtung und parallel zu der Oberfläche fließt.
  • Derzeit wird bei MOS-Transistoren verlangt, erstens den Transistor mit einer kleinen Fläche herzustellen und zweitens das Einschalten des Transistors mit einer hohen Geschwindigkeit durchzuführen.
  • Das vorliegende Beispiel hat bezüglich der beiden vorstehend erwähnten Punkte wesentliche Verbesserungen gemacht, und die Fläche des Transistors kann auf 80% von der gemäß dem Stand der Technik verringert werden. Bezüglich der Geschwindigkeit ist der Widerstand der Gateelektrode ein wichtiger Faktor. In dem Fall von polykristallinen Silizium-Gateelektroden, die herkömmlich verwendet werden sind, beträgt der Widerstand 300 bis 80 &Omega;/cm², und 2 bis 5 &Omega;/cm² ist durch Silizidherstellung erreicht worden, während in dem Fall gemäß diesem Beispiel ein geringer Widerstand von 1 x 10&supmin;&sup5; &Omega;/cm² verwirklicht werden kann, falls einkristallines Aluminium als Metallfüllung verwendet wird.
  • Bei dem vorliegenden Beispiel ist die Gateelektrode 7 aus einem polykristallinen Siliziumfilm 109 und einer Metallfüllung 111 zusammengesetzt. Der polykristalline Siliziumfilm 109 befindet sich zwischen der Metallfüllung 111 und den Seitenwänden der Ausnehmung, so daß der Kanal die Metallfüllung 111 der Gateelektrode 7 durch den Isolationsfilm 11 bzw. 12 nicht berührt (108). Auch durch Verwendung des polykristallinen Siliziums, das bei dem herkömmlichen Verfahren verwendet wird, und daher ohne Benötigen des Arbeitszweckes der Gateelektroden-Füllung 111 kann ein MOS-Transistor mit den selben Eigenschaften wie bei dem Stand der Technik erhalten werden. Außerdem kann, weil der direkte Widerstand der Gateelektrode verringert wird, ein feiner MOS-Transistor mit einer hohen Geschwindigkeit erhalten werden.
  • Nachstehend wird das Verfahren zum Herstellen des Transistors gemäß Fig. 4 beschrieben. Fig. 5A bis 5G zeigen Schnittansichten.
  • Zunächst wird ein P-Graben 102 in einem N-Typ-Siliziumsubstrat 101 ausgebildet, ein oxidierter Film 103 mit einer Dicke von 1200 nm (12000 Å) auf der Substratoberflache ausgebildet und dann zum Erzeugen einer gemusterten Maske teilweise entfernt.
  • Danach wird unter Verwendung des oxidierten Films 103 als Maske das Substrat durch Reaktions-Ionenätzen (RIE; reaction ion etching) unter Verwendung von Gasen von Cl&sub2;, CBrF&sub3; zum Erzeugen einer Ausnehmung 104 geätzt. Die Ätztiefe des Substrats beträgt 3 um (Fig. 58).
  • Anschließend wird der vorstehend erwähnte oxidierte Film 103 entfernt, dann ein thermisch oxidierter Film 105 hergestellt und ein SiN-Film 106 mit einer Dicke von 100 nm (1000 Å) auf der gesamten Substratoberfläche gebildet, was von einer teilweisen Entfernung des SiN-Films gefolgt ist (Fig. 5C).
  • Unter Verwendung des bekannten LOCOS-Verfahrens wird ein Feldoxiationsfilm 107 nur an den Abschnitten ausgebildet, an denen der SiN-Film 106 entfernt worden ist. Die Herstellungsbedingungen sind: O&sub2;: 2 Liter/min., H&sub2;: 4 Liter/min., Oxidationstemperatur: 1000ºC, Filmdicke: 800 nm (8000 Å). Dann wird der SiN-Film 106 entfernt (Fig. 5D).
  • Anschließend wird, nachdem der oxidierte Film 105 auf dem Substrat in einer HF-Atmosphäre vollständig entfernt wird, ein Gateisolationsfilm 108 ausgebildet. Die Herstellungstemperatur beträgt 850ºC und die Filmdicke 18 nm (180 Å). Als Teil der Gateelektrode des MOS-Transistors wird ein polykristalliner Siliziumfilm 109 auf der gesamten Oberfläche des Gateisolationsfilms 108 durch Pyrolyse bzw. thermische Zersetzung von SIH&sub4; ausgebildet und durch Reaktions-Ionenatzen (RIE) in einer CCl&sub2;F&sub2;-Atmosphäre teilweise entfernt. Außerdem wird zur Herstellung der Source- und Drain-Diffusionsschicht 110 des MOS-Transistors Arsen mit 5 x 10¹&sup5; Ionen/cm² ioneninjiziert. Arsen wird auch in den polykristallinen Siliziumfilm 109 injiziert, damit es bei der Verringerung des spezifischen Widerstands des polykristallinen Siliziums eine Rolle spielt. Anschließend wird zum elektrischen Aktivieren der Source- und Drain-Diffusionsschicht 110 eine Wärmebehandlung bei 1000ºC für 15 Sekunden entsprechend dem schnellen Wärmeausheilverfahren (RTA; rapid thermal annealing) durchgeführt (Fig. 5E).
  • Danach wird Aluminium 111 auf den polykristallinen Siliziumfilm 109 aufgebracht, damit die Ausnehmung ausgefüllt wird.
  • Nachstehend wird das Aufbringungsverfahren beschrieben. Zunächst wird das Substrat in eine Reaktionskammer einer chemischen Gasabscheide- bzw. CVD-Vorrichtung gelegt und die Reaktionskammer innen auf 1,3 x 10&supmin;&sup6; Pa (1 x 10&supmin;&sup8; Torr) evakuiert. Über eine Zufuhr-Gasleitung wird DMAH zugeführt. Als Trägergas wird He eingesetzt. Außerdem läßt man über eine andere Gasleitung H&sub2; als Reaktionsgas auf das Substrat fließen, das auf 270ºC erwärmt wird. Ein typischer Druck in diesem Fall ist ungefähr 2,0 x 10² Pa (1,5 Torr), und der Teil- bzw. Partialdruck von DMAH beträgt ungefähr 6,7 x 10&supmin;¹ Pa (5 x 10&supmin;&supmin; ³ Torr). Gemäß diesem Verfahren wird Aluminium selektiv nur auf den elektrisch leitenden polykristallinen Siliziumfilm 109 und nicht auf den oxidierten Film 108 und dem Feldoxidationsfilm 107 aufgebracht. Daher bildet die Aluminium-Füllung 111 den Rest der Gateelektrode des MOS-Transistors (Fig. 5F).
  • Anschließend wird Borophosphatsilikatglas (BPSG) als Zwischenschicht-Isolationsfilm 112 aufgebracht, Kontaktlöcher werden geöffnet und Aluminium 114 wird innerhalb der Kontaktlöcher wie vorstehend beschrieben durch das Al-CVD-Verfahren beerdigt, damit Elektrodenkontakte 113, 114 zu der Gateelektrode 111, dem Sourceanschluß 110 und dem Drain-Anschluß hergestellt werden (Fig. 5G).
  • Das bevorzugte Filmherstellungsverfahren ist eines, das den aufgebrachten Film durch eine Oberflächenreaktion auf einem Elektronendonator-Substrat bildet und bei dem ein Gas von einem Alkylaluminiumhydrid- und Wasserstoffgas (nachstehend als Al-CVD-Verfahren bezeichnet) als gasförmiges Reagens verwendet wird.
  • Insbesondere kann durch Verwendung von Monomethylaluminiumhydrid (MMAH) als Ausgangs- bzw. Initialgas oder Dimethylaluminiumhydrid (DMAH) als Ausgangs- bzw. Initialgas und H&sub2; als Reaktionsgas sowie Erwärmen der Substratoberfläche in einem Gemisch dieser Gase ein Aluminiumfilm mit einer guten Qualität aufgebracht werden. In diesem Fall sollte während der selektiven Aufbringung von Aluminium die Oberflächentemperatur auf der Zersetzungstemperatur des Alkylaluminiumhydrids oder mehr und weniger als 450ºC gehalten werden, möglichst zwischen 260ºC bis 440ºC.
  • Als Verfahren zum Erwärmen des Substrats auf den vorstehend erwähnten Temperaturbereich gibt es direktes Erwärmen und indirektes Erwärmen. Insbesondere durch Halten des Substrats auf der vorstehend erwähnten Temperatur durch direktes Erwärmen kann ein Aluminiumfilm mit guter Qualität mit hoher Aufbringungs- bzw. Abscheidegeschwindigkeit gebildet werden. Wenn beispielsweise die Temperatur der Substratoberfläche 43 während der Herstellung des Aluminiumfilms zwischen 260ºC bis 440ºC beträgt, was der bevorzugte Temperaturbereich ist, kann ein Film mit einer guten Qualität mit einer höheren Aufbringungs- bzw. Abscheidegeschwindigkeit von 30 bis 500 nm/min. (300 bis 5000 Å/min.) erhalten werden, was mehr als in dem Fall der Widerstandserwärmung ist. Als derartiges direktes Erwärmungsverfahren (das Substrat selbst wird durch direkte Übertragung der Energie von der Heizeinrichtung zu dem Substrat erwärmt) kann beispielsweise Lampenerwärmung durch Halogenlampen, Xenonlampen usw. enthalten sein. Als Verfahren zum indirekten Erwärmen gibt es Widerstandserwärmung, wodurch eine Erwärmung durch Verwendung eines Heizteils usw. durchgeführt werden kann, das an dem Substratträgerteil zum Tragen des Substrats vorgesehen ist, damit ein aufgebrachter Film gebildet wird, der in dem Raum zur Bildung des aufgebrachten Films angeordnet ist.
  • Durch Anwenden des CVD-Verfahtens bei einem Substrat mit einem Elektronendonator-Oberflächenabschnitt und einem Nicht- Elektronendonator-Oberflächenabschnitt, die beide darauf vorhanden sind, kann ein einzelner Kristall aus Aluminium nur auf dem Elektronendonator-Substratoberflächenabschnitt mit einer guten Selektivität gebildet werden. Das derart gebildete Aluminium weist viele hervorragende Eigenschaften auf, die für ein Elektroden-/Anschlußmaterial erwünscht sind. Eine Verringerung der Erzeugungswahrscheinlichkeit von Aufwürfen und eine Verringerung der Erzeugungswahrscheinlichkeit von Legierungsspitzen wird erreicht.
  • Dies kann in der Tatsache begründet gesehen werden, daß im wesentlichen keine Bildung von Legierungsspitzen wegen der eutektischen Reaktion mit darunterliegendem tiefgesetzten Silizium gesehen wird, weil Aluminium mit einer guten Qualität auf der Oberfläche mit einem Halbleiter oder einem elektrisch leitenden Teil als Elektronendonator-Oberfläche gebildet werden kann und auch weil das Aluminium hinsichtlich der Kristallinität hervorragend ist. Außerdem kann, wenn es für die Elektrode einer Halbleitervorrichtung verwendet wird, eine Wirkung erhalten werden, die die Konzeption der Aluminiumelektrode übertrifft, die bei dem Stand der Technik in Betracht gezogen worden ist, und selbst bei dem Stand der Technik nicht erwartet werden konnte.
  • Das auf der Elektronendonator-Oberfläche aufgebrachte Aluminium innerhalb der von der Halbleitersubstratoberfläche verlaufenden Ausnehmung weist beispielsweise einen einkristallinen Aufbau auf, wenn es durch das Al-CVD-Verfahren hergestellt wird. Ein wie nachstehend beschrieben hauptsächlich aus Aluminium aufgebauter Metallfilm kann auch selektiv aufgebracht werden, und seine Filmqualität weist ebenfalls hervorragende Eigenschaften auf.
  • Beispielsweise kann zusätzlich zu einem Gas von Alkylaluminiumhydrid und Wasserstoff
  • ein Gas, das Siliziumatome enthält, wie SiH&sub4;, Si&sub2;H&sub6;, Si&sub3;H&sub8;, Si(CH&sub3;)&sub4;, SiCl&sub4;, SiH&sub2;Cl&sub2;, SiHCL&sub3; oder dergleichen,
  • ein Gas, das Titanatome enthält, wie TiCl&sub4;, TiBr&sub4;, Ti(CH&sub3;)&sub4; usw.,
  • ein Gas, das Kupferatome enthält, wie Kupferbiacetylacetonat Cu(C&sub5;H&sub7;O&sub2;), Kupferbidipivaloylmethanit Cu(C&sub1;&sub1;H&sub1;&sub9;O&sub2;)2, Kupferbihexafluoroacetylacetonat Cu(C&sub5;HF&sub6;O&sub2;)2 usw.
  • zum Bilden einer Gasgemischatmosphäre eingeführt werden, damit Elektroden durch selektives Aufbringen von elektrisch leitendem Material wie Al-Si, Al-Ti, Al-Cu, Al-Si-Ti, Al-Si- Cu, usw. gebildet werden.
  • Das vorstehend beschriebene Al-CVD-Verfahren ist ein hinsichtlich der Selektivität hervorragendes Filmherstellungsverfahren, und der hergestellte Film weist auch gute Oberflächeneigenschaften auf. Daher kann durch Anwenden eines nichtselektiven Filmherstellungsverfahrens bei dem nächsten Aufbringungs- bzw. Abscheideschritt Aluminium oder ein hauptsächlich aus Aluminium aufgebauter Metallfilm auch auf dem wie vorstehend beschrieben selektiv aufgebrachten Aluminiumfilm und dem SiO&sub2; usw. als Isolationsfilm gebildet werden, wodurch ein Metallfilm mit einer hohen Verwendbarkeit für allgemeine Zwecke als Anschluß der Halbleitervorrichtung erhalten werden kann.
  • Besondere Beispiele eines derartigen Metallfilms enthalten folgendes. Es können Kombinationen von Al, Al-Si, Al-Ti, Al- Cu, Al-Si-Ti, Al-Si-Cu usw. enthalten sein, auf die selektiv Al, Al-Si, Al-Ti, Al-Cu, Al-Si-Ti, Al-Si-Cu usw. aufgebracht wird.
  • Als Filmherstellungsverfahren für das nichtselektive Aufbringen bzw. Abscheiden gibt es andere CVD-Verfahren als das vorstehend beschriebene Al-CVD-Verfahren wie das Kathodenzerstäubungs- bzw. Sputterverf ahren usw.
  • (Filmherstellungsvorrichtung)
  • Nachstehend wird die bevorzugte Filmherstellungsvorrichtung zum Herstellen von Elektroden beschrieben.
  • Fig. 6 zeigt schematisch eine seguentielle Metallfilm-Erzeugungsvorrichtung zum Anwenden des vorstehend beschriebenen Filmherstellungsverfahrens.
  • Die sequentielle Metallfilm-Erzeugungsvorrichtung wird gemäß Fig. 6 durch eine Ladeverriegelungskammer 311 gebildet, die unter Abschirmung von äußerer Luft durch Absperrschieber bzw. -ventile 310a bis 310f gegenseitig mit einer CVD-Reaktionskammer 312 als erste Filmherstellungskammer, einer Hochfrequenz-Ätzkammer 313, einer Kathodenzerstäubungs- bzw. Sputterkammer 314 als zweite Filmherstellungskammer und einer Ladeverriegelungskammer 315 verbunden ist bzw. mit ihnen in Verbindung steht. Die entsprechenden Kammern werden durch Evakuierungssysteme 316a bis 316e evakuiert. In diesem Fall ist die vorstehend erwähnte Ladeverriegelungskammer 311 eine Kammer zum Ersetzen der Substratatmosphäre vor der Aufbringungs- bzw. Abscheidebehandlung mit einer H&sub2;-Atmosphäre nach der Evakuierung, damit die Durchsatzeigenschaften verbessert werden. Die nächste CVD-Reaktionskammer 312 ist eine Kammer zum selektiven Aufbringen bzw. Abscheiden auf dem Substrat gemäß dem vorstehend beschriebenen Al-CVD-Verfahren unter normalem Druck oder verringertem Druck, bei dem Halogenlampen 330 als direkte Heizeinrichtung vorgesehen sind. Ein Substrathalter 318 ist mit Stiften 331 zum Tragen des Substrats versehen. Ausgangs- bzw. Initialgase wie Alkylaluminiumhydrid usw., die in einer Blasenbildungseinrichtung 319-1 Blasen bilden und gasförmig werden, werden in die Kammer über eine Initialgas-Einfülleitung 319 eingeführt, und ebenfalls wird Wasserstoffgas als Reaktionsgas über eine Gasleitung 319' eingeführt. Die folgende Hochfrequenz-Ätzkammer 313 ist eine Kammer zum Ausführen einer Reinigung der Substratoberfläche nach dem selektiven Abscheiden oder Ätzen in einer Ar-Atmosphäre, und innen davon sind zumindest ein Substrathalter 320, der das Substrat auf einen Bereich von 100 C bis 250ºC erwärmen kann, und eine Elektrodenleitung zum Hochfrequenzätzen 321 sowie auch eine Ar-Gas-Zufuhrleitung 322 angeschlossen. Die folgende Kathodenzerstäubungs- bzw. Sputterkammer 314 ist eine Kammer zum nichtselektiven Aufbringen eines Metallfilms durch Kathodenzerstäuben bzw. Sputtern in Ar- Atmosphäre auf die Substratoberfläche, und innen davon sind ein Substrathalter 323, der in einem Bereich von 200ºC bis 250ºC erwärmt wird, sowie eine Zielelektrode 324 zum Befestigen eines Kathodenzerstäubungs- bzw. Sputter-Zielmaterials 324a vorgesehen, und auch eine Ar-Gas-Zufuhrleitung 325 ist angeschlossen. Die letzte Ladeverriegelungskammer 315 ist eine Kontrollkammer vor dem Herausnehmen des Substrats nach Abschluß des Aufbringens des Metallfilms in die äußere Luft und ist derart ausgebildet, daß die Atmosphäre mit N&sub2; ersetzt werden kann.
  • Fig. 7 ist eine schematische perspektivische Ansicht zum Veranschaulichen eines Filmherstellungsverfahrens zum Herstellen von Elektroden und Anschlüssen.
  • Zunächst wird eine ungefähre Beschreibung gegeben. Ein Halbleitersubstrat mit in einem Isolationsfilm ausgebildeten Öffnungen wird hergestellt, wobei das Substrat in einer Filmherstellungskammer angeordnet ist und seine Oberfläche auf beispielsweise 260ºC bis 450ºC gehalten wird, damit selektiv Aluminium an den Abschnitten aufgebracht wird, an denen der Halbleiter entsprechend dem Warm-CVD-Verfahren in einer gemischten Atmosphäre von DMAH als Alkylaluminiumhydrid und Wasserstoffgas ausgesetzt wird. Natürlich kann wie vorstehend beschrieben anstatt dessen ein hauptsächlich aus Aluminium aufgebauter Metallfilm wie Al-Si usw. selektiv aufgebracht werden, indem ein Gas eingeführt wird, das Siliziumatome usw. enthält. Danach wird auf dem selektiv aufgebrachten Aluminium und auf dem Isolationsfilm Aluminium oder ein hauptsächlich aus Aluminium auf gebauter Legierungsfilm durch Kathodenzerstäubung bzw. Sputtern nicht selektiv hergestellt. Dann können durch Versehen des nichtselektiv aufgebrachten Metallfilms mit Mustern zu einer gewünschten Anschlußform Elektroden und Anschlüsse erzeugt werden.
  • Unter Bezug auf Fig. 6 und Fig. 7 folgt nachstehend eine ausführlichere Beschreibung. Zunächst wird ein Substrat hergestellt. Als Substrat wird beispielsweise eine einkristalline Siliziumscheibe bzw. -wafer mit einem Isolationsfilm hergestellt, der mit Öffnungen verschiedener Größe versehen ist.
  • Fig. 7A zeigt eine schematische Ansicht, die einen Teil des Substrat darstellt. In diesem Fall bezeichnet 401 ein einkristallines Siliziumsubstrat und 402 einen thermisch oxidierten Siliziumfilm. 403 und 404 sind Öffnungen, deren Größe sich voneinander unterscheidet. 410 bezeichnet die Unterseite einer Ausnehmung, an der Silizium belichtet wird.
  • Nachstehend wird das Verfahren zum Herstellen der ersten Anschlußschicht auf dem Substrat unter Bezug auf Fig. 6 und 7 beschrieben.
  • Zunächst wird das vorstehend beschriebene Substrat in der Ladeverriegelungskammer 311 angeordnet. Wasserstoff wird in die Ladeverriegelungskammer 311 eingeführt, damit es in eine Wasserstoffatmosphäre versetzt wird. Die Reaktionskammer 312 wird intern auf ungefähr 1,3 x 10&supmin;&sup6; Pa (1 x 10&supmin;&sup8; Torr) durch das Evakuierungssystem 316b evakuiert. Ein Aluminiumfilm kann jedoch selbst dann erzeugt werden, wenn das Vakuum innerhalb der Reaktionskammer 312 geringer als 1,3 x 10&supmin;&sup6; Pa (1 x 10&supmin;&sup8; Torr) ist.
  • Das Gas DMAH wird von der Gasleitung 319 mit Blasen versetzt. Als Trägergas für die DMAH-Leitung wird H&sub2; verwendet.
  • Die zweite Gasleitung 319' dient für H&sub2; als Reaktionsgas und zum Leiten von H&sub2; durch die zweite Gasleitung 319' und Steuern der Öffnung eines (nicht dargestellten) langsamen Durchlaßventils zum Einstellen des Drucks innerhalb der Reaktionskammer 312 auf einen vorbestimmten Wert. Ein typischer Druck in diesem Fall beträgt vorzugsweise ungefähr 2 x 10&supmin;² Pa (1,5 Torr). Über die DMAH-Leitung wird DMAH in die Reaktionsröhre eingeführt. Der Gesamtdruck wird zu ungefähr 2 x 10&supmin;&supmin; ² Pa (1,5 Torr) und der DMAH-Druck zu 6,7 x 10&supmin;¹ Pa (5,0 x 10&supmin;³ Torr) gemacht. Dann werden die Halogenlampen 330 mit Strom versorgt, damit die Scheibe bzw. das Wafer direkt erwärmt wird. Auf diese Weise wird selektiv Aluminium aufgebracht.
  • Nach Ablauf einer vorbestimmten Abscheidezeit wird die Zufuhr von DMAH beendet. Die vorbestimmte Abscheidezeit des bei diesem Verfahren aufgebrachten Aluminiumfilms ist die Zeit, die erforderlich ist, damit die Dicke des Aluminiumfilms auf dem Silizium (einkristallinen Siliziumsubstrat 401) gleich der Filmdicke des SiO&sub2; (thermisch oxidierten Siliziumfilms 402) wird, und kann vorher durch Experimente bzw. Untersuchungen bestimmt werden.
  • Die Temperatur der Substratoberfläche wird durch direkte Erwärmung zu diesem Zeitpunkt zu ungefähr 270ºC gemacht. Gemäß den Schritten bis zu dieser Phase ist der Aluminiumfilm 405 selektiv innerhalb der Öffnungen und der Ausnehmungen gemäß Fig. 7B aufgebracht.
  • Sämtliche der vorstehend beschriebenen Schritte werden als der erste Filmherstellungsschritt zum Herstellen von Elektroden innerhalb von Kontaktlöchern bezeichnet.
  • Nach dem vorstehend beschriebenen ersten Filmherstellungsschritt wird die CVD-Reaktionskammer 312 durch das Evakuierungssystem 316b evakuiert, bis sie eine Vakuum-Größenordnung von 6,7 x 10&supmin;¹ Pa (5 x 10&supmin;³ Torr) oder weniger erreicht. Zur selben Zeit wird die Hochfreguenz-Ätzkammer 313 auf 6,7 x 10&supmin;&supmin; &sup4; Pa (5 x 10&supmin;&sup6; Torr) oder weniger evakuiert. Nach der Bestätigung, daß beide Kammern die vorstehend erwähnte Vakuum- Größenordnung erreicht haben, wird der bzw. das Absperrschieber bzw. -ventil 310c geöffnet, das Substrat durch die Fördervorrichtung von der CVD-Reaktionskammer 312 zu der Hochfrequenz-Ätzkammer 313 bewegt und der bzw. das Absperrschieber bzw. -ventil 310c geschlossen. Das Substrat wird zu der Hochfrequenz-Ätzkammer 313 transportiert und die Hochfrequenz-Atzkammer 313 durch das Evakuierungssystem 316c evakuiert, bis es eine Vakuum-Größenordnung von 10&supmin;&sup4; Pa (10&supmin;&sup6; Torr) oder weniger erreicht. Dann wird Argon über die Argon- Zufuhrleitung 322 zum Hochfrequenzätzen zugeführt und die Hochfreguenz-Ätzkammer 313 in einer Argonatmosphäre von 10 bis 10&supmin;¹ Pa (10&supmin;¹ bis 10&supmin;³ Torr) gehalten. Der Substrathalter 320 zum Hochfrequenzätzen wird auf ungefähr 200ºC gehalten, Hochfreguenzleistung von 100 W der Elektrode zum Hochfrequenzätzen 321 für ungefähr 60 Sekunden zugeführt, und es wird verursacht, daß eine Entladung von Argon innerhalb der Hochfreguenz-Ätzkammer 313 für ungefähr 60 Sekunden auftritt. Dadurch kann die Oberfläche des Substrats mit Argonionen geätzt werden, damit eine unnötige Oberflächenschicht des abgeschiedenen CVD-Films entfernt wird. Die Ätztiefe in diesem Fall wird zu ungefähr 10 nm (100 Å) hinsichtlich des Oxids gemacht. In diesem Fall wird Oberflächenätzen des abgeschiedenen CVD-Films in der Hochfreguenz-Ätzkammer ausgeführt, aber da die Oberflächenschicht des CVD-Films des durch das Vakuum transportierten Substrats keinen Sauerstoff usw. enthält, kann kein Hochfrequenzätzen ausgeführt werden. In diesem Fall dient die Hochfrequenz-Ätzkammer 313 als Temperaturveränderungskammer zum Bewirken einer Temperaturveränderung innerhalb einer kurzen Zeit, wenn die Temperaturen in der CVD-Reaktionskammer 312 und der Kathodenzerstäubungs- bzw. Sputterkammer 314 sich wesentlich voneinander unterscheiden.
  • In der Hochfreguenz-Ätzkammer 313 wird nach Abschluß des Hochfrequenzätzens der Zufluß von Argon beendet und das Argon innerhalb der Hochfrequenz-Ätzkammer 313 evakuiert. Nachdem die Hochfrequenz-Ätzkammer 313 auf 6,7 x 10&supmin;&sup4;Pa (5 x 10&supmin;&sup6; Torr) und die Kathodenzerstäubungs- bzw. Sputterkammer 314 auf 6,7 x 10&supmin;&sup4; Pa (5 x 10&supmin;&sup6; Torr) oder weniger evakuiert ist, wird der bzw. das Asperrschieber bzw. -ventil 310d geöffnet. Dann wird das Substrat von der Hochfreguenz-Ätzkammer 313 zu der Kathodenzerstäubungs- bzw. Sputterkammer 314 durch eine Fördervorrichtung bewegt, was von einem Schließen des Absperrschiebers bzw. -ventils 310d gefolgt ist.
  • Nachdem das Substrat zu der Kathodenzerstäubungs- bzw. Sputterkammer 314 transportiert worden ist, wird die Sputterbzw. Kathodenzerstäubungskammer 314 in eine Argonatmosphäre von 10 bis 10&supmin;¹ Pa (10-1 bis 10&supmin;³ Torr) ähnlich wie die Hochfreguenz-Ätzkammer 313 versetzt und die Temperatur des Substrathalters 323 zum Befestigen des Substrats auf ungefähr 200 bis 250ºC eingestellt. Eine Entladung von Argon wird mit einer Gleichstromleistung von 5 bis 10 kW zum Herausschneiden eines Zielmaterials wie Aluminium oder Al-Si (Si: 0,5%) und zur Filmherstellung eines Metalls wie Aluminium, Al-Si usw. mit einer Abscheidegeschwindigkeit von ungefähr 100 nm/min. (10000 Ä/min.) auf dem Substrat ausgeführt. Dieser Schritt ist ein nichtselektiver Abscheideschritt. Dies wird als der zweite Filmherstellungsschritt zur Herstellung des an die Elektrode anzuschließenden Anschlusses bezeichnet.
  • Nach Bildung eines Metallfilms von ungefähr 500 nm (5000 Å) wird der Zufluß von Argon und die Anwendung der Gleichstromleistung beendet. Nach Evakuierung der Ladeverriegelungskammer 311 auf 6,7 x 10&supmin;¹ Pa (5 x 10&supmin;³ Torr oder weniger) wird der bzw. das Absperrschieber bzw. -ventil 310e geöffnet und das Substrat bewegt. Nachdem der Absperrschieber 310e geschlossen ist, läßt man N&sub2;-Gas in die Ladeverriegelungskammer 311 fließen, bis sie atmosphärischen Druck erreicht, der bzw. das Asperrschieber bzw. -ventil 310f wird geöffnet und das Substrat aus der Vorrichtung herausgenommen.
  • Gemäß dem vorstehend beschriebenen zweiten Aluminiumfilm-Abscheideschritt kann der Aluminiumfilm 406 auf dem SiO&sub2;-Film 402 gemäß Fig. 6C gebildet werden.
  • Durch Versehen des Aluminiumfilms 406 mit Mustern gemäß Fig. 7D kann ein Anschluß mit einer gewünschten Form erhalten werden.
  • Infolgedessen befinden sich der durch das Kathodenzerstäubungs- bzw. Sputterverfahren hergestellte Aluminiumfilm und der selektiv den Öffnungen zugeführte Aluminiumfilm in gutem Kontakt mit einer sowohl elektrisch als auch mechanisch hohen Festigkeit wegen der guten Oberflächeneigenschaften der Aluminiumfilme.
  • Da die Steuerelektrode in der Oberfläche des Halbleitersubstrats beerdigt ist, kann ein Transistor mit isoliertem Gate mit einer kleinen Fläche und einer ebenen Oberfläche verwirklicht und ein Transistor mit isoliertem Gate mit hoher Geschwindigkeit und hoher Zuverlässigkeit erhalten werden.

Claims (3)

1. Transistor mit isoliertem Gate mit:
einem Halbleiteraufbau (1) mit einer Ausnehmung darin, einer Gateelektrode (7), die die Ausnehmung ausfüllt, einem Isolationsfilm (11, 12) zwischen der Gateelektrode (7) und der Seitenwand-Umgebung der Ausnehmung,
ersten und zweiten Halbleiterbereichen (4, 5) an der Oberfläche des Halbleiteraufbaus (1), die sich an jeder Seite der Gateelektrode (7) befinden und jeweils einen Source-Anschluß (4) sowie einen Drain-Anschluß (5) definieren,
einer ersten Kanaleinrichtung zwischen dem Source-Anschluß (4) und dem Drain-Anschluß (5), die einen ersten Strompfad (14, 15) bildet, der zumindest teilweise in der Richtung im wesentlichen senkrecht zu der Oberfläche des Halbleiteraufbaus (1) ist, und einer zweiten Kanaleinrichtung zwischen dem Source-Anschluß (4) und dem Drain-Anschluß (5), die einen zweiten Strompfad (16) in einer Richtung bildet, die im wesentlichen parallel zu der Oberfläche des Halbleiteraufbaus (1) ist, gekennzeichnet durch einen stark störstellendotierten Bereich (13), der sich unmittelbar unter der Gateelektrode (7) befindet, zum Liegen in dem ersten Strompfad (14, 15) angeordnet ist und dadurch einen Teil der ersten Kanaleinrichtung bildet.
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Gateelektrode (7) eine Metallfüllung (111) und einen polykristallinen Siliziumfilm (109) aufweist, der sich zwischen der Füllung (111) und dem Isolationsfilm (11, 12; 108) befindet.
3. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß die Metallfüllung einkristallin ist und aus Aluminium oder aus einer der Aluminiumlegierungen Al-Si, Al-Ti, Al-Cu, Al- Si-Ti, Al-Si-Cu besteht.
DE69112713T 1990-06-04 1991-06-04 Halbleiteranordnung mit verbessertem Transistor vom isolierten Gatetyp. Expired - Fee Related DE69112713T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2144544A JP2790362B2 (ja) 1990-06-04 1990-06-04 半導体装置

Publications (2)

Publication Number Publication Date
DE69112713D1 DE69112713D1 (de) 1995-10-12
DE69112713T2 true DE69112713T2 (de) 1996-02-22

Family

ID=15364769

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69112713T Expired - Fee Related DE69112713T2 (de) 1990-06-04 1991-06-04 Halbleiteranordnung mit verbessertem Transistor vom isolierten Gatetyp.

Country Status (9)

Country Link
US (1) US5302846A (de)
EP (1) EP0460918B1 (de)
JP (1) JP2790362B2 (de)
KR (1) KR950006482B1 (de)
CN (1) CN1032173C (de)
AT (1) ATE127618T1 (de)
DE (1) DE69112713T2 (de)
ES (1) ES2076468T3 (de)
MY (1) MY107193A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same
US5879971A (en) * 1995-09-28 1999-03-09 Motorola Inc. Trench random access memory cell and method of formation
US5705409A (en) * 1995-09-28 1998-01-06 Motorola Inc. Method for forming trench transistor structure
US5929476A (en) 1996-06-21 1999-07-27 Prall; Kirk Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors
US5838176A (en) * 1996-07-11 1998-11-17 Foveonics, Inc. Correlated double sampling circuit
DE19720193C2 (de) 1997-05-14 2002-10-17 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
US5886382A (en) * 1997-07-18 1999-03-23 Motorola, Inc. Trench transistor structure comprising at least two vertical transistors
US6500744B2 (en) 1999-09-02 2002-12-31 Micron Technology, Inc. Methods of forming DRAM assemblies, transistor devices, and openings in substrates
US6875327B1 (en) 1999-11-15 2005-04-05 Matsushita Electric Industrial Co., Ltd. Biosensor, method of forming thin-film electrode, and method and apparatus for quantitative determination
US7745289B2 (en) * 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US9590065B2 (en) 2013-12-04 2017-03-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with metal gate structure comprising work-function metal layer and work-fuction adjustment layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5423478A (en) * 1977-07-25 1979-02-22 Toshiba Corp Semiconductor device of field effect type
JPS57192080A (en) * 1981-05-21 1982-11-26 Fujitsu Ltd Semiconductor device
JPS59129472A (ja) * 1983-01-14 1984-07-25 Sanyo Electric Co Ltd Mos型トランジスタ
JPS59228762A (ja) * 1983-06-10 1984-12-22 Hitachi Ltd マルチゲ−トトランジスタ
US4786953A (en) * 1984-07-16 1988-11-22 Nippon Telegraph & Telephone Vertical MOSFET and method of manufacturing the same
US4835585A (en) * 1984-11-26 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Trench gate structures
EP0203146B1 (de) * 1984-11-27 1989-05-24 AT&T Corp. Transistor mit tiefem graben
JPS62136877A (ja) * 1985-12-11 1987-06-19 Toshiba Corp 絶縁ゲ−ト型電界効果トランジスタ
GB2195663B (en) * 1986-08-15 1990-08-22 Nippon Telegraph & Telephone Chemical vapour deposition method and apparatus therefor
US4835584A (en) * 1986-11-27 1989-05-30 American Telephone And Telegraph Company, At&T Bell Laboratories Trench transistor
US4910564A (en) * 1987-07-01 1990-03-20 Mitsubishi Denki Kabushiki Kaisha Highly integrated field effect transistor and method for manufacturing the same
JPS6421968A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Vertical type mosfet device and manufacture thereof
JPH01183855A (ja) * 1988-01-18 1989-07-21 Mitsubishi Electric Corp Mos形トランジスタ
JPH0214578A (ja) * 1988-07-01 1990-01-18 Fujitsu Ltd 半導体装置
US5047812A (en) * 1989-02-27 1991-09-10 Motorola, Inc. Insulated gate field effect device
US4964080A (en) * 1990-03-09 1990-10-16 Intel Corporation Three-dimensional memory cell with integral select transistor

Also Published As

Publication number Publication date
MY107193A (en) 1995-09-30
CN1057131A (zh) 1991-12-18
EP0460918B1 (de) 1995-09-06
JPH0438877A (ja) 1992-02-10
EP0460918A2 (de) 1991-12-11
ES2076468T3 (es) 1995-11-01
EP0460918A3 (en) 1992-05-06
DE69112713D1 (de) 1995-10-12
KR920001749A (ko) 1992-01-30
ATE127618T1 (de) 1995-09-15
CN1032173C (zh) 1996-06-26
US5302846A (en) 1994-04-12
KR950006482B1 (ko) 1995-06-15
JP2790362B2 (ja) 1998-08-27

Similar Documents

Publication Publication Date Title
DE69127402T2 (de) Elektrode für einen vertikalen Feldeffekttransistor und Verfahren zu deren Herstellung
DE69132730T2 (de) Halbleiteranordnung mit verbesserter Leitungsführung
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69123175T2 (de) Verfahren zur Verdrahtung einer Halbleiterschaltung
DE69132569T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit komplementären Feldeffekttransistoren
DE69506951T2 (de) Methode zur Bildung von Metallsilizidschichten auf Source- und Draingebiete
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE69710745T2 (de) Verfahren zur Herstellung eines selbstjustierten kurzkanal- VMOS feldeffekttransistors
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE69109366T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
DE3873903T2 (de) Verfahren, um eine elektrische verbindung auf einer silizium-halbleitervorrichtung herzustellen.
DE3872803T2 (de) Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung.
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE3727264A1 (de) Chemisches dampf-ablagerungsverfahren und vorrichtung zur durchfuehrung derselben
DE112017005474T5 (de) Vertikal-transport-fet-einheiten unter verwendung einer selektiven epitaxie bei niedriger temperatur
DE3211761A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
DE68922653T2 (de) Herstellungsverfahren von Metall-Halbleiter Feldeffekttransistoren.
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE112020000212T5 (de) Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE69112713T2 (de) Halbleiteranordnung mit verbessertem Transistor vom isolierten Gatetyp.
DE68917494T2 (de) Niederschlagverfahren von Wolfram auf Silizium bei einem sich selbst begrenzenden CVD-Verfahren und somit hergestelltes Halbleiterbauelement.
DE102022108252A1 (de) Halbleitervorrichtung und Verfahren
DE3855889T2 (de) Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
DE10135580C1 (de) Kontaktintegrationsschema für Halbleiteranordnungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee