DE69916760T2

DE69916760T2 - Datenübertragungapparat, Datenübertragungsystem und Aufnahmemedium

Info

Publication number: DE69916760T2
Application number: DE69916760T
Authority: DE
Inventors: Takafumi Nara-shi Ueno; Junichi Osaka-shi Komeno
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 1998-12-18
Filing date: 1999-12-15
Publication date: 2004-09-23
Anticipated expiration: 2019-12-16
Also published as: JP3581601B2; EP1011041B1; TW468342B; JP2000236358A; EP1011041A3; DE69916760D1; EP1011041A2; US6460095B1

Description

Hintergrund der Erfindung
Feld der Erfindung
Die vorliegende Erfindung betrifft einen Datenübertragungsapparat und ein Datenübertragungssystem mit dem Zweck, in einen Hauptspeicher kontinuierlich eingegebene oder aus ihm kontinuierlich ausgegebene Daten ohne Auslassung zu übertragen. Insbesondere betrifft die vorliegende Erfindung einen Datenübertragungsapparat und ein Datenübertragungssystem, der bzw. das Daten auf einem Allzweckbus wie etwa einem PCI-Bus kontinuierlich überträgt. Die vorliegende Erfindung betrifft auch ein Aufzeichnungsmedium, in welchem ein Programm gespeichert ist, das einen Computer anweist, alle oder einige der Funktionen einer jeden Komponente des Datenübertragungsapparats oder des Datenübertragungssystems auszuführen.
Ein synchrones Netzwerk mit Netzwerkknoten, in denen Datenströme gemultiplext oder entmultiplext werden, wird in "Buffer Requirements in ATM-Networks with leaky buckets" von L. Trajkovi'c et al. in SUPERCOMM/ICC, IEEE International Conference in New Orleans, USA, 1–5 Mai 1994, Seiten 1616–1620 beschrieben. In dieser Referenz werden die Puffer-Anforderungen für Netzwerkknoten beschrieben, um die Bedingungen für einen Null-Paket-Verlust zu erfüllen.
Eine Datenübertragungsvorrichtung, welche Daten zwischen einer externen Eingabe-/Ausgabevorrichtung mit einer niedrigen Datenrate und einem Datenkanal hoher Geschwindigkeit überträgt, ist von EP-A-0 247 317 bekannt. Die Übertragungsvorrichtung umfasst einen Pufferspeicher, in dem Daten von der externen Vorrichtung gespeichert werden. Wenn eine mit einem vorbestimmten Schwellwert korrespondierende Datenmenge in dem Puffer gespeichert ist, wird der Datentransfer von dem Puffer zu dem Kanal hoher Geschwindigkeit eingeleitet.
Ein von einem PC verwendeter PCI-Bus ist als ein konventionelles System bekannt, das Daten überträgt, die an/von externen Vorrichtungen eingegeben/ausgegeben werden, wobei ein Hauptspeicher mit einem Systembus verbunden ist (OPEN DESIGN Nr. 7 "Details of PCI-Bus and Steps for ist Applications" CQ Publishing Co., Ltd.).
15 zeigt ein Systemblockdiagramm des PCI-Busses und es wird nun im Folgenden ein Datenübertragungsbeispiel des PCI-Busses mit Bezug auf die begleitenden Zeichnungen erläutert.
In 15 bezeichnet das Bezugszeichen 101 eine Zentralverarbeitungseinheit (im Folgenden als "CPU" bezeichnet), bezeichnet das Bezugszeichen 102 einen Hauptspeicher und bezeichnet das Bezugszeichen 103 eine Speichersteuerung, die den Hauptspeicher 102 steuert, und diese sind durch einen zentralen Bus 104 miteinander verbunden. Das Bezugszeichen 105 bezeichnet eine zentrale PCI-Brücke, das Bezugszeichen 106 bezeichnet eine Eingabe-/Ausgabevorrichtung, das Bezugszeichen 107 bezeichnet eine PCI-Platine mit einer Vorrichtung, die Dateneingabe/-ausgabe an/von externe Vorrichtungen ermöglicht, das Bezugszeichen 109 bezeichnet eine externe Bus-Brücke und das Bezugszeichen 108 bezeichnet einen PCI-Bus, der diese Einheiten miteinander verbindet. Das Bezugszeichen 110 bezeichnet eine PCI-Bus-Steuerung, die den PCI-Bus steuert, das Bezugszeichen 111 bezeichnet einen Pufferspeicher, in dem Eingabedaten vorübergehend gespeichert werden, und das Bezugszeichen 112 bezeichnet eine Puffersteuerung.
Wenn Daten von dem Eingabeanschluss einer PCI-Platine 107 eingegeben werden, werden die Daten in einem Pufferspeicher 111 vorübergehend gespeichert. Die Menge der Daten, die in dem Pufferspeicher 111 gespeichert wird, wird durch eine Puffersteuerung 112 gesteuert, und wenn eine vorbestimmte Menge an Daten erreicht ist, wird eine Übertragungsanforderung an die PCI-Bus-Steuerung 110 ausgegeben. Nach dem Empfang der Übertragungsanforderung von der Puffersteuerung 112 gibt die PCI-Bus-Steuerung 110 ein Bus-Zugriffsanforderungssignal auf dem PCI-Bus 108 aus. Das Bus-Zugriffsanforderungssignal wird zu der zentralen PCI-Brücke 105 übertragen und ermöglicht der PCI-Platine 107, auf den PCI-Bus 108 zuzugreifen, wenn keine Zugriffsanforderung von anderen PCI-Platinen vorliegt. Nach Erhalt des Zugriffsrechts übergibt die PCI-Bus-Steuerung 110 eine Übertragungsfreigabe an die Puffersteuerung 112 und beginnt unmittelbar danach eine Datenüber tragung von dem Pufferspeicher 111. Die von der PCI-Platine 107 übertragenen Daten werden durch den zentralen Bus 104 und die Speichersteuerung 103 vorübergehend in der zentralen PCI-Brücke 105 gespeichert und in dem Hauptspeicher 102 gespeichert.
Wie oben gezeigt, kann das obige konventionelle Beispiel mit dem Pufferspeicher 111 vorübergehend Daten speichern, die von externen Vorrichtungen eingegeben werden, bis das Zugriffsrecht auf den PCI-Bus 108 gegeben wird und alle Daten ohne Auslassung in den Hauptspeicher 102 übertragen werden. Die in dem Hauptspeicher 102 gespeicherten Daten werden durch die CPU 101 in verschiedene Formate transformiert.
In einem PC sind eine Zusatzkarte und die Hauptplatine über einen Kommunikationspfad miteinander verbunden, welcher ein so genannter Computer-Bus wie die PCI-Schnittstelle ist, und die elektrischen Charakteristiken und das Signal-Format eines Computer-Busses werden häufig der allgemeinen Öffentlichkeit offengelegt, was zu großen Problemen wie illegalen Kopien von digitaler Information führt, die über den obigen Bus übertragen wird, und nachfolgender Datenveränderung.
Ziel der Erfindung
Jedoch beinhaltet die Durchführung einer kontinuierlichen Datenübertragung zwischen externen Vorrichtungen und dem Hauptspeicher auf dem konventionellen PCI-Bus die folgenden Probleme:
Zuerst sind verschiedene Arten von PCI-Platinen mit dem PCI-Bus 108 verbunden, wobei jede PCI-Platine eine Zugriffsanforderung auf den PCI-Bus 108 in unregelmäßigen Zeitintervallen stellt und Daten undefinierter Länge überträgt, was zu unregelmäßigen Intervallen führt, in denen Zugriff auf den PCI-Bus 108 zugelassen wird. Falls es häufig passiert, dass das Zeitintervall für die Ausgabe der Zugriffsfreigabe den Wert übersteigt, der durch Teilen der Kapazität des Pufferspeichers 111 durch die Übertragungsrate der kontinuierlich eingegebenen/ausgegebenen Daten ermittelt wird, dann werden die kontinuierlich eingegebenen/ausgegebenen Daten den Pufferspeicher 111 überschreiben, was (bei der Eingabe in den Hauptspeicher 102) zu Datenauslassungen oder (bei der Ausgabe von dem Hauptspei cher 102) dazu führt, dass der Pufferspeicher 111 leer läuft, was zu einer leeren Übertragung führt.
Da darüber hinaus der PCI-Bus 108 ein Allzweck-Bus ist, ermöglicht der PCI-Bus 108 bei der Dateneingabe von Video-/Sprachdaten leicht anderen PCI-Platinen oder Eingabe-/Ausgabevorrichtungen, die eingegebenen Daten aufzunehmen, was ein anderes Problem mit sich bringt, leicht illegale Kopien zu ermöglichen.
Die vorliegende Erfindung hat die obigen Probleme des konventionellen PCI-Bus-Übertragungssystems berücksichtigt, und es ist ein Ziel der vorliegenden Erfindung, einen Datenübertragungsapparat und ein Datenübertragungssystem vorzusehen, das zu verhindern in der Lage ist, dass kontinuierlich eingegebene/ausgegebene Daten unterbrochen werden, selbst wenn die Zeitintervalle der Ausgabe von Buszugriffsfreigaben unregelmäßig werden.
Dieses Ziel wird erreicht durch die Merkmale der Ansprüche 1 bis 3 für den Datenübertragungsapparat. Weitere Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
Kurze Beschreibung der Zeichnungen
1 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 1 der vorliegenden Erfindung zeigt;
2 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 2 der vorliegenden Erfindung zeigt;
3 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 3 der vorliegenden Erfindung zeigt;
4 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 4 der vorliegenden Erfindung zeigt;
5 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 5 der vorliegenden Erfindung zeigt;
6 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 6 der vorliegenden Erfindung zeigt;
7 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 7 der vorliegenden Erfindung zeigt;
8 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 8 der vorliegenden Erfindung zeigt;
9 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 9 der vorliegenden Erfindung zeigt;
10 ist eine Zeichnung, die eine Konfiguration der Daten zeigt, welche zu einem Multi-Bus in der Ausführungsform 9 der vorliegenden Erfindung übertragen werden;
11 ist eine Zeichnung, die eine Datenübertragungsprozedur in der Ausführungsform 9 der vorliegenden Erfindung zeigt;
12 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 10 der vorliegenden Erfindung zeigt;
13 ist eine Zeichnung, die eine Konfiguration der Daten zeigt, welche zu einem Multi-Bus in der Ausführungsform 10 der vorliegenden Erfindung übertragen werden;
14 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 11 der vorliegenden Erfindung zeigt;
15 ist ein Systemblockdiagramm eines konventionellen PCI-Busses.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Mit Bezug auf 1 bis 14 werden nun im Folgenden die Ausführungsformen der vorliegenden Erfindung erläutert.
(Ausführungsform 1)
1 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems nach der Ausführungsform 1 der vorliegenden Erfindung zeigt.
In 1 bezeichnet das Bezugszeichen 1 eine zentrale Verarbeitungseinheit (im Folgenden als "CPU" bezeichnet), bezeichnet das Bezugszeichen 2 einen Hauptspeicher und bezeichnet das Bezugszeichen 3 eine Übertragungssteuerung. Das Bezugszeichen 20 bezeichnet eine Hauptspeichersteuerung, die den Hauptspeicher 2 steuert. Die CPU 1, die Hauptspeichersteuerung 20 und die Übertragungssteuerung 3 sind über einen Multi-Bus 18 (der mit dem "ersten Bus" der vorliegenden Erfindung korrespondiert) miteinander verbunden. Das Bezugszeichen 4 bezeichnet einen Zuerst-hinein-zuerst-hinaus-Schreibpufferspeicher (FIFO-Schreibpufferspeicher) (, der mit dem "Eingabepufferspeicher" der vorliegenden Erfindung korrespondiert), und der über eine Übertragungssteuerung 3 und einen Eingabedaten-Bus 19 (, der mit dem "zweiten Bus" der vorliegenden Erfindung korrespondiert) verbunden ist. Das Bezugszeichen 5 bezeichnet eine Schreibpuffersteuerung, (die mit der "Puffersteuerung" der vorliegenden Erfindung korrespondiert und) die den Schreibpufferspeicher 4 steuert. Das Bezugszeichen 6 bezeichnet ein Übertragungsmengenregister; das Bezugszeichen 7 bezeichnet einen Lesezähler; das Bezugszeichen 8 bezeichnet einen Lesevergleicher; das Bezugszeichen 9 bezeichnet einen Schreibzähler, der die Menge der in den Schreibpufferspeicher 4 eingegebenen Daten steuert. Das Bezugszeichen 10 bezeichnet einen Subtrahierer, der die Menge der in dem Schreibpufferspeicher 4 gespeicherten Daten zählt. Das Bezugszeichen 11 bezeichnet einen UND-Schaltkreis, und das Bezugszeichen 12 bezeichnet einen Restmengenzähler. Das Bezugszeichen 13 bezeichnet ein Ausgabesignal ENB_A des Lesevergleichers 8, und das Bezugszeichen 14 bezeichnet ein Ausgabesignal ENB_B des Restmengenzähler 12. Das Bezugszeichen 15 bezeichnet eine Lesefreigabe, das Bezugszeichen 16 bezeichnet einen Lesetakt, und das Bezugszeichen 17 bezeichnet einen Schreibtakt, und diese sind mit dem Schreibpufferspeicher 4 verbunden. Die Übertragungssteuerung 3, der Eingabedaten-Bus 19, der Schreibpufferspeicher 4 und die Schreibpuffersteuerung 5 bilden den Datenübertragungsapparat in der vorliegenden Ausführungsform. Die CPU 1, der Hauptspeicher 2 und die Hauptspeichersteuerung 20 korrespondieren mit einem "Übertragungsziel" der vorliegenden Erfindung.
Der Betrieb des Datenübertragungsapparats und Datenübertragungssystems der vorliegenden Ausführungsform entsprechend der obigen Konfiguration wird im Folgenden erläutert.
Eingabedaten werden in Synchronisation mit dem Schreibtakt 17 in den Schreibpufferspei cher 4 geschrieben. Diese Eingabedaten werden kontinuierlich eingegeben und somit kontinuierlich in den Schreibpufferspeicher 4 geschrieben. Der Schreibzähler 9 zählt die Menge der in den Schreibpufferspeicher geschriebenen Daten durch Erhöhen des Zählwerts jedesmal dann, wenn der Schreibtakt 17 eingegeben wird. Eine Übertragungsfreigabe (, die mit dem "Eingabefreigabesignal" der vorliegenden Erfindung korrespondiert) für den Hauptspeicher 2, die mit den in den Schreibpufferspeicher 4 geschriebenen Daten korrespondiert, wird von der CPU 1 ausgegeben. Die CPU 1 übergibt der Hauptspeichersteuerung 20 ein Kommando, um in dem Hauptspeicher 2 einen Bereich zu sichern, um die von dem Schreibpufferspeicher 4 übertragenen Daten zu speichern, und sendet nach dem Sicherstellen des Bereichs eine Übertragungsfreigabe, eine Übertragungsmenge und die Adresse des Hauptspeichers 2, welcher das Übertragungsziel ist, an die Übertragungssteuerung 3.
Nach dem Empfang der Übertragungsfreigabe stellt die Übertragungssteuerung 3 die Übertragungsmenge in das Übertragungsmengenregister 6 der Schreibpuffersteuerung 5 ein. Wenn die Übertragungsmenge eingestellt ist, prüft die Schreibpuffersteuerung 5 mittels des Restmengenvergleichers 12, ob die Menge der in dem Schreibpufferspeicher 4 gespeicherten Daten größer als der Übertragungsmengenwert ist. Der Restmengenvergleicher 12 vergleicht immer den in dem Übertragungsmengenregister 6 eingestellten Wert und den berechneten Wert des Subtrahierers 10. Der Subtrahierer 10 subtrahiert den von dem Lesezähler 7 ausgegebenen Wert von dem von dem Schreibzähler 9 ausgegebenen Wert, und deshalb zeigt der berechnete Wert die Restmenge der in dem Schreibpufferspeicher 4 gespeicherten Daten an.
Falls der Restmengenvergleicher 12 erkennt, dass die Menge der in dem Schreibpufferspeicher 4 gespeicherten Daten größer als der Übertragungsmengenwert ist, wird ENB_B aktiv, und da ENB_A zu dieser Zeit aktiv ist, wird die Lesefreigabe 15, welche die Ausgabe des UND-Schaltkreises 11 ist, aktiv, und ein Lesen der Daten von dem Schreibpufferspeicher 4 beginnt, und gleichzeitig beginnt auch der Lesezähler 7 die gelesenen Daten zu zählen. Die aus dem Schreibpufferspeicher 4 ausgelesenen Daten werden in einem Puffer in der Übertragungssteuerung 3 in Synchronisation mit dem Lesetakt 16 über den Eingabedaten-Bus 19 vorübergehend gespeichert, und nach der Speicherung gibt die Übertragungssteuerung 3 eine Zugriffsanforderung an den Multi-Bus 18 aus. Nach dem Erwerb des Zugriffsrechts sendet die Übertragungssteuerung 3 die Adresse des Hauptspeichers 2, ein Schreibkommando und Daten über den Multi-Bus 18 an die Hauptspeichersteuerung 20, und die Daten werden in den Hauptspeicher 2 geschrieben.
Jedesmal wenn Daten von dem Schreibpufferspeicher 4 ausgegeben werden, erhöht der Lesezähler 7 den Zählwert in Synchronisation mit dem Lesetakt 16 und meldet diesen Zählwert an den Lesevergleicher 8. Der Lesevergleicher 8 vergleicht den obigen Zählwert mit dem von dem Übertragungsmengenregister 6 angezeigten Wert und erkennt, ob die mit der Übertragungsmenge korrespondierenden Daten ausgelesen worden sind oder nicht. Falls die mit der Übertragungsmenge korrespondierenden Daten von dem Schreibpufferspeicher 4 übertragen worden sind, wird ENB_A inaktiv, und deshalb wird die Lesefreigabe 15 inaktiv und die Datenübertragung wird angehalten.
Erneut sichert die CPU 1 in dem Hauptspeicher 2 einen Bereich, um die von dem Schreibpufferspeicher 4 übertragenen Daten zu speichern, und wenn eine Übertragungsfreigabe, die Übertragungsmenge und die Adresse des Hauptspeichers 2, welcher das Übertragungsziel ist, an die Übertragungssteuerung 3 gesendet worden sind, wird die obige Operation wiederholt.
Die Kapazität des Schreibpufferspeichers 4 ist ein Wert gleich oder größer als der Wert, der durch Multiplizieren der Übertragungsrate der Eingabedaten (, die mit der "Eingaberate" der vorliegenden Erfindung korrespondiert,) mit dem maximalen Intervall ermittelt wird, in dem die CPU 1 Übertragungsfreigaben ausgibt, und dieser Wert kann durch die unten angegebene mathematische Formel 1 verwirklicht werden. CAPW ≥ TW × T1 [mathematische Formel 1]wo CAPW die Kapazität des Schreibpufferspeichers 4, TW die Übertragungsrate der Eingabedaten und T1 das maximale Intervall ist, in dem die CPU 1 Übertragungsfreigaben ausgibt. Wenn z. B. TW gleich 4 MBytes/s und T1 gleich 10 ms sind, ist die Kapazität des Schreibpufferspeichers 4 wie durch die unten angegebene mathematische Formel 3 wiedergegeben wird. CAPW ≥ 40 [kBytes] [mathematische Formel 3]
Wenn die CPU 1 eine Verarbeitung anders als einen Datentransfer oder eine Übertragung von einer anderen Übertragungssteuerung zulässt, kann sich das Intervall jedesmal verändern, in dem die CPU 1 Übertragungsfreigaben ausgibt. Da jedoch die Kapazität des Schreibpufferspeichers 4 in dem Datenübertragungsapparat und dem Datenübertragungssystem der vorliegenden Ausführungsform gleich oder größer als der Wert ist, der durch Multiplizieren der Übertragungsrate der Eingabedaten mit dem maximalen Intervall ermittelt wurde, in dem die CPU 1 Übertragungen freigibt, ist selbst dann zu verhindern möglich, dass kontinuierlich eingegebene Daten den Schreibpufterspeicher 4 überschreiben, wenn das Intervall, in dem die CPU 1 Übertragungsfreigaben ausgibt, sich jedesmal verändern kann. D. h., bei der Verwirklichung der obigen Datenübertragung kann die vorliegende Erfindung die Eingabedaten zu dem Hauptspeicher 2 übertragen und dabei im Vergleich zu dem konventionellen Apparat Auslassungen von Daten unterdrücken.
Ferner kann die CPU 1 in dem Datenübertragungsapparat und dem Datenübertragungssystem der vorliegenden Ausführungsform die mit einer Übertragungsfreigabe korrespondierende Übertragungsmenge einstellen, so dass der Schreibpufferspeicher 4 leer wird, wenn die Übertragung abgeschlossen ist, wodurch selbst dann vollständig vermieden wird, dass kontinuierlich eingegebene Daten den Schreibpufferspeicher 4 überschreiben, wenn das Intervall, in dem die CPU 1 Übertragungsfreigaben ausgibt, sich jedesmal ändern kann, außer bei externen Ursachen, wie Fehler. D. h., bei der Verwirklichung der obigen Datenübertragung kann die vorliegende Ausführungsform die Eingabedaten zu dem Hauptspeicher 2 übertragen und Auslassungen der Daten unterdrücken.
Dazu wurde die Puffersteuerung der vorliegenden Erfindung in der vorliegenden Ausführungsform erläutert, dass sie die Ausgabe des Eingabepufferspeichers der vorliegenden Erfindung steuert durch das Vorhandensein eines Restmengenvergleichers 12, u. s. w., aber die Puffersteuerung der vorliegenden Erfindung ist nicht darauf beschränkt und benötigt nur die Steuerung der Ausgabe des Eingabepufferspeichers entsprechend mindestens dem Eingabefreigabesignal der vorliegenden Erfindung.
Ferner wurde die Übertragungssteuerung der vorliegenden Erfindung erläutert, dass sie einen Puffer hat, der vorübergehend die Ausgabe von dem Schreibpufferspeicher 4 steuert; da aber der obige Puffer für die Umwandlung existiert, so dass Daten auf dem Multi-Bus 18 gebracht werden; und wenn solch eine Umwandlung nicht notwendig ist, dann braucht die Übertragungssteuerung der vorliegenden Erfindung den obigen Puffer nicht zu haben.
(Ausführungsform 2)
2 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 2 der vorliegenden Erfindung zeigt. Während der Datenübertragungsapparat in der Ausführungsform 1 Datenübertragungen zu dem Übertragungsziel hin durchführt, führt der Datenübertragungsapparat in der vorliegenden Ausführungsform Datenübertragungen von dem Übertragungsziel weg durch. Jedoch ist das Übertragungsziel dasselbe wie in der Ausführungsform 1. Deshalb ist von den in der vorliegenden Ausführungsform nicht besonders spezifizierten Teilen anzunehmen, dass sie dieselben wie in der Ausführungsform 1 sind, und dass die Komponenten, denen dieselben Bezugszeichen wie in der Ausführungsform 1 zugeordnet sind, dieselben Funktionen wie in der Ausführungsform 1 haben, außer wenn anderweitig spezifiziert.
In 2 bezeichnet das Bezugszeichen 21 einen Zuerst-hinein-zuerst-hinaus-Lesepufterspeicher, (der mit dem "Ausgabepufferspeicher" der vorliegenden Erfindung korrespondiert,) und er ist über einen Ausgabedaten-Bus 24 (, der mit dem "zweiten Bus" der vorliegenden Erfindung korrespondiert,) mit einer Übertragungssteuerung 3 verbunden. Das Bezugszeichen 22 bezeichnet eine Lesepuffersteuerung (, die mit der Puffersteuerung" der vorliegenden Erfindung korrespondiert,) und steuert einen Lesepufferspeicher 21. Das Bezugszeichen 6 bezeichnet ein Übertragungsmengenregister; das Bezugszeichen 9 bezeichnet einen Lesezähler; das Bezugszeichen 25 bezeichnet einen Schreibvergleicher; das Bezugszeichen 23 bezeichnet einen Restmengenzähler, der die Datenmenge steuert, die von dem Lesepufferspeicher 21 ausgegeben wird. Das Bezugszeichen 26 bezeichnet einen Addierer, der den Wert, der von dem Restmengenzähler 23 ausgegeben wird, und den Wert des Übertragungsmengenregisters 6 addiert und das Ergebnis als den Anfangswert des Restmengenzähler 23 einstellt. Das Bezugszeichen 11 bezeichnet einen UND-Schaltkreis, und das Bezugszeichen 28 bezeichnet einen Freiraumvergleicher. Das Bezugszeichen 30 bezeichnet ein Ausgabesignal ENB_C des Schreibvergleichers 25, und das Bezugszeichen 31 bezeichnet ein Ausgangssignal ENB_D des Freiraumvergleichers 28. Das Bezugszeichen 29 bezeichnet eine Schreibfreigabe, das Bezugszeichen 35 bezeichnet einen Schreibtakt, das Bezugszeichen 36 bezeichnet einen Lesetakt, und diese sind mit dem Lesepufferspeicher 21 verbunden. Das Bezugszeichen 32 bezeichnet den Kapazitätswert des Lesepufferspeichers 21. Die Übertragungssteuerung 3, der Ausgabedaten-Bus 24, der Lesepufferspeicher 21 und die Lesepuffersteuerung 22 bilden den Datenübertragungsapparat in der vorliegenden Ausführungsform. Wie im Fall der Ausführungsform 1 korrespondieren die CPU 1, der Hauptspeicher 2 und die Hauptspeichersteuerung 20 mit dem "Übertragungsziel" der vorliegenden Erfindung.
Der Betrieb des Datenübertragungsapparats und Datenübertragungssystems der vorliegenden Ausführungsform entsprechend der obigen Konfiguration wird im Folgenden erläutert.
Wenn die Daten in dem Hauptspeicher 2 für die Übertragung in den Lesepufferspeicher 21 bereit sind, sendet die CPU 1 eine Übertragungsfreigabe (, die mit dem Ausgabefreigabesi gnal" der vorliegenden Erfindung korrespondiert,) die Übertragungsmenge und die Adresse des Hauptspeichers 2, welcher die Übertragungsquelle ist, zu der Übertragungssteuerung 3. Nach dem Empfang der Übertragungsfreigabe stellt die Übertragungssteuerung 3 die Übertragungsmenge in das Übertragungsmengenregister 6 der Lesepuffersteuerung 22 ein. Wenn die Übertragungsmenge eingestellt ist, prüft die Lesepuffersteuerung 22 mittels des Freiraumvergleichers 28, ob der freie Raum des Lesepufferspeichers 21 größer als der Übertragungsmengenwert ist oder nicht. Der Freiraumvergleicher 28 vergleicht immer den in dem Übertragungsmengenregister 6 eingestellten Wert mit dem berechneten Wert des Subtrahierers 27. Der Subtrahierer 27 subtrahiert den von dem Restmengenzähler 23 ausgegebenen Wert von dem Kapazitätswert des Lesepufferspeichers 21, und deshalb zeigt der berechnete Wert die Größe des freien Raums in dem Lesepufferspeicher 21 an.
Falls der Freiraumvergleicher 28 erkennt, dass der freie Raum in dem Lesepufferspeicher 21 größer ist als der Übertragungsmengenwert, wird das Signal ENB_C aktiv, und da das Signal ENB_D zu dieser Zeit aktiv ist, wird die Schreibfreigabe 29 aktiv, welche die Ausgabe des UND-Schaltkreises ist, und nach dem Empfang dieses Ergebnisses gibt die Übertragungssteuerung 3 eine Zugriffsanforderung an den Multi-Bus 18 aus. Nach dem Erwerb des Zugriffsrechts für diese Zugriffsanforderung sendet die Übertragungssteuerung 3 die Adresse des Hauptspeichers 2 und ein Lesekommando über den Multi-Bus 18 an die Hauptspeichersteuerung 20. Nach dem Empfang der Adresse und des Lesekommandos überträgt die Hauptspeichersteuerung 20 Daten von dem Hauptspeicher 2 an die Übertragungssteuerung 3. Die Lesedaten werden vorübergehend in einem Puffer in der Übertragungssteuerung 3 gespeichert und in Synchronisation mit dem Schreibtakt 35 über den Ausgabedaten-Bus 24 in den Lesepufferspeicher 21 geschrieben. Gleichzeitig mit dem Beginn des Schreibens der Daten in den Lesepufferspeicher 21 beginnt auch der Schreibzähler 9 die Menge der geschriebenen Daten zu zählen. Der Schreibzähler 9 erhöht den Zählwert in Synchronisation mit dem Schreibtakt 35, während die Daten in den Lesepufferspeicher 21 eingegeben werden, und übergibt das Ergebnis an den Schreibvergleicher 25. Der Schreibvergleicher 25 vergleicht das Ergebnis mit dem Wert, der von dem Übertragungsmengenregister 6 angezeigt wird, und prüft, ob die Daten, die mit der Übertragungsmenge korrespondieren, gelesen worden sind oder nicht. Falls die mit der Übertragungsmenge korrespondieren Daten in den Lesepufferspeicher 21 übertragen worden sind, wird das Signal ENB_C inaktiv, und deshalb wird die Datenübertragung angehalten. Nachdem die Datenübertragung angehalten worden ist, addiert der Addierer 26 die Übertragungsmenge und den Wert, der von dem Restmengenzähler 23 angezeigt wird, und das Additionsergebnis wird als Anfangswert für den Restmengenzähler 23 eingestellt.
Daten werden in Synchronisation mit dem Lesetakt 36 kontinuierlich aus dem Lesepufferspeicher 21 ausgelesen. Der Restmengenzähler 23 steuert die Menge der in dem Lesepufferspeicher 23 verbleibenden Daten durch Erniedrigen des Zählwerts jedesmal dann, wenn der Lesetakt 36 eingegeben wird.
Wenn wieder Daten in dem Hauptspeicher 2 für die Übertragung in den Lesepufferspeicher 21 bereit sind, sendet die CPU1 eine Übertragungsfreigabe, die Übertragungsmenge und die Adresse des Hauptspeichers 2, welcher die Übertragungsquelle ist, zu der Übertragungssteuerung 3, und wiederholt danach die oben beschriebene Operation.
Die Kapazität des Lesepufferspeichers 21 ist ein Wert gleich oder größer als der Wert, der durch Multiplizieren der Übertragungsrate der Ausgabedaten (, die mit der "Ausgaberate" der vorliegenden Erfindung korrespondiert,) mit dem maximalen Intervall ermittelt wird, in dem die CPU 1 Übertragungsfreigaben ausgibt, und dieser Wert kann durch die unten angegebene mathematische Formel 2 verwirklicht werden. CAPR ≥ TR × T2 [mathematische Formel 2]wo CAPR die Kapazität des Lesepufferspeichers 21, TR die Übertragungsrate der Ausgabedaten und T2 das maximale Intervall ist, in dem die CPU 1 Übertragungsfreigaben ausgibt. Wenn z. B. TR gleich 3 MBytes/s und T2 gleich 15 ms sind, ist die Kapazität des Lesepufferspeichers 21 wie durch die unten angegebene mathematische Formel 4 wiedergegeben wird. CAPR ≥ 45 [kBytes] [mathematische Formel 4]
Wenn die CPU 1 eine andere Verarbeitung als einen Datentransfer oder eine Übertragung von einer anderen Übertragungssteuerung zulässt, kann sich das Intervall jedesmal verändern, in dem die CPU 1 Übertragungsfreigaben ausgibt. Da jedoch die Kapazität des Lesepufferspeichers 21 in dem Datenübertragungsapparat und dem Datenübertragungssystem der vorliegenden Ausführungsform gleich oder größer als der Wert ist, der durch Multiplizieren der Übertragungsrate der Ausgabedaten mit dem maximalen Intervall ermittelt wurde, in dem die CPU 1 Übertragungen freigibt, ist selbst dann zu verhindern möglich, dass kontinuierlich ausgegebene Daten den Lesepufferspeicher 21 entleeren, wenn das Intervall, in dem die CPU 1 Übertragungsfreigaben ausgibt, sich jedesmal verändern kann. D. h., bei der Verwirklichung der obigen Datenübertragung kann die vorliegende Erfindung die Daten an externe Vorrichtungen übertragen und dabei im Vergleich zu dem konventionellen Apparat Unterbrechungen von Ausgabedaten besser als der konventionelle Apparat unterdrücken.
Ferner kann die CPU 1 in dem Datenübertragungsapparat und dem Datenübertragungssystem der vorliegenden Ausführungsform die mit einer Übertragungsfreigabe korrespondierende Übertragungsmenge einstellen, so dass der Lesepufferspeicher 21 nicht mit leerem Raum belassen wird, wenn die Übertragung abgeschlossen ist, wodurch selbst dann vollständig vermieden wird, dass kontinuierlich ausgegebene Daten den Lesepufferspeicher 21 leer laufen lassen, wenn das Intervall, in dem die CPU 1 Übertragungsfreigaben ausgibt, sich jedesmal ändern kann, außer bei externen Ursachen, wie Fehler. D. h., bei der Verwirklichung der obigen Datenübertragung kann die vorliegende Ausführungsform die Ausgabedaten an externe Vorrichtungen ohne Unterbrechungen übertragen.
Dazu wurde die Puffersteuerung der vorliegenden Erfindung in der vorliegenden Ausführungsform erläutert, dass sie die Eingabe des Ausgabepufferspeichers der vorliegenden Erfindung steuert durch das Vorhandensein eines Restmengenvergleichers 28, u. s. w., aber die Puffersteuerung der vorliegenden Erfindung ist nicht darauf beschränkt und benötigt nur die Steuerung der Eingabe des Eingabepufferspeichers entsprechend mindestens dem Ausgabefreigabesignal der vorliegenden Erfindung.
Ferner wurde die Übertragungssteuerung der vorliegenden Erfindung erläutert, dass sie einen Puffer hat, der vorübergehend die über den Multi-Bus 18 übertragenen Daten speichert; da aber der obige Puffer für die Umwandlung existiert, so dass Daten auf dem Multi-Bus 18 gebracht werden, braucht die Übertragungssteuerung der vorliegenden Erfindung den obigen Puffer nicht zu haben, wenn solch eine Umwandlung nicht notwendig ist.
(Ausführungsform 3)
3 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 3 der vorliegenden Erfindung zeigt.
Der Übertragungsapparat in der vorliegenden Ausführungsform kombiniert die Funktionen des Datenübertragungsapparats in der Ausführungsform 1 und die Funktionen des Datenübertragungsapparats in der Ausführungsform 2. Deshalb wird angenommen, dass die in der vorliegenden Ausführungsform nicht besonders spezifizierten Teile dieselben sind wie jene in den Ausführungsformen 1 und 2, und dass die Komponenten, denen dieselben Bezugszeichen wie in den Ausführungsformen 1 und 2 zugewiesen sind, dieselben Funktionen wie jene in den Ausführungsformen 1 und 2 haben, außer wenn anderweitig spezifiziert. Ferner wird angenommen, dass die in den Ausführungsformen 1 und 2 beschriebenen Modifizierungsbeispiele auf die vorliegende Ausführungsform mit ähnlichen Modifikationen anwendbar sind, außer wenn anderweitig spezifiziert.
In 3 sind der Schreibpufterspeicher 4, der Lesepufferspeicher 21 und die Übertragungssteuerung 3 über den bidirektionalen Daten-Bus 41 miteinander verbunden. Das Bezugszeichen 40 bezeichnet eine Puffersteuerung (, die mit der "Puffersteuerung" der vorliegenden Erfindung korrespondiert,) und umfasst die in Ausführungsform 1 erläuterte Schreibpuffersteuerung 5 und die in Ausführungsform 2 erläuterte Lesepuffersteuerung 22, welche den Schreibpufferspeicher 4 bzw. den Lesepufferspeicher 21 steuern. Das Bezugszeichen 42 bezeichnet eine Übertragungsfreigabeschalterschaltkreis, (der mit der "Übertragungssteuerungeinrichtung" der vorliegenden Erfindung korrespondiert, und) der eine Schreibübertragungsfreigabeanforderung oder eine Leseübertragungsfreigabeanforderung an die CPU 1 ausgibt, um zwischen einer Übertragung von Eingabedaten zu dem Hauptspeicher 2 (Schreibübertragung) und einer Übertragung von Ausgabedaten von dem Hauptspeicher 2 (Leseübertragung) mittels Zeitmultiplex umschaltet.
In dem Datenübertragungsapparat und Datenübertragungssystem in der vorliegenden Ausführungsform entsprechend der oben gezeigten Konfiguration wird der Betrieb des Umschaltens zwischen einer Schreiboperation, die Daten, welche in den Schreibpufferspeicher 4 eingegeben wurden, zu dem Hauptspeicher 2 überträgt, und einer Leseoperation, die Daten von dem Hauptspeicher 2 zu dem Lesepufferspeicher 21 überträgt, im Folgenden erläutert.
Eine Schreiboperation, in der die in den Schreibpufferspeicher 4 eingegebenen Daten zum Hauptspeicher 2 übertragen werden, und eine Leseoperation, in der Daten von dem Hauptspeicher 2 zu dem Lesepufferspeicher 21 übertragen werden, sind dieselben wie in den Ausführungsformen 1 und 2 erläutert.
Der Übertragungsfreigabeschalterschaltkreis 42 schaltet zwischen einer Schreibübertragungsfreigabe (, die mit dem "Eingabefreigabesignal" der vorliegenden Erfindung korrespondiert,) und einer Leseübertragungsfreigabe (, die mit dem "Ausgabefreigabesignal" der vorliegenden Erfindung korrespondiert,) mittels Zeitmultiplex um entsprechend der Kapazität des Schreibpufferspeichers 4, der Übertragungsrate von Schreibübertragungen (, die mit der "Eingaberate" der vorliegenden Erfindung korrespondiert), der Kapazität des Lesepufferspeichers 21 und der Übertragungsrate von Leseübertragungen (, die mit der "Ausgaberate" der vorliegenden Erfindung korrespondiert).
Falls z. B. die Übertragungsrate einer Schreibübertragung und die Übertragungsrate einer Leseübertragung dieselben sind, und die Kapazität des Schreibpufferspeichers 4 und die Kapazität des Lesepufferspeichers 21 dieselben sind, gibt der Übertragungsfreigabeschalterschaltkreis 42 eine Leseübertragungsfreigabeanforderung an die CPU 1 nach Abschluss der Schreiboperation und gibt eine Schreibübertragungsfreigabeanforderung an die CPU 1 nach Abschluss der Leseoperation. D. h., das Verhältnis der Zeitgebung der Ausgabe einer Schreibübertragungsfreigabeanforderung zu der Zeitgebung der Ausgabe einer Leseübertragungsfreigabeanforderung ist 1 : 1. Die zwei Übertragungsfreigabeanforderungen werden abwechselnd geschaltet, und deshalb gibt es keinen Fall, in dem eine Schreiboperation kontinuierlich durchgeführt wird oder in dem eine Leseoperation kontinuierlich durchgeführt wird. D. h., zusätzlich zu den Wirkungen, die von der Ausführungsform 1 und der Ausführungsform 2 erreicht werden, kann die vorliegende Ausführungsform Auslassungen von kontinuierlich eingegebenen Daten oder Unterbrechungen von kontinuierlich ausgegebenen Daten verhindern, die durch Schalten zwischen einer Schreibübertragung und einer Leseübertragung verursacht werden.
Ferner können die Zeitgebungen der Umschaltungen zwischen Übertragungsfreigabeanforderungen entsprechend der Übertragungsrate von Eingabe/Ausgabe, den Kapazitäten der Schreib-/Lesepufferspeicher verändert werden, wodurch ermöglicht wird, dass die vorliegende Ausführungsform auf eine Vielfalt von Hardware angewendet werden kann.
Dazu verwirklicht die vorliegende Ausführungsform den Übertragungsfreigabeschalterschaltkreis in Hardware, aber die vorliegende Ausführungsform ist nicht darauf beschränkt und kann ebenso durch Software verwirklicht werden, die z. B. von der CPU 1 ausgeführt wird.
(Ausführungsform 4)
4 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 4 der vorliegenden Erfindung zeigt. Das Datenübertragungssystem in der vorliegenden Ausführungsform ist dasselbe wie das Datenübertragungssystem in der Ausführungsform 3, außer dass die Eingabedaten der vorliegenden Ausführungsform gemultiplexte Video-/Sprachdaten sind, und das Datenübertragungssystem mit einem Video-/Sprachdemultiplexer 43 ausgerüstet ist, um die Video-/Sprachdaten zu handhaben. Deshalb wird angenommen, dass die in der vorliegenden Ausführungsform nicht speziell spezifizierten Teile dieselben wie in der Ausführungsform 3 sind, und es wird angenommen, dass die Komponenten, denen dasselbe Bezugszeichen wie jenen in der Ausführungsform 3 zugewiesen sind, dieselben Funktionen haben wie jene in der Ausführungsform 3, außer wenn anderweitig spezifiziert. Ferner wird angenommen, dass die in der Ausführungsform 3 beschriebenen Modifizierungsbeispiele auf die vorliegende Ausführungsform mit ähnlichen Modifikationen anwendbar sind, außer wenn anderweitig spezifiziert.
In 4 bezeichnet das Bezugszeichen 43 einen Video-/Sprachdemultiplexer 43, der die gemultiplexten Video-/Sprachdaten in kontinuierliche Videodaten und kontinuierliche Sprachdaten trennt. Bei Betrachtung des Datenübertragungsapparats und Datenübertragungssystems in der vorliegenden, wie oben gezeigt konfigurierten Ausführungsform werden die Operationen der Video-/Sprachdaten, die in den Schreibpufferspeicher 4 eingege ben und zu dem Hauptspeicher 2 übertragen werden, und des Video-/Sprach-Demultiplexers, der diese gemultiplexten Video-/Sprachdaten in Videodaten und Sprachdaten trennt und dann die Videodaten und Sprachdaten von dem Hauptspeicher 2 kontinuierlich in den Lesepufterspeicher 21 überträgt, im Folgenden erläutert.
Die Eingabeoperation der Übertragung der in den Schreibpufferspeicher 4 eingegebenen Daten in den Hauptspeicher 2 und die Ausgabeoperation der Übertragung von Daten von dem Hauptspeicher 2 zu dem Lesepufferspeicher 21 sind dieselben wie die in der Ausführungsform 1 und der Ausführungsform 2 erläuterten Operationen.
Wenn gemultiplexte Video-/Sprachdaten über die Übertragungssteuerung 3, u. s. w., auf den Multi-Bus 18 eingegeben werden, werden die gemultiplexten Video-/Sprachdaten vorübergehend in dem Hauptspeicher 2 gespeichert. Den gespeicherten, gemultiplexten Video/Sprachdaten wird ein Videodatenidentifizierungsmarker und ein Sprachdatenidentifizierungsmarker zugeordnet. Die CPU 1 überträgt die in dem Hauptspeicher gespeicherten, gemultiplexten Video-/Sprachdaten zu dem Video-/Sprachdemultiplexer 43, und der Video/Sprachdemultiplexer 43 trennt die gemultiplexten Video-/Sprachdaten in kontinuierliche Videodaten (, die mit der "kontinuierlichen Videodatengruppe" der vorliegenden Erfindung korrespondieren,) und in kontinuierliche Sprachdaten (, die mit der "kontinuierlichen Sprachdatengruppe" der vorliegenden Erfindung korrespondieren,) entsprechend dem Videodatenidentifizierungsmarker und dem Sprachdatenidentifizierungsmarker. Die getrennten kontinuierlichen Videodaten und kontinuierlichen Sprachdaten werden erneut von der CPU 1 zum Hauptspeicher 2 übertragen, aber die zwei Stücke von Daten werden in unterschiedlichen Bereichen innerhalb des Hauptspeichers 2 gespeichert. Das Verhältnis zwischen den kontinuierlichen Videodaten und den kontinuierlichen Sprachdaten wechselt im Lauf der Zeit abhängig von ihren jeweiligen Kompressionsraten. Der Video-/Sprachdemultiplexer 43 berechnet die Zeitpunkte der Übertragung eines jeden Datenstücks zu dem Lesepufferspeicher 21 entsprechend der Datenlänge der getrennten kontinuierlichen Videodaten oder den kontinuierlichen Sprachdaten, und informiert den Übertragungsfreigabeschalterschaltkreis 42 über die Übertragungszeitpunkte. Der Übertragungsfreigabeschalterschaltkreis 42 gibt eine Übertragungsfreigabeanforderung der kontinuierlichen Videodaten oder den kontinuierlichen Sprachdaten die CPU 1 entsprechend der oben beschriebenen Übertragungszeitpunkte. Nach dem Empfang der oben beschriebenen Freigabeanforderung sendet die CPU 1 die Freigabe für die Übertragung der kontinuierlichen Videodaten oder den kontinuierlichen Sprachdaten von dem Hauptspeicher 2 in den Lesepufferspeicher 21 an die Übertragungssteuerung 3.
Nachdem die gemultiplexten Video-/Sprachdaten eingegeben und dann in kontinuierliche Videodaten und den kontinuierliche Sprachdaten getrennt worden sind, überträgt somit der Video-/Sprachdemultiplexer 43 die Übertragungszeitpunkte an den Übertragungsfreigabeschalterschaltkreis 42, und auf diese Weise wird eine Leseoperation weder von kontinuierlichen Videodaten noch von kontinuierlichen Sprachdaten kontinuierlich ausgeführt. D. h., zusätzlich zu den in der Ausführungsform 3 erreichten Wirkungen kann die vorliegende Ausführungsform Unterbrechung von kontinuierlich ausgegebenen Daten verhindern, die durch Umschalten zwischen eine kontinuierlichen Videodatenübertragung und einer kontinuierlichen Sprachdatenübertragung verursacht werden.
Ferner kann die Zeitgebung des Schaltens zwischen Übertragungsfreigabeanforderungen entsprechend der Übertragungsrate von Eingabe/Ausgabe und den Kapazitäten der Schreib-/Lesepufferspeicher verändert werden, was zulässt, dass die vorliegende Erfindung auf eine Vielfalt von Hardware angewendet werden kann.
Dazu verwirklicht die vorliegende Ausführungsform den Video-/Sprachdemultiplexer und den Übertragungsfreigabeschalterschaltkreis in Hardware, aber die vorliegende Ausführungsform ist nicht darauf beschränkt und sowohl einer der Schaltkreise als auch beide Schaltkreise können ebenso durch Software verwirklicht werden, die z. B. von der CPU 1 ausgeführt wird.
Ferner wurde das Datenübertragungssystem in der vorliegenden Ausführungsform erläutert als dasselbe wie das Datenübertragungssystem in der Ausführungsform 3, außer dass die Eingabedaten der vorliegenden Ausführungsform gemultiplexte Video-/Sprachdaten sind, die Ausgabedaten der vorliegenden Ausführungsform durch Trennung der gemultiplexten Video-/Sprachdaten ermittelt werden und das Datenübertragungssystem ausgerüstet ist mit einem Video-/Sprachdemultiplexer 43, um die Video-/Sprachdaten zu handhaben. Jedoch ist die vorliegende Ausführungsform nicht darauf begrenzt; z. B. kann die vorliegende Ausführungsform selbst dann, wenn sie dieselbe wie das Datenübertragungssystem in der Ausführungsform 2 ist, außer dass die Ausgabedaten in der vorliegenden Ausführungsform gedemultiplexte Video-/Sprachdaten sind und das Datenübertragungssystem mit einem Video-/Sprachdemultiplexer ausgerüstet ist, um die Video-/Sprachdaten zu handhaben, Unterbrechungen der kontinuierlichen Ausgabedaten verhindern, die durch das Schalten zwischen einer kontinuierlichen Videodatenübertragung und einer kontinuierlichen Sprachübertragung verursacht werden.
(Ausführungsform 5)
5 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 5 der vorliegenden Erfindung zeigt. Das Datenübertragungssystem in der vorliegenden Ausführungsform ist dasselbe wie das Datenübertragungssystem in der Ausführungsform 1, außer dass das Datenübertragungssystem mit einem Schutzsignalerkennungsschaltkreis 44 ausgerüstet ist, der mit der Übertragungsteuerungseinrichtung auf der Apparateseite der vorliegenden Erfindung korrespondiert. Deshalb wird angenommen, dass die in der vorliegenden Ausführungsform nicht speziell spezifizierten Teile dieselben wie in der Ausführungsform 1 sind, und es wird angenommen, dass die Komponenten, denen dasselbe Bezugszeichen wie jenen in der Ausführungsform 1 zugewiesen sind, dieselben Funktionen haben wie jene in der Ausführungsform 1, außer wenn anderweitig spezifiziert. Ferner wird angenommen, dass die in der Ausführungsform 1 beschriebenen Modifizierungsbeispiele auf die vorliegende Ausführungsform mit ähnlichen Modifikationen anwendbar sind, außer wenn anderweitig spezifiziert.
In 5 bezeichnet das Bezugszeichen 44 einen Schutzsignalerkennungsschaltkreis 44, der über den Eingabedaten-Bus 19 mit dem Schreibpufferspeicher 4 und der Übertragungssteuerung 3 verbunden ist.
Die Operation des Datenübertragungsapparats und des Datenübertragungssystems der wie oben dargestellt konfigurierten, vorliegenden Ausführungsform wird im Folgenden erläutert.
Die Operationen, die bis zu einem Lesen von Daten aus dem Schreibpufterspeicher 4 begonnen werden, sind dieselben wie die in der Ausführungsform 1 erläuterten Operationen.
Das Lesen von Daten aus dem Schreibpufferspeicher 4 wird über den Eingabedaten-Bus 19 unter Synchronisation mit dem Lesetakt 16 in den Schutzsignalerkennungsschaltkreis 44 eingegeben. Der Schutzsignalerkennungsschaltkreis 44 erkennt ein Schutzsignal aus den kontinuierlich eingegebenen Daten, und falls das oben beschriebene Schutzsignal mit einem vorgegebenen Schutzsignal übereinstimmt, ermöglicht der Schutzsignalerkennungsschaltkreis 44 eine Übertragung zu der Übertragungssteuerung 3, und die Daten können über den Multi-Bus 18 übertragen werden. Das vorbestimmte Schutzsignal, das mit dem oben beschriebenen Schutzsignal zu vergleichen ist, wird durch die CPU 1 über die Übertragungssteuerung 3 in dem Schutzsignalerkennungsschaltkreis 44 eingestellt. Falls ein von dem Schutzsignalerkennungsschaltkreis 44 erkanntes Schutzsignal sich von dem vorbestimmten Schutzsignal unterscheidet, wird eine Übertragung in den Hauptspeicher 2 nicht ausgeführt. Sobald die Übertragung freigegeben ist, werden die aus dem Schreibpufterspeicher 4 ausgelesenen Daten in einem Puffer in der Übertragungssteuerung 3 vorübergehend gespeichert, und nach der Speicherung gibt die Übertragungssteuerung 3 eine Zugriffsanforderung an den Multi-Bus 18 aus. Nach dem Erwerb des Zugriffsrechts sendet die Übertragungssteuerung 3 die Adresse des Hauptspeichers 2, ein Schreibkommando und Daten über den Multi-Bus 18 an die Hauptspeichersteuerung 20, und die Daten werden in den Hauptspeicher 2 geschrieben.
Somit unterbindet die vorliegende Ausführungsform zusätzlich zu den in der Ausführungsform 1 erreichten Wirkungen die kontinuierliche Eingabe von Daten, deren Übertragung durch den Schutzsignalerkennungsschaltkreis 44 nicht freigegeben ist, um zum Hauptspeicher 2 übertragen zu werden, wodurch verhindert wird, dass unter Urheberrechten geschützte Videodaten oder Sprachdaten u. s. w. kopiert werden.
Dazu ist die vorliegende Ausführungsform verwirklicht, wobei der Schutzsignalerkennungsschaltkreis 44 zwischen der Übertragungssteuerung 3 und dem Schreibpufferspeicher 4 vorgesehen ist, aber die vorliegende Ausführungsform ist nicht darauf begrenzt; der Schutzsignalerkennungsschaltkreis 44 kann vorgesehen werden z. B. zwischen der Übertragungssteuerung 3 und dem Multi-Bus 18 oder in der Eingangsstufe des Schreibpufterspeichers 4.
Der Datenübertragungsapparat in der vorliegenden Ausführungsform wurde erläutert, dass er derselbe ist wie der Datenübertragungsapparat in der Ausführungsform 1, außer dass der Datenübertragungsapparat ausgerüstet ist mit dem Schutzsignalerkennungsschaltkreis 44, der mit der Datenübertragungssteuerungseinrichtung auf der Apparateseite der vorliegenden Erfindung korrespondiert. Jedoch ist die vorliegende Ausführungsform nicht darauf begrenzt; und selbst wenn die vorliegende Ausführungsform dieselbe ist wie das Datenübertragungssystem in der Ausführungsform 3 oder 4, außer dass der Datenübertragungsapparat mit dem Schutzsignalerkennungsschaltkreis 44 ausgerüstet ist, der mit der Datenübertragungssteuerungseinrichtung auf der Apparateseite der vorliegenden Erfindung korrespondiert, kann die vorliegende Ausführungsform z. B. verhindern, dass Videodaten oder Sprachdaten, u. s. w., die unter Urheberrecht zu schützen sind, kopiert werden.
Ferner wurde die Datenübertragungssteuerungseinrichtung auf der Apparateseite der vorliegenden Erfindung in der vorliegenden Ausführungsform erläutert, die eine Übertragung zu der Übertragungssteuerung 3 ermöglicht, falls das Schutzsignal in den kontinuierlich eingegebenen Daten mit einem vorbestimmten Schutzsignal übereinstimmt. Jedoch ist die vorliegende Ausführungsform nicht darauf begrenzt; die vorliegende Ausführungsform kann z. B. auch verwirklicht werden, um eine Übertragung zu der Übertragungssteuerung 3 zu ermöglichen, wenn das Schutzsignal in den kontinuierlich eingegeben Daten mit einem vorbestimmten Schutzsignal nicht übereinstimmt. Kurz gesagt: die vorliegende Ausführungsform kann eine Übertragung zu dem Übertragungsziel entsprechend der Anwesenheit/Abwesenheit eines Schutzsignals in den kontinuierlich eingegeben Daten oder dem Schutzsignal freigeben.
(Ausführungsform 6)
6 ist ein Blockdiagramm, das eine umrissene Konfiguration eines Datenübertragungsapparats und Datenübertragungssystems nach der Ausführungsform 6 der vorliegenden Erfindung zeigt. Das Datenübertragungssystem in der vorliegenden Ausführungsform ist dasselbe wie das Datenübertragungssystem in der Ausführungsform 2, außer dass das Datenübertragungssystem mit einem Übertragungssteuerungsschaltkreis 45 ausgerüstet ist, der mit der Übertragungssteuerungseinrichtung auf der Übertragungszielseite der vorliegenden Erfindung korrespondiert. Deshalb wird angenommen, dass die in der vorliegenden Ausführungsform nicht speziell spezifizierten Teile dieselben wie in der Ausführungsform 2 sind, und es wird angenommen, dass die Komponenten, denen dasselbe Bezugszeichen wie jenen in der Ausführungsform 2 zugewiesen sind, dieselben Funktionen haben wie jene in der Ausführungsform 2, außer wenn anderweitig spezifiziert. Ferner wird angenommen, dass die in der Ausführungsform 2 beschriebenen Modifizierungsbeispiele auf die vorliegende Ausführungsform mit ähnlichen Modifikationen anwendbar sind, außer wenn anderweitig spezifiziert.
In 6 bezeichnet das Bezugszeichen 45 einen Übertragungssteuerungsschaltkreis, der die Übertragung von dem Hauptspeicher 2 steuert.
Die Operation des Datenübertragungsapparats und des Datenübertragungssystems der vorliegenden, wie oben dargestellt konfigurierten Ausführungsform wird im Folgenden erläutert.
Die CPU 1 zieht ein Schutzsignal aus den Übertragungsdaten, die in den Hauptspeicher 2 geschrieben wurden. Falls das von der CPU 1 herausgezogene Schutzsignal mit einem vorbestimmten Schutzsignal übereinstimmt, kann der Übertragungssteuerungsschaltkreis 45 eine externe Ausgabe an die Übertragungssteuerung 3 freigeben und übertragen. Das vorbestimmte Schutzsignal, das mit dem herausgezogenen Schutzsignal zu vergleichen ist, wird durch die CPU 1 eingestellt. Falls das durch die CPU 1 eingestellte Schutzsignal mit dem vorbestimmten Schutzsignal nicht übereinstimmt, gibt der Übertragungssteuerungsschaltkreis 45 Übertragungen an externe Vorrichtungen oder den Multi-Bus 18 nicht frei.
Wenn der Übertragungssteuerungsschaltkreis 45 eine Datenübertragung freigibt, nachdem die Daten in dem Hauptspeicher 2 für die Übertragung in den Lesepufferspeicher 21 bereit sind, sendet die CPU 1 eine Übertragungsfreigabe, die Übertragungsmenge und die Adresse des Hauptspeichers 2, welcher eine Übertragungsquelle ist, an die Übertragungssteuerung 3. Die nachfolgenden Operationen sind dieselben wie die in der Ausführungsform 2 erläuterten Operationen.
Somit lässt die vorliegende Ausführungsform zusätzlich zu den Wirkungen, die durch die Ausführungsform 2 bewirkt werden, nicht zu, dass kontinuierlich auszugebende Daten von dem Hauptspeicher 2 übertragen werden, deren Übertragung nicht durch den Übertra gungssteuerungsschaltkreis 45 freigegeben ist, wodurch verhindert wird, dass Videodaten oder Sprachdaten, u. s. w., die unter Urheberrecht stehen, kopiert werden.
Dazu ist der Übertragungssteuerungsschaltkreis in der vorliegenden Ausführungsform durch Hardware verwirklicht, aber die vorliegende Ausführungsform ist nicht darauf beschränkt; der Übertragungssteuerungsschaltkreis kann ebenso durch Software verwirklicht werden, die z. B. von der CPU 1 ausgeführt wird.
Das Datenübertragungssystem in der vorliegenden Ausführungsform wurde erläutert, dass es dasselbe ist wie das Datenübertragungssystem in der Ausführungsform 2, außer dass das Datenübertragungssystem mit dem Übertragungssteuerungsschaltkreis 45 ausgerüstet ist, der mit der Übertragungssteuerungseinrichtung auf der Übertragungszielseite der vorliegenden Erfindung korrespondiert. Jedoch ist die vorliegende Ausführungsform nicht darauf begrenzt; selbst wenn die vorliegende Ausführungsform dieselbe wie der Datenübertragungsapparat in der Ausführungsform 3 oder 4 ist, außer dass der Datenübertragungsapparat mit dem Übertragungssteuerungsschaltkreis 45 ausgerüstet ist, der mit der Übertragungssteuerungseinrichtung auf der Übertragungszielseite der vorliegenden Erfindung korrespondiert, kann die vorliegende Ausführungsform verhindern, dass Videodaten oder Sprachdaten, u. s. w., die unter Urheberrecht geschützt sind, kopiert werden.
Ferner wurde die Datenübertragungssteuerungseinrichtung auf der Übertragungszielseite der vorliegenden Erfindung in der vorliegenden Ausführungsform erläutert, dass sie eine Übertragung zu dem Multi-Bus 18 ermöglicht, falls das Schutzsignal in den Ausgabedaten mit einem vorbestimmten Schutzsignal übereinstimmt. Jedoch ist die vorliegende Ausführungsform nicht darauf begrenzt; die vorliegende Ausführungsform kann z. B. auch verwirklicht werden, dass sie eine Übertragung zu dem Multi-Bus 18 ermöglicht, u. s. w., wenn das Schutzsignal in den Ausgabedaten mit einem vorbestimmten Schutzsignal nicht übereinstimmt. Kurz gesagt: die vorliegende Ausführungsform kann eine Übertragung zu dem Übertragungsapparat entsprechend der Anwesenheit/Abwesenheit eines Schutzsignals in den Ausgabedaten oder dem Schutzsignal freigeben.
(Ausführungsform 7)
7 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 7 der vorliegenden Erfindung zeigt. Der Datenübertragungsapparat in der vorliegenden Ausführungsform ist derselbe wie der Datenübertragungsapparat in der Ausführungsform 1, außer dass der Datenübertragungsapparat mit einem ersten Verschlüsselungsschaltkreis 50 ausgerüstet ist. Deshalb wird angenommen, dass die in der vorliegenden Ausführungsform nicht speziell spezifizierten Teile dieselben wie in der Ausführungsform 1 sind, und es wird angenommen, dass die Komponenten, denen dasselbe Bezugszeichen wie jenen in der Ausführungsform 1 zugewiesen sind, dieselben Funktionen haben wie jene in der Ausführungsform 1, außer wenn anderweitig spezifiziert. Ferner wird angenommen, dass die in der Ausführungsform 1 beschriebenen Modifizierungsbeispiele auf die vorliegende Ausführungsform mit ähnlichen Modifikationen anwendbar sind, außer wenn anderweitig spezifiziert.
In 7 bezeichnet das Bezugszeichen 50 einen Verschlüsselungsschaltkreis, der über den Eingabedaten-Bus 19 mit dem Schreibpufferspeicher 4 und der Übertragungssteuerung 3 verbunden ist.
Die Operation des Datenübertragungsapparats und des Datenübertragungssystems der vorliegenden, wie oben dargestellt konfigurierten Ausführungsform wird im Folgenden erläutert.
Die Operation bis ein Lesen von Daten von dem Schreibpufferspeicher 4 begonnen wird, ist dieselbe wie jene in der Ausführungsform 1. Die von dem Schreibpufferspeicher gelesenen Daten werden über den Eingabedaten-Bus 19 in einen ersten Verschlüsselungsschaltkreis 50 in Synchronisation mit dem Lesetakt eingegeben. Der erste Verschlüsselungsschaltkreis 50 erkennt ein Schutzsignal in den kontinuierlich eingegebenen Daten.
Tabelle 1 zeigt ein Schutzsignalbeispiel.
[Tabelle 1]
Tabelle 1 zeigt, dass in dem Mode A freies Kopieren erlaubt ist; in Mode B ist ein Kopieren mit vorbestimmter Zugriffsrechtüberprüfung erlaubt; in Mode C sind Daten, bei denen das Kopieren einer ersten Generation erlaubt ist, bereits kopiert worden, in Mode D ist ein Austausch von Daten mit vorbestimmter Zugriffsberechtigungsprüfung erlaubt, aber Kopieren ist verboten. Übrigens kann es auch zwei Typen von Schutzsignal geben statt der vier Typen, die in Tabelle 1 gezeigt sind; Kopiererlaubnis in Korrespondenz mit Mode A und Kopierverbot in Korrespondenz mit Mode D.
Falls bei dem Verschlüsselungssteuerungsverfahren mit dem oben beschriebenen Schutzsignal das oben beschriebene Schutzsignal z. B. mit einem vorbestimmten Schutzsignal übereinstimmt, können kontinuierlich eingegebene Daten verschlüsselt und an die Übertragungssteuerung übergeben werden. Das mit dem oben beschriebene Schutzsignal zu vergleichende, vorbestimmte Schutzsignal kann durch die CPU 1 über die Übertragungssteuerung 3 in dem ersten Verschlüsselungsschaltkreis 50 eingestellt werden. Falls das durch den ersten Verschlüsselungsschaltkreis 50 mit dem vorbestimmten Schutzsignal nicht übereinstimmt, wird keine Übertragung zu dem Hauptspeicher 2 durchgeführt. Sobald die Übertragung freigegeben ist, werden die kontinuierlich eingegebenen Daten verschlüsselt, und die aus dem Schreibpufterspeicher 4 ausgelesenen Daten werden in einem Puffer in der Übertragungssteuerung 3 vorübergehend gespeichert, und nach der Speicherung gibt die Übertragungssteuerung 3 eine Zugriffsanforderung an den Multi-Bus 18 aus. Nach Erhalt des Zugriffsrechts sendet die Übertragungssteuerung 3 die Adresse des Hauptspeichers 2, ein Schreibkommando und Daten über den Multi-Bus 18 an die Hauptspeichersteuerung 20, und die Daten werden in den Hauptspeicher 2 gespeichert.
Als ein anderes Verschlüsselungssteuerungsverfahren mit Verwendung des oben beschriebenen Schutzsignals werden die kontinuierlich eingegebenen Daten entsprechend dem er kannten Schutzsignal z. B. in dem Mode B, C oder D verschlüsselt, und die aus dem Schreibpufferspeicher 4 ausgelesenen Daten werden in dem Puffer in der Übertragungssteuerung 3 vorübergehend gespeichert, und nach der Speicherung gibt die Übertragungssteuerung 3 eine Zugriffsanforderung an den Multi-Bus 18 aus. Nach Erhalt des Zugriffsrechts sendet die Übertragungssteuerung 3 die Adresse des Hauptspeichers 2, ein Schreibkommando und Daten über den Multi-Bus 18 an die Hauptspeichersteuerung 20, und die Daten werden in den Hauptspeicher 2 gespeichert. Entsprechend dem herausgezogenen Schutzsignal werden die kontinuierlich eingegebenen Daten z. B. in dem Mode A nicht verschlüsselt, und die von dem Schreibpufferspeicher 4 gelesenen Daten werden in dem Puffer in der Übertragungssteuerung 3 vorübergehend gespeichert, und nach der Speicherung gibt die Übertragungssteuerung 3 eine Zugriffsanforderung an den Multi-Bus 18 aus. Nach dem Erhalt des Zugriffsrechts sendet die Übertragungssteuerung 3 die Adresse des Hauptspeichers 2, ein Schreibkommando und Daten über den Multi-Bus 18 an die Hauptspeichersteuerung 20, und die Daten werden in den Hauptspeicher 2 gespeichert.
Falls die kontinuierlich eingegebenen, verschlüsselten Daten, deren Übertragung durch den ersten Verschlüsselungsschaltkreis 50 freigegeben wurde, Videodaten oder Sprachdaten sind, u. s. w., die einen Schutz unter dem Urheberrecht benötigen, können die Daten somit zusätzlich zu den Wirkungen, die durch die Ausführungsform 1 erreicht werden, in der vorliegenden Ausführungsform selbst dann, wenn die Daten zum Hauptspeicher 2 übertragen worden sind, nicht zu den ursprünglichen Videodaten oder Sprachdaten decodiert werden, außer wenn die Daten entschlüsselt werden, wodurch ein Kopieren der Daten verhindert wird.
Dazu ist in der vorliegenden Ausführungsform der erste Verschlüsselungsschaltkreis 50 zwischen der Übertragungssteuerung 3 und dem Schreibpufferspeicher 4 vorgesehen, aber die vorliegende Ausführungsform ist nicht darauf begrenzt; der erste Verschlüsselungsschaltkreis 50 kann vorgesehen werden z. B. zwischen der Übertragungssteuerung 3 und dem Multi-Bus 18 oder in der Eingangsstufe des Schreibpufferspeichers 4.
Der Datenübertragungsapparat in der vorliegenden Ausführungsform wurde erläutert, dass er derselbe ist wie der Datenübertragungsapparat in der Ausführungsform 1, außer dass der Datenübertragungsapparat ausgerüstet ist mit dem erste Verschlüsselungsschaltkreis 50, der mit der Verschlüsselungseinrichtung der vorliegenden Erfindung korrespondiert. Jedoch ist die vorliegende Ausführungsform nicht darauf begrenzt; selbst wenn die vorliegende Ausführungsform dieselbe ist wie das Datenübertragungssystem in der Ausführungsform 3 oder 4, außer dass der Datenübertragungsapparat mit dem erste Verschlüsselungsschaltkreis 50 ausgerüstet ist, der mit der Verschlüsselungseinrichtung der vorliegenden Erfindung korrespondiert, kann die vorliegende Ausführungsform z. B. verhindern, dass Videodaten oder Sprachdaten, u. s. w., die unter Urheberrecht zu schützen sind, kopiert werden.
Ferner kann die erste Verschlüsselungseinrichtung der vorliegenden Erfindung in der vorliegenden Ausführungsform verwirklicht werden, falls die erste Verschlüsselungseinrichtung erkennt, ob die kontinuierlich eingegebenen Daten ein vorbestimmtes Schutzsignal umfassen oder nicht, und falls das vorgegebene Schutzsignal vorhanden ist, verschlüsselt die erste Verschlüsselungseinrichtung die Daten und überträgt die Daten zum Übertragungsziel.
(Ausführungsform 8)
8 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 8 der vorliegenden Erfindung zeigt. Der Datenübertragungsapparat in der vorliegenden Ausführungsform ist derselbe wie der Datenübertragungsapparat in der Ausführungsform 2, außer dass der Datenübertragungsapparat ausgerüstet ist mit einer ersten Berechtigungsprüfungseinrichtung 51, um eine erste Berechtigungsprüfung für die Verschlüsselung auf der Übertragungszielseite durchzuführen, und mit einer zweiten Berechtigungsprüfungseinrichtung 201, um eine erste Berechtigungsprüfung auf der Übertragungsapparatseite durchzuführen. Deshalb wird angenommen, dass die in der vorliegenden Ausführungsform nicht speziell spezifizierten Teile dieselben wie in der Ausführungsform 2 sind, und es wird angenommen, dass die Komponenten, denen dasselbe Bezugszeichen wie jenen in der Ausführungsform 2 zugewiesen sind, dieselben Funktionen haben wie jene in der Ausführungsform 2, außer wenn anderweitig spezifiziert. Ferner wird angenommen, dass die in der Ausführungsform 2 beschriebenen Modifizierungsbeispiele auf die vorliegende Ausführungsform mit ähnlichen Modifikationen anwendbar sind, außer wenn anderweitig spezifiziert.
In 8 bezeichnet das Bezugszeichen 51 einen Berechtigungsprüfungsschaltkreis, der die Berechtigung für den Zugriff auf verschlüsselte Daten in dem Hauptspeicher 2 prüft.
Die Operation des Datenübertragungsapparats und des Datenübertragungssystems der vorliegenden, wie oben dargestellt konfigurierten Ausführungsform wird im Folgenden erläutert.
Die CPU 1 zieht ein Schutzsignal aus den verschlüsselten Übertragungsdaten heraus, die in den Hauptspeicher 2 geschrieben worden sind. Falls das durch die CPU 1 herausgezogene Schutzsignal mit einem vorbestimmten Schutzsignal übereinstimmt, führt der erste Verschlüsselungsberechtigungsprüfungsschaltkreis eine Zugriffsberechtigungsprüfung der Übertragungssteuerung 3 durch, dem Ziel der verschlüsselten Übertragungsdaten in dem Hauptspeicher 2. Sobald die Zugriffsberechtigung der Übertragungssteuerung durch den ersten Verschlüsselungsberechtigungsprüfungsschaltkreis 51 überprüft worden ist, können die verschlüsselten Übertragungsdaten zur Übertragungssteuerung 3 übertragen werden. Das mit dem herausgezogenen Schutzsignal zu vergleichende, vorbestimmte Schutzsignal wird durch die CPU 1 eingestellt. Falls die Zugriffsberechtigungsprüfung unter Verwendung des herausgezogenen Schutzsignals nicht gelingt oder falls das durch die CPU 1 herausgezogene Schutzsignal nicht mit dem vorbestimmten Schutzsignal übereinstimmt, lässt der erste Zugriffsberechtigungsprüfungsschaltkreis 51 nicht zu, dass die CPU 1 die Daten von dem Hauptspeicher 2 zu externen Vorrichtungen oder zu dem Multi-Bus 18 überträgt.
Sobald der erste Zugriffsberechtigungsprüfungsschaltkreis 51 und die zweite Zugriffsberechtigungsprüfungseinrichtung 201 die Zugriffsberechtigung auf die verschlüsselten Übertragungsdaten überprüft haben, sendet die CPU 1 dann, wenn die Daten in dem Hauptspeicher 2 für die Übertragung zu dem Lesepufferspeicher 21 bereit sind, eine Übertragungsfreigabe, eine Übertragungsmenge und die Adresse des Hauptspeichers 2, welcher die Übertragungsquelle ist, zu der Übertragungssteuerung 3. Die Operationen danach sind dieselben wie in der Ausführungsform 2 beschrieben. Die verschlüsselten Daten werden im abschließenden Ausgabeziel entschlüsselt.
Zusätzlich zu den in der Ausführungsform 2 erreichten Wirkungen lässt die vorliegende Ausführungsform nicht zu, dass kontinuierlich auszugebende Daten, bei denen die Zugriffs berechtigung durch den ersten Zugriffsberechtigungsprüfungsschaltkreis 51 nicht abgesichert werden konnte, zum Hauptspeicher 2 übertragen werden, wodurch verhindert wird, dass Videodaten oder Sprachdaten, u. s. w., die nach dem Urheberrecht geschützt sind, kopiert werden.
Das Datenübertragungssystem in der vorliegenden Ausführungsform wurde erläutert, dass es dasselbe ist wie das Datenübertragungssystem in der Ausführungsform 2, außer dass der Datenübertragungsapparat ausgerüstet ist mit dem erste Zugriffsberechtigungsprüfungsschaltkreis 51 und mit der zweiten Zugriffsberechtigungsprüfungseinrichtung 201. Jedoch ist die vorliegende Ausführungsform nicht darauf begrenzt; selbst wenn die vorliegende Ausführungsform dieselbe ist wie der Datenübertragungsapparat in der Ausführungsform 3 oder 4, außer dass der Datenübertragungsapparat mit dem ersten Zugriffsberechtigungsprüfungsschaltkreis 51 und der zweiten Zugriffsberechtigungsprüfungseinrichtung 201 ausgerüstet ist, kann die vorliegende Ausführungsform z. B. verhindern, dass Videodaten oder Sprachdaten, u. s. w., die unter Urheberrecht zu schützen sind, kopiert werden.
Ferner wurde die vorliegende Ausführungsform erläutert, dass sie eine Übertragung zu dem Multi-Bus 18 u. s. w. ermöglicht, falls das Schutzsignal in den Ausgabedaten mit einem vorbestimmten Schutzsignal übereinstimmt und gleichzeitig die Zugriffsberechtigung der Übertragungssteuerung 3 überprüft worden ist. Jedoch ist die vorliegende Ausführungsform nicht darauf begrenzt; die vorliegende Ausführungsform kann eine Übertragung zu dem Multi-Bus 18 u. s. w. zulassen, ohne dass eine Zugriffsberechtigungsprüfung durchgeführt wird. Kurz gesagt: die vorliegende Ausführungsform kann eine Zugriffsberechtigungsprüfung des Übertragungsapparat entsprechend der Anwesenheit/Abwesenheit eines Schutzsignals in den Ausgabedaten oder dem Schutzsignal durchführen und die Übertragung zu dem Datenübertragungsapparat nur zulassen, wenn die Zugriffsberechtigungsprüfung des Datenübertragungsapparats durchgeführt worden ist.
(Ausführungsform 9)
9 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 9 der vorliegenden Erfin dung zeigt. 10 zeigt eine Konfiguration von Daten, die zu dem Multi-Bus 18 übertragen worden sind, und 11 zeigt die Übertragungsprozedur.
In 9 ist der Datenübertragungsapparat in der vorliegenden Ausführungsform derselbe wie der Datenübertragungsapparat in der Ausführungsform 1, außer dass der Datenübertragungsapparat ausgerüstet ist mit einem zweiten Verschlüsselungsschaltkreis 501, einem Schutzsignalerkennungsschaltkreis 502, der zweiten Zugriffsberechtigungsprüfungseinrichtung 201 und der ersten Verschlüsselungseinrichtung 51. Deshalb wird angenommen, dass die in der vorliegenden Ausführungsform nicht speziell spezifizierten Teile dieselben wie in der Ausführungsform 1 sind, und es wird angenommen, dass die Komponenten, denen dasselbe Bezugszeichen wie jenen in der Ausführungsform 1 zugewiesen sind, dieselben Funktionen haben wie jene in der Ausführungsform 1, außer wenn anderweitig spezifiziert. Ferner wird angenommen, dass die in der Ausführungsform 1 beschriebenen Modifizierungsbeispiele auf die vorliegende Ausführungsform mit ähnlichen Modifikationen anwendbar sind, außer wenn anderweitig spezifiziert. In 10 bezeichnet das Bezugszeichen 510 ein Datenpaket, und das Bezugszeichen 511 bezeichnet einen Kopf einschließlich von Verschlüsselungsmodeinformation.
In 9 bezeichnet das Bezugszeichen 501 einen zweiten Verschlüsselungsschaltkreis 501. Das Bezugszeichen 502 bezeichnet eine Schutzsignalerkennungseinrichtung 502, die mit der Übertragungssteuerung 3 und dem Schreibpufferspeicher 4 verbunden ist und ein Schutzsignal aus den kontinuierlich eingegebenen Daten erkennt und Verschlüsselungsmodeinformation ausgibt. Das Bezugszeichen 201 bezeichnet eine zweite Zugriffsberechtigungsprüfungseinrichtung 201, die mit der Übertragungssteuerung 3 verbunden ist.
Die Operation des Datenübertragungsapparats und des Datenübertragungssystems der vorliegenden, wie oben dargestellt konfigurierten Ausführungsform wird im Folgenden erläutert.
Die Operation, die bis zu einem Lesen von Daten aus dem Schreibpufferspeicher 4 begonnen wird, ist dieselbe wie die in der Ausführungsform 1 erläuterte Operation. Das Lesen von Daten aus dem Schreibpufferspeicher 4 wird über den Eingabedaten-Bus 19 unter Synchronisation mit dem Lesetakt 16 in den zweiten Verschlüsselungsschaltkreis 501 und den Schutzsignalerkennungsschaltkreis 502 eingegeben. Der Schutzsignalerkennungsschaltkreis 502 erkennt ein Schutzsignal aus den kontinuierlich eingegebenen Daten und stellt das Schutzsignal in dem zweiten Verschlüsselungsschaltkreis 501 ein. Es wird angenommen, dass das Schutzsignal dasselbe ist wie das in Tabelle 1 in der Ausführungsform 7.
11 zeigt die Übertragungsprozedur. Der Übertragungsapparat und das Übertragungsziel führen ein Multi-Bus-Initialisierung 520 durch. Dann sendet der Übertragungsapparat ein Schutzsignal an das Übertragungsziel 521. Das Übertragungsziel sendet entsprechend der Schutzinformation erforderlichenfalls eine Zugriffsberechtigungsanforderung 522 an den Übertragungsapparat, und der Übertragungsapparat und das Übertragungsziel führen eine Zugriffsberechtigungsprüfung 523 durch. Nachdem die Zugriffsberechtigung 523 zwischen der ersten Zugriffsberechtigungsprüfungseinrichtung 51 und der zweiten Zugriffsberechtigungsprüfungseinrichtung 201 erfolgt ist, führt der Übertragungsapparat eine Übertragung verschlüsselter Daten 524 durch.
In 9 werden die kontinuierlich eingegebenen Daten entsprechend dem erkannten Schutzsignal z. B. im Fall der in Tabelle 1 gezeigten Modes B, C und D verschlüsselt, und die aus dem Schreibpufferspeicher 4 ausgelesenen Daten werden in einem Puffer in der Übertragungssteuerung 3 vorübergehend gespeichert, und nach der Speicherung gibt die Übertragungssteuerung 3 eine Zugriffsanforderung an den Multi-Bus 18 aus. Nach dem Erwerb des Zugriffsrechts sendet die Übertragungssteuerung 3 die Adresse des Hauptspeichers 2, ein Schreibkommando und Daten über den Multi-Bus 18 an die Hauptspeichersteuerung 20, und die Daten werden in den Hauptspeicher 2 geschrieben.
Entsprechend dem erkannten Schutzsignal werden die kontinuierlich eingegebenen Daten z. B. im Fall des in Tabelle 1 gezeigten Modes A nicht verschlüsselt, und die aus dem Schreibpufferspeicher 4 ausgelesenen Daten werden in einem Puffer in der Übertragungssteuerung 3 vorübergehend gespeichert, und nach der Speicherung gibt die Übertragungssteuerung 3 eine Zugriffsanforderung an den Multi-Bus 18 aus. Nach dem Erwerb des Zugriffsrechts sendet die Übertragungssteuerung 3 die Adresse des Hauptspeichers 2, ein Schreibkommando und Daten über den Multi-Bus 18 an die Hauptspeichersteuerung 20, und die Daten werden in den Hauptspeicher 2 geschrieben.
Ferner wird die Verschlüsselungsmodeinformation entsprechend dem von dem Schutzsignalerkennungsschaltkreis 502 erkannten Schutzsignal eingestellt. Tabelle 2 unten zeigt ein Beispiel der Verschlüsselungsmodeinformation.
Die Verschlüsselungsmodeinformation wird gesendet, während sie an die verschlüsselten Daten angefügt ist. Es wird angenommen, dass das Verfahren der Erzeugung von Verschlüsselungsmodeinformation aus einem Schutzsignal hier dasselbe ist wie das Schutzsignal, aber die vorliegende Ausführungsform ist nicht darauf begrenzt.
[Tabelle 2]
Die oben angeführte Tabelle 2 zeigt, dass in dem Mode A freies Kopieren erlaubt ist; dass in Mode B Kopieren mit einer vorbestimmten Zugriffsberechtigungsprüfung erlaubt ist; dass in Mode C Daten, deren Kopieren der ersten Generation erlaubt ist, bereits einmal kopiert worden sind; und dass in Mode D ein Austausch der Daten mit vorbestimmter Zugriffsberechtigungsprüfung zugelassen werden kann, ein Kopieren aber verboten ist.
Die Verschlüsselungsmodeinformation wird ohne verschlüsselt zu sein von der Schutzsignalerkennungseinrichtung 502 an die Übertragungssteuerung 3 gesendet. Da die Verschlüsselungsmodeinformation nicht verschlüsselt ist, kann das Übertragungsziel den Verschlüsselungsmode lesen, selbst wenn die Übertragungsdaten verschlüsselt sind.
In 11 sendet die Übertragungssteuerung 3 nach dem Erwerb des Zugriffsrecht die Adresse des Hauptspeichers 2, ein Schreibkommando und die Daten über den Multi-Bus 18 an die Hauptspeichersteuerung 20, und die Daten werden in den Hauptspeicher 2 geschrieben.
10 zeigt ein Beispiel von Daten, die an den Multi-Bus 18 gesendet werden. Die Verschlüsselungsmodeinformation ist in dem Kopf 511 enthalten und wird dann gesendet, da aber die Verschlüsselungsmodeinformation nicht verschlüsselt ist, kann das Übertragungs ziel sie verwenden ohne Rücksicht darauf, ob ein Datenpaket verschlüsselt ist oder nicht. Das Datenpaket 510 kann mit der Verschlüsselungsmodeinformation verschlüsselt sein, braucht es aber nicht.
Zusätzlich zu den in der Ausführungsform 1 erreichten Wirkungen können die kontinuierlich eingegebenen Daten dann, wenn sie durch den zweiten Verschlüsselungsschaltkreis 501 verschlüsselt wurden, Videodaten oder Sprachdaten u. s. w. und unter dem Urheberrecht zu schützen sind, nicht zu den ursprünglichen Videodaten oder Sprachdaten decodiert werden, außer wenn sie entschlüsselt werden, selbst wenn sie zu dem Hauptspeicher 2 übertragen wurden, wodurch verhindert wird, dass solche Daten kopiert werden.
Der Datenübertragungsapparat in der vorliegenden Ausführungsform wurde erläutert, dass er derselbe ist wie das Datenübertragungssystem in der Ausführungsform 1, außer dass der Datenübertragungsapparat ausgerüstet ist mit dem zweiten Verschlüsselungsschaltkreis 501, dem Schutzsignalerkennungsschaltkreis 502, der zweiten Zugriffsberechtigungsprüfungseinrichtung 201 und der ersten Zugriffsberechtigungsprüfungseinrichtung 51. Jedoch ist die vorliegende Ausführungsform nicht darauf begrenzt; selbst wenn die vorliegende Ausführungsform dieselbe ist wie der Datenübertragungsapparat in der Ausführungsform 3 bis 7, außer dass der Datenübertragungsapparat mit dem zweiten Verschlüsselungsschaltkreis 501, dem Schutzsignalerkennungsschaltkreis 502, der zweiten Zugriffsberechtigungsprüfungseinrichtung 201 und der ersten Zugriffsberechtigungsprüfungseinrichtung 51 ausgerüstet ist, kann die vorliegende Ausführungsform z. B. verhindern, dass Videodaten oder Sprachdaten, u. s. w., die unter Urheberrecht zu schützen sind, kopiert werden.
(Ausführungsform 10)
12 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 10 der vorliegenden Erfindung zeigt und 13 zeigt eine Konfiguration von Daten, die zu dem Multi-Bus 18 übertragen werden.
In 12 ist der Datenübertragungsapparat in der vorliegenden Ausführungsform derselbe wie der Datenübertragungsapparat in der Ausführungsform 9, außer dass der Datenüber tragungsapparat ausgerüstet ist mit einer PID-Erkennungseinrichtung 530, die ein Paketidentifizierungssignal (PID) erkennt. Deshalb wird angenommen, dass die in der vorliegenden Ausführungsform nicht speziell spezifizierten Teile dieselben wie in der Ausführungsform 9 sind, und es wird angenommen, dass die Komponenten, denen dasselbe Bezugszeichen wie jenen in der Ausführungsform 9 zugewiesen sind, dieselben Funktionen haben wie jene in der Ausführungsform 9, außer wenn anderweitig spezifiziert. Ferner wird angenommen, dass die in der Ausführungsform 9 beschriebenen Modifizierungsbeispiele auf die vorliegende Ausführungsform mit ähnlichen Modifikationen anwendbar sind, außer wenn anderweitig spezifiziert. In 13 bezeichnet das Bezugszeichen 531 Programm-A-Pakete, und das Bezugszeichen 532 bezeichnet Programm-B-Pakete.
Die Operation des Datenübertragungsapparats und des Datenübertragungssystems der vorliegenden, wie oben dargestellt konfigurierten Ausführungsform wird im Folgenden erläutert.
Die Operation, die bis zu einem Lesen von Daten aus dem Schreibpufterspeicher 4 begonnen wird, ist dieselbe wie die in der Ausführungsform 1 erläuterte Operation. Das Lesen von Daten aus dem Schreibpufferspeicher 4 wird über den Eingabedaten-Bus 19 unter Synchronisation mit dem Lesetakt 16 in den zweiten Verschlüsselungsschaltkreis 501 und den Schutzsignalerkennungsschaltkreis 502 eingegeben. Der Schutzsignalerkennungsschaltkreis 502 erkennt ein Schutzsignal aus den kontinuierlich eingegebenen Daten und stellt das Schutzsignal in dem zweiten Verschlüsselungsschaltkreis 501 ein, und Verschlüsselungsmodeinformation wird erzeugt. Ferner erkennt die PID-Erkennungseinrichtung 530 ein Paketidentifizierungssignal (PID), das an das Paket von Eingabedaten angefügt ist, und sendet das PID an den zweiten Verschlüsselungsschaltkreis 501. Der zweite Verschlüsselungsschaltkreis 501 steuert, ob Verschlüsselung durchzuführen ist oder nicht. D. h., dass in 13 z. B. dann, wenn das Programm A frei kopiert werden kann, der zweite Verschlüsselungsschaltkreis 501 keine Verschlüsselung durchführt und z. B. den Mode A als Verschlüsselungsmodeinformation einstellt und dies als Kopfinformation an Anfang des Programm-A-Pakets einfügt, und dass dann, wenn eine Kopie erster Generation für das Programm B erlaubt ist, der zweite Verschlüsselungsschaltkreis 501 Verschlüsselung durchführt und z. B. den Mode B als Verschlüsselungsmodeinformation einstellt und dies als Kopfinformation am Anfang der Programm-B-Pakets einfügt. Da Verschlüsselungsmodeinformation 511 nicht verschlüsselt ist, kann das Übertragungsziel die Verschlüsselungsmodeinformation ohne Rücksicht darauf verwenden, ob die Datenpakete verschlüsselt sind oder nicht. Die Datenpakete 510 können durch die Verschlüsselungsmodeinformation verschlüsselt sein oder nicht.
Zusätzlich zu den in der Ausführungsform 9 erreichten Wirkungen kann die vorliegende Ausführungsform Daten durch Verändern der Verschlüsselung für jedes Programm und Verändern der Verschlüsselungsmodeinformation senden, und kann deshalb verschlüsselte Daten senden, die mit nicht verschlüsselten Daten gemultiplext sind.
Hier ist offensichtlich, dass keine Berechtigungsprüfung erforderlich ist, und es wird weder die erste Zugriffsberechtigungsprüfungseinrichtung 201 noch die zweite Zugriffsberechtigungsprüfungseinrichtung 51 verwendet.
(Ausführungsform 11)
14 ist ein Blockdiagramm, das eine umrissene Konfiguration des Datenübertragungsapparats und Datenübertragungssystems in der Ausführungsform 11 der vorliegenden Erfindung zeigt.
In 14 ist der Datenübertragungsapparat in der vorliegenden Ausführungsform derselbe wie der Datenübertragungsapparat in der Ausführungsform 2, außer dass der Datenübertragungsapparat ausgerüstet ist mit einem Entschlüsselungsschaltkreis 550, einer PID-Wiederherstellungseinrichtung 551, einem Schutzsignalwiederherstellungsschaltkreis 552, einer zweiten Zugriffsberechtigungsprüfungseinrichtung 553 und einer ersten Zugriffsberechtigungsprüfungseinrichtung 51. Deshalb wird angenommen, dass die in der vorliegenden Ausführungsform nicht speziell spezifizierten Teile dieselben wie in der Ausführungsform 2 sind, und es wird angenommen, dass die Komponenten, denen dasselbe Bezugszeichen wie jenen in der Ausführungsform 2 zugewiesen sind, dieselben Funktionen haben wie jene in der Ausführungsform 2, außer wenn anderweitig spezifiziert. Ferner wird angenommen, dass die in der Ausführungsform 2 beschriebenen Modifizierungsbeispiele auf die vorliegende Ausführungsform mit ähnlichen Modifikationen anwendbar sind, außer wenn anderweitig spezifiziert.
In 14 bezeichnet das Bezugszeichen 550 einen Entschlüsselungsschaltkreis, der die von dem Übertragungsziel empfangenen Ausgabedaten entschlüsselt, falls sie verschlüsselt sind. Das Bezugszeichen 551 bezeichnet einen PID-Wiederherstellungsschaltkreis, der eine PID aus den von dem Übertragungsziel empfangenen Ausgabedaten herauszieht. Das Bezugszeichen 552 bezeichnet eine Schutzsignalwiederherstellungseinrichtung, die mit der Übertragungssteuerung 3 und dem Lesepufferspeicher 21 verbunden ist und ein Schutzsignal aus den von dem Übertragungsziel empfangenen Ausgabedaten herauszieht und einen Verschlüsselungsmode einstellt. Das Bezugszeichen 553 bezeichnet eine zweite Zugriffsberechtigungsprüfungseinrichtung, die mit der Übertragungssteuerung 3 verbunden ist. Es wird angenommen, dass das Schutzsignal dasselbe ist wie das in Tabelle 1, und dass die Verschlüsselungsmodeinformation dieselbe ist wie in Tabelle 2.
Die Operation des Datenübertragungsapparats und des Datenübertragungssystems der vorliegenden, wie oben dargestellt konfigurierten Ausführungsform wird im Folgenden erläutert.
Die Schutzsignalwiederherstellungseinrichtung 552 zieht ein Schutzsignal aus den Ausgabedaten von dem Übertragungsziel heraus und stellt die Daten in der Entschlüsselungseinrichtung 550 ein. Die Entschlüsselungseinrichtung 550 entschlüsselt die Daten entsprechend dem oben beschriebenen Schutzsignal. Falls die Ausgabedaten von dem Übertragungsziel eine Vielzahl von Programmen sind, die in Paketen gemultiplext und für jedes Programm verschlüsselt sind, erkennt der PID-Wiederherstellungsschaltkreis 551 die PID und stellt die PID in der Entschlüsselungseinrichtung 550 ein. Die Entschlüsselungseinrichtung 550 entschlüsselt nur Programme mit der eingestellten PID.
Die anderen Operationen sind dieselben wie in der Ausführungsform 2.
Wie oben gezeigt wurde, kann die Ausführungsform 11 der vorliegenden Erfindung dann, wenn die Ausgabedaten von dem Übertragungsziel verschlüsselt sind, die Daten entsprechend dem Schutzsignal entschlüsseln, und falls die Daten gemultiplext sind, was sich aus dem Multiplexen einer Vielzahl von Programmen ergibt, dann hat die vorliegende Ausführungsform einen Vorteil der selektiven Entschlüsselung der Daten.
Dazu wurden in den oben beschriebenen Ausführungsformen 1 bis 11 Erläuterungen gemacht durch Fokussierung auf den Datenübertragungsapparat und das Datenübertragungssystem der vorliegenden Erfindung, und das Programmaufzeichnungsmedium der vorliegenden Erfindung ist ein Aufzeichnungsmedium, auf dem ein Programm gespeichert ist, das einen Computer anweist, alle oder einige der Funktionen der Komponenten auszuführen, wie die Einrichtungen, Steuerungen, Speicher oder Ähnliches, die oben erläutert wurden.
Die vorliegende Ausführungsform verwirklicht die Einrichtungen und Schaltkreise u. s. w. durch Hardware, aber die vorliegende Ausführungsform ist nicht darauf begrenzt; diese Einrichtungen und Schaltkreise u. s. w. können auch durch Software unter Verwendung eines Computers verwirklicht werden.
Wie oben beschrieben sieht die vorliegende Erfindung entsprechend den Ansprüchen 1 bis 3 einen Datenübertragungsapparat vor, der verhindert, dass kontinuierlich eingegebene/ ausgegebene Daten unterbrochen werden, falls das Intervall, in dem eine Buszugriffsfreigabe ausgegeben wird, unregelmäßig wird.
Die vorliegende Erfindung entsprechend den Ansprüchen 4 und 5 kann einen Datenübertragungsapparat vorsehen, der ferner illegale Kopien verhindern kann von Übertragungsdaten, die einen Urheberrechtsschutz benötigen, zusätzlich zu der Wirkung der Verhinderung von Unterbrechungen kontinuierlich eingegebener/ausgegebener Daten.
Die vorliegende Erfindung entsprechend dem Anspruch 6 kann einen Datenübertragungsapparat vorsehen, der ferner illegale Kopien verhindern kann von Übertragungsdaten, die einen Urheberrechtsschutz benötigen, durch Zugriffsberechtigungsüberprüfung, zusätzlich zu der Wirkung der Verhinderung von Unterbrechungen kontinuierlich eingegebener/ausgegebener Daten.
Die vorliegende Erfindung entsprechend dem Anspruch 7 kann Verschlüsselungsmodeinformation senden, und somit Kopierfreigabe-/-sperrinformation für Übertragungsdaten zu dem Übertragungsziel senden, zusätzlich zu der Wirkung der Verhinderung von Unterbrechungen kontinuierlich eingegebener/ausgegebener Daten.
Die vorliegende Erfindung entsprechend dem Anspruch 8 kann eine Verschlüsselung für jedes Programm durchführen, und somit wirkungsvoll zu verschlüsselnde Daten, die mit Daten gemultiplext sind, welche keine Verschlüsselung benötigen, von dem Übertragungsapparat zu dem Übertragungsziel senden, zusätzlich zu der Wirkung der Verhinderung von Unterbrechungen kontinuierlich eingegebener/ausgegebener Daten.
Die vorliegende Erfindung entsprechend dem Anspruch 9 kann PID ohne Verschlüsselung senden, und somit kann das Übertragungsziel die Pakete eines vorbestimmten Programms ohne Rücksicht darauf herausziehen, ob die Daten verschlüsselt sind oder nicht.
Die vorliegende Erfindung entsprechend dem Anspruch 10 kann eine Verschlüsselung für jedes Programm durchführen und auch Verschlüsselungsmodeinformation für jedes Programm anfügen, und kann somit Kopierfreigabe-/-sperrinformation der Übertragungsdaten für jedes Programm einstellen, zusätzlich zu der Wirkung der Verhinderung von Unterbrechungen kontinuierlich eingegebener/ausgegebener Daten.
Die vorliegende Erfindung entsprechend dem Anspruch 11 kann ein Datenübertragungssystem vorsehen, dass Unterbrechungen kontinuierlich eingegebener/ausgegebener Daten verhindern kann, selbst wenn das Intervall der Ausgabe von Bus-Zugriffsfreigaben unregelmäßig wird.
Die vorliegende Erfindung entsprechend dem Anspruch 12 kann ein Datenübertragungssystem vorsehen, dass Unterbrechungen kontinuierlich eingegebener/ausgegebener Daten aufgrund von unregelmäßigen Intervallen der Ausgabe von Bus-Zugriffsfreigaben aus anderen Gründen als externen Gründen wie Fehlern vollständig verhindern kann.
Die vorliegende Erfindung entsprechend dem Anspruch 13 kann ein Datenübertragungssystem vorsehen, dass Auslassungen kontinuierlich eingegebener Daten oder Unterbrechungen kontinuierlich ausgegebener Daten verhindern kann, welche durch das Umschal ten zwischen einer Eingabedatenübertragung und einer Ausgabedatenübertragung verursacht wird.
Die vorliegende Erfindung entsprechend dem Anspruch 14 kann ein Datenübertragungssystem vorsehen, dass Unterbrechungen kontinuierlich ausgegebener Daten verhindern kann, welche durch das Umschalten zwischen der kontinuierlichen Übertragung einer Videodatengruppe und der kontinuierlichen Übertragung einer Sprachdatengruppe verursacht wird.
Die vorliegende Erfindung entsprechend den Ansprüchen 15 bis 18 kann ein Datenübertragungssystem vorsehen, dass illegale Kopien von Übertragungsdaten verhindern kann, welche einen Urheberrechtsschutz benötigen, zusätzlich zu der Wirkung der Verhinderung von Unterbrechungen kontinuierlich übertragener Daten.
Beschreibung der Bezugszeichen

1: Zentralverarbeitungseinheit (CPU)
2: Hauptspeicher
3: Übertragungssteuerung
4: Schreibpufferspeicher
5: Schreibpuffersteuerung
6: Übertragungsmengenregister
7: Lesezähler
8: Lesevergleicher
9: Schreibzähler
10: Subtrahierer
11: UND-Schaltkreis
12: Restmengenvergleicher
18: Multi-Bus
19: Eingabedaten-Bus
20: Hauptspeichersteuerung
21: Lesepufferspeicher
22: Lesepuffersteuerung
23: Restmengenzähler
24: Ausgabedaten-Bus
25: Schreibvergleicher
26: Addierer
28: Restmengenvergleicher
40: Puffersteuerung
41: Bidirektionaler Daten-Bus
42: Übertragungsfreigabeschalterschaltkreis
43: Video-/Sprach-Demultiplexer
44: Schutzsignalerkennungsschaltkreis
45: Übertragungssteuerungschaltkreis
50: Erster Verschlüsselungsschaltkreis
51: Erster Berechtigungsprüfungsschaltkreis
201: Zweiter Berechtigungsprüfungsschaltkreis
501: Zweiter Verschlüsselungsschaltkreis

Claims

Datenübertragungsvorrichtung, die kontinuierlich eingegebene Daten zeitweilig speichert und die eingegebenen Daten entsprechend einem Eingabe-Freigabesignal zu einem Übertragungs-Ziel (2) sendet, das von dem Übertragungs-Ziel (2) über einen ersten Bus (18) ausgegeben wird, wobei sie umfasst: einen Eingangs-Pufferspeicher (4), der die kontinuierlich eingegebenen Daten zeitweilig speichert; eine Übertragungs-Steuerung (3), die über den ersten Bus (18) mit dem Übertragungs-Ziel (2) verbunden ist und das Eingabe-Freigabesignal über den ersten Bus (18) erfasst und die zeitweise gespeicherten eingegebenen Daten, die von dem Eingabe-Pufferspeicher (4) ausgegeben werden, über den ersten Bus (18) an das Übertragungs-Ziel sendet; gekennzeichnet durch: einen zweiten Bus (19), der Datenübertragung zwischen dem Eingabe-Pufferspeicher (4) und der Übertragungs-Steuerung (3) durchführt; und eine Puffer-Steuerung (5), die die Ausgabe des Eingabe-Pufferspeichers (4) an die Übertragungs-Steuerung (3) über den zweiten Bus (19) steuert, indem sie die Menge in dem Eingabe-Pufferspeicher (4) gespeicherter Daten mit der Übertragungs-Größe entsprechend dem Eingabe-Freigabesignal vergleicht, wobei die Eingabe-Pufferspeicher-Kapazität CAPW die folgende mathematische Gleichung 1 erfüllt, in der die Eingabe-Rate der kontinuierlich eingegebenen Daten T1 ist und der maximale angenommene Wert des Sende-Zeitintervalls des Eingabe-Freigabesignals, das von dem Übertragungs-Ziel ausgegeben wird, TW ist: [Mathematische Gleichung 1] CAPW ≥ TW × T1.
Datenübertragungsvorrichtung, die Ausgabe-Daten, die von einem Übertragungs-Ziel (2) über einen ersten Bus (18) entsprechend einem Ausgabe-Freigabesignal gesendet werden, das von dem Übertragungs-Ziel (2) ausgegeben wird, zeitweilig speichert und die Daten kontinuierlich ausgibt, wobei sie umfasst: eine Übertragungs-Steuerung (3), die mit dem Übertragungs-Ziel (2) über den ersten Bus (18) verbunden ist und das Ausgabe-Freigabesignal und die gesendeten Ausgabe-Daten über den ersten Bus (18) erfasst; einen Ausgabe-Pufferspeicher (21), der die gesendeten Ausgabe-Daten zeitweilig speichert und kontinuierlich ausgibt; gekennzeichnet durch: einen zweiten Bus (24), der Datenübertragung zwischen dem Ausgabe-Pufferspeicher (21) und der Übertragungs-Steuerung (3) durchführt; und eine Puffer-Steuerung (22), die die Eingabe in den Ausgabe-Pufferspeicher (21) von der Übertragungs-Steuerung (3) über den zweiten Bus (24) steuert, indem sie die Menge in dem Ausgabe-Pufferspeicher (21) gespeicherter Daten mit dem Übertragungs-Größenwert entsprechend dem Ausgabe-Freigabesignal vergleicht, wobei die Ausgabe-Pufferspeicher-Kapazität CAPR die folgende mathematische Gleichung 2 erfüllt, in der die Ausgabe-Rate der kontinuierlich ausgegebenen Daten T2 ist und der maximale angenommene Wert des Sende-Zeitintervalls des Ausgabe-Freigabesignals, das von dem Übertragungs-Ziel ausgegeben wird, TR ist: [Mathematische Gleichung 2] CAPR ≥ TR × T2.
Datenübertragungsvorrichtung, die kontinuierlich eingegebene Daten zeitweilig speichert, die eingegebenen Daten über einen ersten Bus (18) entsprechend einem Eingabe-Freigabesignal, das von einem Übertragungs-Ziel (2) ausgegeben wird, zu dem Übertragungs-Ziel (2) sendet und Ausgabe-Daten, die von dem Übertragungs-Ziel (2) über den ersten Bus (18) entsprechend einem Ausgabe-Freigabesignal, das von dem Übertragungs-Ziel (2) ausgegeben wird, gesendet werden, zeitweilig speichert und die Ausgabe-Daten kontinuierlich ausgibt, wobei sie umfasst: einen Eingabe-Pufferspeicher (4), der die kontinuierlich eingegebenen Daten zeitweilig speichert; einen Ausgabe-Pufferspeichert (21), der die gesendeten Ausgabe-Daten zeitweilig speichert und kontinuierlich ausgibt; eine Übertragungs-Steuerung (3), die über den ersten Bus (18) mit dem Übertragungs-Ziel (2) verbunden ist und die das Eingabe-Freigabesignal, das Ausgabe-Freigabesignal und die gesendeten Ausgabe-Daten über den ersten Bus (18) erfasst, die zeitweilig gespeicherten Eingabe-Daten, die von dem Eingabe-Pufterspeicher (4) ausgegeben werden, über den ersten Bus (18) an das Übertragungs-Ziel (2) sendet und die Ausgabe-Daten über den ersten Bus (18) an den Ausgabe-Pufferspeicher (21) sendet; gekennzeichnet durch: einen zweiten Bus (41), der Datenübertragung zwischen dem Eingabe-Pufterspeicher (4), dem Ausgabe-Pufferspeicher (21) und der Übertragungs-Steuerung (3) durchführt; und eine Puffer-Steuerung (5, 22, 40), die die Ausgabe des Eingabe-Pufferspeichers (4) an die Übertragungs-Steuerung (3) über den zweiten Bus (19) steuert, indem sie die Menge an in dem Eingabe-Pufferspeicher (4) gespeicherter Daten mit der Übertragungs-Größe entsprechend dem Eingabe-Freigabesignal vergleicht und die Eingabe in den Ausgabe-Pufferspeicher (21) von der Übertragungs-Steuerung (3) über den zweiten Bus (24) steuert, indem sie die Menge an in dem Ausgabe-Pufferspeicher (21) gespeicherter Daten mit der Übertragungs-Größe entsprechend dem Ausgabe-Freigabesignal vergleicht, wobei die Eingabe-Pufferspeicher-Kapazität CAPW die folgende mathematische Gleichung 1 erfüllt, in der die Eingabe-Rate der kontinuierlich eingegebenen Daten T1 ist und der maximale angenommene Wert des Sende-Zeitintervalls des Eingabe-Freigabesignals, das von dem Übertragungs-Ziel ausgegeben wird, TW ist; und die Ausgabe-Pufferspeicher-Kapazität CAPR die folgende mathematische Gleichung 2 erfüllt, in der die Ausgabe-Rate der kontinuierlich ausgegebenen Daten T2 ist und der maximale angenommene Wert des Sende-Zeitintervalls des Ausgabe-Freigabesignals, das von dem Übertragungs-Ziel ausgegeben wird, TR ist: [Mathematische Gleichung 1] CAPW ≥ TW × T1[Mathematische Gleichung 2] CAPR ≥ TR × T2.
Datenübertragungsvorrichtung nach Anspruch 1 oder 3, die des Weiteren eine Übertragungs-Steuereinrichtung (44) auf der Seite der Vorrichtung umfasst, die erfasst, ob die Eingabe-Daten ein vorgegebenes Schutzsignal enthalten, das Schutzsignal extrahiert und Senden zu dem Übertragungs-Ziel (2) entsprechend dem Vorhandensein/Nichtvorhandensein des Schutzsignals freigibt.
Datenübertragungsvorrichtung nach einem der Ansprüche 1, 3 und 4, die des Weiteren eine Verschlüsselungseinrichtung (50) umfasst, die erfasst, ob die Eingabe- Daten ein vorgegebenes Schutzsignal enthalten, und, wenn die Eingabe-Daten das vorgegebene Schutzsignal erhalten, die Eingabe-Daten verschlüsselt und die verschlüsselten Eingabe-Daten zu dem Übertragungs-Ziel (2) sendet.
Datenübertragungsvorrichtung nach Anspruch 4 oder 5, die des Weiteren eine Authentifizierungseinrichtung (51) umfasst, die, wenn Authentifizierung des Datenübertragungs-Ziels (2) als notwendig erachtet wird, die Authentifizierung durchführt.
Datenübertragungsvorrichtung nach Anspruch 4, 5 oder 6, die eine Übertragungs-Steuerung umfasst, die nicht nur Daten sendet, die durch Verschlüsselung der Eingabe-Daten gewonnen werden, sondern auch Verschlüsselungsmodus-Informationen ohne Verschlüsselung, die entsprechend dem Schutzsignal eingestellt werden.
Datenübertragungsvorrichtung nach Anspruch 5, 6 oder 7, die des Weiteren eine Verschlüsselungseinrichtung umfasst, wobei die Eingabe-Daten multiplexierte Daten sind, die gewonnen werden, indem eine Vielzahl von Programmen in einem Paket multiplexiert, für jedes der Programme selektiv verschlüsselt und zu dem Übertragungs-Ziel (2) übertragen werden.
Datenübertragungsvorrichtung nach Anspruch 8, die die Übertragungs-Steuerung umfasst, die Paket-Kennungen zum Identifizieren der Vielzahl von Programmen ohne Verschlüsselung zu dem Übertragungs-Ziel (2) sendet.
Datenübertragungsvorrichtung nach Anspruch 8 oder 9, die die Übertragungs-Steuerung umfasst, die Daten mit den Verschlüsselungsmodus-Informationen für jedes der Programme der multiplexierten Paketdaten sendet.
Datenübertragungssystem, das umfasst: eine Datenübertragungsvorrichtung nach einem der Ansprüche 1 bis 10; einen Hauptspeicher (2) und eine zentrale Verarbeitungseinheit (1), die den Hauptspeicher (2) steuert, der das Übertragungs-Ziel umfasst; und einen Übertragungs-Bus, der der erste Bus (18) ist.
Datenübertragungssystem nach Anspruch 11, wobei die zentrale Verarbeitungseinheit (1) die Übertragungs-Größe entsprechend dem Eingabe-Freigabesignal so festlegt, dass der Eingabe-Pufferspeicher (4) leer wird, wenn eine Übertragung abgeschlossen ist, und/oder die Übertragungs-Größe entsprechend dem Ausgabe-Freigabesignal so festlegt, dass kein freier Platz in dem Ausgabe-Pufferspeicher (21) verbleibt, wenn die Übertragung abgeschlossen ist.
Datenübertragungssystem nach Anspruch 11 oder 12, wobei die Datenübertragungsvorrichtung die Datenübertragungsvorrichtung nach Anspruch 3 ist und eine Übertragungs-Steuereinrichtung (42) umfasst, die zwischen der Eingabe-Datenübertragung und der Ausgabe-Datenübertragung durch Zeitteilung entsprechend einer Beziehung zwischen der Eingabe-Pufferspeicher-Kapazität, der Eingabe-Rate, der Kapazität des Ausgabe-Pufferspeichers und der Ausgabe-Rate umschaltet, und das Eingabe-Freigabesignal sowie das Ausgabe-Freigabesignal entsprechend dem Umschalten ausgegeben werden, das durch die Übertragungs-Steuereinrichtung (42) durchgeführt wird.
Datenübertragungssystem nach Anspruch 11, 12 oder 13, wobei die Datenübertragungsvorrichtung die Datenübertragungsvorrichtung nach Anspruch 2 oder 3 ist, und, wenn die Ausgabe-Daten gewonnen werden, indem Bild-/Sprach-Multiplex-Daten in eine kontinuierlich Bilddatengruppe, die eine Gruppe kontinuierlicher Bilddaten ist, und eine kontinuierliche Sprachdatengruppe, die eine Gruppe kontinuierlicher Sprachdaten ist, getrennt werden, die kontinuierliche Bilddatengruppe und die kontinuierliche Sprachdatengruppe, die einander entsprechen, jeweils in Reaktion auf die zwei Ausgabe-Freigabesignale gesendet werden, die nacheinander ausgegeben werden, die Übertragungszeiten der zwei Ausgabe-Freigabesignale durch die Übertragungs-Steuereinrichtung so bestimmt werden, dass die kontinuierliche Bilddatengruppe und die kontinuierliche Sprachdatengruppe, die einander entsprechen, kontinuierlich von dem Ausgabe-Pufferspeicher (21) ausgegeben werden.
Datenübertragungssystem nach einem der Ansprüche 11 bis 14, wobei die Datenübertragungsvorrichtung die Datenübertragungsvorrichtung nach Anspruch 2 oder 3 ist und eine Übertragungs-Steuereinrichtung (3, 552) auf der Seite des Übertragungs-Ziels umfasst, die erfasst, ob die Ausgabe-Daten ein vorgegebenes Schutzsignal enthalten, und Senden an die Datenübertragungsvorrichtung entsprechend dem Schutzsignal freigibt.
Datenübertragungssystem nach Anspruch 11, 12, 13 oder 14, wobei die Datenübertragungsvorrichtung die Datenübertragungsvorrichtung nach Anspruch 2 oder 3 ist, und das eine Übertragungs-Steuereinrichtung (3, 550, 551, 552, 553) auf der Seite des Übertragungs-Ziels umfasst, die, wenn die Ausgabe-Daten verschlüsselt sind, erfasst, ob die Ausgabe-Daten vorgegebene Verschlüsselungsmodus-Informationen enthalten oder nicht, Authentifizierung der Datenübertragungsvorrichtung entsprechend den Verschlüsselungsmodus-Informationen ausführt und Senden an die Datenübertragungsvorrichtung nur dann freigibt, wenn die Datenübertragungsvorrichtung authentifiziert ist.
Datenübertragungsvorrichtung nach Anspruch 2, die des Weiteren eine Authentifizierungseinrichtung (51), die, wenn die Ausgabe-Daten verschlüsselt sind und vorgegebene Verschlüsselungsmodus-Informationen enthalten, die erforderliche Authentifizierung des Übertragungs-Ziels (2) entsprechend den vorgegebenen Verschlüsselungsmodus-Informationen ausführt, und eine Entschlüsselungseinrichtung umfasst, die die verschlüsselten Ausgabe-Daten entschlüsselt.
Datenübertragungsvorrichtung nach Anspruch 17, die eine Authentifizierungseinrichtung, die, wenn die Ausgabe-Daten multiplexierte Daten, die aus einer Vielzahl von Programmen bestehen, die zu Paketen multiplexiert und dann verschlüsselt werden, und vorgegebene Verschlüsselungsmodus-Informationen enthalten, die erforderliche Authentifizierung des Übertragungs-Ziels entsprechend den vorgegebenen Verschlüsselungsmodus-Informationen ausführt, und eine Entschlüsselungseinrichtung umfasst, die die verschlüsselten Ausgabe-Daten für jedes der Programme selektiv entschlüsselt.
Programmaufzeichnungsmedium, das ein Programm speichert, das einen Computer anweist, alle Funktionen zu erfüllen, die entweder von jeder Einrichtung der Datenübertragungsvorrichtung nach einem der Ansprüche 1 bis 10, 17 und 18 oder von jedem Bestandteil des Datenübertragungssystems nach den Ansprüchen 11 bis 16 ausgeführt werden.