DE69902441T2 - Feldeffekttransistor - Google Patents
FeldeffekttransistorInfo
- Publication number
- DE69902441T2 DE69902441T2 DE69902441T DE69902441T DE69902441T2 DE 69902441 T2 DE69902441 T2 DE 69902441T2 DE 69902441 T DE69902441 T DE 69902441T DE 69902441 T DE69902441 T DE 69902441T DE 69902441 T2 DE69902441 T2 DE 69902441T2
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- insulator
- transistor
- effect transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/051—Manufacture or treatment of FETs having PN junction gates
- H10D30/0516—Manufacture or treatment of FETs having PN junction gates of FETs having PN heterojunction gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/061—Manufacture or treatment of FETs having Schottky gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6728—Vertical TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/83—FETs having PN junction gate electrodes
- H10D30/831—Vertical FETs having PN junction gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
Landscapes
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electronic Switches (AREA)
Description
- Die Erfindung betrifft Feldeffekttransistoren und insbesondere Junction-Feldeffekttransistoren und Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFET) mit im Wesentlichen vertikaler Geometrie. Dabei umfassen die Feldeffekttransistoren ein ebenes Substrat aus nichtleitendem Material. Die Erfindung betrifft auch ein Verfahren zum Herstellen von Feldeffekttransistoren dieser Bauart mit im Wesentlichen vertikaler Geometrie, wobei der Transistor ein ebenes Substrat aus nichtleitendem Material enthält.
- Feldeffekttransistoren (FET), bei denen amorphes Material als aktiver Halbleiter verwendet wird, werden üblicherweise mit horizontaler Geometrie verwirklicht, siehe Fig. 1, die zwei Beispiele (Fig. 1a und Fig. 1b) für die Realisierung eines herkömmlichen Dünnfilm-Feldeffekttransistors zeigt. Dabei sind die Drainelektrode und die Gateelektrode durch einen Transistorkanal voneinander getrennt. Dieser Kanal besteht aus amorphem Halbleitermaterial. Die Gateelektrode ist als waagrechte Schicht bestimmt, die mit Hilfe eines Gateisolators gegen den Kanal isoliert ist. Der Transistoreffekt ist abhängig vom Gatepotential entweder als Verarmungsmodus oder Anreicherungsmodus definiert. In dieser Art von Feldeffekttransistoren werden als aktives amorphes Halbleitermaterial konjugierte Polymere, aromatische Moleküle und amorphe anorganische Halbleiter verwendet. Fig. 1 zeigt beispielsweise einen Dünnfilmtransistor mit einem aktiven Halbleitermaterial in Form einer 10 nm dicken Schicht aus amorphem Si:H (D. B. Thomasson & al., IEEE E1. Dev. Lett., Vol. 18, p. 117; March 1997). Auf einem Substrat ist eine Gateelektrode bereitgestellt, die aus Metall sein kann. Über dieser Gateelektrode liegt eine Isolierschicht aus Siliciumnitrid (SiN). Das aktive Halbleitermaterial in Form von amorphem Si:H ist über dem Isolator in einer 10 nm dicken Schicht bereitgestellt. Die Drainelektrode und die Gateelektrode sind mit Abstand zueinander auf dem aktiven Halbleitermaterial angeordnet.
- Sie sind mit einem Metall realisiert, das sich vom Metall der Gateelektrode unterscheidet, z. B. Aluminium. Ein weiteres Beispiel eines organischen Dünnfilmtransistors zeigt Fig. 1b (A. Dodabalapur & al., Appl. Phys. Lett.; Vol. 69, pp. 4227-29, December 1996). Dabei ist das aktive Halbleitermaterial eine organische Verbindung, z. B. ein Polymer oder aromatische Moleküle. Wie beim Beispiel in Fig. 1a ist die Gateelektrode auf einem Substrat bereitgestellt. Über der Gateelektrode liegt ein Isolator in Form einer Schicht, die man durch Überziehen der Oberfläche der Gateelektrode mit einer Oxidschicht herstellen kann. Dies kann durch Oxidieren des Materials in der Oberfläche der Gateelektrode realisiert werden. Die Drainelektrode und die Sourceelektrode sind mit Abstand zueinander auf der Isolierschicht angeordnet. Über der Drainelektrode und der Sourceelektrode ist eine Schicht aus aktivem Halbleitermaterial bereitgestellt, die auch den freiliegenden Abschnitt des Gateisolators bedeckt. Bei dem organischen Halbleitermaterial kann es sich seinerseits um ein konjugiertes Polymer oder aromatische Moleküle handeln. Die in Fig. 1a und Fig. 1b dargestellten Ausführungsformen erlauben es, Feldeffekttransistoren in Dünnfilmtechnologie und mit sehr kleinen Abmessungen in vertikaler Richtung zu verwirklichen. Sie nehmen jedoch eine relativ große waagrechte Fläche ein.
- Der angegebene Stand der Technik betrifft, siehe Fig. 1a und Fig. 1b, einen MOSFET. D. h., dass zwischen der Gateelektrode und dem aktiven Halbleitermaterial ein so genannter Gateisolator vorhanden ist, z. B. in Form einer Oxidschicht. Bei einem so genannten Junction-Feldeffekttransistor (JFET) ist der Gateisolator weggelassen. Das Halbleitermaterial berührt die Gateelektrode direkt, so dass sich dadurch ein pn-Übergang ausbildet. Durch eine geeignete Wahl des Halbleitermaterials und des Kontaktmaterials für die Gateelektrode kann der pn-Übergang spontan als Schottky-Barriere ausgebildet werden. Der Junction-Feldeffekttransistor erscheint dadurch als Metall-Halbleiter-Feldeffekttransistor (MESFET).
- Fig. 1c zeigt skizzenhaft das Prinzip einer herkömmlichen planaren JFET-Struktur, die in diesem Fall als n-Kanal-JFET verwirklicht ist.
- Der Gebrauch eines amorphen Halbleitermaterials ermöglicht die Realisierung von verschiedenen Transistorgeometrien, falls man die ganz besonderen Verarbeitungseigenschaften des amorphen Materials ausnutzt. Die Aufgabe der Erfindung besteht also darin, einen Feldeffekttransistor bzw. einen Junction-Feldeffekttransistor (JFET) und einen Metalloxid-Feldeffekttransistor (MOSFET) mit vertikaler Geometrie bereitzustellen. Insbesondere ist es die Aufgabe, das amorphe aktive Halbleitermaterial in Form organischer Moleküle, eines konjugierten Polymers oder eines amorphen anorganischen Halbleiters auf einer vertikalen Struktur abzuscheiden, die sowohl die Gateelektrode und entweder die Drainelektrode oder die Sourceelektrode enthält. Schließlich ist es auch eine Aufgabe der Erfindung, einen vertikal ausgerichteten Transistorkanal bereitzustellen.
- Übliche Halbleitervorrichtungen wurden bisher mit vertikaler Geometrie hergestellt. Der Grund dafür liegt in einer besseren Ausnutzung der Chipfläche. Von einem Transistor mit vertikaler Geometrie darf man erwarten, dass er weniger Raum einnimmt als ein Transistor mit horizontaler Geometrie.
- Beispielsweise kennt man aus dem US-Patent 5,563,077 (H. C. Ha) einen Dünnfilmtransistor mit einem vertikalen Kanal, wobei der Kanal mit zwei gegenseitig beabstandeten vertikalen Seitenwänden ausgebildet ist, die an einem Ende mit einer ähnlichen vertikalen Endwand verbunden sind. In der Ebene senkrecht zu den Wänden hat der Transistorkanal somit einen U-förmigen Schnitt, wobei die Seitenwände die Schenkel des U sind und die Endwand die Querlinie. Die Wände können auf einem geeigneten Substrat bereitgestellt sein und vollständig mit einer Schicht Isoliermaterial bedeckt sein. Über der Isolierschicht liegt eine leitende Schicht, die die Gateelektrode des Transistors bildet. Die Enden der Seitenwände oder das Ende der u-förmigen Kanalstruktur liegen frei. Auf diesen Endflächen des Kanals sind die Sourceelektrode bzw. die Drainelektrode ausgebildet, beispielsweise mit Hilfe eines Ionenimplantationsverfahrens. Die Hauptaufgabe eines derartigen Dünnfilmtransistors besteht darin, eine zufriedenstellende Kanallänge auf einer Fläche bereitzustellen, die kleiner ist als die Fläche, die man mit eher herkömmlichen Ausführungsformen erzielen kann, wobei zugleich der Leckstrom bei sperrendem Transistor abnimmt.
- Die genannten Aufgaben werden erfüllt und weitere Vorteile werden gemäß der Erfindung mit einem Junction-Feldeffekttransistor (JFET) erzielt, der umfasst:
- eine Schicht aus leitendem Material, die eine erste Elektrode enthält und auf dem Substrat bereitgestellt ist,
- eine Schicht aus Isoliermaterial, die einen ersten Isolator bildet und über der ersten Elektrode bereitgestellt ist,
- eine Schicht aus leitendem Material, die eine zweite Elektrode bildet, die über dem ersten Isolator angeordnet ist,
- eine weitere Schicht aus Isoliermaterial, die einen zweiten Isolator bildet und über der zweiten Elektrode liegt,
- eine Schicht aus leitendem Material, die eine dritte Elektrode bildet, die über dem zweiten Isolator angeordnet ist, wobei die erste Elektrode und die dritte Elektrode jeweils die Drain- bzw. die Sourceelektrode des Transistors enthalten oder umgekehrt, und die zweite Elektrode die Gateelektrode des Transistors, und mindestens die zweite Elektrode und die dritte Elektrode und der erste Isolator und der zweite Isolator mit den jeweiligen Schichten in gestapelter Anordnung eine Stufe bilden, die relativ zur ersten Elektrode und/oder zum Substrat vertikal ausgerichtet ist, und
- ein Halbleitermaterial, das den aktiven Halbleiter des Transistors verwirklicht und über dem freiliegenden Abschnitt der ersten Elektrode, der zweiten Elektrode und der dritten Elektrode angeordnet ist, wobei der aktive Halbleiter die Gateelektrode direkt kontaktiert und einen im Wesentlichen vertikal ausgerichteten Transistorkanal zwischen der ersten Elektrode und der dritten Elektrode ausbildet;
- sowie mit einem Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET), der umfasst:
- eine Schicht aus leitendem Material, die eine erste Elektrode enthält und auf dem Substrat bereitgestellt ist,
- eine Schicht aus Isoliermaterial, die einen ersten Isolator bildet und über der ersten Elektrode bereitgestellt ist,
- eine Schicht aus leitendem Material, die eine zweite Elektrode bildet, die über dem ersten Isolator angeordnet ist,
- eine weitere Schicht aus Isoliermaterial, die einen zweiten Isolator bildet und über der zweiten Elektrode liegt,
- eine Schicht aus leitendem Material, die eine dritte Elektrode bildet, die über dem zweiten Isolator angeordnet ist, wobei die erste Elektrode und die dritte Elektrode jeweils die Drain- bzw. die Sourceelektrode des Transistors enthalten oder umgekehrt, und die zweite Elektrode die Gateelektrode des Transistors, und mindestens die zweite Elektrode und die dritte Elektrode und der erste Isolator und der zweite Isolator mit den jeweiligen Schichten in gestapelter Anordnung eine Stufe bilden, die relativ zur ersten Elektrode und/oder zum Substrat vertikal ausgerichtet ist,
- eine vertikal ausgerichtete Schicht aus Isoliermaterial, die einen Gateisolator bildet und über der zweiten Elektrode und auf der vertikalen Stufe liegt, und
- ein Halbleitermaterial, das den aktiven Halbleiter des Transistors verwirklicht und zwischen der ersten Elektrode und der dritten Elektrode einen im Wesentlichen vertikal ausgerichteten Transistorkanal bildet und über dem freiliegenden Abschnitt der ersten Elektrode, der vertikalen Stufe mit dem Gateisolator und der dritten Elektrode liegt.
- Weiterhin erfüllt man die genannten Aufgaben und erzielt die Vorteile der Erfindung mit einem Verfahren zum Fertigen eines Feldeffekttransistors, umfassend Schritte zum:
- Abscheiden einer Schicht aus leitendem Material auf dem Substrat, so dass das Material eine erste Elektrode bildet,
- Ausbilden einer Stufe auf der ersten Elektrode, die aus einem Photoresist besteht und relativ zur ersten Elektrode und/oder zum Substrat vertikal verläuft, mit Hilfe eines photolithografischen Verfahrens,
- Abscheiden jeweils über der leitenden Schicht und dem Photoresist, die die vertikale Stufe bilden, eines ersten Isolators, eines leitenden Materials, das eine zweite Elektrode bildet, eines zweiten Isolators und eines leitenden Materials, das eine dritte Elektrode bildet, in schichtweise gestapelter Anordnung,
- Entfernen der über dem Photoresist gestapelten Anordnung und des Photoresists selbst mit Hilfe einer Lift-Off-Technik, wobei die auf der ersten Elektrode bereitgestellte verbleibende Anordnung aus Isolator und Elektrode eine Stufe bildet, die relativ zur ersten Elektrode und/oder zum Substrat vertikal ausgerichtet ist, und
- Abscheiden eines löslichen amorphen aktiven Halbleitermaterials über der ersten Elektrode und der vertikalen Stufe, so dass das Halbleitermaterial sowohl die erste Elektrode als auch die dritte Elektrode kontaktiert, die jeweils eine Drain- oder Sourceelektrode oder umgekehrt in einem Feldeffekttransistor verwirklichen, und die zweite Elektrode, die die Gateelektrode des Feldeffekttransistors verwirklicht, so dass ein vertikal ausgerichteter Transistorkanal ausgebildet wird.
- Ist der Feldeffekttransistor ein Metalloxid-Halbleiter- Feldeffekttransistor (MOSFET), so ist es vorteilhaft, dass ein Isoliermaterial auf der vertikalen Stufe in einer vertikal ausgerichteten Schicht abgeschieden wird, die über der zweiten Elektrode liegt und den Gateisolator in einem Feldeffekttransistor bildet, und dass das Abscheiden nach dem Entfernen der gestapelten Anordnung und des Photoresists, jedoch vor dem Abscheiden des löslichen amorphen aktiven Halbleitermaterials erfolgt.
- Gemäß der Erfindung ist es ebenfalls vorteilhaft, dass das aktive Halbleitermaterial ein amorphes anorganisches oder organisches Halbleitermaterial ist. Es muss jedoch nicht auf amorphe Halbleitermaterialien eingeschränkt sein, sondern es kann auch aus polykristallinen oder mikrokristallinen anorganischen oder organischen Halbleitermaterialien ausgewählt werden.
- Weitere Merkmale und Vorzüge gehen aus den verbleibenden abhängigen Ansprüchen hervor, die beigefügt sind.
- Die Erfindung wird nun ausführlicher anhand der Zeichnungen besprochen.
- Es zeigt:
- Fig. 1a ein Beispiel des Stands der Technik wie angegeben;
- Fig. 1b ein weiteres Beispiel des Stands der Technik wie angegeben;
- Fig. 1c ein Beispiel eines herkömmlichen ebenen Junction- Feldeffekttransistors;
- Fig. 2 eine bevorzugte Ausführungsform eines Junction- Feldeffekttransistors der Erfindung;
- Fig. 3 eine bevorzugte Ausführungsform eines MOSFET der Erfindung;
- Fig. 4a-e die verschiedenen Verfahrensschritte in einer Ausführungsform des Verfahrens der Erfindung, wobei der Feldeffekttransistor als Junction-Feldeffekttransistor verwirklicht wird; und
- Fig. 5a, 5b weitere Verfahrensschritte zum Verwirklichen eines MOSFET der Erfindung.
- Fig. 2 zeigt die Ausführungsform eines Junction-Feldeffekttransistors (JFET) der Erfindung. Er ist vollständig in Dünnfilmtechnologie realisiert. Dies wird im Weiteren ausführlicher erklärt. Auf einem Substrat 1 ist eine Schicht 2 aus leitendem Material bereitgestellt, die eine erste Elektrode im Transistor bildet. Auf dieser Schicht liegt ein Isoliermaterial 3a, das einen ersten Isolator bildet. Über dem ersten Isolator 3a befindet sich ein weiteres leitendes Material 4, z. B. ein Metall, das eine zweite Elektrode 4 des Transistors bildet. Auf der zweiten Elektrode 4 ist ein Isoliermaterial 3b vorhanden, das einen zweiten Isolator im Transistor bildet. Über dem zweiten Isolator 3b liegt eine Schicht 5 aus leitendem Material, das eine dritte Elektrode im Transistor bildet.
- Bei der Verwirklichung als Junction-Feldeffekttransistor bilden die erste Elektrode 2 und die dritte Elektrode 5 nun die Drainelektrode bzw. die Sourceelektrode des Transistors oder umgekehrt. Die zweite Elektrode 4 bildet die Gateelektrode. Die zweite Elektrode 4 und die dritte Elektrode 5 und die Isolatoren 3a, 3b sind derart auf der ersten Elektrode 2 angeordnet, dass sie gegen die erste Elektrode 2 und das Substrat 1 eine vertikale Stufe bilden. Der Erstreckung der Stufe ist in Fig. 2 mit dem Bezugszeichen 6 bezeichnet. Damit deckt die Struktur, die aus der zweiten Elektrode 4 und der dritten Elektrode 5 und den Isolatoren 3 besteht, nur einen Teil des Substrats 1 ab. Die waagrechte Erstreckung der Schichten, die die vertikale Stufe 6 auf der ersten Elektrode 2 oder dem Substrat 1 bilden, kann vergleichsweise klein ausgeführt werden.
- Eine Schicht 8 eines aktiven Halbleitermaterials, das ein amorphes, polykristallines oder mikrokristallines anorganisches oder organisches Halbleitermaterial sein kann, wird oben auf der dritten Elektrode 5 bereitgestellt, die beispielsweise die Sourceelektrode des Transistors sein kann, und zwar über der vertikalen Stufe 6 und der freiliegenden vertikalen Oberfläche der Gateelektrode 4, die in der vertikalen Stufe 6 enthalten ist, und herunter bis zur ersten Elektrode 2. Die Gateelektrode 4 und das Halbleitermaterial 8 bilden nun einen pn-Übergang. Ein im Wesentlichen vertikaler Transistorkanal 9 ist entweder als p-Kanal oder n-Kanal im aktiven Halbleitermaterial 8 definiert und verläuft zwischen der ersten Elektrode 2 und der dritten Elektrode 5 und hauptsächlich benachbart zu einem pn-Übergang an der Gateelektrode 4. Auf diese Weise verwirklicht bildet die in Fig. 2 dargestellte Struktur einen Junction-Feldeffekttransistor (JFET). Man kann ihn wahlweise mit der ersten Elektrode 2 als Drainelektrode und der dritten Elektrode 5 als Sourceelektrode oder umgekehrt ausführen. Der Transistoreffekt, d. h. in diesem Fall die wirksame Größe des Transistorkanals, wird mit einem elektrischen Feld gesteuert, das über den pn-Übergang an den Transistorkanal angelegt wird.
- Fig. 3 zeigt die Ausführungsform eines MOSFET der Erfindung. Er ist vollständig in Dünnfilmtechnologie realisiert. Dies wird im Weiteren ausführlicher erklärt. Auf einem. Substrat 1 ist eine Schicht 2 aus leitendem Material bereitgestellt, die eine erste Elektrode im Transistor bildet. Auf dieser Schicht liegt ein Isoliermaterial 3a, das einen ersten Isolator bildet. Über dem ersten Isolator 3a befindet sich ein weiteres leitendes Material, z. B. ein Metall, das eine zweite Elektrode des Transistors bildet. Auf der zweiten Elektrode 4 ist ein Isoliermaterial 3b vorhanden, das einen zweiten Isolator im Transistor bildet. Über dem zweiten Isolator 3b liegt eine Schicht 5 aus leitendem Material, das eine dritte Elektrode im Transistor bildet.
- Bei der Verwirklichung als MOSFET bilden die erste Elektrode 2 und die dritte Elektrode 5 nun die Drainelektrode bzw. die Sourceelektrode des Transistors oder umgekehrt. Die zweite Elektrode 4 bildet die Gateelektrode. Die zweite Elektrode 4 und die dritte Elektrode 5 und die Isolatoren 3a, 3b sind derart auf der ersten Elektrode 2 angeordnet, dass sie gegen die erste Elektrode 2 und das Substrat 1 eine vertikale Stufe bilden. Die Erstreckung der Stufe ist in Fig. 2 mit dem Bezugszeichen 6 bezeichnet. Damit deckt die Struktur, die aus der zweiten Elektrode 4 und der dritten Elektrode 5 und den Isolatoren 3 besteht, nur einen Teil des Substrats 1 ab. Die waagrechte Erstreckung der Schichten, die die vertikale Stufe 6 auf der ersten Elektrode 2 oder dem Substrat 1 bilden, kann vergleichsweise klein ausgeführt werden.
- Über der freiliegenden vertikalen Oberfläche der Gateelektrode 4, die in der vertikalen Stufe 6 enthalten ist, liegt ein Isoliermaterial 7, das den Gateisolator des Feldeffekttransistors bildet. Oben auf der dritten Elektrode 5, die beispielsweise die Sourceelektrode des Transistors sein kann, und zwar über der vertikalen Stufe 6 und herunter bis zur ersten Elektrode 2 ist eine Schicht eines aktiven Halbleitermaterials bereitgestellt, das ein amorphes, polykristallines oder mikrokristallines anorganisches oder organisches Halbleitermaterial sein kann. Die Gateelektrode 4 ist durch den Gateisolator 7 gegen das aktive Halbleitermaterial 8 isoliert, so dass eine Ladungsinjektion verhindert wird. Ein im Wesentlichen vertikaler Transistorkanal ist im aktiven Halbleitermaterial 8 definiert und verläuft zwischen der ersten Elektrode 2 und der dritten Elektrode 5 und hauptsächlich benachbart zur vertikalen Stufe 6. Auf diese Weise verwirklicht bildet die in Fig. 3 dargestellte Struktur einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET). Man kann ihn wahlweise mit der ersten Elektrode 2 als Drainelektrode und der dritten Elektrode 5 als Sourceelektrode oder umgekehrt ausführen. Der Transistoreffekt entsteht abhängig vom Gatepotential entweder durch einen Verarmungsmodus oder einen Anreicherungsmodus.
- Man muss beachten, dass das Substrat 1 in den Ausführungsformen in Fig. 2 und 3 ausschließlich als Träger der Transistorstruktur gedacht ist. Zudem sind die leitende Schicht 2 und die erste Elektrode über dem gesamten Substrat bereitgestellt, d. h. sie sind nicht strukturiert. Sie können jedoch genausogut strukturiert sein und könnten dann beispielsweise einen Abschnitt des Substrats bedecken, der dem Abschnitt entspricht, auf dem die vertikale Stufenstruktur sitzt. Die erste Elektrode in der Ausführungsform in Fig. 2 kann dann beispielsweise bündig mit der Oberfläche der vertikalen Stufe 6 sein und selbst eine vertikale Stufe bezüglich des Substrats 1 darstellen. Diese vertikale Stufe kann hier beispielsweise bündig mit der vertikalen Oberfläche des Gateisolators 7 sein. Dabei ist natürlich vorausgesetzt, dass man den erforderlichen Kontakt zum aktiven Halbleitermaterial 8 herstellen kann. Eine erste Elektrode mit vertikaler Stufe in Bezug auf das Substrat kann zusätzlich vorteilhaft sein, falls die erste Elektrode galvanisch mit entsprechenden Elektroden auf anderen Transistoren in einem Transistornetzwerk verbunden werden soll. Zu diesem Zweck kann man einen elektrischen Leiter auf der waagrechten Oberfläche des Substrats hinter der vertikalen Stufe vorsehen.
- Es wird nun ein Verfahren der Erfindung zum Herstellen eines Junction-Feldeffekttransistors in Dünnfilmtechnologie anhand von Fig. 4a-e ausführlicher besprochen. Eine zentrale Aufgabe in Verbindung mit dem Fertigendes Junction-Feldeffekttransistors in Fig. 2 und 3 ist das Ausbilden der vertikalen Stufe, über der der Transistoreffekt in ihrer Gesamtheit auftritt. Man kann beispielsweise ein so genanntes Lift-Off- Verfahren einsetzen, das sich als wirksames Verfahren zum Ausbilden einer vertikalen Stufe erwiesen hat.
- Die verschiedenen Verfahrensschritte, die in Fig. 4a-e dargestellt sind und nun besprochen werden, sind lediglich schematisch wiedergegeben und vereinfacht.
- Eine Schicht 2 aus leitendem Material, siehe Fig. 4a, wird in einem ersten Verfahrensschritt auf dem Substrat 1 abgeschieden, das aus einem isolierenden oder dielektrischen Material hergestellt ist. Das leitende Material 2 bildet nun die erste Elektrode des Transistors. Über dem leitenden Material 2 wird ein Photoresist abgeschieden und mit bekannten photolithographischen Vorgehensweisen maskiert und geätzt, so dass eine strukturierte Photoresistschicht 10 mit einer vertikalen Stufe 11 auf der ersten Elektrode 2 ausgebildet wird. Dies ist in Fig. 4b dargestellt und stellt den zweiten Verarbeitungsschritt des Verfahrens dar. In einem dritten Verarbeitungsschritt, siehe Fig. 4c, werden nacheinander abgeschieden: die Isolierschicht 3a, die den ersten Isolator bildet, ein leitendes Material 4, das die zweite Elektrode des Transistors bildet, eine zweite Isolierschicht 3b, die den zweiten Isolator bildet, und oben auf diesen Schichten eine Schicht 5 aus leitendem Material, das eine dritte Elektrode des Transistors bildet. Beispielsweise mit Hilfe eines Dampfabscheideverfahrens bedecken die Schichten 3, 4 und 5 nun den freiliegenden Abschnitt der ersten Elektrode 2 und die Oberseite des Photoresists 10 in waagrecht aufgeschichteten Lagen, siehe die Darstellung in Fig. 4c.
- In einem vierten Verarbeitungsschritt wird ein Lift-Off- Verfahren zum Abtragen der. Schicht, die oben auf dem Photoresist liegt, und des Photoresists 10 selbst eingesetzt. Dies erfolgt mit Hilfe eines Lösemittelverfahrens, z. B. mit Azeton. Nach dem Abtragen des Photoresists 10 und der daraufliegenden Schichten erscheinen die Komponenten nach dem vierten Verfahrensschritt wie in Fig. 4d dargestellt. Eine Stufe 6 ist relativ zur ersten Elektrode 2 bzw. zum Substrat 1 vertikal ausgerichtet.
- Nun wird in einem fünften Verfahrensschritt ein lösliches amorphes aktives Halbleitermaterial 8 über der ersten Elektrode 2, der zweiten Elektrode 4, der vertikalen Stufe 6 und der Oberseite der dritten Elektrode 5 abgeschieden, siehe Fig. 4e. Das aktive Halbleitermaterial 8 bedeckt somit die Schichtstrukturen sowohl waagrecht als auch vertikal. Falls die erste Elektrode 2 strukturiert ist und nur einen Abschnitt des Substrats 1 bedeckt, sie also beispielsweise selbst eine vertikale Stufe bildet, die mit der vertikalen Stufe 6 bündig ist, so tritt zusätzlich keine Schwierigkeit mit dem Kontakt zwischen der ersten Elektrode 2 und dem aktiven Halbleitermaterial 8 auf.
- Beim Herstellen eines MOSFET in Dünnfilmtechnologie gemäß der Erfindung wird nach dem vierten Verfahrensschritt in Fig. 4d ein dazwischen liegender Verfahrensschritt vorgenommen, siehe Fig. 5a. In diesem weiteren Verfahrensschritt wird eine Isolierschicht 7 über der zweiten Elektrode 4 bereitgestellt, wodurch deren Oberfläche in der vertikalen Stufe 6 abgedeckt ist. Diese Isolierschicht 7 enthält nun den Gateisolator des MOSFET und verhindert eine Ladungsinjektion, Den Gateisolator 7 kann man mit einem Verfahrensschritt herstellen, bei dem ein Oxid mit der ersten Elektrode 2 als Substrat erzeugt wird. Anschließend setzt man einen vertikalen Ätzschritt zum Ausbilden des Gateisolators 7 ein, der in vertikaler Richtung orientiert ist und dadurch die Gateelektrode 4 abdeckt. Wahlweise könnte man den Gateisolator 7 auch dadurch erzeugen, dass man die Gateelektrode 4 aus einem Material herstellt, das sich gezielt oxidieren lässt oder auf die eine oder andere Art verarbeitet wird, so dass sich eine Isolierschicht auf der Oberfläche der Gateelektrode ausbildet. Dies kann bevorzugt durch gezielte Oxidation des Materials in der Oberfläche der Gateelektrode 4 geschehen.
- Nach dem Bereitstellen des Gateisolators 7 durch den zusätzlichen in Fig. 5a dargestellten Verfahrensschritt wird das lösliche amorphe aktive Halbleitermaterial 8 in dem in Fig. 5b gezeigten Verfahrensschritt auf der ersten Elektrode 2, dem Gateisolator 7, der vertikalen Stufe 6 und der Oberseite der dritten Elektrode 5 ausgebracht. Dieser Verfahrensschritt entspricht dem fünften Verfahrensschritt in Fig. 4e. Das aktive Halbleitermaterial bedeckt somit die Schichtstrukturen sowohl waagrecht als auch vertikal. Falls die erste Elektrode 2 strukturiert ist und nur einen Abschnitt des Substrats 1 bedeckt, jedoch derart, dass sie sich ein wenig über die vertikal geschichteten Lagen hinaus erstreckt, so tritt zusätzlich keine Schwierigkeit mit dem Kontakt zwischen der ersten Elektrode 2 und dem aktiven Halbleitermaterial 8 auf.
- Zum Aufbringen des löslichen amorphen aktiven Halbleitermaterials 8 kann man Verfahren wie Vakuumsublimieren, Vakuumabscheiden, Schleuderbeschichten und Gießen aus Lösungen einsetzen. Dies impliziert, dass man das amorphe aktive Halbleitermaterial 8 prinzipiell mit unterschiedlichen Strukturen herstellen kann, die beispielsweise die Gateelektrode 4 mit unterschiedlicher Ausrichtung sowohl waagrecht als auch vertikal bedecken. Natürlich kann man die verschiedenen aktiven Materialien im amorphen Halbleitermaterial auch mischen oder kombinieren, um dem Feldeffekttransistor besondere Eigenschaften zu verleihen. Ist der Feldeffekttransistor ein JFET, so kann es ganz besonders erwünscht sein, Materialien einzusetzen, die spontan eine Schottky-Barriere mit der Gateelektrode bilden, wodurch man eine MESFET-Struktur erhält.
- Die Herstellung des Feldeffekttransistors der Erfindung in Fig. 2 und 3 ist im Prinzip für eine diskrete Komponente dargestellt. Der Herstellung von Transistoren dieser Art mit dem eingesetzten Verfahren in halb oder vollständig kontinuierlichen Reel-to-Reel-Verfahren mit Anwendung einer Gesamtschicht steht jedoch nichts im Weg. Das aktive Halbleitermaterial 8 kann auf diese Weise in einem fortlaufenden Verfahren aufgebracht werden. Dementsprechend kann der Gateisolator auf diese Weise in einem fortlaufenden Verfahren aufgebracht werden, falls der Feldeffekttransistor ein MOSFET ist. In einem kontinuierlichen Verfahren wird die vertikale Stufe 6 dann vorteilhaft parallel zur Bewegungsrichtung des Bands ausgebildet: Der Gateisolator 7 und das aktive Halbleitermaterial können als fortlaufende Streifen auf der vertikalen Stufe angebracht werden. Nach dem letzten Verfahrensschritt in Fig. 4e oder Fig. 5b kann man die Einzeltransistoren vom Band abnehmen und in Form diskreter Komponenten vervollständigen.
- Es steht jedoch auch nichts im Weg, dass größere Teile des Bands mit einer großen Anzahl Transistoren eine Transistoranordnung bilden, die man ihrerseits zum Verwirklichen von aktiven Speichermodulen verwenden kann, wobei die Einzeltransistoren als Speicherelemente dienen. Der Transistor muss dann in einem galvanischen Netzwerk verbunden werden, indem man geeignete Leiterstrukturen für die Anschlüsse ausbildet.
- Generell vertikale Feldeffekttransistoren gemäß dieser Offenbarung kann man als Strukturteile in integrierten elektronischen Schaltungen in zwei oder drei Dimensionen realisieren. Mögliche Anwendungen für derartige Schaltungen sind Speicher, Prozessoren usw. Ein offensichtlicher Vorteil des Einsatzes aktiver Speicherkomponenten, die auf Transistoren der Erfindung beruhen, ist die Möglichkeit, im Kleinsignalmodus zu schreiben und im Größsignalmodus zu lesen. Dies ist insbesondere ein Vorteil beim elektrischen Adressieren von Speicherplätzen in großen Speichermodulen, die in einem Matrizennetzwerk realisiert sind.
- Das Herstellungsverfahren für Feldeffekttransistoren der Erfindung kann wie erwähnt global verwirklicht werden, indem man kontinuierliche Bänder verwendet. In einem solchen Fall ist es auch möglich, Feldeffekttransistoren als JFET und MOSFET mit vertikaler geometrischer Struktur mit einem Druckverfahren herzustellen und nicht nur mit den bekannten Fertigungsverfahren für VLSI-Komponenten.
Claims (14)
1. Feldeffekttransistor, insbesondere ein Sperrschicht-
Feldeffekttransistor (JFET) mit im Wesentlichen vertikaler
Geometrie, wobei der Transistor umfasst:
ein ebenes Substrat (1) aus nichtleitendem Material,
eine Schicht (2) aus leitendem Material, die eine
erste Elektrode enthält und auf dem Substrat (1)
bereitgestellt ist,
eine Schicht (3a) aus Isoliermaterial, die einen
ersten Isolator bildet und über der ersten Elektrode
(2) bereitgestellt ist,
eine Schicht aus leitendem Material (4), die eine
zweite Elektrode bildet, die über dem ersten Isolator
(3a) angeordnet ist,
eine weitere Schicht (3b) aus Isoliermaterial, die
einen zweiten Isolator bildet und über der zweiten
Elektrode (4) liegt,
eine Schicht (5) aus leitendem Material, die eine
dritte Elektrode bildet, die über dem zweiten Isolator
(3b) angeordnet ist, wobei die erste Elektrode (2) und
die dritte Elektrode (5) jeweils die Drain- bzw. die
Sourceelektrode des Transistors enthalten oder umgekehrt,
und die zweite Elektrode (4) die Gateelektrode des
Transistors, und mindestens die zweite Elektrode (4)
und die dritte Elektrode (5) und der erste Isolator (3a)
und der zweite Isolator (3b) mit den jeweiligen Schichten
in gestapelter Anordnung eine Stufe (6) bilden, die
relativ zur ersten Elektrode (2) und/oder zum Substrat
(1) vertikal ausgerichtet ist, und
ein Halbleitermaterial (8), das den aktiven
Halbleiter des Transistors verwirklicht und über dem
freiliegenden Abschnitt der ersten Elektrode (2), der
zweiten Elektrode (4) und der dritten Elektrode (5)
angeordnet ist, wobei der aktive Halbleiter (8) die
Gateelektrode (4) direkt kontaktiert und einen im
Wesentlichen vertikal ausgerichteten Transistorkanal
(9) zwischen der ersten Elektrode (2) und der dritten
Elektrode (5) ausbildet.
2. Feldeffekttransistor, insbesondere ein Metalloxid-
Halbleiter-Feldeffekttransistor (MOSFET) mit im
Wesentlichen vertikaler Geometrie, worin der Transistor
umfasst:
ein ebenes Substrat (1) aus nichtleitendem Material,
eine Schicht (2) aus leitendem Material, die eine
erste Elektrode enthält und auf dem Substrat (1)
bereitgestellt ist,
eine Schicht (3a) aus Isoliermaterial, die einen
ersten Isolator bildet und über der ersten Elektrode
(2) bereitgestellt ist,
eine Schicht aus leitendem Material (4), die eine
zweite Elektrode bildet, die über dem ersten Isolator
(3a) angeordnet ist,
eine weitere Schicht (3b) aus Isoliermaterial, die
einen zweiten Isolator bildet und über der zweiten
Elektrode (4) liegt,
eine Schicht (5) aus leitendem Material, die eine
dritte Elektrode bildet, die über dem zweiten Isolator
(3b) angeordnet ist, wobei die erste Elektrode (2) und
die dritte Elektrode (5) jeweils die Drain- bzw. die
Sourceelektrode des Transistors enthalten oder umgekehrt,
und die zweite Elektrode (4) die Gateelektrode des
Transistors, und mindestens die zweite Elektrode (4)
und die dritte Elektrode (5) und der erste Isolator (3a)
und der zweite Isolator (3b) mit den jeweiligen Schichten
in gestapelter Anordnung eine Stufe (6) bilden, die
relativ zur ersten Elektrode (2) und/oder zum Substrat
(1) vertikal ausgerichtet ist,
eine vertikal ausgerichtete Schicht (7) aus
Isoliermaterial, die einen Gateisolator bildet und über
der zweiten Elektrode (4) und auf der vertikalen Stufe
(6) liegt, und
ein Halbleitermaterial (8), das den aktiven
Halbleiter des Transistors verwirklicht und zwischen
der ersten Elektrode (2) und der dritten Elektrode (5)
einen im Wesentlichen vertikal ausgerichteten
Transistorkanal (9) bildet und über dem freiliegenden Abschnitt
der ersten Elektrode (2), der vertikalen Stufe (6) mit
dem Gateisolator (7) und der dritten Elektrode (5) liegt.
3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass die erste Elektrode (2) strukturiert
auf dem Substrat (1) bereitgestellt ist und eine weitere
Zwischenstufe relativ zum Substrat (1) bildet, wobei
jede Elektrode (2, 4, S) dem aktiven Halbleiter (8) eine
im Wesentlichen vertikale Fläche zeigt.
4. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass das halbleitende Material (8) aus
der Gruppe mit amorphen, polykristallinen oder
mikrokristallinen anorganischen oder organischen
Halbleitermaterialien ausgewählt wird.
5. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass der Transistorkanal (9) als der
vertikale Abschnitt des aktiven Halbleiters (8) zwischen
der ersten Elektrode (2) und der dritten Elektrode (5)
definiert ist und benachbart zur vertikalen Stufe (6)
liegt, die von der Stapelanordnung gebildet wird.
6. Feldeffekttransistor nach Anspruch 1, dadurch
gekennzeichnet, dass das halbleitende Material (8) und die
Gateelektrode (4) spontan eine Schottky-Sperrschicht
(7) bilden.
7. Feldeffekttransistor nach Anspruch 1, dadurch
gekennzeichnet, dass der Transistorkanal (9) als n-Kanal oder p-Kanal
im vertikalen Abschnitt des aktiven Halbleiters (8)
zwischen der ersten Elektrode (2) und der zweiten
Elektrode (5) und benachbart zu einer pn-Sperrschicht
an der Gateelektrode (4) bestimmt ist.
8. Feldeffekttransistor nach Anspruch 2, dadurch
gekennzeichnet, dass der Gateisolator (7) als Oxidüberzug auf der
vertikalen Oberfläche der Gateelektrode (4) ausgebildet
ist.
9. Feldeffekttransistor nach Anspruch 8, dadurch
gekennzeichnet, dass der Oxidüberzug (7) eine Oxidschicht des
Elektrodenmaterials in der Oberfläche der Gateelektrode
(4) umfasst.
10. Verfahren zum Fertigen eines Feldeffekttransistors mit
im Wesentlichen vertikaler Geometrie, wobei der Transistor
ein ebenes Substrat (1) aus nichtleitendem Material
enthält, und das Verfahren Schritte umfasst zum:
Abscheiden einer Schicht (2) aus leitendem Material
auf dem Substrat (1), so dass das Material eine erste
Elektrode bildet,
Ausbilden einer Stufe (6) auf der ersten Elektrode
(2), die aus einem Photoresist (10) besteht und relativ
zur ersten Elektrode (2) und/oder zum Substrat (1)
vertikal verläuft, mit Hilfe eines photolithografischen
Verfahrens,
Abscheiden jeweils über der leitenden Schicht (2)
und dem Photoresist (10), die die vertikale Stufe (6)
bilden, eines ersten Isolators (3a), eines leitenden
Materials (4), das eine zweite Elektrode bildet, eines
zweiten Isolators (3b) und eines leitenden Materials
(5), das eine dritte Elektrode bildet, in schichtweise
gestapelter Anordnung,
Entfernen der über dem Photoresist (10) gestapelten
Anordnung und des Photoresists selbst mit Hilfe einer
Lift-Off-Technik, wobei die auf der ersten Elektrode
(2) bereitgestellte verbleibende Anordnung aus Isolator
und Elektrode eine Stufe (6) bildet, die relativ zur
ersten Elektrode (2) und/oder zum Substrat (1) vertikal
ausgerichtet ist, und
Abscheiden eines löslichen amorphen aktiven
Halbleitermaterials über der ersten Elektrode (2) und
der vertikalen Stufe (6), so dass das Halbleitermaterial
sowohl die erste Elektrode (2) als auch die dritte
Elektrode (5) kontaktiert, die jeweils die Drain- oder
Sourceelektrode oder umgekehrt im Feldeffekttransistor
verwirklichen, und die zweite Elektrode (4), die die
Gateelektrode des Feldeffekttransistors verwirklicht,
so dass ein vertikal ausgerichteter Transistorkanal (9)
ausgebildet wird.
11. Verfahren nach Anspruch 10, wobei der Feldeffekttransistor
ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET)
ist, dadurch gekennzeichnet, dass ein Isoliermaterial
auf der vertikalen Stufe (6) in einer vertikal
ausgerichteten Schicht abgeschieden ist, die über der zweiten
Elektrode (5) liegt und den Gateisolator in einem
Feldeffekttransistor bildet, und dass das Abscheiden
nach dem Entfernen der gestapelten Anordnung und des
Photoresists (10), jedoch vor dem Abscheiden des löslichen
amorphen aktiven Halbleitermaterials (8) erfolgt.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass
der Gateisolator (7) als Oxidüberzug auf der vertikalen
Oberfläche der Gateelektrode (4) ausgebildet ist.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass
der Oxidüberzug (7) durch gezieltes Oxidieren des
Elektrodenmaterials in der Oberfläche der Gateelektrode
(4) ausgebildet wird.
14. Verfahren nach Anspruch 10, wobei die erste Elektrode
(2) strukturiert auf dem Substrat (1) abgeschieden wird
und das Substrat nur teilweise bedeckt.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NO980224A NO306528B1 (no) | 1998-01-16 | 1998-01-16 | Felteffekttransistor |
| NO985472A NO306529B1 (no) | 1998-01-16 | 1998-11-23 | Transistor |
| PCT/NO1999/000013 WO1999040631A1 (en) | 1998-01-16 | 1999-01-14 | A field-effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69902441D1 DE69902441D1 (de) | 2002-09-12 |
| DE69902441T2 true DE69902441T2 (de) | 2003-04-17 |
Family
ID=26648813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69902441T Expired - Fee Related DE69902441T2 (de) | 1998-01-16 | 1999-01-14 | Feldeffekttransistor |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US6429457B1 (de) |
| EP (1) | EP1051754B1 (de) |
| JP (1) | JP3495703B2 (de) |
| KR (1) | KR100368818B1 (de) |
| CN (1) | CN1210808C (de) |
| AT (1) | ATE222027T1 (de) |
| AU (1) | AU732134C (de) |
| CA (1) | CA2317759C (de) |
| DE (1) | DE69902441T2 (de) |
| DK (1) | DK1051754T3 (de) |
| ES (1) | ES2179619T3 (de) |
| NO (1) | NO306529B1 (de) |
| RU (1) | RU2189665C2 (de) |
| WO (1) | WO1999040631A1 (de) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859548B2 (en) | 1996-09-25 | 2005-02-22 | Kabushiki Kaisha Toshiba | Ultrasonic picture processing method and ultrasonic picture processing apparatus |
| US6839158B2 (en) | 1997-08-28 | 2005-01-04 | E Ink Corporation | Encapsulated electrophoretic displays having a monolayer of capsules and materials and methods for making the same |
| US6842657B1 (en) | 1999-04-09 | 2005-01-11 | E Ink Corporation | Reactive formation of dielectric layers and protection of organic layers in organic semiconductor device fabrication |
| US7030412B1 (en) | 1999-05-05 | 2006-04-18 | E Ink Corporation | Minimally-patterned semiconductor devices for display applications |
| NO315728B1 (no) | 2000-03-22 | 2003-10-13 | Thin Film Electronics Asa | Multidimensjonal adresseringsarkitektur for elektroniske innretninger |
| EP1310004A2 (de) * | 2000-08-18 | 2003-05-14 | Siemens Aktiengesellschaft | Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen |
| DE10043204A1 (de) | 2000-09-01 | 2002-04-04 | Siemens Ag | Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung |
| DE10045192A1 (de) | 2000-09-13 | 2002-04-04 | Siemens Ag | Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers |
| DE10061299A1 (de) | 2000-12-08 | 2002-06-27 | Siemens Ag | Vorrichtung zur Feststellung und/oder Weiterleitung zumindest eines Umwelteinflusses, Herstellungsverfahren und Verwendung dazu |
| DE10061297C2 (de) | 2000-12-08 | 2003-05-28 | Siemens Ag | Verfahren zur Sturkturierung eines OFETs |
| DE10105914C1 (de) | 2001-02-09 | 2002-10-10 | Siemens Ag | Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung |
| US6873540B2 (en) * | 2001-05-07 | 2005-03-29 | Advanced Micro Devices, Inc. | Molecular memory cell |
| KR100900080B1 (ko) * | 2001-05-07 | 2009-06-01 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 자기 조립형 폴리머 막을 구비한 메모리 디바이스 및 그제조 방법 |
| AU2002340793A1 (en) * | 2001-05-07 | 2002-11-18 | Coatue Corporation | Molecular memory device |
| JP4514016B2 (ja) | 2001-05-07 | 2010-07-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 複合分子材料を使用したフローティングゲートメモリデバイス |
| AU2002340795A1 (en) | 2001-05-07 | 2002-11-18 | Advanced Micro Devices, Inc. | Reversible field-programmable electric interconnects |
| CN100367528C (zh) * | 2001-05-07 | 2008-02-06 | 先进微装置公司 | 具储存效应的开关装置 |
| JP4841751B2 (ja) * | 2001-06-01 | 2011-12-21 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
| US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
| US6624457B2 (en) | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
| US6967640B2 (en) | 2001-07-27 | 2005-11-22 | E Ink Corporation | Microencapsulated electrophoretic display with integrated driver |
| DE60130586T2 (de) | 2001-08-13 | 2008-06-19 | Advanced Micro Devices, Inc., Sunnyvale | Speicherzelle |
| US6768157B2 (en) | 2001-08-13 | 2004-07-27 | Advanced Micro Devices, Inc. | Memory device |
| US6858481B2 (en) | 2001-08-13 | 2005-02-22 | Advanced Micro Devices, Inc. | Memory device with active and passive layers |
| US6806526B2 (en) | 2001-08-13 | 2004-10-19 | Advanced Micro Devices, Inc. | Memory device |
| US6838720B2 (en) * | 2001-08-13 | 2005-01-04 | Advanced Micro Devices, Inc. | Memory device with active passive layers |
| DE10151036A1 (de) | 2001-10-16 | 2003-05-08 | Siemens Ag | Isolator für ein organisches Elektronikbauteil |
| DE10151440C1 (de) | 2001-10-18 | 2003-02-06 | Siemens Ag | Organisches Elektronikbauteil, Verfahren zu seiner Herstellung und seine Verwendung |
| DE10160732A1 (de) | 2001-12-11 | 2003-06-26 | Siemens Ag | Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu |
| JP4247377B2 (ja) * | 2001-12-28 | 2009-04-02 | 独立行政法人産業技術総合研究所 | 薄膜トランジスタ及びその製造方法 |
| KR100433407B1 (ko) * | 2002-02-06 | 2004-05-31 | 삼성광주전자 주식회사 | 업라이트형 진공청소기 |
| US6900851B2 (en) | 2002-02-08 | 2005-05-31 | E Ink Corporation | Electro-optic displays and optical systems for addressing such displays |
| US6885146B2 (en) * | 2002-03-14 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates |
| DE10212640B4 (de) | 2002-03-21 | 2004-02-05 | Siemens Ag | Logische Bauteile aus organischen Feldeffekttransistoren |
| EP1367659B1 (de) * | 2002-05-21 | 2012-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Organischer Feldeffekt-Transistor |
| KR100417461B1 (ko) * | 2002-07-12 | 2004-02-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US6821811B2 (en) * | 2002-08-02 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor |
| CN100338791C (zh) | 2002-08-23 | 2007-09-19 | 波尔伊克两合公司 | 用于过电压保护的有机元件及相关电路 |
| CN100364108C (zh) * | 2002-08-28 | 2008-01-23 | 中国科学院长春应用化学研究所 | 含有有机半导体的夹心型场效应晶体管及制作方法 |
| US7012276B2 (en) * | 2002-09-17 | 2006-03-14 | Advanced Micro Devices, Inc. | Organic thin film Zener diodes |
| CN1186822C (zh) | 2002-09-23 | 2005-01-26 | 中国科学院长春应用化学研究所 | 有机薄膜晶体管及制备方法 |
| DE10253154A1 (de) | 2002-11-14 | 2004-05-27 | Siemens Ag | Messgerät zur Bestimmung eines Analyten in einer Flüssigkeitsprobe |
| WO2004047144A2 (de) | 2002-11-19 | 2004-06-03 | Polyic Gmbh & Co.Kg | Organisches elektronisches bauelement mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu |
| DE10302149A1 (de) | 2003-01-21 | 2005-08-25 | Siemens Ag | Verwendung leitfähiger Carbon-black/Graphit-Mischungen für die Herstellung von low-cost Elektronik |
| US7132680B2 (en) * | 2003-06-09 | 2006-11-07 | International Business Machines Corporation | Organic field-effect transistor and method of making same based on polymerizable self-assembled monolayers |
| EP1498957A1 (de) * | 2003-07-14 | 2005-01-19 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors |
| DE10339036A1 (de) | 2003-08-25 | 2005-03-31 | Siemens Ag | Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu |
| DE10340644B4 (de) | 2003-09-03 | 2010-10-07 | Polyic Gmbh & Co. Kg | Mechanische Steuerelemente für organische Polymerelektronik |
| US7659138B2 (en) * | 2003-12-26 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an organic semiconductor element |
| US7554121B2 (en) | 2003-12-26 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Organic semiconductor device |
| CA2585190A1 (en) * | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| RU2358355C2 (ru) * | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Полевой транзистор |
| RU2004133958A (ru) * | 2004-11-23 | 2006-05-10 | Брон Цой (RU) | Пучковый микроэлектронный элемент |
| DE102005009820A1 (de) | 2005-03-01 | 2006-09-07 | Polyic Gmbh & Co. Kg | Elektronikbaugruppe mit organischen Logik-Schaltelementen |
| JP4667096B2 (ja) * | 2005-03-25 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
| RU2371809C1 (ru) * | 2005-09-16 | 2009-10-27 | Кэнон Кабусики Кайся | Полевой транзистор, имеющий канал, содержащий оксидный полупроводниковый материал, включающий в себя индий и цинк |
| CN101661993B (zh) * | 2008-08-28 | 2011-10-26 | 中国科学院微电子研究所 | 应用于有机电路的双金属电极结构及其制备方法 |
| GB0912034D0 (en) | 2009-07-10 | 2009-08-19 | Cambridge Entpr Ltd | Patterning |
| GB0913456D0 (en) | 2009-08-03 | 2009-09-16 | Cambridge Entpr Ltd | Printed electronic device |
| CN102779855B (zh) * | 2012-07-06 | 2015-08-12 | 哈尔滨理工大学 | 双肖特基结氧化锌半导体薄膜晶体管及制作方法 |
| US10032924B2 (en) | 2014-03-31 | 2018-07-24 | The Hong Kong University Of Science And Technology | Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability |
| CN104465989B (zh) * | 2014-12-26 | 2017-02-22 | 中国科学院微电子研究所 | 三端原子开关器件及其制备方法 |
| US9653493B2 (en) * | 2015-06-12 | 2017-05-16 | Eastman Kodak Company | Bottom-gate and top-gate VTFTs on common structure |
| US10504939B2 (en) | 2017-02-21 | 2019-12-10 | The Hong Kong University Of Science And Technology | Integration of silicon thin-film transistors and metal-oxide thin film transistors |
| CN109037347A (zh) * | 2018-07-28 | 2018-12-18 | 张玉英 | 一种具有三明治结构的钛酸铋薄膜晶体管及制备方法 |
| KR102551995B1 (ko) * | 2018-11-16 | 2023-07-06 | 엘지디스플레이 주식회사 | 수직 구조 트랜지스터 및 전자장치 |
| KR102580260B1 (ko) | 2021-10-12 | 2023-09-19 | 성균관대학교산학협력단 | 수직 성장한 결정립을 가지는 활성층을 포함하는 스페이스-프리 수직 전계 효과 트랜지스터 |
| CN114122145B (zh) * | 2021-11-15 | 2023-11-28 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管、电子装置及其制备方法及显示装置 |
| CN119545863B (zh) * | 2023-08-24 | 2025-11-21 | 上海交通大学 | 一种短沟道场效应晶体管、其制备方法及电子器件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4587540A (en) | 1982-04-05 | 1986-05-06 | International Business Machines Corporation | Vertical MESFET with mesa step defining gate length |
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| US4735918A (en) | 1985-05-24 | 1988-04-05 | Hughes Aircraft Company | Vertical channel field effect transistor |
| US4677451A (en) * | 1985-05-24 | 1987-06-30 | Hughes Aircraft Company | Vertical channel field effect transistor |
| SU1482479A1 (ru) * | 1986-01-31 | 1996-11-27 | Институт прикладной физики АН СССР | Полевой вертикальный транзистор |
| US4903089A (en) * | 1988-02-02 | 1990-02-20 | Massachusetts Institute Of Technology | Vertical transistor device fabricated with semiconductor regrowth |
| US5047812A (en) | 1989-02-27 | 1991-09-10 | Motorola, Inc. | Insulated gate field effect device |
| US5206531A (en) * | 1990-03-19 | 1993-04-27 | Lockheed Sanders, Inc. | Semiconductor device having a control gate with reduced semiconductor contact |
| RU2045112C1 (ru) * | 1992-03-19 | 1995-09-27 | Нижегородский государственный университет им.Н.И.Лобачевского | Полевой вертикальный транзистор |
| JPH0793441B2 (ja) | 1992-04-24 | 1995-10-09 | ヒュンダイ エレクトロニクス インダストリーズ カンパニー リミテッド | 薄膜トランジスタ及びその製造方法 |
| US5668391A (en) * | 1995-08-02 | 1997-09-16 | Lg Semicon Co., Ltd. | Vertical thin film transistor |
| US5780911A (en) * | 1995-11-29 | 1998-07-14 | Lg Semicon Co., Ltd. | Thin film transistor and method for fabricating the same |
| US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
-
1998
- 1998-11-23 NO NO985472A patent/NO306529B1/no not_active Application Discontinuation
-
1999
- 1999-01-14 CA CA002317759A patent/CA2317759C/en not_active Expired - Fee Related
- 1999-01-14 CN CNB998039977A patent/CN1210808C/zh not_active Expired - Fee Related
- 1999-01-14 AT AT99905363T patent/ATE222027T1/de not_active IP Right Cessation
- 1999-01-14 EP EP99905363A patent/EP1051754B1/de not_active Expired - Lifetime
- 1999-01-14 DK DK99905363T patent/DK1051754T3/da active
- 1999-01-14 DE DE69902441T patent/DE69902441T2/de not_active Expired - Fee Related
- 1999-01-14 US US09/380,611 patent/US6429457B1/en not_active Expired - Fee Related
- 1999-01-14 ES ES99905363T patent/ES2179619T3/es not_active Expired - Lifetime
- 1999-01-14 AU AU25520/99A patent/AU732134C/en not_active Ceased
- 1999-01-14 RU RU2000121548/28A patent/RU2189665C2/ru not_active IP Right Cessation
- 1999-01-14 JP JP2000530947A patent/JP3495703B2/ja not_active Expired - Fee Related
- 1999-01-14 WO PCT/NO1999/000013 patent/WO1999040631A1/en not_active Ceased
- 1999-01-14 KR KR10-2000-7007821A patent/KR100368818B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2317759C (en) | 2004-06-22 |
| US6429457B1 (en) | 2002-08-06 |
| JP3495703B2 (ja) | 2004-02-09 |
| EP1051754A1 (de) | 2000-11-15 |
| AU732134C (en) | 2001-11-22 |
| CA2317759A1 (en) | 1999-08-12 |
| KR100368818B1 (ko) | 2003-01-24 |
| WO1999040631A1 (en) | 1999-08-12 |
| NO985472L (no) | 1999-07-19 |
| KR20010034186A (ko) | 2001-04-25 |
| AU732134B2 (en) | 2001-04-12 |
| RU2189665C2 (ru) | 2002-09-20 |
| ATE222027T1 (de) | 2002-08-15 |
| AU2552099A (en) | 1999-08-23 |
| ES2179619T3 (es) | 2003-01-16 |
| NO985472D0 (no) | 1998-11-23 |
| CN1210808C (zh) | 2005-07-13 |
| CN1293825A (zh) | 2001-05-02 |
| DE69902441D1 (de) | 2002-09-12 |
| EP1051754B1 (de) | 2002-08-07 |
| NO306529B1 (no) | 1999-11-15 |
| DK1051754T3 (da) | 2002-09-02 |
| JP2002503035A (ja) | 2002-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69902441T2 (de) | Feldeffekttransistor | |
| DE69209678T2 (de) | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung | |
| DE102008035707B4 (de) | Bipolartransistor-Finfet-Technologie | |
| DE69505048T2 (de) | Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat | |
| DE102022100335B4 (de) | Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung | |
| DE3334333A1 (de) | Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten | |
| DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
| DE102017200678A1 (de) | Verfahren zur herstellung einer mikroelektronikschaltung sowie entsprechende mikroelektronikschaltung | |
| DE4314906C2 (de) | Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte | |
| DE102016123934A1 (de) | Verfahren zur Herstellung eines Transistors | |
| DE4122712C2 (de) | Halbleitervorrichtung mit einer Elektrode vom MIS-Typ | |
| DE19924571C2 (de) | Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors | |
| DE102006029229A1 (de) | Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur | |
| DE19525576B4 (de) | Verfahren zur Herstellung eines Dünnfilmtransistors | |
| DE69322223T2 (de) | Kontaktierungsverfahren für eine Halbleitervorrichtung | |
| EP0510349B1 (de) | Verfahren zur Herstellung eines MOS-Transistors | |
| DE3731000C2 (de) | Integrierte Halbleiteranordnung mit p-Kanal- und n-Kanal-Feldeffekttransistoren | |
| WO2003007355A2 (de) | Verfahren zur herstellung von kontakten für integrierte schaltungen und halbleiterbauelement mit solchen kontakten | |
| DE102009010891A1 (de) | Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt | |
| EP4282007A1 (de) | Transistor mit hoher elektronenbeweglichkeit (hemt), transistoranordnung, verfahren zum steuern eines hemts und verfahren zum herstellen eines hemts | |
| DE2723254C2 (de) | ||
| DE112018008060B4 (de) | Halbleitereinheit | |
| DE3942419C2 (de) | ||
| EP2162815A1 (de) | Halbleiterbaulement mit verschachtelten kontakten | |
| DE19702531B4 (de) | IPG-Transistor mit vertikalem Gate-Komplex und Verfahren zu dessen Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |