DE69623814T2

DE69623814T2 - Aktiver gleichrichter mit minimalen energieverlusten

Info

Publication number: DE69623814T2
Application number: DE69623814T
Authority: DE
Inventors: Rudolf Bugmann; Pinchas Novac
Original assignee: EM Microelectronic Marin SA
Current assignee: EM Microelectronic Marin SA
Priority date: 1995-12-29
Filing date: 1996-12-23
Publication date: 2003-08-07
Anticipated expiration: 2016-12-24
Also published as: HK1018556A1; EP0870357A1; AU1378697A; CA2241271A1; EP0870357B1; KR19990076761A; CN1104087C; DE69623814D1; JP2000502877A; CN1209222A; US5991182A; ATE224608T1; JP3875996B2; AU715800B2; WO1997024795A1; EP0870357B2

Description

Die vorliegende Erfindung betrifft aktive Gleichrichter und insbesondere Gleichrichter, die eine Diode enthalten, die zwischen einen Eingangs- und einen Ausgangsanschluß geschaltet ist.
Es ist bekannt, Gleichrichter zu verwenden, um vollständig oder teilweise Schaltungen aufzubauen, die eine von einem Spannungsgenerator erzeugte Wechselspannung in eine Gleichspannung umzusetzen, die als Versorgungsspannung für elektronische Schaltungsanordnungen geeignet ist: ein derartiger Gleichrichter ist aus dem Dokument WO 85/01161 bekannt, das einen Gleichrichter gemäß dem Oberbegriff von Anspruch 1 beschreibt. Derartige Schaltungen werden z. B. in Armbanduhren verwendet, die einen Wechselspannungsgenerator sowie eine durch die von diesem erzeugte Leistung angetriebene Zeithalteschaltung aufweisen. Bei Armbanduhren dieses Typs wird eine Gleichrichterschaltung benötigt, um die vom Wechselspannungsgenerator erzeugte Wechselspannung in eine Gleichspannung zum Betreiben der Zeithalteschaltung umzusetzen. In bekannten Armbanduhr-Anwendungen führen Gleichrichterschaltungen entweder eine Einweggleichrichtung mittels einer einzelnen Diode oder eine Vollweggleichrichtung mittels einer Brückenschaltung, die vier, in herkömmlicher Weise angeordnete Dioden enthält, aus.
Bei einem Betrieb in Vorwärtsrichtung weist eine Diode jedoch einen Spannungsabfall zwischen ihren Eingangs- und Ausgangsanschlüssen auf, der etwas größer ist als die Schwellenspannung, bei der Strom in der Diode zu fließen beginnt. Für Silicium-Flächendioden kann dieser Spannungsabfall etwa 0,7 Volt und bei einer Schottky-Diode etwa 0,4 Volt betragen. Die Spannung, die an die Zeithalteschaltung geliefert wird, kann deswegen um bis zu 1,4 Volt kleiner sein als die vom Wechselspannungsgenerator gelieferte Spannung mit dem Ergebnis, daß Leistung verloren geht. Bei vielen Gelegenheiten, wie etwa bei Niedrigleistungs- und Niederspannungsanwendungen wird dieser Leistungsverlust wesentlich und unerwünscht.
Um diesen Verlust zu überwinden, wäre es theoretisch möglich, die Anzahl der Wicklungen in der Spule des Wechselspannungsgenerators zu erhöhen.
Eine Spule mit einer großen Anzahl von Wicklungen ist jedoch sperrig und ist möglicherweise in dem begrenzten Raum, der in einer Uhr mit geringem Volumen, wie etwa eine Armbanduhr, schwer unterzubringen. Wenn es möglich wäre, diese Spule mit einem Draht herzustellen, der einen ausreichend kleinen Durchmesser besitzt, damit die Spule nicht sperrig wird, würde ihre Herstellung schwierig und teuer. Der Anstieg der Anzahl von Wicklungen der Spule des Wechselspannungsgenerators würde außerdem den Widerstand der Spule erhöhen und dadurch den Leistungsverlust vergrößern.
Ferner hat der obenerwähnte Spannungsabfall eine Verringerung der Energie, die an die Zeithalteschaltung geliefert und anschließend dort gespeichert werden kann, zur Folge. Wenn der Wechselspannungsgenerator für eine ununterbrochene Zeitperiode außer Betrieb ist, steht daher weniger Energie zur Verfügung, um die Zeithalteschaltung anzutreiben und ihre korrekte Funktion während dieser Perioden des Ruhezustands aufrechtzuerhalten.
Es ist eine Aufgabe der vorliegenden Erfindung, einen Gleichrichter zu schaffen, der die Nachteile bekannter Gleichrichter verringert oder beseitigt.
Es ist eine weitere Aufgabe der Erfindung, einen Gleichrichter zu schaffen, der den Energieverlust während der Umsetzung eines Wechselspannungssignals in ein Gleichspannungssignal minimal macht.
Es ist eine weitere Aufgabe der Erfindung, einen Gleichrichter zu schaffen, der in Form einer integrierten Schaltung, vorzugsweise in CMOS-Technologie, realisiert werden kann, wodurch sich die Anzahl der erforderlichen externen Komponenten verringert.
Es ist eine weitere Aufgabe der Erfindung, einen Gleichrichter zu schaffen, der einfach zu realisieren ist, der effektiv ist und einen minimalen Raum einnimmt. Die vorliegende Erfindung schafft einen Gleichrichter zur Verwendung in einer Leistungsversorgungsschaltung mit einer Diode, die zwischen einen Eingangs- und einen Ausgangsanschluß geschaltet ist, dadurch gekennzeichnet, daß der Gleichrichter ferner einen Transistor, der in einem Substrat ausgebildet ist und eine Steuerelektrode und zwei leitende Elektroden besitzt, wobei die letzteren mit dem Eingangs- bzw. mit dem Ausgangsanschluß verbunden sind, und einen Komparator, der durch die Leistungsversorgungsschaltung versorgt wird und zwei Eingänge, die mit den Eingangs- bzw. Ausgangsanschlüssen verbunden sind, und einen Ausgang, der mit der Steuerelektrode des Transistors verbunden ist, besitzt, umfaßt.
Die Diode stellt die leitende Verbindung im Gleichrichter zwischen den Eingangs- und Ausgangsanschlüssen beim Einschalten sicher. Wenn die minimale Versorgungsspannung des Komparators erreicht wird, wird die Diode durch den komparatorgesteuerten Transistor kurzgeschlossen, so daß sich beim normalen Betrieb der Spannungsabfall über dem Gleichrichter wesentlich vermindert.
In einer bevorzugten Ausführungsform der Erfindung kann die Diode durch eine in dem Substrat ausgebildete parasitäre Flächendiode aufgebaut sein, um die Anzahl der erforderlichen externen Komponenten noch weiter zu vermindern.
Weitere Aufgaben und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung eines nicht einschränkenden Beispiels verschiedener Ausführungsformen des Gleichrichters deutlich. Diese Beschreibung erfolgt unter Bezugnahme auf die beigefügte Zeichnung, in der:
Fig. 1 ein Prinzipschaltplan einer Ausführungsform einer Einweggleichrichterschaltung ist, die einen erfindungsgemäßen Gleichrichter enthält;
Fig. 2 ein Prinzipschaltplan einer Ausführungsform einer Vollweggleichrichterschaltung ist, die mehrere erfindungsgemäße Gleichrichter enthält;
Fig. 3 eine schematische Schnittansicht der Transistoren ist, die Bestandteil von zwei der Gleichrichter von Fig. 2 sind;
Fig. 4 ein Prinzipschaltplan einer weiteren Ausführungsform einer Vollweggleichrichterschaltung ist, die mehrere erfindungsgemäße Gleichrichter enthält;
Fig. 5 ein Prinzipschaltplan einer weiteren Ausführungsform einer Vollweggleichrichterschaltung ist, die mehrere erfindungsgemäße Gleichrichter enthält;
Fig. 6 eine schematische Schnittansicht der Transistoren ist, die Bestandteil des Gleichrichters von Fig. 5 sind;
Fig. 7 ein Prinzipschaltplan mehrerer parasitärer Elemente ist, die durch die Diffusion der beiden Transistoren von Fig. 5 gebildet wurden; und
Fig. 8 ein Prinzipschaltplan ist, der eine Ausführungsform der räumlichen Anordnung der MOS-Transistoren der Gleichrichter von Fig. 4 zeigt.
In Fig. 1 ist ein aktiver Gleichrichter 1 gezeigt, der einen MOS-Transistor 2, einen Komparator 3 und eine Diode 4 umfaßt, wobei diese letztere vorzugsweise durch die Diffusion des MOS-Transistors 2 in ein Substrat ausgebildet ist. In diesem Kontext soll sich der Ausdruck "aktiver Gleichrichter" auf Vorrichtungen beziehen, die ein Wechselsignal durch Verwendung wenigstens eines aktiven Elements, wie etwa eines Operationsverstärkers, eines Komparators, eines Transistors oder dergleichen, das von einer Leistungsquelle versorgt werden muß, gleichrichten, im Unterschied zu "passiven Gleichrichtern", die lediglich passive Elemente verwenden, wie etwa eine Diode. Es ist gleichfalls vorgesehen, daß das Wort "Substrat" in der folgenden Beschreibung ein Substrat, eine Senke oder eine weitere Struktur bezeichnet, in der ein Transistor ausgebildet ist.
Der MOS-Transistor 2 besitzt ein Gate 5, eine Source 6 und einen Drain 7, wobei diese beiden letzteren an einen Ausgangsanschluß 8 bzw. an einen Eingangsanschluß 9 angeschlossen sind. Der MOS-Transistor 2 ist vorzugsweise eine normalerweise ausgeschaltete Vorrichtung, wie etwa ein MOSFET des Anreicherungstyps, der keinen nennenswerten Drain-Stromfluß besitzt, wenn die zwischen seinem Gate und Source angelegt Spannung null ist.
Die beiden Eingänge des Komparators 3 sind an die Anschlüsse 8 bzw. 9 angeschlossen. Der Ausgang des Komparators 3 ist vorzugsweise über einen Spannungsvervielfacher 10 mit dem Gate 5 des MOS-Transistors 2 verbunden. Während des Betriebs vergleicht der Komparator 3 die Potentialdifferenz zwischen den Anschlüssen 8 und 9. Ein logisches Hochpegel-Signal wird an den Eingang des Spannungsvervielfachers 10 geliefert, wenn die Potentialdifferenz zwischen den Anschlüssen 8 und 9 positiv ist. Der Komparator 3 liefert in ähnlicher Weise ein logisches Tiefpegel-Signal an den Eingang des Spannungsvervielfachers 10, wenn die Potentialdifferenz zwischen den Anschlüssen 8 und 9 negativ ist.
Der Spannungsvervielfacher 10 verstärkt das Ausgangssignal vom Komparator 3, bevor es an das Gate 5 des Transistors 2 angelegt wird. Die Spannung, die auf diese Weise zwischen Gate und Source des MOS-Transistors 2 angelegt wird, wirkt derart, daß der Drainstrom des Transistors 2 bei einer vorgegebenen Drain-Source-Spannung maximal gemacht wird. Demzufolge wird der Widerstand zwischen Drain und Source äußerst gering gehalten, wenn der Transistor 2 in einem leitenden Zustand ist. Dieses Phänomen wird als bei einem PMOS-Transistor als negative Gateübersteuerung und bei einem NMOS-Transistor als positive Gateübersteuerung bezeichnet. Es ist jedoch klar, daß weitere Ausführungsformen der Erfindung diesen Spannungsvervielfachers weglassen können, da eine bedeutende Verminderung des Spannungsabfalls über dem erfindungsgemäßen aktiven Gleichrichter auch ohne dieses Merkmal erreicht werden kann.
Die Anschlüsse 8 und 9 des aktiven Gleichrichters 1 sind mit einem Wechselstromgenerator 11, der an seinen Anschlüssen eine Wechselspannung liefert, und mit einer Last 12 in Reihe geschaltet. Der aktive Gleichrichter 1 schafft eine Einweggleichrichtung der vom Wechselstromgenerator 11 gelieferten Wechselspannung und liefert diese gleichgerichtete Spannung an die Last 12. Die Last 12 enthält wenigstens ein kapazitives Element, das sie befähigt, Ladung zu speichern, und das somit als eine Leistungsversorgung für den Komparator 3 und den Spannungsvervielfacher 10 wirkt, wie später beschrieben wird.
Der aktive Gleichrichter 1 liefert seine eigene Versorgungsspannung in dem Sinne, daß der Komparator 3 und der Spannungsvervielfacher 10 durch die Gleichrichter-Gleichspannung betrieben werden, die durch den aktiven Gleichrichter 1 selbst erzeugt wird. Der Komparator 3 und der Spannungsvervielfacher 10 besitzen jeweils zwei Leistungsversorgungsanschlüsse, die mit dem Anschluß 8 bzw. dem gemeinsamen Punkt zwischen dem Wechselstromgenerator 11 und der Last 12 verbunden sind.
Der Wechselstromgenerator 11 kann von einem Typ sein, der gewöhnlich in Armbanduhren enthalten ist, und wird nicht genau beschrieben. Derartige Armbanduhren enthalten ein oszillierendes Gewicht, wobei das Drehzentrum und der Schwerpunkt zueinander exzentrisch sind. Die Drehung des oszillierenden Gewichts, die durch die Bewegung der Armbanduhr bewirkt wird, ist derart, daß sie die Drehung eines Rotors bewirkt, der Teil des Wechselstromgenerators ist. Der Rotor enthält einen Permanentmagneten und ist von einem Stator umgeben. Eine Spule ist auf einen Kern gewickelt, der Teil des Stators ist. Die Drehung des Rotors induziert in der Spule eine elektromagnetische Kraft in Form einer Wechselspannung.
Wenn die Last 12 vollständig entladen ist, z. B. dann, wenn ein Armbanduhr mit der in Fig. 1 gezeigten Schaltung für lange Zeit in einer unbeweglichen Position gehalten wurde, fließt im Wechselstromgenerator 11, im aktiven Gleichrichter 1 oder in der Last 12 kein Strom. Demzufolge ist zwischen dem Anschluß 8 und dem gemeinsamen Punkt zwischen dem Wechselstromgenerator 11 und der Last 12 im wesentlichen keine Spannung vorhanden. Es gibt deswegen eine ungenügende Versorgungsspannung, um den Betrieb des Komparators 3 und des Spannungsvervielfachers 10 zu ermöglichen. Der MOS-Transistor ist beim Fehlen eines an sein Gate 5 angelegten Signals in einem nicht leitenden Zustand und es fließt kein nennenswerter Drainstrom.
Bei Aktivierung des Wechselstromgenerators 11, z. B. wenn die Armbanduhr aufgenommen wird und von einem Benutzer getragen wird, wird an seinen Anschlüssen eine Wechselspannung erzeugt und ein entsprechender Wechsel strom beginnt zu fließen. Da der MOS-Transistor 2 in einem nicht leitenden Zustand ist, fließt dieser Strom durch die parasitäre Diode 4 und wird von dieser einweggleichgerichtet. Eine gleichgerichtete Gleichspannung wird somit über der Last 12 aufgebaut, wodurch dieser letzteren ermöglicht wird, ihre vorgesehene Funktion auszuführen. Bei einer Armbanduhr kann diese Last 12 eine Zeithalteschaltung sein und die Aktivierung des Wechselstromgenerators 11 wird die Zeithalteschaltung befähigen, ihren Zeithaltebetrieb aufzunehmen.
Wenn dieser Stromfluß hergestellt wurde, kann die Last 12 eine ausreichende Ladung speichern, damit die Spannung zwischen dem Anschluß 8 des aktiven Gleichrichters und dem gemeinsamen Punkt zwischen dem Wechselstromgenerator 11 und der Last 12 die minimale Versorgungsspannung übersteigt, die erforderlich ist, um den Betrieb des Komparators 3 und des Spannungsvervielfachers 10 zu ermöglichen.
Infolge des Stromflusses durch die parasitäre Diode 4 ist anfangs eine Potentialdifferenz von etwa 0,7 Volt zwischen den Anschlüssen 8 und 9 des aktiven Gleichrichters vorhanden. Wenn wenigstens eine minimale Versorgungsspannung zur Verfügung steht, kann diese Spannungsdifferenz durch den Komparator 3 erfaßt werden, der zusammen mit dem Spannungsvervielfacher 10 ein Signal an das Gate 5 des MOS-Transistors 3 liefert, wodurch bewirkt wird, daß der letztere leitet. Infolge seines äußerst geringen Widerstands schließt der MOS-Transistor 2 somit die parasitäre Diode 4 effektiv kurz, was zur Folge hat, daß der Spannungsabfall über den Anschlüssen 8 und 9 des aktiven Gleichrichters 1 wesentlich vermindert wird.
Anschließend wird der Wechselstrom, der durch den Wechselstromgenerator 11 erzeugt wird, weiterhin durch die Kombination aus dem Komparator 3, dem MOS-Transistor 2 und in dieser Ausführungsform dem Spannungsvervielfacher 10 einweggleichgerichtet, solange die Spannung zwischen dem Anschluß 8 des aktiven Gleichrichters und dem gemeinsamen Punkt zwischen dem Wechselstromgenerator 11 und der Last 12 die minimal erforderliche Versorgungsspannung übersteigt. Der MOS-Transistor 2 wird somit durch jeden positiven Halbzyklus der vom Wechselstromgenerator 11 erzeugten Wechselspannung in einen leitenden Zustand und durch jeden negativen Halbzyklus dieser Spannung in einen nicht leitenden Zustand versetzt.
Es ist klar, daß der MOS-Transistor 2 von Fig. 1 entweder durch einen MOS-Transistor des n-Typs (NMOS-Transistor) oder durch einen MOS-Transistor des p-Typs (PMOS-Transistor) gebildet werden kann.
In Fig. 2 ist eine weitere Ausführungsform einer Gleichrichterschaltung zur Verwendung mit dem Wechselstromgenerator 11 und der Last 12 von Fig. 1 gezeigt. Die Gleichrichterschaltung 20 ist eine Vollweggleichrichterschaltung und umfaßt, wie ersichtlich ist, mehrere Gleichrichter gemäß der vorliegenden Erfindung. Die Gleichrichterschaltung 20 umfaßt einen ersten NMOS-Transistor 21 und den zugehörigen Komparator 22, die parasitäre Diode 23 und den Spannungsvervielfacher 24. Diese Elemente sind in der Weise, die oben in bezug auf den aktiven Gleichrichter 1 von Fig. 1 beschrieben wurde, zwischen zwei Anschlüsse 25 und 26 geschaltet. Die Gleichrichterschaltung 20 umfaßt gleichfalls einen weiteren PMOS-Transistor 27 und den zugehörigen Komparator 28, die parasitäre Diode 29 und den Spannungsvervielfacher 30, die ebenfalls in der obenbeschriebenen Weise zwischen den Anschluß 26 und einen Anschluß 31 geschaltet sind.
Die Gleichrichterschaltung 20 umfaßt zwei weitere PMOS-Transistoren 32 und 33. Der PMOS-Transistor 32 ist mit einem zugehörigen Komparator 35 und dem Spannungsvervielfacher 36 verbunden, während der PMOS-Transistor 33 mit einem zugehörigen Komparator 37 und dem Spannungsvervielfacher 38 verbunden ist, die jeweils in der obenbeschriebenen Weise verschaltet sind. Der Drain und die Source des PMOS-Transistors sind zwischen den Anschluß 25 und einen Anschluß 34 geschaltet, während der Drain und die Source des PMOS-Transistors 33 zwischen die Anschlüsse 25 und 26 geschaltet sind.
Die beiden Eingänge des Komparators 35 sind mit den Anschlüssen 26 bzw. 31 verbunden, während die beiden Eingänge des Komparators 37 mit den Anschlüssen 25 bzw. 26 verbunden sind.
Die Gleichrichterschaltung 20 umfaßt außerdem zwei nicht parasitäre Dioden 39 und 40, die zwischen den Drain und die Source der PMOS-Transistoren 32 bzw. 33 geschaltet sind. Diese Dioden können z. B. diskrete Dioden oder integrierte Dioden, wie etwa polykristalline Dioden, sein.
Die beiden Ausgangsanschlüsse des Wechselstromgenerators 11 sind zwischen die Anschlüsse 25 und 31 geschaltet, während die Anschlüsse 26 und 34 mit der Last 12 verbunden sind, um an diese eine Versorgungsspannung zu liefern. Die Potentiale dieser beiden letzteren Anschlüsse werden mit Vpo bzw. VFWR bezeichnet. Außerdem werden die Potentiale der Anschlüsse 25 und 31 mit GEW bzw· GEW bezeichnet.
Fig. 3 zeigt eine Schnittansicht der PMOS-Transistoren 27 und 33, die in ein Substrat 50 diffundiert wurden. Die Transistoren 21 und 32 können ebenfalls in das Substrat 50 diffundiert sein, damit sich eine Struktur ergibt, die mit der in Fig. 3 gezeigten im wesentlichen identisch ist.
In dieser Ausführungsform ist das Substrat 50 aus schwach dotiertem Silicium des n-Typs gebildet, was durch das Zeichen N-symbolisiert wird. Der PMOS-Transistor 27 umfaßt zwei stark dotierte Bereiche 51 und 52 des p-Typs, die sein Drain und seine Source bilden. Eine Elektrode 53 aus polykristallinem Silicium oder Metall bildet das Gate des PMOS-Transistors 21 und ist vom Kanal zwischen den Bereichen 51 und 52 durch ein dünnes isolierendes Material (nicht gezeigt), wie etwa Siliciumdioxid, getrennt. Außerdem ist ein stark dotierter Bereich 55 des n-Typs, der dem PMOS-Transistor 27 zugeordnet ist, in das Substrat 50 diffundiert, um diesen letzteren an eine Versorgungsspannung VDD anzuschließen, damit die geeignete Vorspannung des Substrats 50 bewirkt wird.
Der PMOS-Transistor 33 umfaßt gleichfalls zwei stark dotierte Bereiche 56 und 57 des p-Typs, die seine Source und sein Drain bilden. Eine Elektrode 58 aus polykristallinem Silicium oder Metall bildet das Gate des PMOS-Transistors 33 und ist von dem Kanal zwischen den Bereichen 56 und 57 durch ein dünnes isolierendes Material aus Siliciumdioxid getrennt. Ein stark dotierter Bereich 59 des n-Typs, der dem PMOS-Transistor 33 zugeordnet ist, ist in das Substrat 50 diffundiert, um diesen letzteren an eine Versorgungsspannung VQQ anzuschließen, damit die geeignete Vorspannung des Substrats 50 bewirkt wird.
Wie für einen Fachmann für Halbleitervorrichtungen klar ist, ist eine Flächendiode durch zwei aneinandergrenzende Zonen aus Störstellen-Silicium gebildet, die einen Dotierstoff des p-Typs bzw. einen Dotierstoff des n-Typs enthalten. Die Grenzfläche an den p- und n-Bereichen wird als pn-Übergang bezeichnet und die p- und n-Bereiche bilden die Anode bzw. die Katode der Flächendiode. In Fig. 3 ist ersichtlich, daß infolge der Diffusion des PMOS-Transistors 27 die parasitäre Flächendiode 29 zwischen dem Bereich 51 des p-Typs und dem Substrat 50 des n-Typs inhärent ausgebildet ist, wobei letzteres über Bereiche des n-Typs, wie etwa den Bereich 55, an das Versorgungspotential VQQ angeschlagen ist. Diese parasitäre Flächendiode 29 ist somit effektiv über Drain und Source des PMOS-Transistors 27 parallelgeschaltet und dient dem leitenden Anschluß seines zugehörigen Zweigs des aktiven Gleichrichters, wenn die Versorgungsspannung am Komparator und am Spannungsvervielfacher kleiner ist als deren erforderliche minimale Versorgungsspannung. In der gleichen Weise ist die parasitäre Flächen diode 23 infolge der Diffusion des PMOS-Transistors 21 im Substrat 50 inhärent ausgebildet.
In der in Fig. 2 gezeigten Ausführungsform sind jedoch keine derartigen parasitären Dioden über dem Drain und der Source der PMOS-Transistoren 32 und 33 ausgebildet. Die Dioden 39 und 40 müssen deswegen durch diskrete Dioden gebildet werden, die entweder separat in das Substrat 50 diffundiert werden oder außerhalb des Substrats 50 gebildet werden.
Wenn eine Armbanduhr, die die in Fig. 2 gezeigte Schaltung enthält, für eine lange Zeit in einer unbeweglichen Position gehalten wird, ist die Last 12 vollständig entladen und im Wechselstromgenerator 11, im aktiven Gleichrichter 20 oder in der Last 12 fließt kein Strom. Demzufolge ist zwischen den Anschlüssen 26 und 34 im wesentlichen keine Spannung vorhanden. Es gibt deswegen eine unzureichende Versorgungsspannung, um den Betrieb der Komparatoren 22, 28, 35 und 36 und der Spannungsvervielfacher 24, 30, 36 und 38 zu bewirken. Beim Fehlen eines geeigneten Steuersignals, das an die entsprechenden Gate-Anschlüsse angelegt wird, sind die PMOS-Transistoren in einem nicht leitenden Zustand und es fließt kein nennenswerter Drainstrom durch jeden dieser Transistoren.
Bei Aktivierung des Wechselstromgenerators 11 wird an seinen Anschlüssen eine Wechselspannung erzeugt. In der positiven Halbwelle dieser Wechselspannung (d. h., wenn das Potential VGEN1 größer als VGEN2 ist) fließt dieser Strom anfangs durch die parasitäre Diode 23, über die Last 12 und über die diskrete Diode 40. Gleichfalls fließt dieser Strom in der negativen Halbwelle dieser Wechselspannung (d. h., wenn das Potential GEN1 kleiner als VGEN2 ist) durch die parasitäre Diode 29, über die Last 12 und über die diskrete Diode 39.
Es wird somit eine gleichgerichtete Gleichspannung über der Last 12 aufgebaut, wodurch dieser letzteren ermöglicht wird, ihren vorgesehenen Betrieb auszuführen. Bei einer Armbanduhr kann die Last 12 eine Zeithalteschaltung sein und die Aktivierung des Wechselstromgenerators 11 wird die Zeithalteschaltung befähigen, Zeithalteoperationen zu beginnen.
Wenn dieser Stromfluß aufgebaut wurde, kann die Last 12 eine ausreichende Ladung speichern, damit die Spannung zwischen den Anschlüssen 26 und 34 die minimale Versorgungsspannung übersteigt, die erforderlich ist, um den Betrieb der Komparatoren 22, 38, 35 und 37 und der Spannungsvervielfacher 24, 30, 36 und 38 zu bewirken.
Wenn wenigstens eine minimale Versorgungsspannung zur Verfügung steht, kann während jedes positiven Halbzyklus der Wechselspannung, die durch den Wechselstromgenerator 11 geliefert wird, die Potentialdifferenz über der Diode 23 von dem Komparator 22 erfaßt werden, der zusammen mit dem Spannungsvervielfacher 24 ein Signal an das Gate des PMOS-Transistors 21 liefert, wodurch dieser zum Leiten veranlaßt wird. Wegen seines äußerst geringen Widerstands schließt der PMOS-Transistor 21 somit effektiv die parasitäre Diode 23 kurz, was zur Folge hat, daß der Spannungsabfall über den Anschlüssen 26 und 25 des aktiven Gleichrichters 20 wesentlich vermindert wird.
Da die Eingangsanschlüsse der Komparatoren 22 und 37 an die Anschlüsse 25 bzw. 27 angeschlossen sind, wird der Komparator 37 gemeinsam mit dem Spannungsvervielfacher 38 in ähnlicher Weise bewirken, daß der PMOS- Transistor 33 während jedes positiven Halbzyklus leitet. Der PMOS-Transistor 33 schließt somit die diskrete Diode 40 kurz, was zur Folge hat, daß der Spannungsabfall über den Anschlüssen 31 und 34 des aktiven Gleichrichters 20 wesentlich vermindert wird.
In der gleichen Weise wird während jedes negativen Halbzyklus der Wechselspannung, die vom Wechselstromgenerator 11 geliefert wird, die Potentialdifferenz über der Diode 29 von dem Komparator 28 erfaßt, der zusammen mit dem Spannungsvervielfacher 30 ein geeignetes Steuersignal an das Gate des PMOS-Transistors 27 liefert, wodurch der letztere zum Leiten veranlaßt wird. Der PMOS-Transistor 27 schließt somit die parasitäre Diode 29 kurz, was zur Folge hat, daß der Spannungsabfall über den Anschlüssen 26 und 31 des aktiven Gleichrichters 20 wesentlich vermindert wird.
Da die Eingangsanschlüsse der Komparatoren 28 und 35 an die Anschlüsse 26 bzw. 31 angeschlossen sind, wird der Komparator 35 zusammen mit dem Spannungsvervielfacher 36 gleichfalls bewirken, daß der PMOS-Transistor 32 während jedes negativen Halbzyklus leitet. Der PMOS-Transistor 32 schließt somit effektiv die diskrete Diode 39 kurz, was zur Folge hat, daß der Spannungsabfall über den Anschlüssen 25 und 34 des aktiven Gleichrichters 20 wesentlich vermindert wird.
Durch Betrachtung des Betriebs des Gleichrichters 20 von Fig. 2 kann erkannt werden, daß in einigen seiner Bestandteile eine bestimmte Verdoppelung der Funktion vorhanden ist. In diesem Zusammenhang kann aus dieser Figur erkannt werden, daß die beiden Eingänge der Komparatoren 22 und 27 an die Anschlüsse 26 und 25 angeschlossen sind und ihre Funktionsweise deswegen identisch ist. Es kann gleichfalls erkannt werden, daß die Funktionsweisen der Komparatoren 28 und 35, der Spannungsvervielfacher 24 und 28 und der Spannungsvervielfacher 30 und 36 ebenfalls identisch sind. Es ist daher möglich, einige oder alle dieser doppelt vorhandenen Schaltungselemente wegzulassen, um den Aufbau des Gleichrichters gemäß der vorliegenden Erfindung zu vereinfachen.
In Fig. 4 ist ein Gleichrichter 70 gezeigt, der eine weitere Ausführungsform der vorliegenden Erfindung darstellt und bei dem diese doppelt vorhandenen Elemente weggelassen wurden. Der Gleichrichter 70 ist dem Gleichrichter 20 von Fig. 2 völlig gleich, mit der Ausnahme, daß die Komparatoren 35 und 37 und die Spannungsvervielfacher 36 und 38 weggelassen wurden. Als eine Folge ist das Gate des PMOS-Transistors 32 an den Ausgang des Spannungsvervielfachers 24 direkt angeschlossen.
Trotz dieser Vereinfachung kann es immer noch Anwendungen geben, bei denen der Gleichrichter 20 von Fig. 2 dem Gleichrichter 70 von Fig. 4 vorgezogen wird. Da die Komparatoren 22 und 28 im Gleichrichter 70 jeweils benötigt werden, um zwei MOS-Transistoren über zwei Spannungsvervielfacher anzusteuern, ist ihr Energieverbrauch größer als der der entsprechenden Komparatoren im Gleichrichter 20 von Fig. 2. Da gleichfalls die Spannungsvervielfacher 24 und 30, die Bestandteil des Gleichrichters 70 sind, jeweils zwei MOS-Transistoren ansteuern, ist ihr Oberflächenbereich größer als der der entsprechenden Spannungsvervielfacher im Gleichrichter 20.
Die Ausführungsformen der vorliegenden Erfindung, die in den Fig. 2 und 4 gezeigt sind, erfordern jeweils, daß nicht parasitäre Dioden über den Drain und die Source von zwei Transistoren geschaltet werden, wodurch die Gleichrichterbrücke der Gleichrichter 20 und 70 gebildet wird, nämlich die diskrete Dioden 39 und 40, die über den Drain und die Source der PMOS-Transistoren 32 und 33 geschaltet werden.
Fig. 5 zeigt eine weitere Ausführungsform der Erfindung, bei der derartige diskrete Komponenten nicht benötigt werden. Diese Figur zeigt einen Gleichrichter 100, der dem Gleichrichter 70 von Fig. 4 identisch ist, mit der Ausnahme, daß die PMOS-Transistoren 32 und 33 sowie die diskreten Dioden 39 und 40 weggelassen wurden. An ihrer Stelle umfaßt der Gleichrichter 100 zwei NMOS-Transistoren 101 und 102. Der Drain und die Source des NMOS-Transistors 101 sind mit den Anschlüssen 25 bzw. 24 verbunden, während der Drain und die Source des NMOS-Transistors 102 mit den Anschlüssen 31 bzw. 34 verbunden sind. Die Gate-Anschlüsse der NMOS-Transistoren 101 und 102 sind mit den Anschlüssen 31 bzw. 25 verbunden.
Der Vollweggleichrichter 100 umfaßt außerdem zwei parasitäre bipolare Flächentransistoren 103 und 104, die als Folge der Drain-Diffusion der NMOS- Transistoren 101 und 102 ausgebildet wurden. Dies wird nun unter Bezugnahme auf Fig. 6 erläutert, die eine Schnittansicht des PMOS-Transistors 27 (der bereits in Verbindung mit Fig. 3 beschrieben wurde) und des NMOS-Transistors 102 zeigt, die vorteilhaft in ein Substrat 50 als komplementäre MOS-Transistoren (CMOS) diffundiert sind. Es ist klar, daß die Transistoren 21 und 101 außerdem in das Substrat 50 diffundiert sein können, damit sich eine Struktur ergibt, die im wesentlichen mit der in Fig. 3 gezeigten identisch ist.
Der NMOS-Transistor 102 umfaßt eine schwach dotierte Senke 110 des n- Typs, die in das Substrat 50 des n-Typs diffundiert ist. Zwei stark dotierte Bereiche 111 und 12 des n-Typs bilden die Source bzw. den Drain des Transistors 102. Eine Elektrode 113 aus polykristallinem Silicium oder Metall bildet das Gate des NMOS-Transistors 102 und ist von dem Kanal zwischen den Bereichen 111 und 112 durch ein dünnes isolierendes Material (nicht gezeigt), wie etwa Siliciumdioxid, getrennt.
In das Substrat 50 sind zwei stark dotierte Bereiche 114 und 115 des p- Typs diffundiert, um die Senke des p-Typs an ein Versorgungspotential VpwR anzuschließen. Außerdem sind zwei stark dotierte Bereiche 116 und 117 des n- Typs in das Substrat 50 diffundiert, um die geeignete Vorspannung des Substrats 50 aufVpD zu bewirken.
Wie aus Fig. 6 erkannt werden kann, bildet die Diffusion des NMOS- Transistors 102 inhärent eine parasitäre Flächendiode 118 zwischen dem Bereich 112 des n-Typs und dem Bereich 110 des p-Typs, wobei dieser letztere durch Bereiche, wie etwa die Bereiche 114 und 115 des p-Typs, an das Versorgungspotential VFWR angeschlagen ist. Außerdem ist eine parasitäre Flächendiode 119 zwischen dem Bereich 110 des p-Typs und dem Substrat 50 des n-Typs ausgebildet, wobei dieses letztere durch Bereiche, wie etwa die Bereiche 116 und 117 des n-Typs, an das Versorgungspotential VDD angeschlagen ist. Diese beiden Flächendioden 118 und 119 bilden den Basis-Emitter-Übergang bzw. den Kollektor- Basis-Übergang des parasitären bipolaren Flächentransistors 104, der in Fig. 5 gezeigt ist. Die Basis-Emitter-Flächendiode des parasitären bipolaren Flächen transistors 104 dient zum leitenden Anschluß seines zugehörigen Zweigs des aktiven Gleichrichters während des Einschaltzustands des aktiven Gleichrichters 100, wenn die Versorgungsspannung an den Komparatoren 22 und 28 und den Spannungsvervielfachern 24 und 30 kleiner ist als deren erforderliche minimale Versorgungsspannung.
Der parasitäre bipolare Flächentransistor 103 wird in ähnlicher Weise infolge der Diffusion des in Fig. 5 gezeigten NMOS-Transistors 101 ausgebildet. Während des positiven Halbzyklus der Wechselspannung, die vom Wechselstromgenerator 11 erzeugt wird, bewirkt die Potentialdifferenz VGEN1-VFWR, die zwischen dem Gitter und der Source des NMOS-Transistors 102 anliegt, daß der letztere leitet. Das schließt effektiv die parasitäre Flächendiode kurz, die durch den Basis-Emitter-Übergang des Transistors 104 gebildet ist. Dementsprechend fließt während jedes positiven Halbzyklus ein Wechselstrom, der vom Wechselstromgenerator 11 erzeugt wird, durch den PMOS-Transistor 21, über die Last 12 und durch den NMOS-Transistor 102.
Während jedes negativen Halbzyklus der Wechselspannung, die vom Wechselstromgenerator 11 erzeugt wird, bewirkt die Potentialdifferenz VGEN2-VFWR, die zwischen dem Gitter und der Source des NMOS-Transistors 102 anliegt, daß der letztere leitet, was effektiv die parasitäre Flächendiode kurzschließt, die durch den Basis-Emitter-Übergang des Transistors 103 gebildet ist. Der Wechselstrom, der vom Wechselstromgenerator 11 erzeugt wird, fließt somit durch den PMOS-Transistor 27, über die Last 12 und durch den NMOS-Transistor 101.
Die Ausführungsform des aktiven Gleichrichters, der in Fig. 5 gezeigt ist, kann vorteilhaft unter Verwendung von CMOS-Herstellungstechniken realisiert werden, so daß die Transistoren 21, 27, 101 und 102 durch zwei komplementäre Paare von MOS-Transistoren des n-Typs/p-Typs gebildet werden.
Der Widerstand RON zwischen dem Drain und der Source eines MOS- Transistors bei Vorwärtsleitung ist durch die folgende Gleichung gegeben:
wobei W die Breite des Transistorskanals ist, L die Länge des Transistorskanals ist, VGS die Gitter-Source-Spannung ist, VT die Schwetlenspannung ist und β die Stromverstärkung eines Transistors ist, der einen Quotienten gleich 1 besitzt.
Der aktive Gleichrichter 100 nutzt die Tatsache aus, daß die Stromverstärkung β eines NMOS-Transistors etwa dreimal so groß ist wie die eines PMOS- Transistors. Der Widerstand RON und demzufolge der Source-Drain-Spannungsabfall eines NMOS-Transistors ist somit inhärent kleiner als der eines PMOS- Transistors mit ähnlichen Abmessungen.
Trotzdem kann der Spannungsabfall über jedem der N MOS-Transistoren 101 und 102 in deren leitenden Zustand noch weiter vermindert werden durch das Vorsehen von zwei Spannungsvervielfachern, deren Eingänge an die Anschlüsse 31 bzw. 25 angeschlossen sind und deren Ausgänge an das Gate des Transistors 101 bzw. das Gate des Transistors 102 angeschlossen sind.
In Fig. 7 ist ein Prinzipschaltplan einiger parasitärer Elemente gezeigt, die in der in Fig. 5 dargestellten Struktur vorhanden sind. Diese Elemente umfassen zwei parasitäre bipolare Flächentransistoren 160 und 161 sowie zwei parasitäre Widerstände 162 und 163.
Wie aus Fig. 6 ersichtlich ist, ist der seitliche bipolare Flächentransistor 160 durch die Flächendiode zwischen der Zone 51 des p-Typs und dem Substrat 50 des n-Typs (Emitter-Basis-Übergang) und durch die Flächendiode zwischen der Senke 110 des p-Typs und dem Substrat 50 des n-Typs (Kollektor-Basisübergang) gebildet. Ferner ist ein zusätzlicher Emitter-Basis-Übergang durch die Flächendiode zwischen der Zone 52 des p-Typs und dem Substrat 50 des n-Typs gebildet. Der Kollektor des parasitären Transistors 160 ist über den parasitären Widerstand 162, der den Widerstand des Stroms darstellt, der über die Senke 110 des p-Typs fließt, mit der Zone 115 des p-Typs verbunden.
In ähnlicher Weise ist der vertikale bipolare Flächentransistor 161 durch die Flächendiode zwischen der Zone 112 des n-Typs und der Senke 110 des p- Typs (Emitter-Basis-Übergang) und durch die Flächendiode zwischen der Senke 110 des p-Typs und dem Substrat 50 des n-Typs (Kollektor-Basis-Übergang) gebildet. Ein zusätzlicher Emitter-Basis-Übergang ist außerdem durch die Flächendiode zwischen der Zone 111 des n-Typs und der Senke 110 des p-Typs gebildet. Der Kollektor des parasitären Transistors 161 ist über den parasitären Widerstand 163, der den Widerstand des Stroms darstellt, der über das Substrat 50 des n-Typs fließt, mit der Zone 54 des n-Typs verbunden.
Es wird angemerkt, daß die Basis des Transistors 161 und der Kollektor des Transistors 160 gemeinsam ausgebildet sind (d. h. das Substrat 50 des n- Typs) ebenso wie die Basis des Transistors 160 und der Kollektor des Transistors 161 (d. h. die Senke 110 des p-Typs).
Wenn die MOS-Transistoren 21, 27, 101 und 102 von Fig. 5 in das Substrat 50 von Fig. 6 diffundiert werden, muß darauf geachtet werden, die Gefahr eines Blockiereffekts (Latch-Up-Effekt) zu vermeiden. Dieses Phänomen, das in der CMOS-Technologie wohlbekannt ist, kann bei Betrachtung der in Fig. 7 gezeigten Elemente erkannt werden. Während jedes positiven Halbzyklus der Wechselspannung, die vom Wechselstromgenerator 11 geliefert wird, indiziert die Potentialdifferenz VGEN1-VDD einen Kollektor-Emitter-Strom im Transistor 160. Dieser Kollektorstrom fließt über den Widerstand 162 und erzeugt über diesem eine Potentialdifferenz. Diese Potentialdifferenz wird zwischen der Basis und dem Emitter des Transistors 161 angelegt, was bewirkt, daß letzterer leitet. Somit wird ein Kollektorstrom erzeugt, der durch den Widerstand 163 fließt und über diesem eine Potentialdifferenz erzeugt. Diese Potentialdifferenz wird zwischen der Basis und dem Emitter des Transistors 160 angelegt, wodurch sichergestellt wird, daß der letztere in einem leitenden Zustand bleibt.
Ein ähnlicher Blockiereffekt kann ausgelöst werden, wenn die Potentialdifferenz VFWR-VGEN2 einen Kollektor-Emitter-Strom im Transistor 161 induziert. Diese beiden Blockade-Auslösemechanismen sind für CMOS-Schaltungen kennzeichnend, in der Ausführungsform, die in Fig. 5 gezeigt ist, treten diese Auslösemechanismen jedoch gleichzeitig auf.
Es kann daher erkannt werden, daß jeder Transistor verhindern kann, daß der jeweils andere zwischen einem leitenden und einem nicht leitenden Zustand wechseln kann. Ein derartiger Blockier- oder Umlaufzustand würde den Betrieb der Transistoren effektiv blockieren und verhindern, daß der aktive Gleichrichter richtig arbeitet. Insbesondere während des Blockierzustands kann der Stromverbrauch 100 mA betragen und es wird verhindert, daß der Gleichrichter jemals den Betrieb aufnimmt. Die Blockiergefahr ist größer bei Ausführungsformen, die Transistoren sowohl des n-Typs als auch des p-Typs verwenden, infolge der Erzeugung von parasitären bipolaren Flächentransistoren, wie in Fig. 7 gezeigt ist. Am Schaltungsaufbau der aktiven Gleichrichter 20, 70 und 100 können verschiedene Verbesserungen ausgeführt werden, um sich diesen Problemen zu widmen.
Wie z. B. in Fig. 6 ersichtlich ist, werden schwach dotierte Zonen 170 und 171 des p-Typs in das Substrat 50 diffundiert. Auf diese Zonen werden stark do tierte Zonen 172 bzw. 173 des p-Typs diffundiert. Obwohl die Zonen 170 bis 173 in Fig. 6 als separate Zonen dargestellt sind, können sie tatsächlich in Form eines Rings des p-Typs, der den PMOS-Transistor 27 vollständig umgibt, diffundiert sein. Dieser Ring wirkt als ein Pseudokollektor des parasitären Transistors 160, der an das Potential VFWR "direkt angeschlossen" ist, wie durch das Bezugszeichen 174 in Fig. 7 gezeigt ist. Auf diese Weise wird der Kollektorstrom, der durch den parasitären Widerstand 162 fließt, minimal gemacht und die Gefahr des Anlegens einer Basis-Emitter-Spannung, die zum Bewirken des Leitens des Transistors 161 ausreicht, wird dadurch vermindert. Wie in Fig. 6 gezeigt ist, sind die Zonen 170 und 171 bis zu einer Tiefe diffundiert, die wenigstens gleich der der Senke 110 des p-Typs ist, um diesen Effekt maximal zu machen.
In gleicherweise können die Zonen 116 und 117 ebenfalls in Form eines Rings des n-Typs, der den NMOS-Transistor 102 vollständig umgibt, diffundiert sein. Dieser Ring wirkt als ein Pseudokollektor des parasitären Transistors 161 und ist an das Potential VDD "direkt angeschlossen", wie durch das Bezugszeichen 175 in Fig. 7 gezeigt ist, um den Kollektorstrom, der durch den parasitären Widerstand 163 fließt, minimal zu machen und um die Gefahr des Anlegens einer Basis-Emitter-Spannung, die zum Bewirken des Leitens des Transistors 160 ausreicht, zu vermindern.
Ferner können die Zonen 114 und 115 in Form eines zweiten Rings, der in diesem Fall ein Ring des p-Typs ist, diffundiert sein, der ebenfalls den NMOS- Transistor 102 vollständig umgibt. Indem der Abstand minimal gemacht wird, der diesen Ring vom Transistor 102 trennt, kann der Widerstandswert des Widerstands 162 minimal gemacht werden, was dazu beiträgt, die an den Transistor 160 angelegte Basis-Emitter-Spannung minimal zu machen.
Die Zonen 54 und 55 können außerdem in Form eines zweiten Rings, der in diesem Fall ein Ring des n-Typs ist, diffundiert sein, der ebenfalls den PMOS- Transistor 27 vollständig umgibt. Indem der Abstand, der diesen Ring vom Transistor 27 trennt, minimal gemacht wird, kann der Widerstandswert des Widerstands 163 minimal gemacht werden, was dazu beiträgt, die an den Transistor 161 angelegte Basis-Emitter-Spannung minimal zu machen.
Infolge des zuvor erwähnten doppelten Auslösemechanismus ist es außerdem vorteilhaft, die MOS-Transistoren, die während jedes Halbzyklus des vom Wechselstromgenerator 11 gelieferten Wechselspannungssignals leiten, voneinander zu trennen. Zum Beispiel können der PMOS-Transistor 21 und der NMOS-Transistor 102, die beide während jedes positiven Halbzyklus leiten, durch den PMOS-Transistor 27 getrennt sein, wie in Fig. 8 gezeigt ist. Gleichfalls können der PMOS-Transistor 27 und der NMOS-Transistor 101, die beiden während jedes negativen Halbzyklus leiten, durch den PMOS-Transistor 21 getrennt sein. Eine derartige Trennung der beiden MOS-Transistoren, die zu einem gegebenen Zeitpunkt leiten, wirkt, um die Stromverstärkung der bipolaren Transistoren 160 und 161 zu vermindern, so daß es schwieriger ist, einen Blockierzustand zu erreichen.
In weiteren Ausführungsformen der Erfindung, in denen vier PMOS- Transistoren verwendet werden, sind die PMOS-Transistoren, wie etwa jene, die in Fig. 2 mit den Bezugszeichen 32 und 33 angegeben sind, als Sourcefolger konfiguriert, wodurch der Ausgang an der Source dem Potential am Drain folgt. (Diese Konfiguration ist analog der Emitterfolger-Konfiguration für einen bipolaren Flächentransistor.) Es kann deswegen erwünscht sein, in derartigen Anwendungen einen Spannungsvervielfacher mit größerer Verstärkung zu verwenden, um die korrekte Schaltoperation dieser PMOS-Transistoren sicherzustellen.
Abschließend ist klar, daß verschiedene Modifikationen und/oder Zusätze am aktiven Gleichrichter ausgeführt werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen, der in den beigefügten Ansprüchen definiert ist.
Obwohl z. B. in der obigen Beschreibung auf MOS-Transistoren Bezug genommen wird, können weitere Ausführungsformen andere Typen von Transistoren verwenden, die eine Steuerelektrode und zwei leitende Elektroden besitzen, wie etwa bipolare Flächentransistoren. In diesem letzteren Fall können die Komparatoren und gegebenenfalls die Spannungsvervielfacher so beschaffen sein, daß sie einen Basisstrom liefern, der ausreichend ist, um die bipolaren Flächentransistoren in den Sättigungsbereich zu steuern und somit ihre Kollektor-Emitter- Spannung auf im wesentlichen null zu vermindern. Es ist dann ausreichend, beim Schaltungsentwurf die parasitären Flächendioden, die aus der Diffusion der bipolaren Flächentransistoren resultieren, in geeigneter Weise zu berücksichtigen, um die Vorteile der vorliegenden Erfindung zu erreichen.
Obwohl die obenbeschriebenen Beispiele Transistoren enthalten, die in einem Substrat des n-Typs und/oder in einer Senke des p-Typs ausgebildet sind, ist klar, daß die Erfindung außerdem für Transistoren gilt, die in einem Substrat des p-Typs oder in einer Senke des n-Typs ausgebildet sind.

Claims

1. Aktiver Gleichrichter (1) für die Verwendung in einer Niedrigleistungs- Versorgungsschaltung (11), die eine niedrige Versorgungsspannung bereitstellen kann, wobei dieser Gleichrichter einen Eingangsanschluß (9), der mit der Versorgungsschaltung verbunden ist, und einen Ausgangsanschluß (8), der mit einer Last (12) verbunden ist, besitzt, wobei die Last wenigstens ein zu ladendes kapazitives Element enthält, wobei dieser Gleichrichter umfaßt:

- einen Transistor (2), der in einem Substrat (50) ausgebildet ist und eine Steuerelektrode (5) sowie zwei leitende Elektroden (6, 7) besitzt, wobei diese letzteren mit dem Eingangsanschluß (9) bzw. mit dem Ausgangsanschluß (8) verbunden sind, wobei dieser Transistor eine parasitäre Flächendiode (4) besitzt, die zwischen den leitenden Elektroden vorgesehen ist und während der Einschaltperiode oder passiven Betriebsart einen Halbwellengleichrichter bildet; und

- einen Komparator (3) mit zwei Eingangsanschlüssen (+, -), die mit dem Eingangsanschluß (9) bzw. mit dem Ausgangsanschluß (8) verbunden sind, und einem Ausgangsanschluß, der mit der Steuerelektrode (5) des Transistors verbunden ist,

wobei dieser Gleichrichter dadurch gekennzeichnet ist, daß:

- das kapazitive Element in der Last während der Einschaltperiode bis zu der minimalen Versorgungsspannung, die erforderlich ist, um den Betrieb des Komparators zu ermöglichen, über die parasitäre Flächendiode (4) geladen wird; daß

- der Komparator (3) im selben Substrat (50) des Transistors (2) ausgebildet ist; und daß

- der Komparator (3) so beschaffen ist, daß er während einer aktiven Betriebsart direkt durch die Last versorgt wird und mit dem Transistor (2) kombiniert ist, um einen Halbwellengleichrichter zu bilden, so daß die Last während dieser Betriebsart bei einer Spannung geladen wird, die größer als die minimale Versorgungsspannung ist.

2. Aktiver Gleichrichter nach Anspruch 1, dadurch gekennzeichnet, daß er ferner einen Spannungsvervielfacher (10) umfaßt, der direkt zwischen den Ausgangsanschluß des Komparators (3) und den Steueranschluß (5) des Transistors (2) geschaltet ist.

3. Aktiver Gleichrichter nach Anspruch 1, dadurch gekennzeichnet, daß der Transistor (2) ein MOS-Transistor ist.

4. Brückengleichrichter für die Verwendung in einer Leistungsversorgungsschaltung, der umfaßt:

- einen ersten Gleichrichter (21-24), der zwischen einen ersten Eingangsanschluß (25) und einen ersten Ausgangsanschluß (26) geschaltet ist,

- einen zweiten Gleichrichter (27-30), der zwischen einen zweiten Eingangsanschluß (31) und den ersten Ausgangsanschluß (26) geschaltet ist,

- einen dritten Gleichrichter (32, 35, 36, 39; 101, 103), der zwischen den ersten Eingangsanschluß (25) und einem zweiten Ausgangsanschluß (34) geschaltet ist,

- einen vierten Gleichrichter (33, 37, 38, 40; 102, 104), der zwischen den zweiten Eingangsanschluß (31) und den zweiten Ausgangsanschluß (34) geschaltet ist,

dadurch gekennzeichnet, daß

wenigstens einer der ersten, zweiten, dritten und vierten aktiven Gleichrichter durch einen aktiven Gleichrichter nach einem der Ansprüche 1 bis 3 gebildet ist.

5. Brückengleichrichter nach Anspruch 4, dadurch gekennzeichnet, daß der Transistor, der einen Teil wenigstens eines der ersten und zweiten aktiven Gleichrichter bildet, ein PMOS-Transistor ist.

6. Brückengleichrichter nach Anspruch 5, dadurch gekennzeichnet, daß der dritte aktive Gleichrichter (101, 103) umfaßt:

- einen NMOS-Transistor (101), der in dem Substrat (50, 110) gebildet ist und ein Gate, einen Drain und eine Source besitzt, wobei die beiden letzteren zwischen den ersten Eingangsanschluß (25) und den zweiten Ausgangsanschluß (34) geschaltet sind, und

- eine parasitäre Flächendiode (103), die in dem Substrat (50, 110) ausgebildet ist und zwischen den zweiten Ausgangsanschluß (34) und den ersten Eingangsanschluß (25) geschaltet ist.

7. Brückengleichrichter nach einem der Ansprüche 5 oder 6, dadurch Gekennzeichnet, daß der vierte aktive Gleichrichter (102, 104) umfaßt:

- einen N MOS-Transistor (102), der in dem Substrat (50, 110) ausgebildet ist und ein Gate, einen Drain und eine Source besitzt, wobei die beiden letzteren zwischen den zweiten Eingangsanschluß (31) und den zweiten Ausgangsanschluß (34) geschaltet sind, und

- eine parasitäre Flächendiode (104), die in dem Substrat (50, 110) zwischen dem zweiten Ausgangsanschluß (34) und dem ersten Ausgangsanschluß (26) ausgebildet ist.

8. Brückengleichrichter nach Anspruch 4, dadurch gekennzeichnet, daß der Transistor, der einen Teil wenigstens eines der ersten oder zweiten aktiven Gleichrichter bildet, ein NMOS-Transistor ist.

9. Brückengleichrichter nach Anspruch 8, dadurch gekennzeichnet, daß der dritte aktive Gleichrichter (101, 103) umfaßt:

- einen PMOS-Transistor (101), der in dem Substrat (50, 110) ausgebildet ist und ein Gate, einen Drain und eine Source besitzt, wobei die beiden letzteren zwischen den ersten Eingangsanschluß (25) und den zweiten Ausgangsanschluß (34) geschaltet sind, und

10. Brückengleichrichter nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß der vierte aktive Gleichrichter (102, 104) umfaßt:

- einen PMOS-Transistor (102), der in dem Substrat (50, 110) ausgebildet ist und ein Gate, einen Drain und eine Source besitzt, wobei die beiden letzteren zwischen den zweiten Eingangsanschluß (31) und den zweiten Ausgangsanschluß (34) geschaltet sind, und

11. Brückengleichrichter nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, daß die Transistoren, die einen Teil der ersten, zweiten, dritten und vierten aktiven Gleichrichter bilden, in dem Substrat (50) als CMOS- Transistoren ausgebildet sind.

12. Brückengleichrichter nach einem der Ansprüche 4 bis 11, dadurch gekennzeichnet, daß er ferner wenigstens einen ersten Ring (170-173) umfaßt, der in dem Substrat (50, 110) ausgebildet ist, einen der Transistoren vollständig umgibt und als ein Pseudokollektor für diesen Transistor wirkt.

13. Brückengleichrichter nach einem der Ansprüche 4 bis 12, dadurch gekennzeichnet, daß die Transistoren, die den ersten und den vierten aktiven Gleichrichter bilden, im Substrat (50, 110) durch einen jener Transistoren voneinander getrennt sind, die den zweiten oder dritten aktiven Gleichrichter bilden, und daß die Transistoren, die den zweiten und den dritten aktiven Gleichrichter bilden, im Substrat (50, 110) durch einen jener Transistoren, die den ersten oder vierten aktiven Gleichrichter bilden, voneinander getrennt sind.

14. Armbanduhr, die einen Wechselstromgenerator (11) und eine Zeithalteschaltung (12) umfaßt, dadurch gekennzeichnet, daß der Wechselstromgenerator (11) und die Zeithalteschaltung (12) durch einen aktiven Gleichrichter nach einem der Ansprüche 1 bis 3 miteinander verbunden sind.

15. Armbanduhr, die einen Wechselstromgenerator (11) und eine Zeithalteschaltung (12) umfaßt, dadurch gekennzeichnet, daß der Wechselstromgenerator (11) und die Zeithalteschaltung (12) durch einen Brückengleichrichter nach einem der Ansprüche 4 bis 13 miteinander verbunden sind.