[go: up one dir, main page]

DE69617861T2 - Verfahren und Anordnung zur Erzeugung eines Signals - Google Patents

Verfahren und Anordnung zur Erzeugung eines Signals

Info

Publication number
DE69617861T2
DE69617861T2 DE69617861T DE69617861T DE69617861T2 DE 69617861 T2 DE69617861 T2 DE 69617861T2 DE 69617861 T DE69617861 T DE 69617861T DE 69617861 T DE69617861 T DE 69617861T DE 69617861 T2 DE69617861 T2 DE 69617861T2
Authority
DE
Germany
Prior art keywords
frequency
signal
oscillator
control signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69617861T
Other languages
English (en)
Other versions
DE69617861D1 (de
Inventor
Bjoern Ove Lofter
Glenn Axel Sjoeberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Application granted granted Critical
Publication of DE69617861D1 publication Critical patent/DE69617861D1/de
Publication of DE69617861T2 publication Critical patent/DE69617861T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0805Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/20Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

    Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren und auf eine Anordnung zur Phasenverriegelung eines geregelten Oszillators, zum Beispiel eines spannungsgeregelten Oszillators, an ein Signal eines Referenzoszillators.
  • Technologischer Hintergrund
  • Oszillatoranordnungen zur Generierung verschiedener Frequenzen enthalten in vielen Fällen spannungsgeregelte Oszillatoren (VCO Voltage Controlled Oscillator)(Spannung geregelte Oszillatoren), deren Ausgangssignal mit einem Referenzsignal mit Hilfe eines Phasenregelkreises (PLL Phase Locked Loop)(Phasenregelkreis) verriegelt (eingefroren) ist. Phasenregelkreise werden mit zunehmender Anzahl in der Signalverarbeitung und in verschiedenen digitalen Systemen verwendet. FM Demodulation, FSK Demodulation, Toncodierung, Frequenzvervielfachung, Datensynchronisation und Frequenzsynthese sind gerade einige von vielen Anwendungsgebieten der Phasenregelkreise.
  • Phasenregelkreise in Oszillatoranordnungen zur Frequenzsynthese haben viele Verwendungsmöglichkeiten, z. B. als lokale Oszillatoren in Geräten für den Funkverkehr. Einer der Vorteile bei der Benutzung einer Oszillatoranordnung mit einem Phasenregelkreis ist, dass leicht verschiedene Frequenzen von derselben Oszillatoranordnung generiert werden können. Mit Hilfe des Phasenregelkreises ist es relativ einfach, die spannungsgeregelte Oszillatorfrequenz mit ganzzahligen Vielfachen der Frequenz des Referenzsignals zu synchronisieren. Dies wird am einfachsten mit einem Frequenzteiler im Kreis erreicht, der das Ausgangssignal des spannungsgeregelten Oszillators durch eine beliebige ganze Zahl frequenzdividiert. Das Resultat der Division wird in einen Phasenvergleicher eingespeist, der die resultierende Phase mit der Phase des Referenzoszillators vergleicht und dabei ein Kontrollsignal an den spannungsgeregelten Oszillator liefert.
  • Es gibt eine große Anzahl von digitalen Schaltkreisen des Typs PLL auf dem Markt, die neben ihren Teilungs- und Phasendetektorfunktionen auch eine Diskriminatorfunktion beinhalten, die den VCO überwacht, wenn die Differenzfrequenz des Phasendetektors außerhalb der Bandbreite des Kreises liegt. Das bedeutet, dass die Frequenzverriegelung/Phasenverriegelung eines VCO innerhalb eines großen Frequenzbereiches vorkommen kann.
  • Einer der Nachteile von digitalen PLL-Schaltkreisen ist, dass Phasenrauschen(Jitter) im Kreis über die Schaltkreise erzeugt wird. Ein weiterer Nachteil ist, dass die Verstärkung des Phasendetektorsignals sehr hoch sein muss, um die Frequenzteilung bis hin zum Phasendetektor zu kompensieren. Im Falle einer Division durch 100, wird ein Frequenzfehler von 100 Hz zu nur 1 Hz im Phasenvergleicher. Die Differenz in der Frequenz von 1 Hz sollte dann ein Phasendetektorsignal erzeugen, das den VCO um 100 Hz korrigiert und daher muss es eine Verstärkung geben. Die notwendige Verstärkung verstärkt auch ungewolltes Rauschen verschiedener Arten.
  • Ein Typ eines Phasenregelkreises von dem behauptet wird, dass er die oben genannten Nachteile ausschaltet, ist ein abgetasteter Phasenregelkreis (SPPL Abgetasteter Phasenregelkreis).In einem abgetasteten Kreis, wird die Hüllkurve des VCO~s direkt im Phasendetektor abgetastet. Der VCO kann sich an alle Vielfache der Referenzfrequenz phasenangleichen, vorausgesetzt, dass der VCO so geregelt ist, dass die Referenzfrequenz, die aus dem Phasendetektor kommt, innerhalb der Bandbreite des Kreises liegt.
  • Der Abtast- Phasendetektor hat kein Diskriminatorteil. Dies bedeutet, dass ein zu großer Unterschied in der Frequenz zwischen einer vielfachen der Referenzfrequenz des Oszillators und der Frequenz des VCO es dem Kreis unmöglich macht die Phasen anzugleichen. Um die Differenzfrequenz zu minimieren und um die gewünschte Frequenz einzustellen, wird normalerweise eine Unterstützungsspannung für den VCO aus einem Speicher voreingestellt. Der Speicher muss daher Unterstützungsspannungen für alle wählbaren Frequenzen enthalten. Die Spannungen müssen individuell für jedes hergestellte Oszillatoranordnung gemessen werden und darüber hinaus kontinuierlich aktualisiert werden, unter Anderem abhängig von der Temperaturabhängigkeit und dem Altern des VCO. Bei kleinen Frequenzschritten liegen die Spannungen eng zusammen und es ist schwierig Unterstützungsspannungen mit genügender Genauigkeit zu erzeugen. Fehlerhafte Verriegelung erzeugt durch benachbarte Kanäle oder durch Störsignale sind alltäglich.
  • Beim Versuch die Probleme unter der Verwendung von Abtastkreisen zu lösen, lautet die Schlussfolgerung, dass ein herkömmlicher Phasenregelkreis dazu verwendet werden kann sicherzustellen, dass der spannungsgeregelte Oszillator mit der gewünschten Frequenz oszilliert. Wenn die gewünschte Frequenz erreicht wird und der herkömmliche Phasenregelkreis die Phasen verriegelt hat, wird die Kontrolle des spannungsgeregelten Oszillators zum Abtastkreis hinüber gekuppelt. Dieser Gerätetyp wird im Amerikanischen Patent US- 3,660,781 beschrieben, kann aber so betrachtet werden, dass es eine Anzahl von Nachteilen besitzt. Unter Anderem muss das Kontrollsignal zum spannungsgeregelten Oszillator im Abtastkreis aufgebaut werden, wenn dieser eingekuppelt ist. Um eine annehmbare Aufbau/Übergangs-Zeit zu erhalten, muss das Regelspannungsfilter schnell sein, was einen schwächeren Regelkreis ergibt.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung ist es ein Verfahren und eine Vorrichtung zur Verfügung zu stellen, die einen Abtastkreis an eine beliebig vielfache Frequenz eines Referenzoszillators verriegeln.
  • Eine weitere Aufgabe der Erfindung ist es ein Verfahren und eine Vorrichtung zur Verfügung zu stellen, die es ermöglichen, eine kurze und optimale Verriegelungszeit auf Frequenzänderungen und optimale Phasenstörungs- Charakteristiken in einem phasengeregelten Abtastkreis zu erhalten.
  • Eine weitere Aufgabe der Erfindung ist es ein Verfahren und eine Vorrichtung zur Frequenzgenerierung zur Verfügung zu stellen, die mindestens zwei Kreise enthalten, wobei einer der Beiden ein Abtast-Phasenregelkreis ist, der nicht mit Spannung vom Kreisfilter des Abtastkreises versorgt werden muss, wenn der Abtastkreis die Initiative übernimmt.
  • Eine zusätzlicher Aufgabe der vorliegenden Erfindung ist es eine Verfahren und eine Vorrichtung zur Frequenzgenerierung zur Verfügung zu stellen, die weniger empfindlich auf Veränderungen reagieren, wie zum Beispiel Temperaturänderungen, Veränderungen des Luftdrucks und der Luftfeuchtigkeit und Veränderungen die durch altern verursacht werden.
  • Eine weitere Aufgabe der Erfindung ist es, ein Verfahren und eine Vorrichtung zur Frequenzgenerierung zur Verfügung zu stellen, die im Fertigungssinne leicht kalibriert werden können.
  • Die obigen Aufgaben werden in Übereinstimmung mit der Erfindung durch eine Vorrichtung und ein Verfahren gelöst, wobei ein abgetasteter Phasenregelkreis mit Unterstützung eines konventionellen Phasenregelkreises (PLL) phasenverriegelt wird. Der Unterstützungswert des PLL-Kreises wird mit Hilfe einer Abtast-Halte-Schaltung (Abtast-Halte- Schaltung -S/H) verriegelt und danach wird der verriegelte Unterstützungswert mit dem Steuersignal des Abtastkreises zusammengezählt, um einen geregelten Oszillator zu steuern, zum Beispiel einen spannungsgeregelten Oszillator. Die Erfindung besteht aus der Genauigkeit der Unterstützungswerte/Unterstützungsspannungen abhängig von der Auflösung des PLL-Kreises und darin, dass die Einkupplung des Abtastkreises ohne Entstehung einer Signal/Spannung im Kreisfilter des Abtastkreises möglich ist.
  • Die genannten Aufgaben werden in Übereinstimmung mit der Erfindung auch von einer Oszillatoranordnung(Einrichtung) gelöst, die ein Ausgangssignal mit jeweils einer festgesetzten Frequenz aus einer Anzahl von vorbestimmten Frequenzen erzeugt. Die Oszillatoranordnung enthält einen ersten Kreis, einen zweiten Kreis, einen geregelten Oszillator, der als spannungsgeregelter Oszillator geeignet ist, eine Schaltvorrichtung, eine Mess- und Speichervorrichtung und eine Summationseinheit. Der erste Kreis arbeitet als Abtast-Phasenregelkreis und erzeugt ein Fehlersignal, von dem ein erstes Regelsignal abhängt. Der zweite Kreis arbeitet als Phasenregelkreis und erzeugt ein zweites Regelsignal. Der spannungsgeregelte Oszillator erzeugt das Ausgangssignal mit einer Frequenz, die sich auf das erste oder zweite Regelsignal bezieht und ein Teil des ersten oder zweiten Kreises ist. Die Schaltvorrichtung koppelt das erste oder das zweite Regelsignal an den spannungsgeregelten Oszillator. Die Mess- und Speichervorrichtungen messen und halten den Spannungswert des zweiten Regelsignals während der Einstellprozedur, wenn der zweite Kreis an eine vorbestimmte Frequenz phasenverriegelt hat und die Mess- und Speichervorrichtung daneben ein gespeichertes Regelsignal erzeugt. Die Summationseinheit summiert das gespeicherte Regelsignal mit dem Fehlersignal und schafft dadurch das erste Regelsignal. Die Oszillatoranordnung koppelt das zweite Regelsignal während der Einstellprozedur mit Hilfe der Schaltvorrichtung an den spannungsgeregelten Oszillator und im übrigen das erste Regelsignal an den spannungsgeregelten Oszillator.
  • Die genannten Aufgaben werden in Übereinstimmung mit der Erfindung auch von einer Oszillatoranordnung gelöst, die ein Ausgangssignal mit jeweils einer vorbestimmten Frequenz, aus einer Anzahl von vorbestimmten Frequenzen, erzeugt. Die Oszillatoranordnung ist für vorbestimmte Frequenzen gut geeignet, die innerhalb des Mikrowellenbandes oder höheren Frequenzbändern und gleichermaßen innerhalb niedriger Frequenzbändern liegen. Die Oszillatoranordnung enthält einen ersten Kreis, einen zweiten Kreis, einen spannungsgeregelten Oszillator, eine Schaltvorrichtung, eine Mess- und Speichervorrichtung und eine Summationseinheit.
  • Der erste Kreis enthält einen Referenzoszillator, einen Pulsgenerator, einen ersten Phasen-Vergleicher und eine erste Signal-Verarbeitungseinheit. Der erste Kreis arbeitet als Abtast-Regelkreis durch Vergleich der Phase des Ausgangssignals im ersten Phasen-Vergleicher, mit einer ersten Phasen-Position/Winkel des Referenzsignals das vom Referenzoszillator und vom Pulsgenerator erzeugt wird und erzeugt daneben, nach einer ersten Signalbearbeitung in der ersten Signal-Verarbeitungseinheit, ein Fehlersignal von dem ein erstes Regelsignal abhängig ist.
  • Der zweite Kreis enthält einen Frequenzteiler, einen zweiten Phasen-Vergleicher, einen zweite Signal-Verarbeitungseinheit. Der zweite Kreis bestimmt die Frequenz des Ausgangssignals mit Hilfe des Frequenzteilers während der Einstellprozedur, indem die Frequenz des Ausgangssignals im Frequenzteiler geteilt wird und die Phase in einem Phasen-Vergleicher mit einer zweiten Phasenposition der Referenzfrequenz, erzeugt von einem Referenzoszillator, verglichen wird und daneben ein zweites Regelsignal nach der Verarbeitung eines zweiten Signals in der zweiten Signalverarbeitungseinheit erzeugt wird.
  • Wenn die vorbestimmten Frequenzen des Ausgangssignals sehr hoch sind, im Mikrowellenbereich oder höher, wäre es passend, wenn die Oszillatoranordnung eine Vorrichtung zur Frequenzumformung hat, die die Frequenz des Ausgangssignals konvertiert bevor sie im zweiten Kreis geteilt wird, damit die Frequenz des Ausgangssignals in den Frequenzbereich des zweiten Kreises fällt. Die geeignete Frequenzumformungs- Vorrichtung enthält eine Frequenzteiler-Vorrichtung oder eine Referenzfrequenz-Vorrichtung und eine Mischvorrichtung.
  • Die Signalverarbeitungseinheit im ersten Kreis enthält passender Weise einen Verstärker und einen Kreisfilter. Die zweite Signalverarbeitungseinheit im zweiten Kreis enthält auch passender Weise einen Verstärker und einen Kreisfilter. Der Kreisfilter sollte eine Tiefpassfunktion haben, die durch andere Filterfunktionen (Bandpass) ergänzt werden können. Es ist auch von Vorteil, wenn der Kreisfilter in der ersten Signalverarbeitungseinheit langsamer ist, als der Kreisfilter in der zweiten Signalverarbeitungseinheit. Langsamer sollte als engere Bandbreite interpretiert werden und daher als längere Aufbau/Einschwing-Zeit.
  • Der spannungsgeregelte Oszillator erzeugt das Ausgangssignal mit einer Frequenz, die mit dem ersten oder zweiten Regelsignal in Beziehung steht und Teil des ersten und zweiten Kreises ist. Die Schaltvorrichtung verbindet das erste Regelsignal oder das zweite Regelsignal mit dem spannungsgeregelten Oszillator. Die Mess- und Speichervorrichtung misst und hält den Spannungswert des zweiten Regelsignals während der Einstellprozedur, wenn der zweite Kreis an eine vorbestimmte Frequenz phasenverriegelt hat und daneben ein gespeichertes Regelsignal produziert hat.
  • Die Oszillatoranordnung enthält geeigneter Weise auch eine Speichervorrichtung, die eine Anzahl von Spannungswerten des zweiten Regelsignals, die während der Einschaltprozedur gemessen wurden, speichert. Die Werte werden sinnvoller Weise an Speicherplätzen gespeichert, die nach der Frequenz des Ausgangssignals sortiert sind, zu der Wert korrespondiert. Die gespeicherten Regelsignale können auch von den gespeicherten/gesicherten gemessenen Werten in dieser vergrößerten Version abgeleitet werden, um daneben eine schnelle Änderung der Frequenz des Ausgangssignals zu erlauben ohne durch eine Einstellprozedur zu gehen.
  • Eine zusätzliche geeignete Variante ist es, wenn die Speichervorrichtung auch die gemessenen Spannungswerte des zweiten Regelsignals im Speicher nach der Temperatur des spannungsgeregelten Oszillators zur Zeit der Messung sortiert. Auf diese Weise ist es möglich eine stabile und genaue Frequenz aufrecht zu erhalten, ohne durch eine Einschaltprozedur über die Temperaturvariationen des spannungsgeregelten Oszillators gehen zu müssen.
  • Die Speichervorrichtung kann natürlich in sehr verschiedener Weise zusammengestellt werden. Eine Möglichkeit besteht darin die Speichervorrichtung mit Hilfe von digitalen Speicherzellen, einen Analog-Digitalkonverter und einen Digital-Analogkonverter aufzubauen. Die gemessenen Werte des zweiten Regelsignals werden digital in den digitalen Speicherzellen gespeichert, nachdem sie von analog zu digital im Analog-Digitalkonverter konvertiert wurden. Wenn die gespeicherten Regelsignale aus den gespeicherten gemessenen Spannungswerten erzeugt werden, durchlaufen die gespeicherten gemessenen Werte eine digital zu analog Konvertierung im Digital-Analogkonverter.
  • Mit Hilfe von analogen Speicherzellen besteht eine weitere Möglichkeit die Speichervorrichtung aufzubauen. Die gemessenen Spannungswerte des zweiten Regelsignals werden analog gespeichert und von den analogen Speicherzellen nach der Produktion der gespeicherten Regelsignale aus den gemessenen Spannungswerten geliefert.
  • Die Summationsvorrichtung summiert die gespeicherten Regelsignale mit den Fehlersignalen um das erste Regelsignal zu erzeugen. Mit Hilfe der Schalteinheit, koppelt die Oszillatoranordnung während der Einschaltprozedur das zweite Regelsignal an den spannungsgeregelten Oszillator und kuppelt dabei das erste Regelsignal an den spannungsgeregelten Oszillator.
  • Die genannten Aufgaben werden im Einklang mit der vorliegenden Erfindung auch mit einem Verfahren zur Erzeugung eines Ausgangssignals gelöst, mit jeweils einer vorbestimmten Frequenz aus einer Anzahl vorbestimmter Frequenzen, mit einem geregelten Oszillator, der geeigneter Weise aus einem spannungsgeregelten Oszillator besteht. Das Verfahren ist sogar dann geeignet, wenn die vorbestimmten Frequenzen innerhalb des Mikrowellenbereiches liegen, oder höher z. B. im GHz Bereich und darüber. Die Erzeugung beinhaltet eine Anzahl von Einzelschritten. Ein erster Kreis wird so eingerichtet, dass er als Abtast-Phasenregelkreis arbeitet. Im ersten Kreis wird ein Referenzsignal produziert, die Phase des Ausgangsignals wird mit der Phasenposition des ersten Referenzsignals verglichen und das Resultat des Vergleiches wird im ersten Signalprozessor bearbeitet, der daneben ein Fehlersignal erzeugt, von dem ein erstes Regelsignal abhängt. Der Signalprozessor enthält geeigneter Weise unter anderem einen Filter.
  • Ein zweiter Kreis wird so eingerichtet, dass er als Phasenregelkreis arbeitet und die Frequenz des Ausgangssignals wird während der Einschaltprozedur vom zweiten Kreis ermittelt. Im zweiten Kreis wird ein zweites Referenzsignal erzeugt, das Ausgangssignal wird geteilt, die Phase des frequenzgeteilten Ausgangssignal wird mit der Phasenposition des zweiten Referenzsignals verglichen und das Ergebnis des Vergleiches wird in einem zweiten Signalprozessor bearbeitet, der daneben ein zweites Regelsignal erzeugt. Der Signalprozessor enthält geeigneter Weise unter anderem einen Filter.
  • Da beide Signalprozessoren Filter enthalten, ist es von Vorteil, wenn der Filter des ersten Signalprozessors langsamer als der Filter des zweiten Signalprozessors ist. 'Langsamer' sollte als engere Bandbreite und daher als längere Aufbauzeit interpretiert werden.
  • Während der Einschaltprozedur wird das zweite Regelsignal gemessen und wenn der zweite Kreis phasenverriegelt hat, wird der gemessene Wert gespeichert um ihn als gespeichertes Regelsignal weiter schicken zu können. Das gespeicherte Regelsignal wird mit dem Fehlersignal addiert und das erste Regelsignal wird daneben erzeugt. Das Ausgangssignal wird mit Hilfe des spannungsgeregelten Oszillators erzeugt, mit einer Frequenz, die zum ersten oder zweiten Regelsignal in Relation steht. Das zweite Regelsignal wird während der Einschaltprozedur an den spannungsgeregelten Oszillator gekoppelt und dabei wird das erste Regelsignal an den spannungsgeregelten Oszillator gekoppelt.
  • Bei jeder Einschaltprozedur, wird der gemessene Wert in einem Speicherteil der Speichereinheit abgelegt, der zur vorbestimmten Frequenz der Einschaltprozedur in Übereinstimmung steht, wodurch eine Änderung der Frequenz des Ausgangssignals ohne das Einkuppeln der Einschaltprozedur vorkommen kann. Zusätzlich kann es manchmal von Vorteil sein, wenn der Speicherteil in dem der gemessene Wert abgelegt ist, auch zu einer Temperatur korrespondiert. Das bedeutet, dass die gemessenen Werte in einer Matrix mit der Frequenz auf einer Achse und der Temperatur auf der anderen gespeichert werden. Natürlich kann man dies mit anderen Parametern, wie Feuchtigkeit, Höhe und Luftdruck steigern oder diese benutzen.
  • Besonders, wenn die Frequenz des Ausgangssignals hoch ist, z. B. wenn die vorbestimmten Frequenzen innerhalb des Mikrowellenbereichs oder höher liegen, das heißt GHz und darüber, kann es von Vorteil sein die Frequenz des Ausgangssignals umzuformen bevor die Frequenz des Ausgangssignals im zweiten Kreis geteilt wird. Das geschieht so, dass die Frequenz innerhalb des Frequenzbereichs des zweiten Kreises liegen wird(ist), der dann nicht denselben und so hohen Frequenzbereich wie der erste Kreis haben muss.
  • Beschreibung der Figuren
  • Die Erfindung wird nun in einer größeren Detailtiefe mit Bezug auf die beigefügten Figuren beschrieben, ohne irgendwie beschränkend zu sein, wobei:
  • Fig. 1 ein schematisches Blockdiagramm einer bekannten Oszillatoranordnung zeigt, die einen Phasenregelkreis enthält.
  • Fig. 2 ein schematisches Blockdiagramm einer bekannten Oszillatoranordnung zeigt, die einen Abtast- Phasenregelkreis mit einem Speicher für Unterstützungsspannungen enthält,
  • Fig. 3 A ein schematisches Blockdiagramm einer Ausführung einer Oszillatoranordnung gemäß der vorliegenden Erfindung zeigt,
  • Fig. 3B ein schematisches Blockdiagramm einer weiteren Ausführung einer Oszillatoranordnung gemäß der vorliegenden Erfindung zeigt,
  • Fig. 3C ein schematisches Blockdiagramm einer zusätzlichen Ausführung einer Oszillatoranordnung gemäß der vorliegenden Erfindung zeigt.
  • Beschreibung von bevorzugten Ausführungsbeispielen
  • Um das Verständnis der Erfindung zu fördern, werden in Verbindung mit den Abbildungen Fig. 1 und Fig. 2 eine Oszillatoranordnung mit einem konventionellen Phasenregelkreis und eine Oszillatoranordnung mit einem konventionellen Abtast-Phasenregelkreis als eine Art Einführung beschrieben. Zuerst jedoch sollte es erwähnt werden, dass es eine große Anzahl verschiedener Wege gibt einen Oszillator zu regeln, z. B. mit Spannung, Strom oder Licht, um nur einige zu nennen. Die gebräuchlichste Weise einen Oszillator zu regeln, ist mit Spannung, ein spannungsgeregelter Oszillator; daher wird das folgende Beispiel nur unter Verwendung von spannungsgeregelten Oszillatoren erklärt und soll nicht als eine Beschränkung auf nur diesen Typ eines geregelten Oszillators gesehen werden.
  • Die am häufigsten benutzte Verfahren ein Signal an ein Referenzsignal phasenzuverriegeln wird in Fig. 1 gezeigt. Der konventionelle Phasenregelkreis (PLL - Phasenregelkreis) besteht im wesentlichen aus einem Referenzoszillator 110, einem Phasendetektor/Vergleicher 120, einer Verstärker- und Filtereinheit 130, einem spannungsgeregelten Oszillator 140 (VCO - Spannungsgeregelter Oszillator), und einem variablen oder festgelegten Frequenzteiler 160. Durch die Regelung 170 eines variablen Frequenzteilers 160 und daneben durch die Teilung des Ausgangssignals 150 durch eine beliebige ganze Zahl, kann ein Ausgangssignal mit einer Ausgangsfrequenz, die ein willkürliches Vielfaches der Frequenz des Referenzoszillators 110 ist, erzeugt werden.
  • Das Ausgangssignal 150 des spannungsgeregelten Oszillators 140 (VCO) hat eine Frequenz, die eine willkürliche ganzzahlige Vielfache der Frequenz des Referenzoszillators 110 ist und von der Frequenzteilung im Frequenzteiler 160 abhängt. Falls eine nicht ganzzahlige Vielfache der Frequenz des Referenzoszillators gewünscht wird, kann die Frequenz des Referenzoszillators 110 auch vor dem Phasendetektor/Vergleicher 120 geteilt werden. Das Ausgangssignal 150 wird vom Frequenzteiler 160 (/N) auf eine Frequenz heruntergeteilt, die gleich ist mit der Frequenz des Referenzoszillators 110. Die Frequenz des Referenzoszillators wird dann im Phasendetektor 120 mit der Frequenz des Signals, das geteilt wurde, verglichen. Der Phasendetektor 120 erzeugt ein Ausgangssignal, das nach Filterung und Verstärkung 130, den VCO 140 regelt. Falls die Frequenzen/Phasen nicht gleich sind, wird der Phasendetektor 120 sein Ausgangssignal anpassen, um es dem VCO 140 zu ermöglichen die Ungleichheit der Frequenz des Ausgangssignals auszugleichen. Das Ausgangssignal des Phasendetektors ist ein Wert, der mit der Frequenz des VCO-Ausgangssignals 150 übereinstimmt und ist deshalb normaler Weise von Null verschieden, sogar wenn der Phasenregelkreis phasenverriegelt ist.
  • Da der konventionelle Phasenregelkreis (PLL) an einigen Problemen und Fehlern leidet, wie z. B. Phasenstörung (Jitter) und eine notwendige hohe Verstärkung des Ausgangssignal des Phasendetektors, wie vorher erwähnt, wird oft, bei Anwendungen mit hohen Anforderungen, ein besserer und etwas komplizierter Phasenregelkreis benutzt, nämlich der Abtast- Phasenregelkreis (SPLL - Abtast-Phasenregelkreis).
  • Ein Abtast-Phasenregelkreis (SPLL), siehe Fig. 2, besteht im wesentlichen aus einem Referenzoszillator 210, einem Pulsgenerator 215, einem Phasendetektor 220, einer Verstärkungs- und Filtereinheit 230, einem spannungsgeregelten Oszillator 240 (VCO) und einem Speichervorrichtung, die geeigneter Weise ein digitaler Speicher 262 sein könnte und einem Digital/Analog Konverter 264 (D/A Konverter).
  • Im Abtastkreis wird die Hüllkurve des VCO's im Phasendetektor 220 direkt mit einem schnellen Impuls, der vom Referenzoszillator 210 und vom Pulsgenerator erzeugt wird, abgetastet. Der VCO 240 kann sich zu allen Vielfachen der Referenzfrequenz phasenverriegeln, vorausgesetzt der VCO wird so geregelt, dass die Differenzfrequenz aus dem Phasendetektor innerhalb der Bandbreite des Kreises liegt.
  • Der Abtast-Phasendetektor hat keinen Diskriminator. Das bedeutet, dass eine zu große Differenzfrequenz eine Phasenverriegelung im Kreis verhindert. Um die Differenzfrequenz zu minimieren kann eine Unterstützungsspannung 266 aus einem Speicher 262 durch eine A/D Konverter 264 in den VCO vorgegeben werden. Dieser Speicher muss Unterstützungsspannungen für alle ausgewählten Frequenzen enthalten. Die Spannungen werden gemessen und kontinuierlich auf den neuesten Stand gebracht und angepasst, abhängig von, unter anderem, der Temperaturdrift und dem Altern des VCO. Bei schmalen Frequenzabständen liegen die Spannungen eng zusammen und es ist daher schwierig eine genügende Genauigkeit zu erreichen. Wie bereits erwähnt, treten üblicher Weise fehlerhafte Verriegelungen durch Nachbarkanäle oder Störsignale auf.
  • Die vorliegende Erfindung hat das Ziel, die genannten Probleme und Fehler zu überwinden, die in konventionellen Abtast-Phasenregelkreisen (SPPL) und auch in Abtast- Phasenregelkreisen mit zwei Kreisen auftauchen. Die vorliegende Erfindung ist unter anderem zur Benutzung in Anlagen für den Funkverkehr, im mobilen Fernsprechbetrieb, im Satellitenbereich, in Radaranlagen und in Mikrowellenverbindungen unter anderem für die Frequenzsynthese auf beiden Seiten, Sendung und Empfang, geeignet. Die Erfindung arbeitet mit Frequenzen im Mikrowellenbereich, 1 GHz und darüber, so wie in anderen Frequenzbereichen. Um das System im Einklang mit der Erfindung darzulegen, werden einige Anwendungsfälle in Verbindung mit den Abbildungen Fig. 3a-3c beschrieben.
  • Die Abb. 3a zeigt ein Blockdiagramm einer grundlegenden Ausführung einer Oszillatoranordnung im Einklang mit der vorliegenden Erfindung. Sie offenbart den Abtast- Phasenregelkreis als ersten Kreis, der im wesentlichen einen Referenzoszillator 310, einen Pulsgenerator 315, einen Phasendetektor 320, eine Verstärker- und Filtereinheit 330, die zumindest eine Tiefpassfunktion enthalten sollte, die mit anderen Filterfunktionen (Bandpass) ergänzt werden kann und einen geregelten Oszillator, der vorzugsweise ein spannungsgeregelter Oszillator 340 (VCO) ist. Zusätzlich ist ein zweiter Kreis enthalten, der einen konventionellen Phasenregelkreis enthält, der durch einen großen Block (PLL) 372 und eine Verstärker- und Filtereinheit 374 dargestellt wird, die zumindest eine Tiefpassfunktion enthalten sollte, die mit anderen Filterfunktionen (Bandpass) ergänzt werden kann. Der große PLL-Block 372 enthält im wesentlichen einstellbare Frequenzteiler, die mit Hilfe von Regelsignalen 370 und einem Phasenfrequenz-Diskriminator geregelt werden können. Der zweite Kreis hat mit dem ersten Kreis gemeinsam den spannungsgeregelten Oszillator 340. Damit die zwei Kreise vollständige Kreise im Einklang mit der vorliegenden Erfindung bilden, enthält diese grundlegende Ausführung der Erfindung auch Mess- und Speichereinheit 376 (Abtast- Haltekreis S/H), Vorrichtungen zum Summieren 334 und Schaltvorrichtungen 336.
  • Der erste Kreis, der Abtast-Phasenregelkreis (die SPPL- Funktion), arbeitet im wesentlichen als ein konventioneller Abtast-Phasenregelkreis. Der Referenzoszillator 310 erzeugt zusammen mit dem Pulsgenerator 315 einen schnellen Impuls, um in der Lage zu sein die Hüllkurve des Ausgangssignals 350 im Phasendetektor abzutasten. Der Phasendetektor 320 erzeugt ein Fehlersignal 322 über die Filter- und Verstärkereinheit 330. Das Fehlersignal 332 regelt im Prinzip, nicht direkt selbst, den spannungsgeregelten Oszillator 340 (VCO) über die Vorrichtung zur Summierung 334 und die Schaltvorrichtung 336 (eingestellt auf die Position A) um damit ein Abtast- Phasenregelkreis zu werden. Das Fehlersignal 332 wird so erzeugt, dass ein korrektes Ausgangssignal 350 erzeugt wird, wenn der erste Kreis phasenverriegelt hat.
  • Der zweite Kreis (PLL-Funktion) arbeitet im wesentlichen als ein konventioneller Phasenregelkreis. Das Ausgangssignal 350 vom spannungsgeregelten Oszillator 340 wird zum PLL-Block 372 zurückgeführt, wo das Ausgangssignal 350 mit Hilfe eines Typs von Frequenzteiler, der im Pll-Block 372 enthalten ist, frequenzgeteilt wird. Dort gibt es passender Weise eine Art variablen Frequenzteiler, der mit Regelsignalen 370 so geregelt werden kann, dass er die gewünschte Frequenz des Ausgangssignals 350 auswählen kann. Innerhalb des PLL-Blocks 372 wird dann das frequenzgeteilte Ausgangssignal einem konventionellen Phasenfrequenz-Diskriminator zugeführt, damit es dort mit einem Signal vom Referenzoszillators 310 verglichen werden kann, der in diesem Fall sinnvoller Weise derselbe Referenzoszillator ist, der im ersten Kreis enthalten ist. Das Ergebnis des Vergleiches im Phasenfrequenz-Diskriminator wird dann über eine Filter- und Verstärkereinheit 374 geführt, um ein zweites Regelsignal 337 zu formen. Das zweite Regelsignal 337 regelt dann den spannungsgeregelten Oszillator 340 (VCO) über die Schaltvorrichtung 336 (eingestellt auf die Position B) so, das ein korrektes Ausgangssignal 350 formiert wird, wenn der zweite Kreis phasenverriegelt ist.
  • Es können jedoch Fälle auftreten, wobei das Fehlersignal etwas vom gewünschten Idealwert abweicht, z. B. wenn die Länge der elektrischen Leitung vom Referenzoszillator 310 zum PLL- Block 372 nicht dieselbe ist, wie die Länge der elektrischen Leitung vom Referenzoszillator 310 zum Pulsgenerator 315. Symmetrie in den Längen der elektrischen Leitung wird um so bedeutender, je höher die Frequenz ist, mit der die beteiligten Komponenten arbeiten. In den Fällen in denen die Längen der elektrischen Leitung etwas variieren, wird eine Phasendifferenz zwischen dem ersten und zweiten Kreis auftauchen, und beim Umschalten vom zweiten zum ersten Kreis muss der VCO 340 mit Hilfe des ersten Regelsignals 335 seine Phasenposition angleichen.
  • Die Einschaltprozedur mit der PLL-Funktion kann im Einklang mit der Beschreibung bei jedem Wechsel der Frequenz und jeder Eichgelegenheit geschehen. Der S/H-Schaltkreis 376 kann auch mit einer Speichereinheit 378 gemäß Fig. 3b ergänzt werden, wobei die Regelspannungen für alle vorkommenden Frequenzen gespeichert werden können. Das letzt genannte Verfahren ergibt einen schnellen Wechsel der Frequenz mit Hilfe des Regelsignals 379.
  • Es ist auch denkbar, dass die Speichereinheit mit Regelspannungen für alle gewünschte Frequenzen vorprogrammiert wird; aber es ist wahrscheinlich am geschicktesten der Einschaltprozedur zu erlauben die Speichereinheit mit Regelspannungen zu versorgen. Falls die Einschaltprozedur die Speichereinheit programmiert, ist es sinnvoll jede Speicherstelle in der Speichereinheit in irgendeiner Weise mit einem Flag oder ähnlichem zu kennzeichnen, der anzeigt, ob die gegenwärtige Speicherposition einen gültigen, das heißt programmierten, Wert enthält oder nicht. Das Programmieren kann natürlich während des 'Vorgangs' geschehen und danach kann eine Zeitverzögerung auftauchen, bevor die Speichereinheit einen vollständigen Satz von Regelspannungen/Werten enthält; es ist sogar denkbar, das die Speichereinheit niemals einen vollständigen Satz haben wird.
  • Durch das Programmieren der Speichereinheit mit Hilfe der Einschaltprozedur wird eine automatische individuelle Anpassung erreicht, da die Speichereinheit sinnvoller Weise von Anfang an auf Null gesetzt wird. In der Praxis ist es unmöglich zwei identische Oszillatoranordnungen zu fertigen; jeder Oszillator benötigt als Einzelfall spezielle Regelspannungen und Einstellungen. Bei jeder Reparatur oder jedem Austausch eines Teiles der Oszillatoranordnung oder als Resultat irgendeiner anderen Handlung, die die Eigenschaften/Empfindlichkeit gegenüber verschiedenen Regelsignalen verändert, ist es sinnvoll den Inhalt der Speichereinheit zu löschen, damit die Speichereinheit während der Einschaltprozedur mit neuen Werten für die Eigenschaften/Empfindlichkeit der reparierten/geänderten Oszillatoranordnung aufgefrischt wird.
  • Falls der spannungsgeregelte Oszillator Temperaturänderungen ausgesetzt ist, ist es vorteilhaft die Speichereinheit 378 mit Platz für das Speichern der Werte auszustatten, die nicht nur nach der Frequenz, sondern auch nach der Temperatur sortiert sind. In diesem Fall sollte die Oszillatoranordnung mit einer Art Temperaturmessfühler ausgestattet werden, so dass korrekte Werte sowohl gespeichert als auch aus der Speichereinheit 378 wiedergeholt werden. Die Werte können natürlich auch nach anderen Kriterien in der Speichereinheit 378 sortiert werden, wie z. B. die Eigenschaften der Umgebung der Oszillatoranordnung, wie die Luftfeuchtigkeit und der Luftdruck. Es kann sinnvoll sein mit jedem Wert einen Zeitstempel zu speichern, der festlegt wann der Wert gespeichert wurde, damit man eine Entscheidung treffen kann, falls eine Aktualisierung mit einer oder mehreren Einschaltprozeduren aufgrund der Alterung der Oszillatoranordnung durchgeführt werden muss. Die Komplexität und die Anzahl der verschiedenen Werte und verschiedenen Bedingungen (Temperatur, Luftfeuchtigkeit), die in der Speichereinheit 378 gespeichert werden, werden nach der Umgebung in der sich die Oszillatoranordnung befindet entschieden, Geschwindigkeitsanforderungen zur Änderung der Frequenz, Kosten und absolute sowie im Betrieb auftretende Frequenzbereiche, etc.
  • Die Speichereinheit 378 kann mit einem digitalen Speicher ausgestattet werden, der während er die gemessenen Werte speichert, über einen Analog/Digitalkonverter gespeist wird und während er liest über einen Digital/Analogkonverter liest. Es ist natürlich denkbar, das die Speichereinheit anders ausgestattet ist oder sogar mit einer Art analogen Speicher des Typs CCD (Ladungskopplungsspeicher), der Analog/Digitalkonverter und Digital/Analogkonverter überflüssig macht.
  • Abb. 3c zeigt ein Ausführungsbeispiel, das eine Vorrichtung zur Frequenzumsetzung 371 verwendet, die die Frequenz des Ausgangssignal 350 des VCO 340 umsetzt bevor es in den PLL-Block des zweiten Kreises eingeführt wird. Die Frequenzumsetzung ist dann wünschenswert, wenn die Frequenz des Ausgangssignal 350 extrem hoch ist, z. B. innerhalb des Mikrowellenbereiches oder höher (1 GHz und darüber); andernfalls werden besonders hohe Anforderungen an den PLL- Block 372 gestellt um mit Frequenzen dieser Größenordnung fertig zu werden.
  • In einem Ausführungsbeispiel kann die Vorrichtung zur Frequenzumsetzung 371 z. B. eine Vorrichtung zum Teilen der Frequenz enthalten, die so angeordnet ist, dass sie die Frequenz des Ausgangssignals 350 teilt; in einer anderem Ausführungsbeispiel kann sie eine Mischvorrichtung enthalten, die so angeordnet ist, das sie die Frequenz des Ausgangssignals 350 herunter mischt. Um die Phasenposition des Ausgangssignals nicht zu verlieren ist es sinnvoll und in den meisten Fällen notwendig ein Mischsignal zu verwenden, das vom Referenzoszillator 310 stammt um es in der Mischvorrichtung herunter zu mischen. Abhängig vom Frequenzbereich kann es auch notwendig sein die Frequenz des Referenzoszillators zu vervielfachen, um ein Mischsignal mit einer geeigneten Frequenz zu erhalten. Die Multiplikation der Frequenz kann z. B. mit Hilfe eines Phasenregelkreises, eines Abtast-Phasenregelkreises oder nicht linearen Dioden.
  • Die Erfindung ist nicht auf die oben genannten Ausführungsbeispiele begrenzt, sondern kann innerhalb des Bereichs der beigefügten Ansprüche variiert werden.

Claims (24)

1. Verfahren zur Erzeugung eines Ausgangssignals (350) mit einer vorbestimmten Frequenz zu einem Zeitpunkt aus einer Anzahl vorbestimmter Frequenzen mit Hilfe eines geregelten Oszillators (340), wobei die Erzeugung aus folgenden Schritten besteht:
- ein erster Kreis wird so aufgebaut, dass er als Abtast-Phasenregelkreis arbeitet, wobei:
- ein erstes Referenzsignal erzeugt wird,
- die Phase des Ausgangssignal (350) mit der Phasenposition des ersten Referenzsignals verglichen wird,
- das Ergebnis des Vergleiches im ersten Signalprozessor (330) bearbeitet wird,
- ein Fehlersignal(332) dabei erzeugt wird, von dem ein erstes Regelsignal (335) abhängig ist;
- ein zweiter Kreis wird so aufgebaut, dass er als Phasenregelkreis arbeitet und in der Einschaltprozedur die Frequenz des Ausgangssignals vom zweiten Kreis festgelegt wird, wobei:
- ein zweites Referenzsignal erzeugt wird,
- die Frequenz des Ausgangssignals geteilt wird,
- die Phase des frequenzgeteilten Ausgangssignals mit der Phasenposition des zweiten Referenzsignals verglichen wird,
- das Ergebnis des Vergleiches in einem zweiten Signalprozessor (374) bearbeitet wird,
- dabei ein zweites Regelsignal (337) erzeugt wird,
- das Ausgangssignal (350) wird mit Hilfe des geregelten Oszillators (340) mit einer Frequenz, die sich auf das erste oder zweite Regelsignal bezieht, erzeugt;
- das zweite Regelsignal (337) wird während der Einschaltprozedur an den geregelten Oszillator (340) gekoppelt und sonst wird das erste Regelsignal (335) an den geregelten Oszillator (340) gekoppelt, dadurch gekennzeichnet, dass die Erzeugung ferner folgende Schritte enthält:
- das zweite Regelsignal (337) wird während der Einschaltprozedur gemessen und, wenn der zweite Kreis phasenverriegelt hat, der gemessene Wert abgespeichert, damit er als gespeichertes Regelsignal (377) gesendet werden kann;
- das gespeicherte Regelsignal (377) wird mit dem Fehlersignal (332) zusammengezählt, und dabei wird das erste Regelsignal (335) erzeugt.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der geregelte Oszillator (340) ein spannungsgeregelter Oszillator (340) ist.
3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Signalverarbeitung im ersten Signalprozessor (330) ein Filtern enthält.
4. Verfahren gemäß Anspruch 3, dadurch gekennzeichnet, dass die Signalverarbeitung im zweiten Signalprozessor (374) ein Filtern enthält.
5. Verfahren gemäß Anspruch 4, dadurch gekennzeichnet, dass das Filtern in der ersten Signalverarbeitung (330) langsamer ist als das Filtern in der zweiten Signalverarbeitung (374).
6. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass die vorbestimmten Frequenzen innerhalb des Mikrowellenbereichs oder höher liegen.
7. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass der für jede Einschaltprozedur gemessene Wert an einer Speicherstelle (378) gespeichert wird, die der vorbestimmten Frequenz für die Einschaltprozedur in einer Speichereinheit zugeordnet ist, wobei eine Änderung der Frequenz des Ausgangssignals ohne Einkopplung der Einschaltprozedur geschehen kann.
8. Verfahren gemäß Anspruch 7, dadurch gekennzeichnet, dass die Speicherstelle (378), in der der gemessene Wert gespeichert wird, auch mindestens einem zusätzlichen Parameter entspricht.
9. Verfahren gemäß Anspruch 8, dadurch gekennzeichnet, dass zumindest ein zusätzlicher Parameter mindestens einem Temperaturparameter entspricht.
10. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass bevor das Ausgangssignal im zweiten Kreis in seiner Frequenz geteilt wird, die Frequenz des Ausgangssignals so konvertiert (371) wird, dass die Frequenz des Ausgangssignals innerhalb des Frequenzbereichs des zweiten Kreises fallen wird.
11. Oszillatoranordnung zur Erzeugung eines Ausgangssignals (350) mit einer vorbestimmten Frequenz zu einem Zeitpunkt, aus einer Anzahl von vorbestimmten Frequenzen, wobei die Oszillatorvorrichtung enthält:
- einen ersten Kreis, der einen Referenzoszillator (310), einen Pulsgenerator (315), einen ersten Phasenvergleicher (320) und eine erste Signalverarbeitungseinheit (330) enthält; wobei dieser erste Kreis angeordnet ist, als Abtast- Phasenregelkreis zu arbeiten durch Vergleichen der Phase des Ausgangsignals (350) im ersten Phasenvergleicher (376) mit der Phasenposition eines ersten Referenzsignals, erzeugt vom Referenzoszillator (310) und Pulsgenerator (315), und um dabei, nach einer ersten Signalverarbeitung in der ersten Signalverarbeitungseinheit (330), ein Fehlersignal (332) zu erzeugen, von dem ein erstes Regelsignal (335) abhängt;
- einen zweiten Kreis, der einen Frequenzteiler (372), eine zweiten Phasenvergleicher (372) und eine zweite Signalverarbeitungseinheit (374) enthält; wobei dieser zweite Kreis angeordnet ist, die Frequenz des Ausgangssignals mit Hilfe des Frequenzteilers in der Einschaltprozedur durch Teilung der Frequenz des Ausgangssignals (350) im Frequenzteiler (372) festzustellen, und ihre Phase in einem Phasenvergleicher (372) mit der Phasenposition eines zweiten Referenzsignals, das vom Referenzoszillator (310) erzeugt wird, zu vergleichen und dabei ein zweites Regelsignal (337) nach einer zweiten Signalverarbeitung in der zweiten Signalverarbeitungseinheit (374) zu erzeugen;
- einen geregelten Oszillator (340), der dazu angeordnet ist, das Ausgangssignal (350) mit einer Frequenz, die mit dem ersten oder zweiten Regelsignal in Beziehung steht, zu erzeugen, und Teil des ersten und zweiten Kreises ist;
- Schalteinrichtungen (336), die angeordnet sind, das erste Regelsignal (335) oder das zweite Regelsignal (337) an den geregelten Oszillator (340) zu koppeln;
wobei die Oszillatoranordnung mit Hilfe der Schalteinrichtungen während der Einschaltprozedur in der Lage ist, das zweite Regelsignal (337) an den geregelten Oszillator (340) zu koppeln und sonst das erste Regelsignal (335) an den geregelten Oszillator (340) zu koppeln, gekennzeichnet dadurch, dass die Oszillatoranordnung weiterhin enthält:
- Mess- und Speichereinrichtungen (375), die angeordnet sind, den Wert des zweiten Regelsignals (337) während der Einschaltprozedur zu messen und zu halten, wenn der zweite Kreis an eine vorbestimmte Frequenz phasenverriegelt hat, um dabei ein gespeichertes Regelsignal zu erzeugen (377)
- Summationseinrichtungen (334), die so eingerichtet sind, dass sie die gespeicherten Regelsignale (377) mit dem Fehlersignal (332) addieren um dabei das erste Regelsignal (335) zu erzeugen.
12. Oszillatoranordnung gemäß Anspruch 11, dadurch gekennzeichnet, dass der geregelte Oszillator (340) ein durch Spannung geregelter Oszillator (340) ist.
13. Oszillatoranordnung gemäß Anspruch 11 oder 12, dadurch gekennzeichnet, dass die erste Signalverarbeitungseinheit (330) im ersten Kreis einen ersten Verstärker und einen ersten Kreisfilter enthält.
14. Oszillatoranordnung gemäß Anspruch 13, dadurch gekennzeichnet, dass die zweite Signalverarbeitungseinheit (374) im zweiten Kreis einen zweiten Verstärker und einen zweiten Kreisfilter enthält.
15. Oszillatoranordnung gemäß Anspruch 14, dadurch gekennzeichnet, dass das erste Kreisfilter langsamer ist als das zweite Kreisfilter.
16. Oszillatoranordnung gemäß Anspruch 11 oder 12, dadurch gekennzeichnet, dass die vorbestimmten Frequenzen im Mikrowellenbereich oder höher liegen.
17. Oszillatoranordnung gemäß Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Oszillatorvorrichtung auch Speichereinrichtungen (378) enthält, die dazu ausgebildet sind, die Werte des zweiten Regelsignals (337), gemessen während der Einschaltprozedur, in Speicherstellen, die nach Frequenz sortiert sind, abzuspeichern und dadurch, dass das gespeicherte Regelsignal (377) auch aus den gespeicherten gemessenes Werten erzeugt werden kann, um dabei einen schnellen Wechsel der Frequenz des Ausgangssignals zu ermöglichen, ohne die Einschaltprozedur durchlaufen zu müssen.
18. Oszillatoranordnung gemäß Anspruch 17, dadurch gekennzeichnet, dass die Speichereinrichtungen (378) auch so angeordnet sind, die gemessenen Werte des zweiten Regelsignals (337) zu ordnen, in Speicherpositionen, die nach mindestens einem Parameter, der zum geregelten Oszillators als Veranlasser der Messung gehört, sortiert sind, um dabei die Aufrechterhaltung einer stabilen und genauen Frequenz zu erlauben, ohne eine Einschaltprozedur durchlaufen zu müssen, bei Veränderungen des geregelten Oszillators gemäß dem/den Parametern, gemäss denen das zweite Regelsignal in den Speicherzellen sortiert ist.
19. Oszillatoranordnung gemäß Anspruch 18, dadurch gekennzeichnet, dass die Parameter, die der geregelte Oszillator zum Zeitpunkt der Messung besitzt, die Temperatur, die zum geregelten Oszillator gehört, enthalten, um dabei die Aufrechterhaltung einer stabilen und genauen Frequenz zu erlauben, ohne eine Einschaltprozedur über Temperaturänderungen des geregelten Oszillators durchlaufen zu müssen.
20. Oszillatoranordnung gemäß Anspruch 17, dadurch gekennzeichnet, dass die Speichereinrichtung (378) digitale Speicherzellen, einen Anlog- zu Digitalkonverter und einen Digital- zu Analogkonverter enthält; diese Speichereinrichtung ist so aufgebaut, die gemessenen Werte des zweiten Regelsignals digital in den digitalen Speicherzellen abzuspeichern, nach einer Analog- zu Digitalkonvertierung im Analog- zu Digitalkonverter, und dass bei der Erzeugung des gespeicherten Regelsignals (377) aus den gespeicherten gemessenen Werten, die gemessenen Werte, die digital in den digitalen Speicherzellen gespeichert werden, digital zu analog konvertiert werden.
21. Oszillatoranordnung gemäß Anspruch 17, dadurch gekennzeichnet, dass die Speichereinrichtung (378) analoge Speicherzellen enthält, die so angeordnet sind, die gemessenen Werte des zweiten Regelsignals analog zu speichern, und wenn das gespeicherte Regelsignal (377) aus den gespeicherten gemessenen Werten erzeugt wird, diese von den analogen Speicherzellen geliefert werden.
22. Oszillatoranordnung gemäß Anspruch 11 oder 12, dadurch gekennzeichnet; dass die Oszillatoranordnung eine Einrichtung zur Frequenzkonvertierung (371) enthält, die so angeordnet ist, die Frequenz des Ausgangssignals (350) zu konvertieren, bevor es die Frequenz im zweiten Kreis geteilt wird, damit die Frequenz des Ausgangssignals in den Frequenzbereich des zweiten Kreises fallen wird.
23. Oszillatoranordnung gemäß Anspruch 22, dadurch gekennzeichnet, dass die Einrichtung zur Frequenzkonvertierung (371) eine Einrichtung zur Frequenzteilung enthält, die so angeordnet ist, die Frequenz des Ausgangssignals (350) zu konvertieren, bevor es im zweiten Kreis hinsichtlich der Frequenz geteilt wird.
24. Oszillatoranordnung gemäß Anspruch 22, dadurch gekennzeichnet, dass die Einrichtung zur Frequenzkonvertierung eine Einrichtung zum Mischen enthält, die so angeordnet ist, die Frequenz des Ausgangssignals herunterzumischen, bevor die Frequenz im zweiten Kreis geteilt wird.
DE69617861T 1995-10-05 1996-09-30 Verfahren und Anordnung zur Erzeugung eines Signals Expired - Lifetime DE69617861T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9503450A SE505090C2 (sv) 1995-10-05 1995-10-05 Förfarande och anordning vid generering av en signal

Publications (2)

Publication Number Publication Date
DE69617861D1 DE69617861D1 (de) 2002-01-24
DE69617861T2 true DE69617861T2 (de) 2002-08-01

Family

ID=20399708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69617861T Expired - Lifetime DE69617861T2 (de) 1995-10-05 1996-09-30 Verfahren und Anordnung zur Erzeugung eines Signals

Country Status (4)

Country Link
US (1) US5739727A (de)
EP (1) EP0767538B1 (de)
DE (1) DE69617861T2 (de)
SE (1) SE505090C2 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19644861A1 (de) * 1996-10-29 1998-04-30 Daimler Benz Aerospace Ag Verfahren zur Erzeugung eines analogen hochfrequenten Signals und Anordnung zur Durchführung des Verfahrens
US6147562A (en) * 1996-11-26 2000-11-14 Siemens Aktiengesellschaft Apparatus for synchronizing master and slave processors
US5940608A (en) 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US6912680B1 (en) 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6064947A (en) * 1997-08-27 2000-05-16 Texas Instruments Incorporated Time base generator internal voltage-controlled oscillator calibration system and method
US5940609A (en) * 1997-08-29 1999-08-17 Micorn Technology, Inc. Synchronous clock generator including a false lock detector
US6101197A (en) 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6028460A (en) * 1998-06-08 2000-02-22 Comtech Communications Corp. Hybrid analog-digital phase lock loop multi-frequency synthesizer
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
KR100529150B1 (ko) * 1999-06-24 2005-11-16 매그나칩 반도체 유한회사 주파수 옵셋 및 위상 에러를 동시에 줄이는 반송파 주파수 복구 방법 및 장치
US6826246B1 (en) * 1999-10-15 2004-11-30 Agere Systems, Inc. Phase locked loop with control voltage centering
US6973145B1 (en) * 2000-09-01 2005-12-06 Ut-Battelle, Llc Digital-data receiver synchronization method and apparatus
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
JP2003318732A (ja) * 2002-04-26 2003-11-07 Hitachi Ltd 通信用半導体集積回路および無線通信システム
US7013403B2 (en) 2002-07-19 2006-03-14 Sun Microsystems, Inc. Synthesizing a pixel clock with extremely close channel spacing
GB2393050B (en) * 2002-09-13 2006-11-15 Hitachi Ltd Communication semiconductor integrated circuit and radio communication system
WO2004049574A1 (de) * 2002-11-28 2004-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Frequenzgenerator
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7234070B2 (en) 2003-10-27 2007-06-19 Micron Technology, Inc. System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
US7084709B1 (en) 2004-11-19 2006-08-01 Colin Wai Mun Leong Hybrid analog/digital phase lock loop frequency synthesizer
US7180377B1 (en) 2005-01-18 2007-02-20 Silicon Clocks Inc. Method and apparatus for a hybrid phase lock loop frequency synthesizer
US7764207B2 (en) * 2006-03-31 2010-07-27 Nihon Dempa Kogyo Co., Ltd. Digital processor
US9112517B1 (en) * 2013-06-04 2015-08-18 Pmc-Sierra Us, Inc. Low-noise flexible frequency clock generation from two fixed-frequency references
US9453906B2 (en) * 2014-07-31 2016-09-27 North Carolina State University Phase calibration circuit and method for multi-channel radar receiver
US9571111B1 (en) * 2015-12-09 2017-02-14 GlobalFoundries, Inc. System and method to speed up PLL lock time on subsequent calibrations via stored band values
CN114448529A (zh) * 2022-02-17 2022-05-06 时敏科技有限公司 一种Wi-Fi信道检测系统及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660781A (en) 1970-10-19 1972-05-02 Bendix Corp Low power frequency synthesizer with two phase locking loops
JPS57125528A (en) * 1981-01-28 1982-08-04 Advantest Corp Frequency synthesizer
US4484152A (en) * 1982-05-19 1984-11-20 Westinghouse Electric Corp. Phase-locked loop having improved locking capabilities
US4864252A (en) * 1988-09-26 1989-09-05 Motorola, Inc. Sample-and-hold phase detector for use in a phase locked loop
US4994762A (en) * 1989-11-20 1991-02-19 Motorola, Inc. Multiloop synthesizer with optimal spurious performance
US5184350A (en) * 1991-04-17 1993-02-02 Raytheon Company Telephone communication system having an enhanced timing circuit
JP3033654B2 (ja) * 1993-08-23 2000-04-17 日本電気株式会社 Pll周波数シンセサイザ

Also Published As

Publication number Publication date
EP0767538B1 (de) 2001-12-12
SE9503450L (sv) 1997-04-06
SE9503450D0 (sv) 1995-10-05
EP0767538A1 (de) 1997-04-09
SE505090C2 (sv) 1997-06-23
DE69617861D1 (de) 2002-01-24
US5739727A (en) 1998-04-14

Similar Documents

Publication Publication Date Title
DE69617861T2 (de) Verfahren und Anordnung zur Erzeugung eines Signals
DE69216554T2 (de) Verfahren und Einrichtung zur automatischen Abstimmkalibrierung von elektronisch abgestimmten Filtern
DE69506112T2 (de) Frequenzsynthetisierer mit gebrochenem teilverhältnis mit delta-sigma frequenzdiskriminator
DE60217164T2 (de) Kaskadierte verzögerungs-regelkreis-schaltung
DE3881859T2 (de) Frequenzmodulation in einer Phasenregelschleife.
DE69125356T2 (de) Verfahren zum Nachführen einer Trägerfrequenz.
DE69226245T2 (de) Verfahren zur Kalibrierung eines Überlagerungsempfängers
DE69020598T2 (de) Tuner zur Abstimmung auf ausgewählte Stationen.
EP0408983A1 (de) Frequenzsynthesizer
DE69116755T2 (de) Linearisierer für FMCW-Radar
DE2903486C2 (de)
DE102007047263B4 (de) System zum Erzeugen einer programmierbaren Abstimmspannung
EP0974196B1 (de) Digitale afc-einstellung durch reziproke dds
DE1964912B2 (de) Frequenz-Synthesizer
DE19630335C2 (de) Phasensynchronisierter Oszillator für die Mikrowellen/Millimeterwellen-Bereiche
DE3151746C2 (de)
DE60125764T2 (de) Lineare digitale phasendetektion ohne toten bereich
DE1766866B1 (de) Frequenzsynthetisator unter verwendung von regelschleifen
DE2437284A1 (de) Mikrowellen-normalfrequenzgenerator mit frequenzsynthese
DE69423197T2 (de) Überlagerungsoszillator
DE19548539A1 (de) Mischoszillator mit einem phasengerasteten Regelkreis für einen Rundfunkempfänger
DE69821863T2 (de) Empfänger mit einer phasenverriegelten schleife
DE69129880T2 (de) Automatische Einrichtung mit einem breiten Anwendungsbereich zur Veränderung der Horizontalablenkfrequenz von multisynchronen Monitoren
EP0502449B1 (de) Frequenzumsetzer
EP0862272A2 (de) Vorrichtung zur Gewinnung eines Taktsignals aus einem Datensignal und Bitratenerkennungseinrichtung zur Ermittlung einer Bitrate.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition