DE69616214T2

DE69616214T2 - Differenzverstärker mit signalabhängigem offset und vielstufiger dual-residium-analog/digitalwandler damit

Info

Publication number: DE69616214T2
Application number: DE69616214T
Authority: DE
Inventors: Petrus Verdaasdonk; Pieter Vorenkamp
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1995-03-24
Filing date: 1996-03-11
Publication date: 2002-06-27
Anticipated expiration: 2016-03-12
Also published as: DE69616214D1; JPH10501115A; WO1996031948A3; WO1996031948A2; EP0761037B1; US5742248A; EP0761037A1

Description

Die Erfindung betrifft einen Differenzverstärker mit:
einer ersten und einer zweiten Eingangsklemme zum Empfangen einer Eingangsspannung;
einem ersten, einem zweiten, einem dritten, einem vierten, einem fünften und einem sechsten Transistor, die jeweils eine Steuerelektrode, eine erste Hauptelektrode und eine zweite Hauptelektrode haben,
wobei die Steuerelektrode des ersten Transistors mit der ersten Eingangsklemme gekoppelt ist und
die Steuerelektrode des zweiten Transistors mit der zweiten Eingangsklemme gekoppelt ist,
wobei die erste Hauptelektrode des ersten Transistors, die Steuerelektrode des vierten Transistors und die zweite Hauptelektrode des dritten Transistors mit einem ersten Knotenpunkt gekoppelt sind,
die erste Hauptelektrode des zweiten Transistors, die Steuerelektrode des dritten Transistors und die zweite Hauptelektrode des vierten Transistors mit einem zweiten Knotenpunkt gekoppelt ist und
die Steuerelektrode des fünften Transistors mit dem ersten Knotenpunkt und die Steuerelektrode des sechsten Transistors mit dem zweiten Knotenpunkt gekoppelt ist;
einem ersten Widerstand, der zwischen die erste Hauptelektrode des dritten Transistors und die erste Hauptelektrode des vierten Transistors geschaltet ist;
einem zweiten Widerstand der zwischen die erste Hauptelektrode des fünften Transistors und die erste Hauptelektrode des sechsten Transistors geschaltet ist.
Die Erfindung bezieht sich auch auf einen mehrstufigen Dualrest-Analog- Digital-Umsetzer (ADC), der einen solchen Differenzverstärker enthält.
Ein derartiger Differenzverstärker ist aus der europäischen Patentanmeldung EP 0 637 128 bekannt und hat das spezielle Merkmal, dass ein Differenzsignal an der ersten und der zweiten Eingangsklemme nahezu unverzerrt an der ersten und der zweiten Widerstandskette auftritt. Dieses spezielle Merkmal macht diesen bekannten Differenzverstärker zur Verwendung in mehrstufigen Dualrest-ADCs geeignet. In mehrstufigen ADCs wird ein gewünschtes digitales N-Bit-Ausgangssignal in zwei oder mehreren Schritten aufgebaut, wobei in jedem dieser Schritte ein ADC einen immer kleineren Teilbereich des Gesamtbereichs des analogen Eingangssignals umsetzt. In dem häufig verwendeten zweistufigen ADC bewirkt ein erster ADC eine Grobumsetzung in ein erstes digitales Signal mit M-Bit- Auflösung. Ein Digital-Analog-Umsetzer (DAC) setztz das erste digitale Signal zurück in ein zweites analoges Signal um. Ein zweiter ADC setzt anschließend die Differenz zwischen oder den Rest des analogen Eingangssignals und des zweiten analogen Signals in ein zweites digitales Signal mit (N-M)-Bit-Auflösung um. Die M Bits des ersten und die N-M Bits des zweiten digitalen Ausgangssignals werden kombiniert, um das gewünschte digitale N-Bit-Ausgangssignal zu verschaffen, wobei die Bits des ersten digitalen Signals die höchstwertigen Bits bilden und die Bits des zweiten digitalen Signals die niedrigstwertigen Bits des gewünschten digitalen Ausgangssignals. Häufig wird während des Kombinierens eine Fehlerkorrektur verwendet, um eine Korrektur von in dem System auftretenden Fehlern durchzuführen, beispielsweise Entscheidungsfehler in dem ersten ADC. Ein mehrstufiger ADC mit Fehlerkorrektur ist beispielsweise aus dem US-Patent US 5.353.027 bekannt. Die Bezugspegel des ersten ADC sollten einen genau gleichen Abstand haben, der DAC sollte ausreichende Genauigkeit aufweisen und eine eventuelle Verstärkung des Restsignals sollte auch konstant und genau sein. Wenn dies nicht der Fall ist, führt dies zu einer Nichtmonotonie in dem mehrstufigen ADC.
Der mehrstufige Dualrest-ADC verhindert einen großen Teil dieser Probleme. Bei einem Einfachrest-ADC wird der Signalabstand (Rest) des analogen Eingangssignals bezüglich des (nächst gelegenen) Bezugspegels gemessen und in einen digitalen Code umgewandelt. Bei einem mehrstufigen Dualrest-ADC wird ein zweiter Abstand (zweiter Rest) gemessen, d. h. bezüglich des zweitnächsten Bezugspegels.
Fig. 1 ist eine graphische Darstellung des Dualrest-Systems. Das Eingangssignal Vin wird mit den beiden nächst gelegenen Bezugspegeln, in diesem Fall V&sub1; und V&sub2;, der Bezugsskala des ersten ADC verglichen. Der erste ADC bestimmt in Reaktion auf einen Vergleich des analogen Eingangssignals und der Bezugspegel, welche beiden Bezugspegel hierfür in Frage kommen. Die Differenz zwischen der Eingangsspannung Vin und dem Bezugspegel V&sub1; ist das erste Restsignal VresA und die Differenz zwischen der Eingangsspannung Vin und dem Bezugspegel V&sub2; ist das zweite Restsignal VresB. Wenn die analoge Eingangsspannung von V&sub1; auf V&sub2; ansteigt, wird das erste Restsignal von null auf ein Maximum gleich dem Abstand V&sub2;-V&sub1; zwischen den beiden Bezugspegeln ansteigen.
Dies wird in Fig. 2 veranschaulicht, die auch das inverse Signal NVresA zeigt. Gleichzeitig nimmt das zweite Restsignal VresB von dem gleichen Maximum auf null ab. Die Summe der Restsignale VresA und VresB stellt die Differenz zwischen den beiden nächstgelegenen Bezugspegeln dar. Der zweite ADC misst jetzt die relative Position des analogen Eingangssignals innerhalb des von den beiden Restsignalen bestimmten Signalbereichs und setzt diese relative Position in das zweite digitale Signal mit den niedrigstwertigen Bits um. Die relative Position kann in Bezug auf eines der beiden Extrema des Signalbereichs gemessen werden, d. h. von unten in Bezug auf V&sub1; oder von oben in Bezug auf V&sub2;, oder in Bezug auf die Mitte des Signalbereichs. Der Vorteil des Dualrest-Konzeptes ist, dass der Signalbereich der Feinumsetzung möglichen Schwankungen des Abstandes zwischen den Bezugspegeln der Grobumsetzung folgt. Der absolute Wert des Signalbereichs ist nämlich für die relative Position innerhalb des Signalbereichs irrelevant.
Beispiele für solche zweistufigen Dualrest-ADCs kann man in dem US- Patent US 5.184.130 und in der europäischen Patentanmeldung EP 0 414 389 finden. Diese Beispiele zeigen unter anderem, dass zum Bestimmen der relativen Position eine oder mehrere Widerstandsketten verwendet werden, um den von den Restsignalen überspannten Signalbereich zur Feinquantisierung in dem zweiten ADC in kleinere Teilbereiche zu unterteilen. Die Bezugspegel für die Feinumsetzung werden durch Interpolation der beiden Restsignale erhalten, die hierzu mit der richtigen Polarität zur Verfügung stehen sollten. In der genannten EP 0 414 389 stehen die Restsignale als Differenzsignale zur Verfügung und sind zwei Interpolationsschaltungen vorhanden.
Fig. 3 zeigt das Prinzip der Interpolation von differentiellen Dualrestsignalen. Die Restsignale, wie in Fig. 4 gezeigt, stehen zwischen den Abgreifpunkten der Widerstandsketten zur Verfügung. Die Nulldurchgänge zwischen den Bezugspegeln V&sub1; und V&sub2; stellen die Bezugspegel für die Feinumsetzung dar.
Fig. 5 zeigt eine Bipolartransistorausführung des Interpolierers, wobei die Konfiguration in Fig. 3 zwei dieser Interpolierer erfordert. Diese Ausführung entspricht dem Differenzverstärker gemäß der eingangs erwähnten europäischen Patentanmeldung EP 0 637 128 und kann auf Wunsch auch mit unipolaren (MOS-)Transistoren realisiert werden. Wenn der Widerstandswert der Widerstandsketten der gleiche ist, ist die Spannungsdifferenz an der Widerstandskette zwischen den Emittern der Transistoren T5 und T6 genau VresA-NVresB. Mit Hilfe dieses bekannten Differenzverstärkers ist Interpolation jedoch nur in dem Signalbereich zwischen den beiden Restsignalen möglich. Zur Fehlerkorrektur in der Feinumsetzung können keine Überlauf und Unterlaufbereiche erzeugt werden.
Fig. 6 zeigt das Schaltbild eines Interpolierers mit zusätzlichen Signalbereichen an beiden Enden des ursprünglichen Signalbereichs der beiden Restsignale. Fig. 7 zeigt die zugehörigen interpolierten Signale. Der zusätzliche Bereich wird erzeugt, indem die Offsetgeneratoren zu den Pufferschaltungen in Reihe geschaltet und die Widerstandsketten mit zusätzlichen Abgreifrunkten versehen werden. Um einen Unterlaufbereich UR und einen Überlautbereich OR zu erhalten, die beide gleich der Hälfte des Innenbereiches IR zwischen den zwei aufeinanderfolgenden Bezugspegeln Vn und Vn+1 sind, sollte der Offset Voff der Offsetgeneratoren gleich der Hälfte der Differenz zwischen den beiden aufeinander folgenden Bezugspegeln sein. Außerdem sollte die Zahl der Abgreifpunkte verdoppelt werden, um auch eine gleichartige Feinquantisierung in dem Überlauf und dem Unterlaufbereich zu erhalten. Das Problem ist jetzt, dass der gewünschte Offset Voff keinen festen Wert haben sollte, sondern einen Wert, der mit dem von den beiden Restsignalen bestimmten fluktuierenden Signalbereich zusammenhängt.
Der Erfindung liegt als Aufgabe zugrunde, einen Differenzverstärker mit vom Eingangssignal abhängigem Offset zu verschaffen, der unter anderem zur Verwendung als Interpolierer mit Unterlauf und Überlaufsignalbereichen in einem mehrstufigen Dualrest-ADC geeignet ist.
Zur Lösung dieser Aufgabe ist der erfindungsgemäße Differenzverstärker der eingangs erwähnten Art dadurch gekennzeichnet, dass der Differenzverstärker weiterhin umfasst: einen ersten Reihenwiderstand, der zwischen die erste Hauptelektrode des ersten Transistors und den ersten Knotenpunkt geschaltet ist, und einen zweiten Reihenwiderstand, der zwischen die erste Hauptelektrode des zweiten Transistors und den zweiten Knotenpunkt geschaltet ist. Mit Hilfe der Reihenwiderstände wird erreicht, dass an der zweiten Widerstandskette zwischen dem fünften und dem sechsten Transistor ein Differenzsignal erhalten wird, das um einen gegebenen Faktor größer ist als das Differenzsignal an der ersten und der zweiten Eingangsklemme des Differenzverstärkers. Der Faktor wird durch das Verhältnis zwischen dem Widerstandswert der ersten und der zweiten Widerstandskette und durch das Verhältnis zwischen dem Widerstandswert der zweiten Widerstandskette und der Summe der Widerstandswerts des ersten und des zweiten Reihenwiderstandes bestimmt.
Um einen Unterlaufbereich UR und einen Überlaufbereich OR zu erhalten, die gleich der Hälfte des Innenbereiches IR zwischen den beiden aufeinander folgenden Bezugspegeln Vn und Vn+1 sind, sollte der Offset Voff der Offsetgeneratoren gleich der Hälfte der Differenz zwischen den beiden aufeinander folgenden Bezugspegeln gewählt werden; eine Ausführungsform eines erfindungsgemäßen Differenzverstärkers ist dadurch gekennzeichnet, dass der erste Widerstand und der zweite Widerstand einen nahezu gleichen Widerstandswert haben und der erste Reihenwiderstand und der zweite Reihenwiderstand einen nahezu gleichen Widerstandswert haben, welcher Widerstandswert einem Viertel des Widerstandswertes des ersten oder des zweiten Widerstandes entspricht.
Eine andere Ausführungsform des erfindungsgemäßen Differenzverstärkers ist dadurch gekennzeichnet, dass der Differenzverstärker weiterhin umfasst: einen siebten und einen achten Transistor, die jeweils eine Steuerelektrode, eine erste Hauptelektrode und eine zweite Hauptelektrode haben,
wobei die Steuerelektrode des siebten Transistors mit der Steuerelektrode des ersten Transistors gekoppelt ist,
die Steuerelektrode des achten Transistors mit der Steuerelektrode des zweiten Transistors gekoppelt ist,
die erste Hauptelektrode des siebten Transistors mit der zweiten Hauptelektrode des fünften Transistors gekoppelt ist und
die erste Hauptelektrode des achten Transistors mit der zweiten Hauptelektrode des sechsten Transistors gekoppelt ist.
Die durch den siebten und den achten Transistor fließenden Signalströme sind gegenphasig zu den Signalströmen durch den ersten bzw. den zweiten Transistor. Daher sind die Steuersignale des ersten und des siebten Transistors gegenphasig und heben einander auf, wodurch die Eingangsimpedanz an der ersten Eingangsklemme zunimmt. Mit dem zweiten und dem achten Transistor wird an der zweiten Eingangsklemme ein ähnlicher Effekt erreicht.
Der erfindungsgemäße Differenzverstärker kann für verschiedene Zwecke verwendet werden, wobei der gewünschte vom Eingangssignal abhängige Offset durch eine geeignete Wahl der Reihenwiderstände erhalten wird. Aus dem Vorstehenden ist deutlich, dass der Differenzverstärker besonders geeignet ist zur Verwendung in einem mehrstufigen Dualrest-Analog-Digital-Umsetzer zum Umsetzen eines analogen Eingangssignals in ein digitales Ausgangssignal, mit:
einem ersten Analog-Digital-Umsetzer, der zum Empfangen des analogen Eingangssignals ausgebildet ist und erste Bezugsmittel zum Erzeugen von Bezugspegeln unterschiedlicher Größe umfasst sowie Vergleichsmittel zum Vergleichen des analogen Eingangssignals mit den Bezugspegeln und zum Abgeben eines ersten digitalen Signals mit zumindest einem höchstwertigen Bit des digitalen Ausgangssignals in Reaktion auf den Vergleich;
Restmitteln zum Generieren eines ersten und eines zweiten Restsignals, welche Restsignale die Differenzen zwischen dem Wert des analogen Eingangssignals und zwei der Bezugspegel der ersten Bezugsmittel angeben;
einem zweiten Analog-Digital-Umsetzer zum Abgeben eines zweiten digitalen Signals mit zumindest einem Bit mit geringerem Stellenwert als dem des genannten Bits des ersten digitalen Signals in Reaktion auf das erste und das zweite Restsignal und mit einem Interpolierer zum Liefern zweiter Bezugspegel in Reaktion auf das erste und das zweite Restsignal durch Interpolation des ersten und des zweiten Restsignals, dadurch gekennzeichnet, dass
der Interpolierer einen Differenzverstärker nach einem der vorhergehenden Ansprüche umfasst, wobei die erste und die zweite Eingangsklemme zum Empfangen der ersten und zweiten Restsignale ausgebildet sind.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 eine Darstellung zur Veranschaulichung der Betriebsweise eines mehrstufigen Dualrest-Analog-Digital-Umsetzers;
Fig. 2 Signalformen von Restsignalen und inversen Restsignalen, die in einem mehrstufigen Dualrest-Analog-Digital-Umsetzer auftreten;
Fig. 3 ein Blockschaltbild einer bekannten Interpolationsschaltung zur Verwendung in einem mehrstufigen Dualrest-Analog-Digital-Umsetzer;
Fig. 4 die Beziehung zwischen den Restsignalen und den interpolierten Signalen in der Interpolationsschaltung von Fig. 3;
Fig. 5 einen bekannten Differenzverstärker zur Verwendung in unter anderem der Interpolationsschaltung von Fig. 3;
Fig. 6 ein Blockschaltbild einer Interpolationsschaltung zur Verwendung in einem erfindungsgemäßen mehrstufigen Dualrest-Analog-Digital-Umsetzer;
Fig. 7 die Beziehung zwischen den Restsignalen und den interpolierten Signalen in der Interpolationsschaltung von Fig. 6;
Fig. 8 einen erfindungsgemäßen Differenzverstärker in unter anderem der Interpolationsschaltung von Fig. 6 und
Fig. 9 eine Ausführungsform eines mehrstufigen Dualrest-Analog-Digital- Umsetzers gemäß der Erfindung.
In dieser Zeichnung haben Teile oder Elemente mit gleicher Funktion oder gleichem Zweck die gleichen Bezugszeichen.
Fig. 8 zeigt einen erfindungsgemäßen Differenzverstärker DA, der Bipolartransistoren umfasst, deren Steuerelektrode, erste Hauptelektrode und zweite Hauptelektrode der Basis, dem Emitter bzw. dem Kollektor entsprechen. Auf Wunsch ist es jedoch ebenso möglich, Unipolartransistoren zu verwenden, bei denen die Steuerelektrode, die erste Hauptelektrode und die zweite Hauptelektrode dem Gate, der Source bzw. der Drain entsprechen.
Die Basis eines ersten Transistors T1 ist mit einer ersten Eingangsklemme 2 verbunden und die Basis eines zweiten Transistors T2 mit einer zweiten Eingangsklemme 4. Der Emitter des Transistors T1 ist über einen ersten Reihenwiderstand 6 mit einem ersten Knotenpunkt N 1 und der Emitter des Transistors T2 über einen zweiten Reihenwiderstand 8 mit einem zweiten Knotenpunkt N2 verbunden. Der Kollektor eines dritten Transistors T3, die Basis eines vierten Transistors T4 und die Basis eines fünften Transistors T5 sind mit dem ersten Knotenpunkt N1 verbunden. Der Kollektor eines vierten Transistors T4, die Basis des dritten Transistor T3 und die Basis eines sechsten Transistors T6 sind mit dem zweiten Knotenpunkt N2 verbunden. Eine erste Widerstandskette 10 ist zwischen die Emitter der Transistoren T3 und T4 geschaltet. Es sei bemerkt, dass auf Wunsch die erste Widerstandskette 10 eine kleinere Anzahl Widerstände oder einen einzigen Widerstand umfassen kann. Eine Stromquelle 12 und eine Stromquelle 14 sind mit den Emittern der Transistoren T3 und T4 verbunden, um den Transistoren T3 und T4 Emitterstrom zuzuführen. Eine zweite Widerstandskette 16 ist zwischen die Emitter der Transistoren T5 und T6 zu den Ausgangsklemmen 18 und 20 geschaltet. Auf Wunsch kann die zweite Widerstandskette 16 eine kleinere Anzahl Widerstände oder einen einzigen Widerstand umfassen. Eine Stromquelle 24 und eine Stromquelle 26 sind mit den Emittern der Transistoren T5 und T6 gekoppelt, um den Transistoren T5 und T6 Emitterstrom zuzuführen. Anstelle von zwei Stromquellen 12 und 14 kann auf Wunsch eine einzige Stromquelle mit der Mitte der ersten Widerstandskette 10 verbunden werden. Außerdem ist es möglich, anstelle von zwei Stromquellen 24 und 26 auf Wunsch eine einzige Stromquelle mit der Mitte der zweiten Widerstandskette 16 zu verbinden.
Der Kollektor des Transistors T5 kann auf verschiedene Weisen angeschlossen sein. Er kann direkt mit einer positiven Speiseklemme 28 verbunden sein, wie in Fig. 5 gezeigt; über einen Lastwiderstand (nicht abgebildet) oder über einen Kaskodentransistor T7, dessen Emitter, Basis und Kollektor mit dem Kollektor des Transistors T5, der Basis des Transistors T1 bzw. der positiven Speiseklemme 28 verbunden sind.
Der Kollektor des Transistors T6 kann in gleicher Weise wie der Kollektor des Transistors T5 angeschlossen sein. Er kann direkt mit einer positiven Speiseklemme 28 verbunden sein, wie in Fig. 5 gezeigt; über einen Lastwiderstand (nicht abgebildet) oder über einen Kaskodentransistor T8, dessen Emitter, Basis und Kollektor mit dem Kollektor des Transistors T6, der Basis des Transistors T2 bzw. der positiven Speiseklemme 28 verbunden sind.
Um Sättigung der Transistoren T3 und T4 bei großen Ansteuerungssignalen zu vermeiden, können die Basen der Transistoren T3 und T4 auf Wunsch mit dem zweiten Knotenpunkt N2 bzw. dem ersten Knotenpunkt N 1 über jeweilige Offsetquellen verbunden sein. Die Offsetquellen können als Emitterfolger ausgeführt sein, deren Basen mit dem jeweiligen Knotenpunkt N2 oder N1 verbunden sind und deren Emitter mit der Basis des jeweiligen Transistors T3 oder T4 verbunden sind.
Im Folgenden ist vorläufig angenommen worden, dass die Reihenwiderstände 6 und 8 kurzgeschlossen sind. In diesem Fall ist die Summe aus der Spannung V2 an der Eingangsklemme 2, der Basis-Emitter-Spannung VBET1 des Transistors T1, der Basis- Emitter-Spannung VBET4 des Transistors T4 und der Spannung V 10a an der rechten Hälfte der Widerstandskette 10 gleich der Summe aus der Spannung V4 an der Eingangsklemme 4, der Basis-Emitter-Spannung VBET2 des Transistors T2, der Basis-Emitter- Spannung VBET3 des Transistors T3 und der Spannung V 10b an der linken Hälfte der Widerstandskette 10:
V2 + VBET1 + VBET4 + V10a = V4 + VBET2 + VBET3 + V10b (1)
Bei identischen Transistoren T1 und T3 ist VBET1 = VBET3, weil die Ströme durch die Transistoren T1 und T3 gleich sind. Das Gleiche gilt für die Transistoren T2 und T4, sodass VBET2 = VBET4. Gleichung (1) kann dann umgeformt werden zu:
V2 - V4 = V10b - V10a (2)
Die Spannungsdifferenz an den Eingangsklemmen 2, 4 erscheint somit an der Widerstandskette 10 und erzeugt einen Differenzstrom i, der unabhängig von den Basis-Emitter-Spannungen und daher sehr linear ist. Der Differenzstrom i fließt auch durch die Transistoren T1 und T2.
Die Transistoren T5 und T4 empfangen eine gleichartiges Steuersignal an ihren Basen. Das ist auch bei den Transistoren T6 und T3 der Fall. Indem die Ströme der Stromquellen 12, 14, 24 und 26, die Widerstandswerte der Widerstandsketten 10 und 16 sowie die Abmessungen der Transistoren T3, T4, T5 und T6 zueinander gleich gewählt werden, wird jetzt erreicht, dass der Differenzstrom i durch die Transistoren T5 und T6 gleich dem Differenzstrom durch die Transistoren T1/T3 und T2/T4 ist und ebenso linear, aber diesem entgegengesetzt gerichtet ist. Der gleiche Effekt kann jedoch auch erhalten werden, indem die Abmessungen der Transistoren T5 und T6 und der Strom der Stromquellen 24 und 26 um einen Faktor vergrößert und die Widerstandskette um den gleichen Faktor verkleinert wird.
Das Einbringen der Reihenwiderstände 6 und 8 führt dazu, dass ein Offset -i·R/2 am Reihenwiderstand 6 zwischen dem Emitter des Transistors T1 und dem ersten Knotenpunkt N1 erzeugt wird und ein entgegengesetzter Offset +i·R/2 am zweiten Reihenwiderstand 8 zwischen dem Emitter des Transistors T2 und dem zweiten Knotenpunkt N2. R/2 ist der Widerstandswert des ersten und des zweiten Reihenwiderstandes. Die Offsets sind vom Signalstrom i abhängig, der proportional zur Signalspannungsdifferenz zwischen den Eingangsklemmen 2 und 4 ist. Es werde angenommen, dass die Offsets in einer in Fig. 6 gezeigten Weise in Reihe zu den Eingangsklemmen liegen.
Dies führt zu einer Spannungsdifferenz an der zweiten Widerstandskette 16, welche Spannungsdifferenz gleich der Spannungsdifferenz V2 - V4 plus der Summe i·R der Offsets an den Reihenwiderständen 6 und 8 ist. Indem der Widerstandswert der Widerstandskette 16 gleich 2·R gewählt wird, wird die Differenzspannung an der Widerstandskette 16 jetzt gleich zweimal der Spannungsdifferenz des Eingangssignals V2 - V4. Wenn in einem ersten Differenzverstärker V2 = VresA und V4 = NVresB und in einem zweiten Differenzverstärker V2 = VresB und V4 = NVresA, dann werden Signale erhalten, wie in Fig. 7 gezeigt. Infolge der Einfügung der Reihenwiderstände 6 und 8 wird eine differentielle Signalamplitude an den Ausgangsklemmen 18 und 20 erhalten, die größer ist als die differentielle Signalamplitude an den Eingangsklemmen 2 und 4.
Es zeigt sich, dass die durch die Transistoren T1 und T5 fließenden Signalströme i einander entgegengesetzt sind. Das Gleiche gilt für die Signalströme durch die Transistoren T2 und T6. Dies kann in vorteilhafter Weise durch Verwendung der Kaskodentransistoren T7 und T8 genutzt werden. Der Basisstrom des Kaskodentransistors T7 ist gegenphasig zum Basisstrom des Transistors T1. Die Basisströme der Transistoren T1 und T7 heben einander somit auf, wodurch die Eingangsimpedanz an der Eingangsklemme 2 zunimmt. Das Ausmaß des Aufhebens hängt vom Ausmaß ab, in dem die Amplituden der Signalströme i durch die Transistoren T5 und T1 zueinander gleich sind. Hierzu werden die Widerstandswerte der Widerstandsketten 16 und 10, oder der Widerstandskette 16 und eines einzelnen Widerstandes 10, zueinander gleich gewählt.
Der Differenzverstärker kann auch mit pnp-Transistoren oder mit unipolaren (PMOS- oder NMOS-)Transistoren versehen sein.
Fig. 9 zeigt einen zweistufigen Dualrest-Analog-Digital-Umsetzer (ADC) mit zwei erfindungsgemäßen Differenzverstärkern, jeweils mit DA bezeichnet. In einer Abtast-Halte-Schaltung 30 wird das analoge Eingangssignal Vin abgetastet und in einem Zwischenspeicher mit Differenzausgängen zum Abgeben eines abgetasteten Differenzsignals Vis/NViS an eine doppelte Bezugsleiter RFL zwischengespeichert. Die Abgreifpunkte der beiden Leitern sind mit den Eingängen von mit dem gemeinsamen Bezugszeichen CP1 bezeichneten Komparatoren verbunden, deren Ausgangssignale einer ersten Logikeinheit LU1 zugeführt werden. Die Abtast-Halte-Schaltung 30, die doppelte Bezugsleiter RFL, die Komparatoren CP1 und die erste Logikeinheit LU1 bilden zusammen einen ersten Umsetzer ADC1, der eine Grobumsetzung des analogen Signals Vin, ausführt, was eine Gruppe höchstwertiger Bits MSB ergibt. An die Abgreifpunkte der Leitern sind auch die differenziellen Eingänge der Rest-Verstärker, die das gemeinsame Bezugszeichen RSD haben, angeschlossen. Die Rest-Verstärker RSD haben differenzielle Ausgänge, um ein differenzielles Restsignal zu liefern. Die differenziellen Restsignale von jedes Mal zwei aufeinander folgenden Rest-Verstärkern werden in einer Weise verwendet, die als differenzielle Variante der Schaltungsanordnung von Fig. 1 beschrieben werden kann. Die erste Logikeinheit LU1 bestimmt auf Basis der Grobumsetzung, welche beiden aufeinander folgenden Rest- Verstärker dies sind. Hierzu führt die erste Logikeinheit ein Selektionssignal SLT einer Schalteinheit SWU zu, die die betreffenden differenziellen Restsignale einem Interpolierer Ip vom Differenzialtyp zuführt. Die selektierten Restsignale werden an die Eingänge 2 und 4 zweier Differenzverstärker DA vom anhand von Fig. 8 beschriebenen Typ übertragen. Die Abgreifpunkte jeweiliger zweiter Widerstandsketten 16 liefern die interpolierten Restsignale für weitere Quantisierung in dem Feinumsetzer. Feinumsetzung erfolgt in einem zweiten Umsetzer ADC2 mit Komparatoren, von denen nur einige gezeigt werden und die das gemeinsame Bezugszeichen CP2 haben. Die Ausgangssignale der Komparatoren CP2 werden mit einer zweiten Logikeinheit LU2 verbunden, die diese Signale in eine Gruppe niedrigstwertiger Bits LSB und Fehlerkorrekturbits EC übersetzt und die die höchstwertigen Bits MSB, gegebenenfalls nach Korrektur, und die niedrigstwertigen Bits LSB zu einem digitalen Ausgangssignal D0 kombiniert.

Claims

1. Differenzverstärker mit:

einer ersten (2) und einer zweiten (4) Eingangsklemme zum Empfangen einer Eingangsspannung; einem ersten (T1), einem zweiten (T2), einem dritten (T3), einem vierten (T4), einem fünften (T5) und einem sechsten (T6) Transistor, die jeweils eine Steuerelektrode, eine erste Hauptelektrode und eine zweite Hauptelektrode haben,

wobei die Steuerelektrode des ersten Transistors (T1) mit der ersten Eingangsklemme (2) gekoppelt ist und

die Steuerelektrode des zweiten Transistors (T2) mit der zweiten Eingangsklemme (4) gekoppelt ist,

wobei die erste Hauptelektrode des ersten Transistors (T1), die Steuerelektrode des vierten Transistors (T4) und die zweite Hauptelektrode des dritten Transistors (T3) mit einem ersten Knotenpunkt (N 1) gekoppelt sind,

die erste Hauptelektrode des zweiten Transistors (T2), die Steuerelektrode des dritten Transistors (T3) und die zweite Hauptelektrode des vierten Transistors (T4) mit einem zweiten Knotenpunkt (N2) gekoppelt ist und

die Steuerelektrode des fünften Transistors (T5) mit dem ersten Knotenpunkt (N1) und die Steuerelektrode des sechsten Transistors (T6) mit dem zweiten Knotenpunkt (N2) gekoppelt ist;

einem ersten Widerstand (10), der zwischen die erste Hauptelektrode des dritten Transistors (T3) und die erste Hauptelektrode des vierten Transistors (T4) geschaltet ist;

einem zweiten Widerstand (16) der zwischen die erste Hauptelektrode des fünften Transistors (T5) und die erste Hauptelektrode des sechsten Transistors (T6) geschaltet ist,

dadurch gekennzeichnet, dass der Differenzverstärker weiterhin umfasst:

einen ersten Reihenwiderstand (6), der zwischen die erste Hauptelektrode des ersten Transistors (T 1) und den ersten Knotenpunkt (N 1) geschaltet ist, und einen zweiten Reihenwiderstand (8), der zwischen die erste Hauptelektrode des zweiten Transistors (T2) und den zweiten Knotenpunkt (N2) geschaltet ist.

2. Differenzverstärker nach Anspruch 1, dadurch gekennzeichnet, dass der Differenzverstärker weiterhin umfasst: einen siebten (T7) und einen achten (T8) Transistor, die jeweils eine Steuerelektrode, eine erste Hauptelektrode und eine zweite Hauptelektrode haben,

wobei die Steuerelektrode des siebten Transistors (T7) mit der Steuerelektrode des ersten Transistors (T1) gekoppelt ist,

die Steuerelektrode des achten Transistors (T 8) mit der Steuerelektrode des zweiten Transistors (T2) gekoppelt ist,

die erste Hauptelektrode des siebten Transistors (T7) mit der zweiten Hauptelektrode des fünften Transistors (T5) gekoppelt ist und

die erste Hauptelektrode des achten Transistors (T8) mit der zweiten Hauptelektrode des sechsten Transistors (T6) gekoppelt ist.

3. Differenzverstärker nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste Widerstand (10) und der zweite Widerstand (16) einen nahezu gleichen Widerstandswert haben.

4. Differenzverstärker nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass der zweite Widerstand (16) eine Vielzahl von in Reihe geschalteten Widerstandselementen (16.1, 16.2, 16.i) umfasst, die in Abgreifpunkten miteinander verbunden sind.

5. Differenzverstärker nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass der erste Reihenwiderstand (6) und der zweite Reihenwiderstand (8) einen nahezu gleichen Widerstandswert haben, welcher Widerstandswert einem Viertel des Widerstandswertes des ersten (10) oder des zweiten (16) Widerstandes entspricht.

6. Mehrstufiger Dualrest-Analog-Digital-Umsetzer zum Umsetzen eines analogen Eingangssignals (Vin) in ein digitales Ausgangssignal (D&sub0;), mit:

einem ersten Analog-Digital-Umsetzer (ADC1), der zum Empfangen des analogen Eingangssignals ausgebildet ist und erste Bezugsmittel (RFL) zum Erzeugen von Bezugspegeln unterschiedlicher Größe umfasst sowie Vergleichsmittel (CP1) zum Vergleichen des analogen Eingangssignals mit den Bezugspegeln und zum Abgeben eines ersten digitalen Signals (MSB) mit zumindest einem höchstwertigen Bit des digitalen Ausgangssignals in Reaktion auf den Vergleich;

Restmitteln (RSD) zum Generieren eines ersten (VresA/NVresA) und eines zweiten (VresB/NVresB) Restsignals, welche Restsignale die Differenzen zwischen dem Wert des analogen Eingangssignals und zwei der Bezugspegel der ersten Bezugsmittel (RFL) angeben;

einem zweiten Analog-Digital-Umsetzer (ADC2) zum Abgeben eines zweiten digitalen Signals (LSB) mit zumindest einem Bit mit geringerem Stellenwert als dem des genannten Bits des ersten digitalen Signals (MSB) in Reaktion auf das erste und das zweite Restsignal und mit einem Interpolierer (IP) zum Liefern zweiter Bezugspegel in Reaktion auf das erste und das zweite Restsignal durch Interpolation des ersten und des zweiten Restsignals, dadurch gekennzeichnet, dass

der Interpolierer (IP) einen Differenzverstärker (DA) nach einem der vorhergehenden Ansprüche umfasst, wobei die erste (2) und die zweite (4) Eingangsklemme zum Empfangen der ersten und zweiten Restsignale ausgebildet sind.