DE69600363T2 - Verfahren zur Inbetriebnahme einer Halbleiterschaltung - Google Patents

Description

• Die Erfindung betrifft ein Verfahren zur Inbetriebnahme einer integrierten Schaltung, die einen logischen Prozessor aufweist, einen Programmspeicher des logischen Prozessors und einen Coprozessor mit unscharfer Logik (Fuzzy Logik).
• Ein solcher integrierter Schaltkreis weist bei seiner Verwirklichung Beschränkungen auf, die mit der Struktur der Programmspeicher des Prozessors und des Coprozessors mit unscharfer Logik verbunden sind. Zur Zeit wird ein System, das einen solchen Prozessor und einen solchen Coprozessor aufweist, nicht in der Form eines einzigen integrierten Schaltkreises ausgeführt. Für ein gleichwertiges System muß der Betrieb von mehreren unterschiedlichen Schaltungen angelegt und miteinander organisiert werden. Man kann glauben, es genügt, diese zwei Schaltungen auf einem einzelnen, in sich geschlossenen integrierten Schaltkreis zu integrieren, um einen einzigen integrierten Schaltkreis zu erhalten. Dies ist in der Praxis nicht möglich, wenn man die unterschiedlichen Speicherstrukturen bedenkt, nachdem es sich um einen Coprozessor mit unscharfer Logik handelt, von dem man bereits Pläne und Herstellungsmasken besitzt, und einen logischen Prozessor, für den man die gleichen Elemente besitzt. Die Vereinigung dieser beiden Schaltkreise wird zu niedrigen Kosten unmöglich: Der hergestellte integrierte Schaltkreis würde zu groß und schwerlich realisierbar werden. Die technologischen Herstellungsbeschränkungen werden den Produktionsertrag und die Testmöglichkeit des Schaltkreises schließlich beeinflussen.
• Eine Lösung bestände darin, die Eigenheiten eines Prozessors vom bekannten Typ mit den Eigenheiten eines Prozessors mit unscharfer Logik vom bekannten Typ zu vermischen. Dieses Vorgehen, das darauf hinausläuft, einen neuen gesamten Prozessor zu redefinieren, ist zu langwierig und zur Inbetriebnahme zu teuer. In der Patentschrift EP-A-0 742 516, die am gleichen Tag durch den gleichen Anmelder hinterlegt wurde, war es vorgesehen, um dieses Problem zu lösen, den Prozessor mit unscharfer Logik mit einem flüchtigen Direktzugriffsspeicher auszustatten. In einer Anlaufphase des integrierten Speichers wird während der Unterspannungsetzung das Aufladen des flüchtigen Speichers mit dem Inhalt eines Teils des Programmspeichers des logischen Speichers induziert. Damit löst man die Aufbau- und Konzeptionsprobleme, die oben angeschnitten wurden.
• Jedoch ist ein solches System nur anwendbar, wenn von Beginn an die Befehle bekannt sind, die in den Speicher des Programmspeichers des Prozessors mit unscharfer Logik zu setzen sind. Eine solche Situation liegt beispielsweise vor, wenn es darum geht, eine Vorrichtung (beispielsweise einen Saugabzug) in Serienproduktion zu produzieren, die mit einem integrierten Schaltkreis ausgestattet ist, die für diesen Effekt entwickelt wurde, um es funktionsfähig zu machen. Jedoch existieren Fälle, in denen die Kenntnis der Befehle, mit denen der Programmspeicher des Prozessors mit unscharfer Logik aufzufüllen ist, von Beginn an nicht vorhersehbar ist oder schließlich im folgenden in Frage gestellt werden muß.
• Dies ist während Entwicklungsphasen, während Tests für die Feststellung, ob eine Installierung wie erhofft funktionieren wird, nicht vorhersehbar. Eine solche Entwicklung benötigt den Aufbau der Einrichtung (beispielsweise die Einrichtung der Heizung in einem Gebäude), das Anbringen von integrierten Führungsschaltkreisen von diesen Vorrichtungen und den Funktionstests der Einrichtung in allen Situationen.
• Figur 1 stellt beispielsweise schematisch eine solche Einrichtung dar. Meßfühler 1 bis 3 messen beispielsweise die Temperatur Tº oder den Druck P und übergeben Meßsignale. Diese Meßsignale werden einem Multiplexer 4 eines elektronischen integrierten Schaltkreises 5 übergeben. Der Multiplexer 4 ist mit einem Analog-Digital-Konverter 6 verbunden, der selbst mit einem Verarbeitungsprozessor 7 verbunden ist. Der Verarbeitungsprozessor 7 empfängt Informationen und verarbeitet sie als Funktion eines Programms weiter, das in einem Speicherprogramm 8 enthalten ist, mit dem er über einen Adressenbus 9 und einen Datenbus 10 verbunden ist. Diese Größen werden anschließend entweder als Befehl verwendet, um an einen äußeren Schalter 11 angewendet zu werden oder so, damit sie auf einer Anzeigevorrichtung 12 angezeigt werden. Der äußere Schalter 11 ist beispielsweise ein Befehl eines Schiebers. Der Prozessor 7 steuert alle diese Organe, besonders einen Dekoder 13 des Speichers 8 und eine Eingangs/Ausgangs-Vorrichtung 14 des integrierten Schaltkreises 5 mit Hilfe eines Befehlsdekoders 15, der Befehle C erzeugt, die an die äußeren externen Organe sowie interne Schaltkreise 4, 6, 13, 14 angewendet werden.
• Während die Verarbeitung der Größen der Sensoren langsam ist, wenn man den Schaltungsaufwand des durch Installation zu leitenden Phänomens betrachtet, verwendet man bekannterweise einen integrierten Schaltkreis 16, der einen Prozessor 17 mit unscharfer Logik (Fuzzy Logik) aufweist. Der Prozessor mit unscharfer Logik 17 ist mit seinem Programmspeicher 18 verbunden, der die Bestimmungen enthält aufgrund derer die Größen weiterverarbeitet werden müssen. Die Wirkungsweise an sich eines solchen Schaltkreises 16 ist bekannt. Der Schaltkreis 16 erhält auf klassische Art die Größen durch einen Datenbus 10 und einen Ausführungsbefehl C, der durch einen Dekoder 15 geliefert wird. Für die Ausführung der Verarbeitung weist der Prozessor 17 eine eigene Wirkungsweise auf, die mit dem gespeicherten Programm flüchtig in seinem Speicher 18 gespeichert ist.
• Der Aufbau der integrierten Schaltkreise 5 und 16 ist auf Installationsvorrichtungen aufgebaut und ist über den Eingangs/Ausgangs-Schaltkreis 14 mit einer zentralen Einheit verbunden, die es ermöglicht, mit anderen Organen der Einrichtung über eine Vorspannung einer Übertragungsschiene Informationen auszutauschen, die hier nur durch zwei Kabel dargestellt sind und mit einem RS232-Protokoll (beispielsweise vom Typ ASCII) arbeiten. Eine Verbindung über Trägerstrom oder anderes, die den gleichen Protokolltyp verwendet, ist ebenso möglich.
• Während der Entwicklung eines solchen Systems, beispielsweise während einer der Sensoren 1 bis 3 ausgewechselt wird, dessen Dynamik unterschiedlich zu der ursprünglich vorgesehenen ist, ist es notwendig geworden, den Inhalt des Speichers 18 zu ändern. Dies bedeutet ein kompliziertes Hin und Her zwischen jeder Vorrichtung, wo das System von Figur 1 aufgebaut ist und dem zentralen Sitz, an dem Vorrichtungen aufgestellt sind, den Inhalt zu ändern. Ein solches Vorgehen ist bei der Instandsetzung nicht praktisch und es ist eine Aufgabe der Erfindung dieses Problem zu lösen. Es ist durch die Druckschrift EP-A-0 364 743 bekannt, während der Entwicklung den Inhalt eines getrennten Speichers am Platz zu Lndern. Am Ende wird der Inhalt dieses Speichers in einen nichtprogrammierbaren Speicher des integrierten Schaltkreises eingebaut. Dieses Vorgehen weist den Nachteil auf, daß der Schaltkreis nicht mehr geändert werden kann, um später eine Veränderung, z.B. ein Alterung zu berücksicht igen.
• Um das zu lösen, ist es in der Erfindung vorgesehen, den Speicher 18 durch einen vorzugsweise flüchtigen Speicher zu ersetzen, der vor allem löschbar und elektrisch programmierbar (EEPROM) ist und vor allem das Laden des Programmes durch den Eingangs/Ausgangs-Schaltkreis 14 ausführen zu lassen. Das Laden wird also erfindungsgemäß unter der Kontrolle des Hauptprozessors 7 ausgeführt, der den Eingangs/Ausgangs-Schaltkreis 14 steuern wird und der mit seinem Adressen- und Datenbus das Aufladen des flüchtigen Speichers ermöglichen wird, der den Speicher 18 ersetzen wird. So kann zusätzlich zum Grundgedanken der obengenannten Druckschrift, die am selben Tag hinterlegt wurde, das ferngesteuerte Speichern im Speicher eines Teils des Programms, das im Speicher 8 gespeichert ist, oder erfindungsgemäß das Speichern von abrufbarer Information in diesem Speicher nach Belieben auf dem Eingangs/Ausgangs-Schaltkreis 14 ermöglicht werden.
• Im folgenden werden Ausführungsformen der Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
• - Figur 1: eine vorher schon kommentierte Darstellung eines Systems nach dem Stand der Technik;
• - Figur 2: eine schematische Darstellung eines Schaltkreises, der verwendbar ist, das Verfahren erfindungsgemäß in Gang zu setzen;
• - Figur 3: eine Darstellung einer Systemabfolge, die es ermöglicht, den Speicher des Prozessors aktiv zu beladen.
• Figur 2 zeigt eine verwendbare Vorrichtung für die erfindungsgemäße Inbetriebnahme. Die Vorrichtung weist vor allem einen in sich geschlossenen Schaltkreis 19 mit den gleichen Elementen auf, die die gleichen Bezugszeichen wie bei Figur 1 tragen. Man stellt fest, daß der unscharfe Permanentspeicher 18 durch einen flüchtigen Speicher 28 ersetzt wurde und daß im übrigen dieser flüchtige Speicher 20 in seinem Adressendekodierer 21 den Adressenbus 9 des Prozessors 7 empfängt. Nachfolgend wird in dieser Beschreibung für den Speicher 20 von einem flüchtigen Speicher gesprochen, obwohl dieser ein Speicher sein könnte, der elektrisch programmierbar und löschbar sein kann, vom Typ EEPROM oder sogar RAM, der durch eine Batterie gesichert ist. Der Speicher 20 kann ebenso direkt mit dem Prozessor 17 mit Hilfe seines Adressenbusses 22 verbunden werden. Für diese Aufgabe enden der Adressenbus 22 und der Adressenbus 9 auf einem Multiplexer 23, der die Befehle C erhält, die vom Dekoder 15 produziert werden. Der Multiplexer 23 ist mit dem Dekoder 21 verbunden.
• Die erfindungsgemäße Betriebsart ist folgende. Will man mit außen verfügbaren Signalen den Inhalt des Speichers 20 verändern, erzeugt man mit dem Logikprozessor 7 ein Adressensignal, das durch den Bus 9 transportiert wird und durch den Multiplexer 23 an den Dekoder 21 übertragen wird. Dieses Adressensignal ermöglicht es, ein Wort auszuwählen, oder mehrere Speicherwörter, des Speichers 20, indem man eine neue Information speichern will. Von außerhalb des integrierten Schaltkreises werden auf den Eingangs/Ausgangs- Schaltkreis 14 Signale geschickt, die Informationen darstellen, die man bei der ausgewählten Adresse im Speicher 20 speichern will. Als Variante hierzu weist der Eingangs/Ausgangs-Schaltkreis Speichervorrichtungen auf, um ein Laden des Speichers verzögert auszuführen. Mit dem Dekoder 15 wird eine Gesamtheit von Befehlen C erzeugt, die es einerseits ermöglichen, den Multiplexer 23 zu konf igurieren und andererseits den Schaltkreis 14 funktionsfähig zu machen, damit er auf den Datenbus 10 die Informationen schreibt, die er von außen erhält. Durch die Befehle C werden auf dem Bus 10 erhältliche Informationen in den Speicher 20 bei einem ausgewählten Ort geschrieben Der Takt dieses Vorgehens wird unter der Kontrolle des Prozessors 7 erzeugt. Dieser ist dazu befähigt, den Inhalt der durch den Eingangs/Ausgangs-Schaltkreis 14 erhaltenen Meldungen zu überprüfen und die Weiterverarbeitung auszuführen: Hier die Speicherung im Speicher 20.
• In Figur 2 ist der Mikroprozessor 17 in Verbindung mit seinem Speicher 20 über eine Verlängerung des Datenbusses 10 dargestellt. Jedoch ist es für einige Anordnungen des Coprozessors, die schon existierenden direkten Verbindungsmöglichkeiten 25 zwischen dem Coprozessor und seinem Programmspeicher zu erhalten.
• Anstatt eine Verbindung vom Typ RS232 kann über diese Verbindung hinaus ein Kopplungsschaltkreis 26 vorliegen, der es ermöglicht, den Schaltkreis 19 an das elektrische Netz anzukoppeln, um die Trägerströme für das Befördern der Informationen zu verwenden. Man kann ebenso Modems 27 und 28 verwenden, die jeweils radioelektrische Emissionen ermöglichen oder ein Koaxialkabel. Man kann ebenso optoelektronische Sensoren 29 verwenden, um Infrarotstrahlung zu emittieren und zu empfangen, die Informationen darstellen, die der Schaltkreis 19 mit der Außenwelt austauscht.
• Das Programm, das im Speicher 8 des Prozessors 7 sitzt, weist einen Befehlsvorrat auf, der für den Betrieb des Prozessors 7 als Programmierorgan des Speichers 20 zu verwenden ist. Wenn die Programmierung des Speichers mit dem Prozessor 7 vollendet ist, werden Befehle an den Dekoder 15 geschickt, die es dem Multiplexer 23 ermöglichen, so hin und her zu schwingen, daß schließlich die normale Verbindung zwischen dem Speicher 20 und dem Prozessor 17 über den Bus 22 möglich ist.
• Figur 3 zeigt in einem Beispiel die Realisierungsmöglichkeit der Programmierung des Speichers 20. Der Mikroprozessor 7 kann beispielsweise einen Zähler 30 aufweisen, der in einen Zähizustand gebracht wurde, der von der Anzahl der Speicherwörter abhängt, die im Speicher 20 zu speichern sind. Dieser Zähler liefert durch seine Ausgangskabel 31 bis 32 elektrische Zustände, die über den Multiplexer 24 an den Dekoder 23 angeschlossen sind. Diese elektrischen Zustände bilden eine Adresse. Bei jedem Taktzählimpuls 33 ändert der Zähler 30 den Zustand, indem er einen elektrischen Zustand erzeugt, der anschließend durch den Dekoder 23 als eine neue Adresse interpretiert wird. Je nach Aufbau wird der Takt 33 durch den Prozessor 7 erzeugt, oder vorzugsweise ist er ein Ergebnis des Taktes, der aus der Detektion der Informationen durch den Eingangs/Ausgangs-Schaltkreis 14 resultiert, die ihm zukommen.
• Wenn es sich beispielsweise darum handelt, Worte von acht Bits zu speichern, weist der Eingangs/Ausgangs-Schaltkreis 14 in seinem Synchronisationsschaltkreis einen Teiler durch acht auf, um alle acht empfangenen Bits (entweder 1 oder 0) einen Impuls zu erzeugen. Aus diesem Grund setzt der Zähler 30 des Prozessors 7 die Adressen auf den Adressenbus 9, die der Speicherung im Speicher 20 entsprechen. Bei jedem Taktschritt 33 speichert der Speicher 20 bei der geeigneten Adresse die auf dem Bus abrufbaren Größen. Damit erhält er bei jedem Taktschritt einen Schreibbefehl C.
• Die Ausgänge 31 bis 32 des Zählers sind auf vereinfachte Weise an einen ODER-Anschluß 34 angeschlossen, dessen Ausgangszustand immer unterschiedlich von Null ist, so wie die abrufbare Adresse auf den Kabeln 31 bis 32 nicht 00...00 ist. Sobald diese letzte Adresse durch den Zähler 30 erreicht wird, schlägt der Anschluß 34 um. Das Ausgangssignal wird gemeinsam mit dem Taktzählsignal 33 auf die Eingänge eines UND-Anschlusses 35 eingeführt. Sobald der Zustand 00...00 erreicht wird, hört der Zähler auf, selbst wenn der Takt 33 fortfährt Impulse abzugeben.
• In Variante dazu kann der Kommunikationsbefehl des Dekoders 24 direkt vom Ausgang des an den Befehlseingang des Multiplexers 24 angeschlossene Anschlusses erzeugt werden.
• Der Startwert, den man dem Zähler 30 zuweist, kann durch den Prozessor 7 festgehalten werden, der vor dem Laden gerade entsprechende elektrische Zustände auf Formsenkeneingänge 36 bis 37 des Zählers 30 angelegt hat.
• Während die Signale dazu dienen, den Speicher 20 zu programmieren, die von den Schaltkreisen 26 bis 29 kommen, werden im Eingangs/Ausgangs-Schaltkreis 14 vorzugsweise Analog-Digital-Konverter für die Erzeugung von binären Signalen aufgrund von normalerweise analogen Signalen verwendet. Dies wird insbesondere der Fall sein, wenn es sich um eine Filterung oder um eine Delta-Sigma-Bearbeitung handelt, um analoge Übertragungsinformationen wiederzuerlangen und so die Informationsübertragung zu sichern.

Claims (7)

1. Verfahren zur Inbetriebnahme eines integrierten Schaltkreises (19), der einen logischen Prozessor (7) aufweist, einen Programmspeicher (8) des logischen Prozessors und einen Coprozessor (17) mit unscharfer Logik (Fuzzy Logik), gekennzeichnet, durch folgende Schritte:

- Erzeugung (30) eines Adressensignals (31, 32) mit dem logischen Prozessor, um auf eine Speicherzone eines Speichers (20) mit direktem Zugriff (23) in Verbindung (22, 25) mit dem Coprozessor zuzugreifen,

- Abschicken von Signalen zu einem Eingangs/Ausgangs- Schaltkreis (14) des inteqrierten Schaltkreises von außerhalb (26, 29) des integrierten Schaltkreises,

- Darstellen von den abgeschickten Signalen entsprechenden elektrischen Zuständen unter der Kontrolle (C) des logischen Prozessors auf einem Datenbus (10), der mit dem Speicher (20) mit direktem Zugriff verbunden ist,

- Erzeugung eines Befehlssignals (C) mit dem logischen Prozessor, um in der Speicherzone des Speichers mit direktem Zugriff, auf die man zugreift, Informationen zu speichern, die Anordnungen des Coprozessors darstellen und den elektrischen Zuständen entsprechen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Adressensignal mit einem zwischenzählenden Zähler (30) erzeugt wird, der durch einen Taktgeber gesteuert wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der zwischenzählende Zähler mit einem Startwert konfiguriert wird (36, 37), bevor seine Zwischenzählung ausgeführt wird.

4. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Datenbus (10), der mit dem Speicher mit direktem Zugriff verbunden ist, an einen Eingangs/Ausgangs- Schaltkreis (14) von Daten des logischen Prozessors verbunden wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Eingangs/Ausgangs-Schaltkreis des integrierten Schaltkreises mit einem Verbindungsschaltkreis (14) an ein Übertragungsnetz ausgestattet wird.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Eingangs/Ausgangs-Schaltkreis mit Analog-Digitalund Digital-Analog-Wandlern ausgestattet ist.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Eingangs/Ausgangs-Schaltkreis des integrierten Schaltkreises mit einem Protokoll vom Typ RS232 arbeitet.