DE69522621T2

DE69522621T2 - Steuerungssystem für Phasenregelschleife

Info

Publication number: DE69522621T2
Application number: DE69522621T
Authority: DE
Inventors: David Mark Badger
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1994-07-28
Filing date: 1995-07-26
Publication date: 2002-04-18
Anticipated expiration: 2015-07-27
Also published as: KR960006488A; CN1086067C; MY113396A; DE69522621D1; JP3558750B2; KR100371421B1; MX9503264A; CA2154811C; CA2154812C; GB9415185D0; CN1128460A; KR960006541A; US5686866A; MY113754A; KR100387015B1; CN1127445A; EP0695039B1; CA2154812A1; JPH0865154A; CA2154811A1

Description

Die vorliegende Erfindung betrifft Steuersysteme für Phasenregelschleifen, die zum Beispiel zum Abstimmen von elektronischen Geräten wie HF-Signal-Empfängern anwendbar sind.
In neuen Fernsehempfängern werden zwei oder mehrere Bilder gleichzeitig, zum Beispiel in derzeitigen Bildschirmen mit einem Seitenverhältnis von 4 · 3, in ein großes Bild eingefügt. Neuere Breitschirm-Fernsehempfänger (Breitschirm- Wiedergabeformat mit einem Seitenverhältnis von 16 · 9) haben gelegentlich ein mit "POP" (picture-outside-picture = Bild außerhalb des Bildes) bezeichnetes Merkmal, das drei oder mehrere zusätzliche Bilder in einer vertikalen Spalte in einem nicht genutzten Bildbereich entlang der Seite des Hauptbildes wiedergeben kann, wenn der Empfänger mit einem 16 · 9 Breitschirm dafür eingestellt ist, daß er das Hauptbild mit einem Seitenverhältnis von 4 · 3 wiedergibt.
Zur Durchführung eines derartigen Merkmals ist der Empfänger mit zwei Tunern versehen. Der erste Tuner dient zur Lieferung des Hauptbildes, und der zweite Tuner dient zur Lieferung der POP-Bilder. Diese POP-Bilder sind sogenannte "Schnappschüsse" oder Momentaufnahmen, häufig mit "snap shots" bezeichnet, von drei anderen Quellen, im allgemeinen anderen Kanälen, die durch sequentielles Abstimmen des zweiten Tuners auf einen dieser Kanäle, Laden eines Videospeichers mit einem Bild von diesem Kanal und dann durch den Übergang zu dem nächsten Kanal gewonnen werden. Wenn der Tuner 300 Millisekunden (ms) für die Abstimmung zwischen den POP-Quellen benötigt, kann der zweite Tuner mehr als eine Sekunde für den Durchlauf durch alle drei Kanäle benötigen. Diese sehr niedrige Auffrischrate verschlechtert das Aussehen oder die Wiedergabequalität der POP-Kanäle, so daß die POP-Bilder im allgemeinen nur dazu dienen, das auf den POP-Kanälen verfügbare Programmangebot zu überwachen. Wenn jedoch der für die Abtastung der POP-Kanäle benutzte Tuner schnell genug abstimmen könnte, könnten alle drei POP-Bilder nahezu mit der Echtzeitrate aktualisiert werden.
Die vorliegende Erfindung ist auch dort anwendbar, wo es erwünscht ist, schnell auf eine gewählte Frequenz abzustimmen, die weit von der laufenden Frequenz entfernt ist. Eine derartige Situation kann im Falle einer direkten Satellitensendung auftreten, bei der mehr als 500 Kanäle verfügbar sind. Darüber hinaus ist die Erfindung allgemein dafür anwendbar, den Betrieb eines Steuersystems mit einem Integrator zu beschleunigen.
In einer Phasenregelschleife (PLL = phased locked loop) für ein Steuersystem wie einen Fernsehtuner wird durch einen steuerbaren Oszillator ein eine Frequenz darstellendes Signal erzeugt und in einem Phasendetektor (PD = phase detector) mit einer Referenzfrequenz verglichen. Das Ausgangssignal von dem Phasendetektor hat eine Gleichspannungskomponente, die die Phasen- und Frequenzdifferenz zwischen den beiden Signalen anzeigt. Das Ausgangssignal von dem Phasendetektor wird einem aktiven oder passiven Tiefpaßfilter zugeführt, um geringe Änderungen in dem Ausgangssignal zu glätten. Das tiefpaßgefilterte Signal kann zur Einstellung des gesteuerten Oscillators dienen, der im allgemeinen als spannungsgesteuerter Oszillator (VCO = voltage controlled oscillator) ausgebildet ist. Anstelle des Tiefpaßfilters verwenden neuartige PLL-Schaltungen eine stromliefernde Ausgangsstufe, die mit einem Integrierkondensator in der Rückkopplungsschleife eines Verstärkers verbunden ist. In einer derartigen Anordnung kann es, wenn eine große Differenz zwischen der Frequenz des empfangenen Signals und der Frequenz des gewählten Signals besteht, Hunderte von Millisekunden erfordern, bevor der große Integrierkondensator die gewünschte Gleichspannung erreicht, bei der die PLL einrastet. Diese lange Integrierzeit verhindert die schnelle Abstimmung eines Tuners, zum Beispiel für POP-Bilder.
Die in den Fig. 1 bis 3 dargestellten Tuner-Steueranordnungen gemäß dem Stand der Technik haben für die Anwendung für POP-Bilder bestimmte Nachteile. In den verschiedenen Figuren sind gleiche Bauteile mit denselben Bezugsziffern bezeichnet. Fernsehtuner, die mit einer Phasenregelschleife arbeiten, können Einrastzeiten bis zu 300 Millisekunden (ms) aufweisen.
In Fig. 1 ist ein Transistor 14 ein von einem Chip getrennter Verstärker mit relativ hoher Leistung, der mit der Ausgangsklemme eines Operationsverstärkers 16 mit niedrigerer Leistung verbunden ist, der in einem integrierten Schaltungschip als Teil einer PLL 10 enthalten ist. Das Abstimmsignal von dem Phasendetektor wird der Eingangsklemme 17 des Operationsverstärkers 16 und danach dem Transistor 14 zugeführt. Das Ausgangssignal von dem Kollektor des Transistors 14 wird verschiedenen Kapazitätsdioden in (nicht dargestellten) abgestimmten Schaltungen des VCO 12 zugeführt und ist auch über einen Integrierkondensator 18 sowie ein Netzwerk 19 mit einem Widerstand 20 parallel zu einem Kondensator 22 auf die Klemme 17 rückgekoppelt. Der Widerstand 24 liefert eine Betriebsspannung zu der Kollektorelektrode des Transistors 14. Somit wird für die Rückkopplungsschleife die Vorwärtsverstärkung durch den Verstärker 14, 16 gebildet.
Der Kondensator 18 ist, wie oben beschrieben, der Integrierkondensator. Der Kondensator 22 bewirkt die Hochfrequenzunterdrückung für die Rückkopplungsschleife. In dieser Anordnung ist die lange PLL-Verriegelungszeit durch die begrenzte Anstiegsgeschwindigkeit (dv/dt) der Kollektorausgangsspannung des Transistors 14 für die Ladung (oder Entladung) des Kondensators 18 bedingt. In diesem Spezialfall ist die Begrenzung der Anstiegsgeschwindigkeit des Transistors 14 von der Begrenzung der Anstiegsgeschwindigkeit des Verstärkers 16 abhängig.
Eine Anordnung ähnlich zu der, die in einem Artikel von Bernard Glance in der Ausgabe September 1985 von "IEEE transactions on Microwave Theory and Techniques", MTT-33, Band 9, mit dem Titel "New Phase-Locked Loop Circuit Providing Very Fast Acquisition Time" beschrieben wird, ist in Fig. 2 dargestellt. Antiparallel liegende Dioden 30, 32 liegen über einem Widerstand 28 in der Eingangsschaltung der Verstärker 14, 16. Diese Schaltung ist vorgesehen, wenn ein Multiplikations-Phasendetektor (PD) 34 in der PLL angewendet wird. Dioden 30, 32 dienen zur Verringerung des effektiven Wertes des Widerstands 28, wenn die Gleichspannung von dem Phasendetektor eine Schwellwertspannung für die Diodenleitung von ungefähr 0,6 Volt übersteigt.
Jedoch arbeitet Glance nicht mit einem digitalen Phasendetektor. Bei einem digitalen Phasendetektor hat das Ergebnis oder der Ausgang des Phasendetektors die Form einer impulsbreitenmodulierten Rechteckspannung mit einem das Korrektursignal bildenden Gleichspannungsmittelwert. Da alle diese Impulse dieselbe Amplitude haben, bewirken die Impulse ein Einschalten der Dioden unabhängig von dem Betrag eines Abstimmfehlers. Das bedeutet, daß wenigstens eine der Dioden immer aktiv ist, selbst für sehr geringe Phasenfehler (schmale Impulsbreiten), und die stationären Eigenschaften des Systems werden geändert.
Die in Fig. 3 dargestellte Schaltung zeigt eine PLL mit einem Drei-Zustands-, einem sogenannten "Tristate"-Phasendetektor 34, wie er in der integrierten Schaltung 44802 von Motorola angewendet wird. Eine derartige Schaltung ist relativ schnell, wenn über einen Bereich von nur 1-2 Kanälen abgestimmt wird. Zum Beispiel werden nur 20 ms zur Abstimmung von Kanal 10 bis 12 benötigt. Wenn jedoch über ein unterbrochenes Band, wie von Kanal 6 zu Kanal 7 in den USA, oder von dem unteren Ende eines Bandes zu dem oberen Ende eines anderen Bandes abgestimmt wird, können mehr als 100 ms benötigt werden. Das ist der Fall, weil der Phasendetektor eine maximale Ausgangsspannung aufweist, die im allgemeinen auf 1/2 Vcc begrenzt ist. Wenn große Frequenzänderungen erforderlich sind, gerät der Detektor in die Sättigung, und es besteht eine Grenze dafür, wie schnell der Integrierkondensator 18 aufgrund des Ausgangssignals Vd des Phasendetektors aufgeladen werden kann. Im einzelnen ist, wenn man den Spannungsabfall über dem Widerstand 20 vernachlässigt, die Spannungs-Laderate dv/dt des Kondensators 18 von Ic oder Iin sowie den Werten des Kondensators 18 und des Widerstands 28 abhängig. Wenn somit eine große Änderung in der Abstimmspannung notwendig ist, könnte eine Begrenzung in der Anstiegsgeschwindigkeit des Ausgangssignals des Phasendetektors 34 bestehen.
In einer derartigen Anordnung sind die Werte des Kondensators 18 und des Widerstands 28 groß, da die Abstimmspannung zur Steuerung eines VCO dient, die Empfindlichkeit des VCO groß ist und die Bandbreite der Schleife (BW) gering sein muß. Zum Beispiel in manchen Tunern Vd = 1,3 V, Widerstand 28 = 22k und Kondensator 18 = 0,22 Mikrofarad, so daß für ein dv/dt = 260 V/sec eine Abstimmung mit 25 V 100 ms benötigt würde.
Eine PLL-Steueranordnung gemäß dem Oberbegriff des Anspruchs 1 ist beschrieben in der US-A-4 937 536.
Gemäß Aspekten der vorliegenden Erfindung wird eine schnellere Ladung eines Integrierkondensators eines Steuersystems wie einer PLL gebildet, wenn große Änderungen in der Ladung des Integrierkondensators benötigt werden, zum Beispiel große Frequenzänderungen (großer Fehler) in der Abstimmung eines Tuners. Der Kapazitätswert des Integrierkondensators wird in seinem Wert verringert, wenn große Frequenzänderungen oder eine große Fehlerkorrektur benötigt werden. Diese Verringerung des Kapazitätswertes wird dadurch bewirkt, daß ein zweiter Kondensator in Reihe zu dem Integrierkondensator geschaltet wird, so daß die Gesamtkapazität mit verringertem Wert schneller aufgeladen werden kann.
Im folgenden wird auf die Zeichnung Bezug genommen:
Fig. 1-3 zeigen Teile von Tunern gemäß dem Stand der Technik, teilweise als Blockschaltbild und teilweise als diskrete Schaltung.
Fig. 4 und 6 zeigen verschiedene Ausführungsformen, teilweise als Blockschaltbild und teilweise als diskrete Schaltung.
Fig. 5a und 5b zeigen sogenannte Bode-Ansprecheigenschaften oder -Kennlinien der Anordnung von Fig. 4.
In Fig. 4 ist gemäß Aspekten der vorliegenden Erfindung die in Fig. 1 dargestellte Abstimmanordnung durch eine schnellere Aufladung des Integrierkondensators 18 schneller ausgebildet, wenn ein großer Frequenzfehler vorliegt, zum Beispiel der gewählte Kanal in der Frequenz von dem derzeit abgestimmten Kanal weit entfernt ist. Um die Frequenz zu ändern, liefert oder entnimmt die PLL Strom zum Laden (oder Entladen) des Kondensators 18. Wie in Fig. 1 sind der Kondensator 18 und das Parallelnetzwerk 19 als Rückkopplungsnetzwerk für die Verstärker 14, 16 geschaltet. Jedoch sind, wie Fig. 4 zeigt, komplementäre Transistoren Q1 und Q2 mit ihren Kollektorelektroden mit +Vcc bzw. -Vcc und die Basiselektroden mit der PLL-Seite des Netzwerks 19 verbunden. Die Emitterelektroden der Transistoren Q1, Q2 sind miteinander verbunden, wobei beide Emitter über einen Widerstand 36 mit dem Verbindungspunkt des Netzwerks 19 und des Integrierkondensators 18 verbunden sind.
Die Spannung, die durch den sogenannten Senke/Quellen-Strom von/zu dem Kondensator 18 aufgrund der Fehlerkorrektur der PLL über dem Netzwerk 19 gebildet wird, erzeugt eine Spannung über dem Widerstand 20, die einen der komplementären Transistoren Q1, Q2 leitend steuert, wenn diese Spannung die Vbe des für die entsprechende Polarität des Stroms geeigneten Transistors übersteigt. Der leitende Transistor Q1, Q2 verbindet den Kondensator 18 über einen Widerstand 36 mit einer geeigneten Betriebsspannung, d. h. +Vcc oder -Vcc. Dieser Vorgang bildet einen zusätzlichen Senke/Quellen-Strom von der externen Betriebsspannung mit der richtigen Polarität, um den Kondensator 18 in einer kürzeren Zeitdauer aufzuladen.
Der Wert des Widerstands 36 ist so gewählt, daß er den maximalen Quellen/Senke- Strom begrenzt, der zu dem Kondensator 18 geliefert werden kann, wobei der Widerstandswert des Widerstands 36 eine Wirkung auf das Übergangsverhalten des Systems aufweist. Zum Beispiel ist es möglich, einen Ladeimpuls-Stromwert vorzusehen, der ein Überschwingen oder eine gedämpfte Schwingung, ein sogenanntes "ringing", in der Schaltung bewirkt. Darüber hinaus kann ein weiteres Übergangsverhalten bewirkt werden, da die Eingangsschaltung des leitenden Transistors Q1, Q2 zusammen mit dem Widerstand 36 den Rückkopplungswiderstand 20 überbrückt.
Wenn somit eine Begrenzung der Anstiegsgeschwindigkeit in dem System besteht, zum Beispiel in der PLL 10 oder dem Verstärker 14, 16, die eine schnelle Ladung/Entladung des Kondensators 18 verhindert, kann die Begrenzung der Anstiegsgeschwindigkeit in der dargestellten Weise umgangen werden. Die Vergrößerung des Lade/Entlade-Stroms des Kondensators durch das Abstimmsignal von der PLL 10 ermöglicht eine schnelle Änderung des elektrischen Zustandes des Kondensators 18 zu einem Ladezustand, der dem gewählten Kanal entspricht.
Es sei bemerkt, daß der zusätzliche Senke/Quellen-Strom, der durch die Transistoren Q1, Q2 an den Kondensator 18 geliefert wird, nicht über den Widerstand 20 fließt. Wenn somit die Abstimmung beendet ist, d. h. der Kondensator 18 entsprechend der Ausgangsspannung der PLL 10 geladen/entladen worden ist und die PLL 10 eine Verriegelung erreicht hat, wird die durch die PLL über dem Widerstand 20 erzeugte Spannung zu gering, um den jeweiligen Transistor Q1, Q2 leitend zu halten, d. h. die Spannung ist kleiner als die Diodenspannung Vbe des jeweiligen Transistors, und die Transistoren Q1, Q2 werden nichtleitend. Wenn somit die Verriegelung erfolgt ist, sind für die Kompensation der Temperaturabweichung benötigte Korrekturströme nicht ausreichend, einen der Transistoren Q1, Q2 einzuschalten, und die PLL 10 benimmt sich so, als wenn die Transistoren Q1, Q2 nicht vorhanden wären.
In der in Fig. 4 dargestellten Anordnung verwendet die den Strom vergrößernde Anordnung des Integrierkondensators 18 extern gelieferte Ströme, um den Integrierkondensator schneller zu laden/zu entladen und eine kürzere Ansprechzeit zu bilden. Das steht im Gegensatz zu dem in den Fig. 1, 2 und 3 dargestellten Anordnungen, wo die Ladeströme für den Integrierkondensator Begrenzungen der Änderungsgeschwindigkeit des Phasendetektors 34 und des Verstärkers 14, 16 unterliegen. Das Beste, was die Schaltung von Fig. 2 tun kann, besteht darin, den Widerstand in Reihe zu dem Integrierkondensator 18 vorübergehend zu verringern, indem die Dioden leitend gesteuert werden und der Widerstand 28 überbrückt wird. Jedoch kommen die Lade/Entlade-Ströme weiterhin von dem Phasendetektor 34 oder dem Verstärker 14, 16, und die Größe eines derartigen Lade/Entlade-Stroms ist weit mehr beschränkt, verglichen mit der Vergrößerung des Lade/Entlade-Stroms der in den Fig. 4 und 5 dargestellten Anordnungen, die direkt von einer Betriebsspannungsquelle abgeleitet werden.
Die Schaltungsanordnung von Fig. 4 verwendet einen Stromquellenausgang, der den Widerstand 28 des Standes der Technik der Fig. 2 und 3 nicht benötigt und einen durch den Widerstand 20 und den Kondensator 22 sogenannten Bode-Pol bildet. Der Kondensator 22 siebt die Impulse des Phasendetektors zu einer Gleichspannung über dem Widerstand 20, und somit kann die Schaltungsanordnung mit einem digitalen Phasendetektor angewendet werden.
Normalerweise hat die Verstärkung der offenen Schleife von Fig. 4 ein in Fig. 5a dargestelltes Frequenzverhalten. Da die Amplituden-Kennlinie die 0 dB-Ordinate bei einer Steigung von 20 dB/Dekade schneidet und der Null (z) und Pol (p) von diesem Kreuzungspunkt entfernt sind, wäre der Phasenbereich (fc) für die Stabilität geeignet. Wenn die Beschleunigungsschaltung aktiv ist, wie durch die gestrichelte Linie von Fig. 5a dargestellt, nimmt die Verstärkung zu, und der Abszissen- Kreuzungspunkt wird zu einer höheren Frequenz verschoben. Das resultiert in einem verringerten Phasenbereich, wobei der durch das Netzwerk 19 gebildete Pol dritter Ordnung (p) in der Nähe der Frequenz des Kreuzungspunktes liegt.
Ein verbessertes Ansprechverhalten ist in Fig. 5b dargestellt, wobei die Verstärkung erhöht und der Pol dritter Ordnung weiter von dem Abszissen-Kreuzungspunkt entfernt ist, was für die Erhaltung des Phasenbereichs hilfreich ist. Die Bewegung des Pols erfolgt, weil die über dem Widerstand 20 und dem Kondensator 22 liegenden Transistoren Q1, Q2 sowie der Widerstand 36 das Netzwerk 19 überbrücken, dessen Anwesenheit der Grund für das Bestehen des Pols ist.
Die Geschwindigkeit der PLL der vorliegenden Erfindung ist sehr schnell, wenngleich sie nicht beliebig klein gemacht werden kann. Die Verriegelungszeit der PLL kann auch unter 10 ms verringert werden, was für die drei POP-Bilder eine genügend kurze Zeit ist, um eine nahezu richtige Lifebewegung aufzuweisen.
In Fig. 6 ist eine zweite Ausführungsform der vorliegenden Erfindung dargestellt. Aufgrund der hohen Verstärkung des Verstärkers 14, 16 ist die Eingangsklemme 17 des Verstärkers 14, 16 ein virtueller Erdungspunkt. Ein Ende eines Kondensators 40 ist mit dem Verbindungspunkt des Netzwerks 19 und des Kondensators 18 verbunden, und das andere Ende ist über einen Schalttransistor 42 an Erde anschaltbar. Wenn der Transistor 42 inaktiv (nichtleitend) ist, benimmt sich die Rückkopplungsschleife in üblicher Weise. Wenn jedoch der Transistor 42 durch ein an die Basiselektrode angelegtes Schaltsignal leitend gesteuert wird, wird das mit dem Kondensator 18 verbundene Ende des Netzwerks 19 durch die Kollektor/Emitter-Schaltung des Transistors 42 und den Kondensator 40 mit Erde verbunden, wobei das andere Ende des Netzwerks 19 mit dem virtuellen Erdungspunkt der Eingangsklemme 17 verbunden wird. Wenn der Wert des Kondensators 40 wesentlich größer ist als der Wert des Kondensators 22, ist das Netzwerk 19 überbrückt und in dem System nicht vorhanden. Somit beseitigt diese Anordnung des schaltbar an das Netzwerk 19 angeschlossenen Kondensators 40 den Pol P3 der Fig. 5a und 5b. Das an die Basis des Transistors 42 angelegte Schaltsignal kann zum Beispiel ein Signal sein, das anzeigt, daß keine PLL- Verriegelung besteht, oder die negierte Version eines Signals sein, das anzeigt, daß eine PLL-Verriegelung besteht.
Es besteht jedoch ein weiterer Aspekt der Schaltung von Fig. 6. Wenn der Transistor 42 aktiv (leitend) ist, sind die Kondensatoren 18 und 40 in Reihe mit Erde verbunden. Da die Gesamtkapazität des Kondensators 18 in Reihe mit dem Kondensator 40 kleiner ist als die Kapazität des Kondensators 18 selbst, verringert die verringerte Gesamtkapazität die Zeit, die für die Ladung/Entladung des Integrierkondensators durch den Verstärker 14, 16 benötigt wird, ohne jede Vergrößerung des dem Integrierkondensator 18 zugeführten Lade/Entlade-Stroms.
Wenngleich die vorliegende Erfindung im Zusammenhang mit einem PLL-Tuner für die Wahl von Abstimmfrequenzen dargestellt wurde, ist die vorliegende Erfindung allgemein in Steuersystemen anwendbar, um die Ansprechzeiten zu beschleunigen.

Claims

1. PLL-Steuersystem mit:

Mitteln (34) zum Vergleich eines Eingangssignals mit einem Referenzsignal zum Erzeugen eines Ausgangssignals, das die Phasen- oder Frequenz- Differenzen zwischen dem Eingangs- und dem Referenzsignal anzeigt,

Mitteln (14, 18, 20, 22) zur Siebung des Ausgangssignals,

Siebmittel (14, 18, 20, 22), die einen Verstärker (14) mit einem Eingang und einem Ausgang und einem Rückkopplungsweg (18, 20, 22) enthalten, der ein Rückkopplungssignal zwischen dem Ausgang und dem Eingang des Verstärkers (14) bildet,

wobei der Rückkopplungsweg einen Kondensator (18) enthält,

mit den Siebmitteln verbundenen Mitteln (36, Q1, Q2) zum Steuern der Zeitkonstante der PLL-Steueranordnung in Abhängigkeit von einem Steuersignal,

wobei der Rückkopplungsweg Mittel (20) zum Erzeugen des Steuersignals in Abhängigkeit von der Größe des Rückkopplungssignals enthält,

einer Quelle einer Gleichspannung (Vcc, -Vcc),

dadurch gekennzeichnet, daß

die die Zeitkonstante steuernden, mit der Quelle der Gleichspannung verbundenen Mittel (36, Q1, Q2) eine Auswahl zwischen der Zuführung eines Gleichstroms zu dem Kondensator (18) und der Entnahme eines Gleichstroms von dem Kondensator (18) in Abhängigkeit von dem Steuersignal bewirken.

2. Steuersystem nach Anspruch 1, dadurch gekennzeichnet, daß der Verstärker ein Operationsverstärker ist.