[go: up one dir, main page]

DE69510300T2 - Epitaktisches Plättchen und Verfahren zu seiner Herstellung - Google Patents

Epitaktisches Plättchen und Verfahren zu seiner Herstellung

Info

Publication number
DE69510300T2
DE69510300T2 DE69510300T DE69510300T DE69510300T2 DE 69510300 T2 DE69510300 T2 DE 69510300T2 DE 69510300 T DE69510300 T DE 69510300T DE 69510300 T DE69510300 T DE 69510300T DE 69510300 T2 DE69510300 T2 DE 69510300T2
Authority
DE
Germany
Prior art keywords
epitaxial
substrate
mirror
wafer
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69510300T
Other languages
English (en)
Other versions
DE69510300D1 (de
Inventor
Hideo Kudou
Hisashi Masumura
Atsuto Sakata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE69510300D1 publication Critical patent/DE69510300D1/de
Application granted granted Critical
Publication of DE69510300T2 publication Critical patent/DE69510300T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Vorliegende Erfindung betrifft ein epitaktisches Plättchen (wafer), im folgenden als EPW bezeichnet, durch Wachsen einer epitaktischen, aus einer einzigen kristallinen Siliciumschicht bestehenden epitaktischen Schicht auf der spiegelpolierten Oberfläche eines Einkristallplättchens aus Silicium nach dem Spiegelpolieren, im folgenden einfach als ein spiegelpoliertes Plättchen bezeichnet, sowie ein verbessertes Verfahren zu seiner Herstellung.
  • Als Grundmaterial zur Herstellung von Halbleitergeräten, wie z. B. solchen mit diskreten Bipolaren IC's-(integrierten Schaltungen) und MOS (Metalloxid- Halbleitern) sind die Anwendungsgebiete von EPW's, hauptsächlich auf Basis eines Einkristalls von Silicium, Jahr für Jahr in Ausdehnung, und deren Verbrauchsmenge befindet sich infolgedessen in schnellem Wachstum.
  • Wenn man eine bipolare IC, als typisches Beispiel für ihre Anwendungen nimmt, so sind die EPW's durch das Wachsen einer epitaktischen Schicht aus Silicium vom n-Typ mit einer Dicke von verschiedenen Mikrometern auf einem spiegelpolierten Plättchen von der Güteklasse eines geringen spezifischen Widerstands im Gebrauch, deren Elekroleitfähigkeit vom Typ p ist.
  • Die als das Substrat zu verwendenden spiegelpolierten Plättchen, die in Gebrauch sind, besitzen eine Dicke von etwa 450 bis 800 um, obgleich dies von ihrem Durchmesser abhängig ist, und hinsichtlich ihres elektrischen spezifischen Widerstands sind beide Klassen, umfassend diejenigen mit etwa 1-30 Ohm x cm im Fall von spiegelpolierten Standardplättchen und diejenigen mit etwa 0,01 Ohm x cm, welche den sogenannten Produkten mit geringem spezifischen Widerstand zugeordnet werden in Gebrauch. Hinsichtlich des Gebrauchsanteils zwischen diesen beiden Klassen nehmen die Produkte niederen spezifischen Widerstands einen Hauptteil der Gesamtheit der p- und n-Typen ein.
  • Andererseits liegt die Filmdicke der epitaktischen Schicht aus Silicium, obgleich sie je nach dem beabsichtigten speziellen Anwendungsgebiet in weitem Bereich schwanken kann im Bereich von 1 bis 15 um für bipolare IC's und bipolare CMOS's (komplementärsymmetrische MOS's) als ein Beispiel für diejenigen Schichten mit einer verhältnismäßig geringen Dicke, oder mehreren 10 um für die einzelnen wie diejenigen mit einer verhältnismäßig großen Dicke und, als Trend in den letzten Jahren, umfassen diejenigen, die hergestellt werden, solche des Submikronbereichs mit einer Dicke, die 1 um bei geringer Dicke nicht überschreitet und solche mit einer Dicke, die 100 um bei lOBT's bei großer Dicke überschreitet.
  • An nächster Stelle wird, um ein Standardverfahren zur Herstellung eines als das Substrat von EPW's dienenden spiegelpolierten Plättchens zu beschreiben, die Herstellung derart durchgeführt, daß ein Siliciumeinkristallstab, der nach dem Verfahren von Czochralski aus einer Schmelze von Silicium, das vorab mit einem Dotierungsmittel vermischt wurde, um zu einer speziellen Art der Elektroleitfähigkeit und einem geeigneten spezifischen Widerstand zu führen, abgezogen wurde, einem zylindrischen Schleifen unterworfen wird, wobei die axiale Linie der Abziehrichtung als Rotationsachse genommen wird, woran sich ein Abschälen am zylindrischen Umfang längs der Richtung der axialen Linie, das als Ausrichtungsabflachung der Plättchen dient, und sodann ein Abschneiden in einer Richtung senkrecht zur Stabachse anschließen, um geschnittene Plättchen zu ergeben, von denen ein chemisch geätztes Plättchen nach den Bearbeitungen erhalten wird, wie z. B. dem Abschrägen, dem Läppen an beiden flachen Oberflächen, dem chemischen Ätzen usw., und das chemisch geätzte Plättchen wird einer Spiegelpolierung unterworfen.
  • Übrigens sind Stufen, wie z. B. das Waschen und Trocknen und dergl., während dieser Verfahrensstufen eingeschaltet, und zusätzlich geht in manchen Fällen der Spiegelpolierung des zuvor genannten chemisch geätzten Plättchens die Einschaltung einer Wärmebehandlung zur Vernichtung eines Donators und eine Behandlung voraus, um ihm die sogenannte äußere Getterwirkung (extrinsic gettering effect) zu verleihen, wie z. B. ein Sandstrahlen.
  • Das Spiegelpolieren im Stand der Technik wird durchgeführt, indem man das mechanochemische Polierverfahren vornimmt, bei dem das Polieren durch die Kombination der mechanischen Einwirkung der isolierten Schleifteilchen und die Ätzwirkung einer ätzenden Lösung auf die polierte Oberfläche durchführt wird. Dieses Polierverfahren besteht üblicherweise aus zwei oder drei Stufen. Und zwar werden die Stufen als das primäre, sekundäre Polieren und Endpolieren in der Reihenfolge der Stufen benannt. Die jeweiligen Polierbedinungen werden zusammen mit der Anzahl der sich wiederholenden Male der Polierarbeiten festgelegt, indem man nacheinander die Polierbedingungen bezüglich der Auswahl von Schleifteilchen mit immer feinerer Teilchengröße mäßigt oder ein Schleiftuch mit sich verringender Härte derart benutzt, daß ein herabgesetzter Wert der verminderten Abweichung der Oberflächenrauhheit von der Ebenheit auf der spiegelpolierten Oberfläche in jeder dieser Stufen erhalten werden kann.
  • Infolgedessen ist es üblich, daß die spiegelpolierten Plättchen als das Substrat für EPW's, die derzeit in Gebrauch sind, eine als RMS-Wert (root-meansquare), ausgedrückte Oberflächenrauheit von weniger als 0,3 nm, gemessen mit einem Atomkraftmikroskop über einer Meßfläche von 1 um · 1 um besitzen.
  • Im Hinblick auf die sehr strenge Standardisierung, die für die Kristallinität und Oberflächenrauhheit sowie die Reinheit erforderlich ist, ist die epitaktische Siliciumschicht in den zuvor genannten EPW's mit äußerster Sorgfalt unter Kontrolle, um eine Verunreinigung der Ausgangsstoffe und innerhalb der Vorrichtung zum epitaktischen Wachsen zu vermeiden, so daß als Ergebnis die epitaktische Schicht eine extrem hohe Reinheit aufweist. Demgemäß wird die einmal gebildete epitaktische Schicht niemals einer anderen Polierbearbeitung unterworfen und direkt dem Herstellungsverfahren der Halbleitergeräte zugeführt.
  • Demgemäß ist es eine übliche Praxis, daß die Oberflächenbedingung, wie z. B. die Ebenheit, Oberflächenrauhheit und Verunreinigung mit Fremdsubstanzen, eines spiegelpolierten, als das Substrat von EPW's benutzten Plättchens einer strengen Kontrolle unterworfen wird, und ein Spiegelpolieren in mehreren Stufen, eine Waschbehandlung und dergl. erfolgt. Hinsichtlich der spiegelpolierten Plättchen, die als Substrat für EPW's zu benutzen sind, ist der eingesetzte Anteil derjenigen mit niedrigen spezifischen Widerstandswerten im Ansteigen begriffen, wie zuvor erwähnt.
  • Andererseits liegt es auf der Hand, daß man auf nachfolgende Probleme beim Verfahren zur Durchführung eines Präzisionsspiegelschleifens eines derartigen chemisch geätzten Plättchens der Güteklasse niederen spezifischen Widerstands stößt, nämlich
  • (1) Im Vergleich zum Polieren eines chemisch geätzten Plättchens mit einem elektrischen spezifischen Widerstand im Standardbereich ist die Poliergeschwindigkeit gering, und es wird eine etwa 1,5 bis fast 2fache Zeitlänge zur Entfernung einer speziellen Poliertoleranz gebraucht. Infolgedessen kann die Produktivität des Plättchenpolierverfahrens nicht hoch sein;
  • (2) Die Ausdehnung der Polierzeit verursacht üblicherweise eine Herabsetzung der Ebenheit des spiegelpolierten Plättchens;
  • (3) Die Ausdehnung der Polierzeit verursacht üblicherweise das Auftreten von Hohlräumen, wie z. B. Poren, obgleich der Mechanismus hierfür nicht klar ist; und
  • (4) Es werden eine schräge Oberfläche und periodisch auftretende Unebenheit aus unbekanntem Grund in den Randflächen des Plättchens verursacht.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Vorliegende Erfindung hat demgemäß zum Ziel, ein EPW und ein Verfahren zu dessen Herstellung zur Verfügung zu stellen, durch das die Produktivitäts- und Qualitätsverminderung der spiegelpolierten Oberfläche bei der Herstellung von spiegelpolierten Plättchen (wafers) einer der Güteklasse von niederen spezifischen Widerstand vermieden werden können, und das auch auf die Herstellung von spiegelpolierten Plättchen der Widerstands-Standardgüteklasse anwendbar ist, wodurch eine große Verbesserung bei der Produktivität und den Herstellungskosten erreicht werden kann.
  • Demgemäß ist das durch vorliegende Erfindung zur Verfügung gestellte epitaktische Plättchen ein integraler Körper, wie in den Patentansprüchen 1 und 3 beansprucht. Dieses epitaktische Plättchen umfaßt:
  • (a) ein Substrat aus einem Siliciumeinkristall-Plättchen; und
  • (b) eine epitaktische Siliciumschicht, gebildet nach dem Wachstumsverfahren in Dampfphase auf zumindest einer der ebenen Oberflächen des Siliciumeinkristall-Plättchens, wobei die Oberfläche des Siliciumeinkristall-Plättchens, auf dem die epitaktische Siliciumschicht gebildet ist, eine Oberflächenrauhheit im Bereich von 0,1 nm bis 1,2 nm, ausgedrückt als RMS-Wert (rootmean-square).
  • Die Oberfläche des Substrats wird einer primären Spiegelpolierbehandlung allein unterworfen.
  • Das zuvor beschriebene, erfindungsgemäße epitaktische Plättchen wird nach einem, wie in den Ansprüchen 4 und 5 beanspruchten Verfahren hergestellt, das folgende Stufen umfaßt:
  • (i) Unterwerfen einer der ebenen Oberflächen eines Siliciumeinkristall- Plättchens einer primär spiegelpolierenden Behandlung in einem solchen Ausmaß, daß die polierte Oberfläche eine Oberflächenrauhheit von 0,3 nm bis 1,2 nm, ausgedrückt als RMS-Wert, aufweist, und
  • (ii) Bildung einer epitaktischen Siliconschicht nach dem Verfahren des Wachsens in der Dampfphase auf der spiegelpolierten Oberfläche des Siliciumeinkristall-Plättchens.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 zeigt die Rauhheit der Oberfläche von durch Spiegelpolieren unter verschiedenen Bedingungen gemäß Beispiel 1 und Vergleichsbeispielen 1 bis 4 hergestellten Plättchen.
  • Fig. 2 zeigt die Rauhheit der Oberfläche von durch Spiegelpolieren unter verschiedenen Bedingungen gemäß Beispiel 2 und Vergleichsbeispielen 5 bis 8 hergestellten Plättchen.
  • Fig. 3 ist eine Darstellung zur Erläuterung von Beispiel 1 vorliegender Erfindung und Beispielen 1 bis 14 sowie Beispiel 2 der vorliegenden Erfindung und Vergleichsbeispielen 5 bis 8 in Kombination.
  • Fig. 4 zeigt das Temperaturprofil bei CMOS-Simulationswärmebehandlung, die zur Bewertung der erfindungsgemäßen Plättchen vorgenommen wurde.
  • Fig. 5 ist eine schematische Querschnittsdarstellung, die die Struktur des MOS-Kondensators zur Durchführung der Standhaltungs-Spannungsmessung des oxidierten Gatter Films (gate oxidizied film) nach der TDDB-Methode mit abgestuftem Strom zwecks Bewertung der epitaktischen Plättchen gemäß vorliegender Erfindung zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Das epitaktische Plättchen gemäß vorliegender Erfindung zeichnet sich dadurch aus, daß das Spiegelpolieren zur Herstellung eines spiegelpolierten Plättchens, das als Substrat hierfür dient, nach dem Verfahren des mechanochemischen Polierens, welches bislang in mehreren Stufen durchgeführt wurde, lediglich auf eine einzige Stufe des primären Spiegelpolierens beschränkt wird, so daß die Oberfläche des spiegelpolierten Plättchens nach dem Polieren eine Oberflächenrauhheit von 1,2 nm oder weniger oder vorzugsweise im Bereich von 0,3 nm bis 1,2 nm besitzt, wie angegeben durch den RMS-Wert der Oberflächenrauhheit über einer Meßfläche von 1 um · 1 um durch ein Atomkraftmikroskop, und daß eine epitaktische Siliciumschicht in Dampfphase auf der spiegelpolierten Oberfläche des Siliciumplättchens nach dem ersten Spiegelpolieren gewachsen ist.
  • Hinsichtlich des elektrischen spezifischen Widerstands des spiegelpolierten Plättchens aus Silicium nach dem zuvor erwähnten primären Spiegelpolieren wird die Anwendbarkeit der Erfindung bei all denjenigen mit 50 Ohm x cm oder weniger erreicht, und der Vorteil ist bei Produkten niedrigen spezifischen Widerstands noch bemerkenswerter, weiche einen elektrischen Widerstand von nur 0,1 Ohm cm oder noch weniger aufweisen, bei denen das Spiegelpolierverfahren des Stands der Technik viele Probleme brachte.
  • Das Verfahren zur Herstellung der epitaktischen Plättchen gemäß vorliegender Erfindung zeichnet sich dadurch aus, daß ein Einkristallstab aus Silicium nach zylindrischem Schleifen mit der Achse des Einkristaltstabs als Rotationsachse einem Schälen (shaving) in einem Teil längs des Zylinderumfangs parallel zur Achse für die Bildung der Ausrichtungsabflachung in den Plättchen unterworfen wird, und der Stab in einer Ebene senkrecht zu der Achse geschnitten wird, um geschnittene Plättchen zu ergeben, von denen ein chemisch geätztes Plättchen nach Arbeiten erhalten wird, welche ein Abschrägen, Läppen an beiden ebenen Oberflächen, ein chemisches Ätzen und dergl. umfassen und daß das chemisch geätzte Plättchen lediglich der ersten Spiegelpolierbehandlung unterworfen wird, um ein spiegelpoliertes Einkristallplättchen aus Silicon zu ergeben, das nach dem Waschen und Trocknen einem Wachsen in Dampfphase einer epitaktischen Siliciumschicht auf der spiegelpolierten Oberfläche unterworfen wird.
  • Wie zuvor beschrieben ist für herkömmliche spiegelpolierte Plättchen, die als Substrat für epitaktische Plättchen verwendet werden sollen, eine strenge Kontrolle der Oberflächenbedingung erforderlich. Dies beruht darauf, daß im Zusammenhang mit der Kristallinität und Oberflächenrauhheit sowie Reinheit und dergl. der epitaktisch gewachsenen Schicht nach dem Dampfphasenwachsverfahren auf der spiegelpolierten Oberfläche eines Plättchens angenommen wird, daß deren Oberflächenbedingung einen direkten Einfluß auf die Eigenschaften der epitaktischen Siliciumschicht ausübt.
  • Demgemäß führten die Erfinder unter Vornahme von Simulationstests zur Prüfung der Einflüsse der Oberflächenrauhheit von spiegelpolierten Plättchen auf die Oberflächenrauhheit von hieraus hergestellten EPW's und eines angenommenen, hieraus hergestellten Halbleitergeräts ausgedehnte Untersuchungen durch und kamen zu dem Schluß, daß, bezüglich der Oberflächenrauhheit des derart hergestellten epitaktischen Plättchens und der Eigenschaft des Standhaltens gegenüber der elektrischen Spannung des angenommenen Halbleitergeräts, das Ausmaß des Einflusses durch die Oberflächenrauhheit des spiegelpolierten Plättchens verhältnismäßig gering ist, vorausgesetzt, daß das Erfordernis vorliegender Erfindung befriedigt wird, was zu vorliegender Erfindung führte. Die in vorliegender Erfindung einbezogene Oberflächenrauhheit ist die sogenannte "Trübung" (haze), entsprechend der mikroskopischen Oberflächenrauhheit auf der spiegelpolierten Oberfläche eines Plättchens und wird auch durch ein Atomkraftmikroskop mit einer Periode von 0,01 bis 0,1 um und einem P-V-Wert (peak-to-valley) von 0,5 bis 5 nm darin beobachtet; es kann auch bei visueller Prüfung unter einer Focuslampe aufgrund des Streulichts beobachtet werden. Obwohl dies keine besondere Begrenzung bedeutet, ist es zweckmäßig und verläßlich, daß man zur Messung der Oberflächenrauhheit ein Atomkraftmikroskop verwendet und den RMS-Wert über einer Meßfläche von 1 um · 1 um ermittelt.
  • Beim Stand der Technik hat die Oberflächenrauhheit eines spiegelpolierten Siliciumplättchens, das als Substrat für epitaktische Plättchen verwendet wird, einen RMS-Wert von weniger als 0,3 nm. Im Gegensatz hierzu wird die Oberflächenrauhheit des spiegelpolierten Siliciumplättchens als Substrat für ein epitaktisches Plättchen gemäß der Erfindung innerhalb des Bereichs von 0,3 nm bis 1,2 nm durch das herkömmliche Verfahren zum primären Spiegelpolieren reguliert.
  • Andererseits können mit einem optischen Interferenztestgerät für die Oberflächenrauhheit (Modell TOPO-3D, hergestellt von der WYCO Co.) "Welligkeiten" ("ripples") als weiterer begründender Faktor beobachtet werden, welche Wellenformen mit einer Periode von 10 bis 100 um sind, wenn auch mit einem P-V Wert etwa der gleichen Größenordnung wie die Trübung. Gemäß den Ergebnissen der Erfinder wird jedoch die zuvor genannte Trübung an der Oberfläche der epitaktischen Schicht nicht reproduziert, wenn die Filmdicke der epitaktischen Schicht etwa 1 um überschreitet, aber die wellige Oberflächenrauhheit, die den Welligkeiten entspricht, wird auf der Oberfläche der epitaktischen Schicht reproduziert.
  • Gemäß dem Ergebnis des Simulationstests der Wärmebehandlung für ein angenommenes Herstellungsverfahren eines Halbleitergeräts mit dem gemäß vorliegender Erfindung erhaltenen epitaktischen Plättchen wurde bestätigt, daß - vorausgesetzt, daß die Filmdicke der epitaktischen Schicht im epitaktischen Plättchen zumindest etwa 1 um beträgt - kein wesentlicher Unterschied in der Eigenschaft des Standhaltens gegenüber der elektrischen Spannung des oxidierten Gatterfilms eines MOS-Kondensators im Vergleich mit einem aus einem herkömmlichen epitaktischen Plättchen unter Verwendung eines spiegelpolierten Plättchens, das unter einem herkömmlichen Kontrollstandard poliert wurde, gefunden wird.
  • Bei vorliegender Erfindung wurde nämlich unerwarteterweise entdeckt, daß das epitaktische Plättchen nach Wachsen der epitaktischen Schicht aus Silicium von der Beeinflussung der Trübung und/oder Welligkeiten frei ist, lediglich vorausgesetzt, daß der Grad der Trübung oder Welligkeiten auf der spiegelpolierten Oberfläche des Siliciumplättchens als Substrat des epitaktischen Plättchens auf einen Grad reguliert wird, der 5 nm im P-V-Wert nicht überschreitet, oder daß durch ein Atomkraftmikroskop der zuvor genannte RMS-Wert so kontrolliert wird, daß er 1,2 nm nicht überschreitet.
  • Während im Stand der Technik allgemein verstanden wurde, daß ein spiegelpoliertes Siliciumeinkristall-Plättchen, das als Substrat für ein epitaktisches Plättchen dient, mit einer Oberflächenrauhheit von 0,3 nm oder weniger versehen wird, indem man die Spiegelpolierarbeit in mehreren Stufen durchführt, beginnend mit dem primären Polieren, entdeckten die Erfinder unerwarteterweise, daß ein epitaktisches Plättchen mit der gleichen hervorragenden Qualität, die für ein Grundmaterial für Halbleitergeräte wie diejenigen, die aus herkömmlichen spiegelpoliertem Siliciumplättchen hergestellt sind, geeignet ist, aus einem spiegelpolierten Siliciumplättchen mit einer Oberflächenrauhheit von 0,3 bis 1,2 nm erhalten werden kann, welches durch alleinige Durchführung lediglich der primären Polierstufe der Spiegelpolierungsarbeit unter Weglassung der nachfolgenden Polierstufen erhalten wurde.
  • Es wurde auch die Schlußfolgerung gezogen, daß bei der Durchführung zusätzlichen Polierens und Waschens wie beim Stand der Technik zur Ausscheidung der Trübung insbesondere bei einem Siliciumplättchen einer Güteklasse geringen spezifischen Widerstands, dessen Spiegelpolieren bislang als schwierig erachtet wurde, eine Praxis mit dem Erfordernis gemäß vorliegender Erfindung möglich ist, allein das primäre Spiegelpolieren vorzunehmen.
  • Im folgenden wird vorliegende Erfindung anhand eines Beispiels und von Vergleichsbeispielen näher beschrieben, wobei die Beschreibung des Herstellungsverfahrens der Testproben der epitaktischen Plättchen sowie der Meßverfahren ihrer elektrischen Eigenschaften vorangehen.
  • (1) Herstellung der Proben spiegelpolierter Plättchen
  • Fünf Probengruppen von spiegelpolierten epitaktischen Siliciumplättchen, im folgenden als Proben (A), (B), (C), (D) und (E) bezeichnet, wurden hergestellt, indem man nachfolgend beschriebene, unterschiedlich festgelegte Polierverfahren vornahm.
  • Probe (A) wurde hergestellt, indem man lediglich das primäre Spiegelpolieren vornahm, unter Weglassung der nachfolgenden Polierstufen, einschließlich des sekundären Polierens und Endpolierens, entsprechend vorliegender Erfindung. Die näheren Bedingen beim primären Polieren waren wie folgt:
  • Schmiergeltuch:
  • Typ: Velourtyp
  • Härte: 70-80
  • Kompression: 3 bis 10%
  • Kompressionsmodul: 75-80%
  • Schleifmittel:
  • Basis: Amin
  • Schleifmittelteilchen: Kolloides Siliciumdioxid
  • Mittlerer Teilchendurchmesser: 20-40 nm
  • Polierbedingungen:
  • Belastung: 200400 g/cm²
  • Zeit: etwa 10 Minuten
  • Schlammtemperatur: 20-25ºC
  • Die Probe (B) wurde nach dem primären Polieren unter den gleichen Bedingungen wie für die Probe (A) einem sekundären Schleifen unterworfen. Die detaillierten Bedingungen bei dem sekundären Polieren waren wie folgt:
  • Schmiergeltuch:
  • Typ: Velourtyp
  • Härte: 60-70
  • Kompression: 10-25%
  • Kompressionsmodul: 80-85%
  • Schleifmittel:
  • Basis: Wässerige Lösung von Natriumhydroxid
  • Schleifmittelteilchen: Kolloides Siliciumdioxid
  • Durchschnittl. Teilchendurchm. 10-20 nm
  • Schleifbedingungen
  • Belastung: 100-200 g/cm²
  • Zeit: etwa 10 Minuten
  • Gesamttemperatur: 20-25ºC
  • Die Probe (C) wurde nach den Stufen des primären und sekundären Polierens unter den gleichen Bedingungen wie für die Probe (B) einem Endpolieren unterworfen. Die detaillierten Bedingungen für das Endpolieren waren wie folgt:
  • Schmiergeltuch:
  • Typ: Wildledertyp
  • Härte: 60-70
  • Kompression: 3-7%
  • Kompressionsmodul: 50-70%
  • Schleifmittel:
  • Basis: Ammoniakwasser
  • Schleifmittelteilchen: Kolloides Siliciumdioxid
  • Durschnittl. Teilchendurchm.: 20-40 nm
  • Polierbedingungen:
  • Belastung: etwa 100 g/cm²
  • Zeit: etwa 10 Minuten
  • Schlammtemperatur: 20-25ºC
  • Die Probe (D) wurde unter den gleichen Bedingungen wie für die Probe C poliert, mit Ausnahme der Zeitausdehnung für das Endpolieren auf etwa 20 Minuten anstelle von 10 Minuten.
  • Die Probe (E) wurde unter den gleichen Bedingungen wie für die Probe (C) poliert, mit Ausnahme der Zeitausdehnung für das Endpolieren auf etwa 30 Minuten anstelle von 10 Minuten.
  • (2) Bedingungen für das Wachsen der epitaktischen Siliciumschicht
  • Nach Durchführung der Wasch- und Trocknungsbehandlungen auf herkömmliche Weise wurde unter folgenden Bedingungen in einer Reaktionsvorrichtung vom Trommeltyp auf der spiegelpolierten Oberfläche der Proben (A) bis (E) eine epitaktische Siliciumschicht mit einer Dicke von 4 um gebildet.
  • Temperatur des Wachsens in der Dampfphase: 1. 130ºC
  • Geschwindigkeit des Wachsens in der Dampfphase: 0,5 um/Minute
  • Wachstumszeit in der Dampfphase: 8 Minuten
  • Die zuvor genannte Dicke der epitaktischen Schicht ist für die Standarddicke von epitaktischen Plättchen relativ gering, und die verhältnismäßig niedere Wachstumsgeschwindigkeit in der Dampfphase von 0,5 um/Minute wurde ausgewählt, um eine rasche Bildung von Trübung auf der epitaktischen Schicht gemäß der vorläufigen Studie zur Bewertung der Einflüsse der Geschwindigkeit auf die später beschriebenen elektrischen Eigenschaften zu erhalten.
  • (3) Messung der Oberflächenrauhheit
  • Die Messung wurde mit einem Atomkraftmikroskop für den RMS-Wert an der Mittelfläche des epitaktischen Plättchens durchgeführt.
  • (4) Bedingungen für die CMOS-Simulationswärmebehandlung
  • Bei einer Wärmebehandlung zur Simulation der Herstellung eines CMOS- Halbleitergeräts wurde jede der Proben der epitaktischen Plättchen der Wärmebehandlung gemäß den in Fig. 4 gezeigten Erwärmungs- und Abkühlungsschemata unterworfen, um deren Einflüsse zu studieren. Die Parameter für das Erwärmen und Abkühlen waren folgende:
  • Ansteigrate: 6ºC/Minute
  • Abfallrate: 3ºC/Minute
  • Ein- und Austrittsgeschwindigkeit: 10 cm/Minute
  • Stufe (a): 2 Stunden bei 1.000ºC
  • Stufe (b): 1 Stunde bei 900ºC
  • Stufe (c): 6 Stunden bei 1.150ºC
  • Stufe (d): 1 Stunde bei 800ºC
  • Stufe (e): 6 Stunden bei 1.000ºC.
  • Atomosphäre: Sauerstoff oder Stickstoff (in der Abbildung angegeben).
  • (5) Meßverfahren für die Eigenschaft des Standhaltens gegenüber der elektrischen Spannung
  • Die Eigenschaft des Standhaltens gegenüber der elektrischen Spannung des oxidierten Gatterfilms ist ein Parameter für die verläßliche Bewertung des oxidierten Films, und eine Messung derselben wurde nach dem mit abgestuftem Strom arbeitenden Verfahren TDDB (time-dependent dielectric breakdown), d. h. dem zeitabhängigen dielektrischen Durchschlagsverfahren, durchgeführt. Das Prinzip dieses Verfahrens ist, daß, während ein elektrischer Strom innerhalb einer speziellen Zeiteinheit unter stufenweiser Erhöhung dem MOS-Kondensator zugeführt wird, die elektrische Gesamtladung gemessen wird, bis der MOS-Kondensator zerstört ist, und die Stromdichte wird mit dem Wert Jxt (TC/cm²), welcher die Stromdichte J (A/cm²), multipliziert mit der Zeit (t) ist, bewertet.
  • Fig. 5 veranschaulicht schematisch das Meßverfahren für die Eigenschaft des Standhaltens gegenüber einer elektrischen Spannung eines oxidierten Gatterfilms in der Kondensatorstruktur eines MOS, bestehend aus einem Siliciumeinkristall-Plättchen als Substrat, einer epitaktischen Schicht 2 aus Silicium, gebildet auf der spiegelpolierten Oberfläche des Substrats 1, einer oxidierten Gatterschicht 3 aus Siliciumdioxid und einer Gatterelektrode 4 aus einer polykristallinen Siliciumschicht mit einer Abmessung von 1 mm · 1 mm, um den Durchgang eines stufenweisen elektrischen Stroms unter Anwendung einer stufenweise erhöhten Spannung zwischen der Gatterelektrode 4 und dem spiegelpolierten Substratplättchen 1 zu ermöglichen, das mittels einer aus Metall gefertigten Vakuumansaugvorrichtung (in der Abbildung nicht gezeigt) befestigt ist, zur Durchführung der Messung an 100 Punkten an einem epitaktischen Plättchen von 150 mm Durchmesser.
  • Beispiel 1 und Vergleichsbeispiele 1 bis 4 (a) Herstellung von spiegelpolierten epitaktischen Plättchen
  • Zur Herstellung von verschiedenen Proben spiegelpolierter Plättchen, welche das Substrat für ein epitaktisches Plättchen sein sollen, wurden 40 chemisch geätzte Plättchen aus einem nach dem CZ-Verfahren gewachsenen Siliciumeinkristallstab hergestellt, deren Elektroleitfähigkeitstyp der p-Typ war; die achsiale Richtung des Abziehens war < 100> , der Durchmesser betrug 150 mm, und der elektrische spezifische Widerstand lag im Bereich von 0,008 bis 0,020 Ohm x cm.
  • Von acht Gruppen der chemisch geätzten 40 Plättchen wurden acht Gruppen spiegelpolierter Plättchen, entsprechend der Probe A (Beispiel 1) und den Proben (B) bis (E) (Vergleichsbeispiele 1 bis 4) unter den zuvor beschriebenen Bedingungen hergestellt. Das beim primären Polieren benutzte Schleifmittel war AJ-1325 (Produkt der Nissan Chemical Company), und das Schmiergeltuch war Suba 500 (Produkt der Rodale Nitta Co.).
  • Von acht jeder Gruppe der so erhaltenen spiegelpolierten Plättchen der Proben (A) bis (E) wurden zwei Testproben entnommen und der Messung der Oberflächenrauhheit mit einem Atomkraftmikroskop auf einer Fläche von 1 um · 1 um unterworfen, wobei für die beiden Proben ein Mittelwert erhalten wurde. Die Meßergebnisse sind durch die Markierungen der gefüllten Kreise auf der durchgezogenen Kurve 1 in Fig. 1 wiedergegeben.
  • (b) Herstellung ds epitaktischen Plättchens
  • Danach wurde auf jedem der sechs pro Gruppe zurückbleibenden spiegelpolierten Plättchen nach dem zuvor beschriebenen speziellen Verfahren eine epitaktische Siliciumschicht mit einer Dicke von 4 um zur Herstellung epitaktischer Plättchen gebildet, woran sich die Messung der Oberflächenrauhheit der Oberfläche von 2 jeder Gruppe entnommenen Plättchen auf gleiche Weise wie in (a), oben, anschloß;
  • für die beiden wurde ein Durchschnittswert erhalten. Die Ergebnisse der Messung der Oberflächenrauhheit sind durch die Markierungen mit offenem Kreis auf der durchbrochenen Linie der Kurve 2 in Fig. 1 dargestellt.
  • (c) CMOS-Simulierungswärmebehandlung
  • Drei von sechs pro Gruppe der zuvor unter (b) erwähnten epitaktischen Plättchen wurden einer CMOS-Simulierungsbehandlung unterworfen, woran sich die Messung der Oberflächenrauhheit der Oberfläche von zwei aus jeder Gruppe auf gleiche Weise wie in (a), oben, anschloß, und für die beiden Plättchen wurde ein Durchschnittswert erhalten. Die Meßergebnisse sind durch die Kreuzmarkierungen auf der Kettenlinienkurve 3 in Fig. 1 wiedergegeben.
  • (d) Messung des Standhaltens des oxidierten Films gegenüber Spannung
  • Fünf epitaktische Plättchen, die zu den Proben (A) bis (E), hergestellt gemäß (b), oben, gehören, und fünf epitaktische Plättchen nach der CMOS- Simulierungswärmebehandlung, die zu den Proben (A) bis (E), hergestellt gemäß (c), oben, gehören, wurden nach dem angegebenen Verfahren dem Spannungsstandhaltungstest unterworfen. Die Meßergebnisse werden durch die Breite der Meßwerte wiedergegeben, die durch die Segmente der vertikalen Linie in Fig. 3 gegeben sind und einen Mittelpunkt an der Markierung mit offenem Kreis auf jedem Segment der vertikalen Linie besitzen, der einen Durchschnittswert für 100 Meßpunkte angibt. Die fünf vertikalen Liniensegmente auf der linken Seite sind diejenigen für die epitaktischen Plättchen vor der Simulierungswärmebehandlung, während die fünf vertikalen Liniensegmente auf der rechten Seite diejenigen für epitaktische Plättchen nach der Wärmebehandlung sind.
  • (d) Diskussion der Ergebnisse
  • Im Zusammenhang mit den Polierbedingungen für die Proben (A) bis (E) dient die Probe (A) zur Angabe der Polierungbedingungen, welche der vorliegenden Erfindung mit lediglich dem primären Polieren entsprechen, während darauf hingewiesen wird, daß Probe (B) außerhalb der efindungsgemäßen Bedingungen liegt, weil die Polierarbeiten allein in zwei Stufen unter Einschluß der primären und sekundären Polierungsstufe durchgeführt wurden.
  • Wie zuvor erwähnt, steht die Probe C für das Standard-Spiegelpolierverfahren des Stands der. Technik, bei dem das Polieren in drei Stufen unter Einschluß der primären, sekundären und Endpolierstufe vorgenommen wird; auch die restlichen Proben D und E sind solche nach einem dreistufigen Polieren, so daß sie Vergleichsbeispielen für vorliegende Erfindung entsprechen.
  • Wie in Fig. 1 gezeigt wird, beträgt die Oberflächenrauhheit des spiegelpolierten Plättchens beim Anfangsstadium in Beispiel 1 Probe (A) unter Durchführung lediglich des primären Polierens etwa 0,8 nm, während diese Oberflächenrauhheit beim Stadium des epitaktischen Plättchens durch die Bildung einer epitaktischen Siliciumschicht mit einer Dicke von 4 um etwa 0,2 nm beträgt, womit sie auf dem gleichen Niveau wie bei den Proben mit anderen Polierbedingungen, wie bei den Vergleichsbeispielen, liegt, und dieser Trend ist auch nach der CMOS-Simulierungswärmebehandlung unverändert.
  • Im Zusammenhang mit der in Fig. 3 veranschaulichten Spannungsstandhaltung ist die Spannungsstandhaltung der Probe A gemäß vorliegender Erfindung nicht den anderen Proben, d. h. den zu Vergleichszwecken gegebenen Proben B bis E, unterlegen, und zwar nicht nur im Stadium des epitaktischen Plättchens, sondern auch dem Stadium nach dessen CMOS- Simulierungswärmebehandlung, was belegt, daß das erfindungsgemäße epitaktische Plättchen die Erfordernisse zur Herstellung von Halbleitergeräten erfüllt.
  • Beispiel 2 und Vergleichsbeispiele 5 bis 8 (a) Überblick über die Bedingungen und Versuchsergebnisse
  • Die Versuchsbedingungen waren im wesentlichen die gleichen wie bei Beispiel 1 und den Vergleichsbeispielen 1 bis 4, die zuvor beschrieben wurden, mit der Ausnahme, daß die als das Substrat für epitaktische Plättchen benutzten Siliciumeinkristall-Blättchen einen spezifischen elektrischen Widerstand im Bereich von 8 bis 15 Ohm x cm anstelle von 0,08 bis 0,02 Ohm x cm zur Herstellung der Proben F, G, H, I und J hatten, bei denen die Spiegelpolierbedingungen die gleichen wie bei den Proben A, B, C, D bzw. E waren.
  • Fig. 2, die Fig. 1 ähnlich ist, zeigt die Ergebnisse der Messungen der Oberflächenrauhheit von unter Verwendung der jeweiligen spiegelpolierten Plättchen als das Substrat hergestellten epitaktischen Plättchen und den gleichen epitaktischen Plättchen nach der Wärmebehandlung, welche zu den Proben F bis J (Markierungen mit gefülltem Kreis auf der durchgezogenen Kurvenlinie 1, Markierungen mit offenem Kreis auf den Kurven mit unterbrochener Linie 2 bzw. Kreuzmarkierungen auf der Kettenlinienkurve 3) gehören.
  • Fig. 3 zeigt auch die bei den Messungen der Spannungsstandhaltung des oxidierten Films bei den 5, den Proben F bis J entsprechenden epitaktischen Plättchen erhaltenen Ergebnisse, und zwar entweder vor (linke Seite) oder nach (rechte Seite) der CMOS-Simulierungswärmebehandlung. Die Ergebnisse sind durch die jeweiligen vertikalen Liniensegmente dargestellt, welche durch die Verteilungsbreite der Meßwerte mit einem durch die Markierungen mit offenem Quadrat angegebenen Durchschnittswert gegeben sind.
  • (b) Diskussion der Ergebnisse
  • Die wie oben gezeigt erhaltenen Ergebnisse führen zu etwa der gleichen Schlußfolgerung wie bei Beispiel 1 und den Vergleichsbeispielen 1 bis 4. Wenn ein Vergleich zwischen Fig. 1 und Fig. 2 vorgenommen wird, ist jedoch festzustellen, daß der Wert der Oberflächenrauhheit bei Beispiel 1 (Probe A) unter Verwendung von spiegelpolierten Plättchen der Güteklasse eines niederen spezifischen Widerstands im Vergleich mit Beispiel 2 (Probe F) unter Verwendung von spiegelpolierten Plättchen der Güteklasse eines normalen spezifischen Widerstands größer und unstabil ist, trotz identischer Bedingungen für das primäre Spiegelpolieren.
  • Im Stand der Technik ist bei spiegelpolierten Plättchen, die als Substrat für epitaktische Plättchen zu verwenden sind, eine sehr strikte Kontrolle deren Oberflächenzustands erforderlich. Dies ist so, weil im Hinblick auf die Kristallinität und Oberflächenrauhheit sowie Reinheit und dergl. der beim Verfahren des Wachsens in Dampfphase auf der spiegelpolierten Plättchenoberfläche epitaktisch gewachsenen Schicht, angenommen wird, daß deren Oberflächenzustand einen direkten Einfluß auf die Qualität der epitaktischen Schicht ausübt.
  • Gemäß vorliegender Erfindung wurde jedoch eine Schlußfolgerung erhalten, daß der Einfluß der Oberflächenrauhheit von Substratplättchen nicht so groß ist, wie im Stand der Technik hinsichtlich der Probleme der Oberflächenrauhheit der aus den Plättchen hergestellten epitaktischen Plättchen und hinsichtlich der elektrischen Standhaltungsspannung von Halbleitergeräten angenommen wurde, vorausgesetzt, daß die Erfordernisse bei vorliegender Erfindung bezüglich der Oberflächenrauhheit des spiegelpolierten Plättchen befriedigt werden.
  • Gemäß vorliegender Erfindung können verschiedene Probleme völlig gelöst werden, einschließlich die Erhöhung der Anzahl von Polierstufen, die Ausdehnung der Poliergesamtzeit, die Wiederholung des Waschens usw., während diese Probleme bei der Herstellung von spiegelpolierten Plättchen der Güteklasse eines niedrigen spezifischen Widerstands besonders einsetzt.
  • Ferner kann die Oberflächenrauhheit der spiegelpolierten Plättchen, welche bei vorliegender Erfindung erforderlich ist, allein durch ein primäres Polieren unter Weglassen der nachfolgenden Spiegelpolierungsstufen erreicht werden, welche bei dem herkömmlichen mechanochemischen Verfahren vorgenonimen werden, ungeachtet des elektrischen Widerstands der Plättchen, ohne daß man andere spezielle Mittel unternimmt.
  • Demgemäß ist der Vorteil vorliegender Erfindung zur Produktivitätsverbesserung und Kostenreduzierung infolge der Vereinfachung des Spiegelpolierverfahrens bezüglich spiegelpolierter Plättchen oder epitaktischer Plättchen unter Anwendung derselben sehr groß.

Claims (5)

1. Epitaktisches Plättchen umfassend:
a) ein Substrat eines Siliciumeinkristall-Plättchens; und
b) eine epitaktische Siliciumschicht, gebildet durch das Verfahren des Wachsens in Dampfphase auf einer der flachen Oberflächen des Substrats, dadurch gekennzeichnet, daß die Substratoberfläche, auf der die epitaktische Siliciumschicht gebildet wird, eine Oberflächenrauheit RMS im Bereich von 0,3 nm bis 1,2 nm vor der Bildung der epitaktischen Schicht aufweist.
2. Epitaktisches Plättchen gemäß Anspruch 1, bei dem die auf einer der flachen Oberflächen des Substrats gebildete epitaktische Siliciumschicht - eine Dicke von zumindes 1 um aufweist.
3. Epitaktisches Plättchen, das umfaßt:
eine durch das Verfahren des Wachsens in Dampfphase gebildete epitaktische Siliciumschicht auf der Substratoberfläche, nachdem diese allein der primären Spiegelpolierungsbehandlung unterworfen wurde, und das gekennzeichnet ist durch ein Substrat eines Siliciumeinkristall- Plättchens, von dem eine der flachen Oberflächen allein der primären Spiegelpolierungsbehandlung in einem solchen Ausmaß unterzogen wurde, daß die Oberfläche eine Oberflächenrauhheit RMS im Bereich von 0,3 nm bis 1,2 nm aufweist.
4. Verfahren zur Herstellung eines epitaktischen Plättchens, bestehend aus einem Substrat aus einem Siliciumeinkristall-Plättchen und einer auf einer der flachen Oberflächen des Substrats gebildeten epitaktischen Siliciumschicht, umfassend die folgenden Verfahrensstufen:
(a) Spiegelpolieren einer der flachen Oberflächen des Substrats in solch' einem Ausmaß, daß die Oberfläche eine Oberflächenrauhheit RMS im Bereich von 0,3 nm bis 1,2 nm aufweist; und
(b) Bildung einer epitaktischen Siliciumschicht nach dem Verfahren des Wachsens in Dampfphase auf der spiegelpolierten Oberfläche des Substrats mit einer Oberflächenrauhheit RMS im Bereich von 0,3 nm bis 1,2 nm.
5. Verfahren zur Herstellung eines epitaktischen Plättchens, bestehend aus einem Substrat eines Siliciumeinkristall-Plättchens und einer epitaktischen Siliciumschicht, gebildet auf einer der flachen Substratoberflächen, welches folgende Verfahrensstufen umfaßt:
(a) Unterwerfen einer der flachen Substratoberflächen allein einer primären Spiegelpolierbehandlung in solch' einem Ausmaß, daß die Oberfläche eine Oberflächenrauhheit RMS im Bereich von 0,3 nm bis 1,2 nm aufweist, und
(b) Bildung einer epitaktischen Siliciumschicht nach dem Verfahren des Wachsens in Dampfphase auf der Oberfläche des Substrats, die dem alleinigen primären Spiegelpolieren unterzogen wurde.
DE69510300T 1994-11-14 1995-11-09 Epitaktisches Plättchen und Verfahren zu seiner Herstellung Expired - Fee Related DE69510300T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06279515A JP3120825B2 (ja) 1994-11-14 1994-11-14 エピタキシャルウエーハ及びその製造方法

Publications (2)

Publication Number Publication Date
DE69510300D1 DE69510300D1 (de) 1999-07-22
DE69510300T2 true DE69510300T2 (de) 1999-11-18

Family

ID=17612116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69510300T Expired - Fee Related DE69510300T2 (de) 1994-11-14 1995-11-09 Epitaktisches Plättchen und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US5705423A (de)
EP (1) EP0711854B1 (de)
JP (1) JP3120825B2 (de)
KR (1) KR100384552B1 (de)
DE (1) DE69510300T2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19960823A1 (de) * 1999-12-16 2001-07-05 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3120825B2 (ja) * 1994-11-14 2000-12-25 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JP3491463B2 (ja) * 1996-08-19 2004-01-26 信越半導体株式会社 シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置
JP2937140B2 (ja) 1996-10-09 1999-08-23 日本電気株式会社 半導体装置の製造方法
FR2774511B1 (fr) * 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
US20010001384A1 (en) * 1998-07-29 2001-05-24 Takeshi Arai Silicon epitaxial wafer and production method therefor
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
KR100701825B1 (ko) * 1999-04-20 2007-03-30 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼 및 그 제조방법
DE19938340C1 (de) 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
US6521470B1 (en) * 2001-10-31 2003-02-18 United Microelectronics Corp. Method of measuring thickness of epitaxial layer
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
EP1605498A1 (de) 2004-06-11 2005-12-14 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zur Herstellung eines Halbleiterwafers
JP5087855B2 (ja) * 2006-04-05 2012-12-05 株式会社Sumco 熱処理評価用ウェーハ、熱処理評価方法、および半導体ウェーハの製造方法
JP4911042B2 (ja) * 2008-01-18 2012-04-04 信越半導体株式会社 単結晶ウエーハ及びエピタキシャルウエーハ
TWI498954B (zh) 2009-08-21 2015-09-01 勝高股份有限公司 磊晶矽晶圓的製造方法
KR101104635B1 (ko) * 2009-09-25 2012-01-12 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
TWI508327B (zh) * 2010-03-05 2015-11-11 並木精密寶石股份有限公司 An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
CN110767531B (zh) * 2018-07-26 2021-11-30 上海新昇半导体科技有限公司 外延片的制备方法
JP7494799B2 (ja) * 2021-06-01 2024-06-04 信越半導体株式会社 両面研磨方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045301A (ja) * 1983-08-23 1985-03-11 株式会社小崎 靴の中芯材の製造法
JPS61147522A (ja) * 1984-12-20 1986-07-05 Sanyo Electric Co Ltd 半導体基板の製造方法
JPS61208212A (ja) * 1985-03-12 1986-09-16 Nec Corp 半導体基板の製造方法
JPS6271214A (ja) * 1985-09-25 1987-04-01 Toshiba Corp 半導体基板の接合方法
JPH0661681B2 (ja) * 1987-07-06 1994-08-17 三菱マテリアル株式会社 鏡面ウェ−ハの製造方法
JPS6487148A (en) * 1987-09-28 1989-03-31 Toshiba Corp Polishing method
JPH0482288A (ja) * 1990-07-25 1992-03-16 Denki Kagaku Kogyo Kk 半導体レーザ
JP2757069B2 (ja) * 1990-08-03 1998-05-25 信越半導体株式会社 エピタキシャル成長用半導体ウェール,およびその製造方法
JPH0645301A (ja) * 1992-07-22 1994-02-18 Hitachi Ltd 半導体素子用シリコンウェハ及びその製造方法
JPH06181193A (ja) * 1992-12-15 1994-06-28 Hitachi Ltd 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP3120825B2 (ja) * 1994-11-14 2000-12-25 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
JPH096247A (ja) * 1995-06-20 1997-01-10 Fujitsu General Ltd 通風機能付シールド装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19960823A1 (de) * 1999-12-16 2001-07-05 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
DE19960823B4 (de) * 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
KR100384552B1 (ko) 2003-08-19
EP0711854B1 (de) 1999-06-16
US5705423A (en) 1998-01-06
DE69510300D1 (de) 1999-07-22
JPH08139033A (ja) 1996-05-31
EP0711854A1 (de) 1996-05-15
JP3120825B2 (ja) 2000-12-25
KR960017938A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
DE69510300T2 (de) Epitaktisches Plättchen und Verfahren zu seiner Herstellung
DE69213792T2 (de) Wärmebehandlung von Silizium-Einkristall
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
EP1160360B1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE69120032T2 (de) Verfahren zur Feststellung der elektrischen Eigenschaften eines Silizium-Monokristalles
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE2151073C3 (de) Verfahren zum Polieren von Saphiroder Magnesiumspinell-Einkristallen
DE112014006413B4 (de) Herstellungsverfahren für epitaktischen Siliciumwafer
DE2906470A1 (de) Halbleitersubstrat und verfahren zu seiner herstellung
EP0367750A2 (de) Verfahren zur Herstellung einer Siliziummenbran mit kontrollierter Spannung
DE202015009496U1 (de) Siliziumkarbid-Einkristallsubstrat und Siliziumkarbid-Epitaxiesubstrat
DE102019127412B4 (de) Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer
DE202009019026U1 (de) Siliziumkarbid-Substrat und Epitaxie-Wafer
DE102015225663A1 (de) Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe
DE19960823A1 (de) Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
WO2018108735A1 (de) Halbleiterscheibe aus einkristallinem silizium und verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium
DE602004004658T2 (de) Verfahren zur epiready-oberflächen-behandlung auf sic-dünnschichten
EP0938133A2 (de) Verfahren zum Rauhätzen einer Halbleiter-Oberfläche
EP0884772B1 (de) Verfahren zum Ätzen von Halbleiterscheiben
DE112010002935T5 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE112019005268T5 (de) Verfahren zur herstellung eines lasermarkierten siliziumwafers und lasermarkierter siliziumwafer
DE69703600T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE112016006354T5 (de) Siliziumwafer-einseiten-polierverfahren
EP0237844A1 (de) Verfahren zur Herstellung einer Abdeckschicht für die Halbleitertechnik sowie Verwendung der Abdeckschicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee