[go: up one dir, main page]

DE69502827T2 - Elektronischer Schaltungs- oder Kartenprüfer und Verfahren zur Prüfung einer elektronischen Vorrichtung - Google Patents

Elektronischer Schaltungs- oder Kartenprüfer und Verfahren zur Prüfung einer elektronischen Vorrichtung

Info

Publication number
DE69502827T2
DE69502827T2 DE69502827T DE69502827T DE69502827T2 DE 69502827 T2 DE69502827 T2 DE 69502827T2 DE 69502827 T DE69502827 T DE 69502827T DE 69502827 T DE69502827 T DE 69502827T DE 69502827 T2 DE69502827 T2 DE 69502827T2
Authority
DE
Germany
Prior art keywords
sequence
programmer
test data
test
zpv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69502827T
Other languages
English (en)
Other versions
DE69502827D1 (de
Inventor
Winfried Heitele
Stefan Zschiegner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Verigy Singapore Pte Ltd
Original Assignee
Hewlett Packard GmbH Germany
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard GmbH Germany filed Critical Hewlett Packard GmbH Germany
Publication of DE69502827D1 publication Critical patent/DE69502827D1/de
Application granted granted Critical
Publication of DE69502827T2 publication Critical patent/DE69502827T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318335Test pattern compression or decompression
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns
    • G01R31/31921Storing and outputting test patterns using compression techniques, e.g. patterns sequencer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die Erfindung bezieht sich allgemein auf die Prüfung elektronischer Schaltungen und insbesondere auf ein Gerät und ein Verfahren, das verbesserte Techniken zur Kompression von Prüfdaten verwendet.
  • Elektronische Schaltungen sind immer komplexer geworden, und geeignete Schaltungsprüfer benötigen mehr und mehr Funktionalität, um eine hinreichende Prüfung durchführen zu können.
  • Da die zu prüfenden elektronischen Schaltungen immer mehr elektrische Anschlüsse umfassen, wie etwa Kontakte, vergrößert sich die Ausrüstung deutlich, die zur Funktionsprüfung einer elektronischen Schaltung benötigt wird. Darüber hinaus besteht die Notwendigkeit, die Prüfdaten oder Abfolgen von Prüfdaten zu verändern, die an die elektrischen Anschlüsse einer zu prüfenden elektronischen Schaltung oder eine zu prüfende Karte mit mehreren integrierten Schaltkreisen angelegt werden. Derartige Änderungsparameter der an eine zu prüfende Vorrichtung (ZPV) anzulegenden oder von dieser zu empfangenden Signale sind Spannung, Frequenz, Arbeitszyklus usw.
  • Ein elektronischer Schaltungs- oder Kartenprüfer sollte äußerst anpassungsfähig sein in Hinblick auf die Prüfung verschiedener elektronischer Schaltungen oder Karten, die eine unterschiedliche Anzahl elektrischer Anschlüsse und Funktionen besitzen. Die Prüfparameter sollten leicht programmierbar sein. Jede ZPV weist mehrere Eingangs- und Ausgangsanschlüsse auf, wie etwa Kontakte. Ein elektronischer Schaltungs- oder Kartenprüfer legt digitale Signalmuster an die elektrischen Anschlüsse der ZPV, die vom Chipdesigner der ZPV beispielsweise unter Benutzung von CAE-Werkzeugen erzeugt wurden, wobei die Spezifikationen der jeweiligen ZPV berücksichtigt werden. Von der ZPV erzeugte digitale Ausgangssignale oder digitale Muster werden mit einem Signalmuster einer gleichen ZPV verglichen, die voll funktionsfähig ist.
  • Da ein elektronischer Schaltungs- oder Kartenprüfer eine große Menge an elektronischem Speicher wie z.B. teuren RAMs besitzt, besteht die Notwendigkeit, die zur Durchführung einer Funktionsprüfung an verschiedenen Schaltungen oder Karten wie solchen, die integrierte Schaltkreise (ICs) enthalten, benötigte Menge an Speichern und/oder Speicherkapazität zu reduzieren.
  • Aus der Patentschrift US 4.652,814 des Antragstellers ist die Untersuchung einer Prüfmatrix in Hinsicht auf Redundanz bekannt. Die Prüfmatrix beschreibt die Abfolge von Prüfdaten oder die Prüfdaten die bei jedem Taktzyklus von jedem elektrischen Anschluß einer ZPV empfangen oder dorthin geschickt werden. Jede Spalte der Prüfmatrix beschreibt das während verschiedener Takte an einen elektrischen Anschluß der ZPV angelegte Prüfsignal. Jede Zeile der Prüfmatrix beschreibt das während eines Taktes an alle elektrischen Anschlüsse oder Kontakte der ZPV angelegte Prüfsignal. Eine Zeile der Prüfmatrix wird als Prüfvektor bezeichnet und ein Element der Prüfmatrix wird als Segment eines Prüfvektors bezeichnet.
  • Patentschrift US 4,652,814 schlägt vor, die Prüfmatrix mit Hinblick auf identische Prüfvektoren zu untersuchen. Für den Fall, daß zwei oder mehr identische Prüfvektoren vorhanden sind, wird ein derartiger Prüfvektor lediglich einmal im Speicher des Schaltungsprüfers gespeichert. Alle weiteren, mit anderen Prüfvektoren nicht identischen Prüfvektoren werden ebenfalls im Speicher des Schaltungsprüfers wie etwa in einem oder mehreren RAMs gespeichert. Die Steuerung der Abfolge dieser Daten wird von einem einzelnen Programmgeber kontrolliert, der diesen RAMs zu jedem Zeitpunkt die Adresse des jeweils zu verwendenden Datenvektors bereitstellt.
  • Aus der Patentschrift US 5,402,427 des Antragstellers ist die Verwendung eines Satzes von Vektorspeichereinheiten bekannt, von denen jede ein Segment eines Prüfvektors speichert. Für den Fall, daß ein Prüfvektor zwei oder mehr identische Segmente umfaßt, wird dieses Segment nur einmal gespeichert. Wenn z.B. die Prüfdaten (Segment) an Kontakt 1 und Kontakt 2 während eines Taktes die selben sind, wird dieses Segment nur einmal gespeichert. Die Patentschrift US 5,402,427 schlägt weiterhin vor, mehrere Programmgeber zu verwenden. Es ist verständlich daß die Kombination einer Vektorspeichereinheit und eines damit verbundenen Programmgebers, wobei jede Kombination unabhängig außer in Hinblick auf das gleiche Taktsignal arbeitet, nicht verwendet werden kann. Ansonsten müßten identische Segmente in mehr als einer Vektorspeichereinheit gespeichert werden von denen jede mit einem anderen elektrischen Anschluß oder Kontakt der ZPV assoziiert wäre.
  • Die Patentschrift US-A-463991 9 offenbart ein Prüfgerät für Halbleiterbauelemente, das eine Schleifenlogik enthält, um die gewünschten Wiederholungsabfolgen zu erhalten. Das Gerät enthält eine Reihe von Mustergeneratoren zur separaten Erzeugung von Bitmustern für einen bestimmten Anschluß, wobei jeder Mustergenerator eine Mustergeneratorspeichervorrichtung zur Speicherung einer Anzahl von Grundmustern und eine Wiederholungssteuereinheit zum Auslesen der Grundmuster, von Kombinationen von Grundmustern und Abfolgen von Kombinationen von Grundmustern umfaßt, um ein serielles Bitmuster zu erhalten. Die Wiederholungssteuereinheit enthält eine Adressiervorrichtung zur Erzeugung einer Adresse für die mustererzeugende Speichervorrichtung, um ein unter der Adresse gespeichertes Musterwort auszulesen. Das Musterwort enthält eines der Grundmuster, und das Musterwort enthält ebenfalls Kontrolldaten zur Kontrolle der Kombinationen und Wiederholungen der aus der mustererzeugenden Speichervorrichtung auszulesenden Grundmuster. Die Wiederholungssteuereinheit umfaßt des weiteren eine logische Vorrichtung, die auf die den Adressierer kontrollierenden Kontrolldaten anspricht, um die gewünschte Abfolge von Adressen für den Mustererzeugungsspeicher bereitzustellen. Das Gerät läßt somit die Erzeugung komplexer Prüfmuster mit einer hohen Geschwindigkeit zu.
  • Bei Verwendung eines modular aufgebauten Schaltungs- oder Kartenprüfers mit einer Vektorspeichereinheit und einem angeschlossenen Programmgeber pro elektrischem Anschluß oder Kontakt einer ZPV besteht Bedarf an einem elektronischen Schaltungs- oder Kartenprüfer mit einer anderen Konzeption. Des weiteren besteht Bedarf nach einem anderen Verfahren zur die Prüfung einer elektronischen Vorrichtung (ZPV).
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung stellt einen elektronischen Schaltungs- oder Kartenprüfer zur Prüfung einer elektronischen Vorrichtung (ZPV) mit einer Vielzahl von Prüfschaltungen zur Verfügung, von denen jeder folgendes enthält:
  • einen Leiter zur Herstellung einer elektrischen Verbindung zu der zu prüfenden elektronischen Vorrichtung;
  • einen ersten Speicher, der zumindest eine komprimierte Abfolge von y- Prüfdaten enthält
  • ein Programmgeber ist mit dem ersten Speicher über einen Adreßbus und einem Datenbus verbunden, der die Entkomprimierung der Abfolge von Prüfdaten und die Übertragung der Abfolge von Prüfdaten zu der elektronischer Vorrichtung oder zu einem ersten Komparator kontrolliert, der die Antwortdaten der elektronischer Vorrichtung mit den entkomprimierten Prüfdaten vergleicht;
  • jede Prüfschaltung, die in elektrischer Verbindung mit einem elektrischen Anschluß der zu prüfenden elektronischen Vorrichtung steht;
  • einer Taktgebereinrichtung zur Bereitstellung eines Zeitsignals für den Programmgeber.
  • Des weiteren stellt die Erfindung ein Verfahren zur Prüfung einer elektronischen Vorrichtung zu Verfügung. die folgendes umfaßt:
  • einen ersten Schritt, in welchem eine an einen elektrischen Anschluß der zu prüfenden elektronischen Vorrichtung anzulegende entkomprimierte Abfolge von Prüfdaten von einem die Programmgeberanweisungen und die komprimierte Abfolge von Prüfdaten erzeugenden Prozessor komprimiert wird;
  • einen zweiten Schritt, in welchem die komprimierte Abfolge von Prüfdaten und die Programmgeberanweisungen des Programmgebers in mindestens einem ersten Speicher gespeichert werden, von denen jeder mit dem Programmgeber über einen Adreßbus und einem Datenbus verbunden ist;
  • einem dritten Schritt, in dem der Programmgeber von den Programmgeberanweisungen betrieben wird, um die komprimierte Abfolge von Prüfdaten zu entkomprimieren;
  • einem vierten Schritt, in welchem die entkomprimierte Abfolge von Prüfdaten zu dem elektrischen Anschluß der zu prüfenden elektronischen Vorrichtung oder zu einem Komparator übertragen wird, der die Antwortdaten der elektronischen Vorrichtung mit der entkomprimierten Abfolge von Prüfdaten vergleicht.
  • Der erfindungsgemäße elektronische Schaltungs- oder Kartenprüfer besitzt ein modulares Konzept, das eine Vielzahl von Prüfschaltungen umfaßt. Jede Prüfschaltung ist mit nur einem elektrischen Anschluß, wie etwa einem Kontakt, einer zu prüfenden elektronischen Vorrichtung verbunden und umfaßt eine Kombination eines Speichers, wie etwa einem RAM, und eines Programmgebers. Jede Prüfschaltung und damit jede Kombination von Speicher und Programmgeber arbeitet unabhängig von den anderen Kombinationen, außer was das Zeitsignal anbelangt. Der Programmgeber einer jeden Prüfschaltung ist mit einem ersten Speicher über einen Adreßbus und einen Datenbus verbunden. Der Prozessor untersucht jede zu jedem elektrischen Anschluß oder Kontakt der ZPV oder zu einem ersten Komparator zu übertragende Abfolge von Prüfdaten unabhängig von den anderen Abfolgen von Prüfdaten in Hinblick auf eine in der Abfolge von Prüfdaten, die an den bestimmten elektrischen Anschluß oder Kontakt anzulegen sind, wiederholt auftretende Zeichenfolge.
  • Die Erfindung schlägt vor, pro Kontakt einen separaten Programmgeber zu verwenden und jede Abfolge von Prüfdaten pro Kontakt zu komprimieren. Der Prozessor untersucht, ob jede Abfolge von Prüfdaten des jeweiligen Kontaktes (bezogen auf eine Prüfmatrix entspricht dies einer Spalte) eine wiederholt in der Abfolge von Prüfdaten, die an einen bestimmten Kontakt oder einen Komparator zum Vergleich des Antwortsignals der zu prüfenden Vorrichtung mit der Abfolge von Prüfdaten zu übertragen sind, auftretende Zeichenfolge enthält. Der Prozessor erzeugt Programmgeberanweisungen für jeden Programmgeber pro Kontakt und eine komprimierte Abfolge von Prüfdaten pro Kontakt. Die Programmgeberanweisungen und die komprimierte Abfolge von Prüfdaten eines jeden Kontaktes sind in einem oder mehreren Speichern wie z.B. RAMs der mit dem jeweiligen Kontakt oder der jeweiligen elektrischen Verbindung der zu prüfenden elektronischen Vorrichtung verbundenen Prüfschaltung gespeichert. Eine Taktgebereinrichtung versorgt alle Prüfschaltkreise mit einem Zeitsignal. Während einer Prüfung wird jeder Programmgeber mit seinen jeweiligen Programmgeberanweisungen betrieben, die von dem Prozessor erzeugt und in einem Speicher der selben Prüfschaltung gespeichert werden. Jeder Programmgeber entkomprimiert die dazugehörige Abfolge von Prüfdaten des dazugehörigen Kontaktstiftes oder elektrischen Verbindung der zu prüfenden Vorrichtung und erzeugt eine entkomprimierte Abfolge von Prüfdaten, die zu dem dazugehörigen Kontakt der ZPV oder zu einem Komparator der Prüfschaltung übertragen wird, der mit dem dazugehörigen Kontakt der ZPV verbunden ist und die entkomprimierte Abfolge von Prüfdaten mit dem Antwortsignai an dem dazugehörigen Kontakt der ZPV vergleicht.
  • Entsprechend einer ersten Ausführung der Erfindung wird eine in einer Abfolge von Prüfdaten wiederholt vorhandene Zeichenfolge nur einmal im Speicher der dem jeweiligen Kontakt zugeordneten Prüfschaltung gespeichert. Alle anderen Zeichenfolgen einer Abfolge von Testdaten des jeweiligen Kontaktes, die keine Redundanz aufweisen, werden ebenfalls in einem Speicher der dem jeweiligen Kontakt zugeordneten Prüfschaltung gespeichert. Die gespeicherten Programmgeberanweisungen enthalten eine Anweisung, die nur einmal gespeicherten Zeichenfolgen wann immer nötig zu wiederholen, um eine Abfolge von Prüfdaten auf der Grundlage der komprimierten Abfolgen von Prüfdaten zu erzeugen.
  • Entsprechend einer zweiten Ausführung der Erfindung umfassen die Programmgeberanweisungen pro Kontakt mindestens zwei Zugnifsanweisungen, um die nur einmal gespeicherte, wiederholt vorhandene Zeichenfolge nacheinander in einen Speicher des dem jeweiligen Kontakt zugeordneten Programmgebers zu laden.
  • Entsprechend einer dritten Ausführung der Erfindung umfaßt der elektronische Schaltungs- oder Kartenprüfer einen zweiten Komparator. Bevor eine Zeichenfolge, die wiederholt in einer Abfolge von Prüfdaten vorkommt, gespeichert wird, und dem Abspeichern der Programmgeberanweisung oder Programmgeberanweisungen, um eine Zeichenfolge wann immer zur Erzeugung einer Abfolge von Prüfdaten nötig zu wiederholen, vergleicht der zweite Komparator, ob das Abspeichern mehr Speicherplatz benötigt als das Abspeichern der entkomprimierten wiederholt vorhandenen Zeichenfolgen. Für den Fall, daß die entkomprimierten wiederholt vorhandenen Zeichenfolgen weniger Platz zur Speicherung benötigen, werden die wiederholt vorhandene Zeichenfolge und die Programmgeberanweisung oder Programmgeberanweisungen zur Wiederholung der Zeichenfolgen nicht im Speicher der Prüfschaltung gespeichert. Statt dessen wird eine Abfolge von Prüfdaten des betreffenden Kontaktes, die die wiederholt auftretenden Zeichenfolgen umfaßt, gespeichert.
  • Entsprechend einer vierten Ausführung der Erfindung umfaßt jeder Programmgeber einer jeden Prüfschaltung eine Programmgeberspeichereinheit zur Speicherung eines Teils der komprimierten Abfolge von Prüfdaten, ein Programmgeberverzeichnis und einen Programmgebercontroller, der die Entkomprimierung einer komprimierten Abfolge von Prüfdaten steuert. Der Programmgebercontroller wird betrieben und ist programmierbar durch die in einem Speicher der Prüfschaltung für den entsprechenden Kontakt der zu prüfenden Vorrichtung gespeicherten Programmgeberanweisungen.
  • Bei einem Verfahren zur Prüfung einer elektronischen Vorrichtung (ZPV) wird erfindungsgemäß eine entkomprimierte Abfolge von Prüfdaten, die an einen bestimmten Anschluß, etwa einem Kontakt, der zu prüfende elektronischen Vorrichtung angelegt werden soll, von einem Prozessor komprimiert, wobei in einem ersten Schritt eine oder mehrere Programmgeberanweisungen und eine komprimierte Abfolge von Prüfdaten erzeugt werden. In einem zweiten Schritt werden die komprimierte Abfolge von Prüfdaten des betreffenden Anschlusses und die Programmgeberanweisungen für den betreffenden Programmgeber in einem oder mehreren Speichern des Schaltungsprüfers gespeichert. Jeder der Speicher, wie etwa RAMs, sind mit dem betreffenden Programmgeber der Prüfschaltung über einen Adreßbus und einen Datenbus verbunden. In einem dritten Schritt wird der Programmgeber der Prüfschaltung von den Programmgeberanweisungen betrieben und entkomprimiert die Abfolge von Prüfdaten des betreffenden Kontaktes. In einem vierten Schritt wird die entkomprimierte Abfolge von Prüfdaten des betreffenden Kontaktes zu dem betreffenden Kontakt oder einem anderen elektrischen Anschluß der zu prüfenden elektronischen Vorrichtung oder zu einem Komparator übertragen, der die von dem betreffenden Kontakt der zu prüfenden elektronischen Vorrichtung empfangenen Antwortdaten mit der entkomprimierten Abfolge von Prüfdaten vergleicht.
  • In einer ersten Ausführung des Verfahrens zur Prüfung einer elektronischen Vorrichtung wird jede Abfolge von Prüfdaten in Hinblick auf einen in der betreffenden Abfolge von Prüfdaten des entsprechenden Anschlusses wiederholt vorhandene Zeichenfolge untersucht. Solch eine Zeichenfolge wird nur einmal oder zumindest weniger oft gespeichert als sie in in einem oder mehreren Speichern des mit der zu prüfenden Vorrichtung zugeordneten Kontaktes der Prüfschaltung vorkommt.
  • In einer zweiten Ausführung des erfindungsgemäßen Verfahrens wird eine wiederholt in der Abfolge von Prüfdaten des betreffenden Kontaktes vorhandene Zeichenfolge aus der Abfolge von Prüfdaten entfernt und eine entsprechende Programmgeberanweisung oder Programmgeberanweisungen den bereits vorhandenen Programmgeberanweisungen hinzufügt, die die Arbeitsweise des Programmgebers steuern, der die dazugehörige Abfolge von Prüfdaten beim Laden der komprimierten Abfolge von Prüfdaten erzeugt und von den Programmgeberanweisungen betrieben wird. Anstatt eine entsprechende Programmgeberanweisung oder Programmgeberanweisungen hinzuzufügen, könnten die bereits vorhandenen Programmgeberanweisungen entsprechend modifiziert werden. Das Entfernen der in der Abfolge von Prüfdaten wiederholt vorhandenen Zeichenfolge und die Erzeugung der entsprechenden Programmgeberanweisung oder Programmgeberanweisungen wird von einem Prozessor durchgeführt.
  • In einer dritten Ausführung des erfindungsgemäßen Verfahrens wird eine wiederholt in der Abfolge von Prüfdaten des entsprechenden Kontaktes oder elektrischen Anschlusses der zu prüfenden Vorrichtung vorhandene Zeichenfolge durch eine oder mehrere Zugriffsanweisungen ersetzt. Eine derart komprimierte Abfolge von Prüfdaten wird in einem oder mehreren Speichern der dem betreffenden Kontakt der zu prüfenden Vorrichtung zugeordneten Prüfschaltung gespeichert. Die wiederholt vorhandene Zeichenfolgen wird ebenfalls in einem oder mehreren Speichern der Prüfschaltung gespeichert. Während der Entkomprimierung der komprimierten Abfolgen von Prüfdaten lädt ein Programmgeber der Schaltungsprüfers nacheinander die komprimierte Abfolge von Prüfdaten und überprüft, ob Zugriffsanweisungen vorhanden sind. Für den Fall, daß eine Zugriffsanweisung vorhanden ist, lädt der Programmgeber die gespeicherte Zeichenfolge und fügt eine Zeichenfolge ein, um die vorherige entkomprimierte Abfolge von Prüfdaten zu erhalten, die an eine elektrische Verbindung oder einen Kontakt der zu prüfenden elektronischen Vorrichtung oder an einen Komparator anzulegen ist, der die Antwortdaten des betreffenden Kontaktes der zu prüfenden elektronischen Vorrichtung mit der entkomprimierten Abfolge von Prüfdaten vergleicht.
  • In einer weiteren Ausführung des erfindungsgemäßen Verfahrens umfaßt der elektronische Schaltungs- oder Kartenprüfer einen zweiten Komparator, der prüft, ob das Abspeichern der einen oder mehrerer Programmgeberanweisungen für die Erzeugung der wiederholten Zeichenfolgen und die wiederholt vorhandene Zeichenfolge mehr Speicher zum Abspeichern benötigen als für die Speicherung der wiederholt auftretenden Zeichenfolgen notwendig wäre. Für den Fall, daß die wiederholt auftretenden Zeichenfolgen mehr oder den selben Speicherplatz benötigen, werden die wiederholt auftretenden Zeichenfolgen in einem oder mehreren Speichern der zugeordneten Prüfschaltung für den entsprechenden Kontakt der zu prüfenden elektronischen Vorrichtung gespeichert, und die eine oder mehreren Programmgeberanweisungen zur Erzeugung der wiederholten Zeichenfolgen werden nicht gespeichert. Andernfalls werden die eine oder mehreren Programmgeberanweisungen und die wiederholt auftretende Zeichenfolge gespeichert.
  • Es wird davon ausgegangen und ausdrücklich darauf hingewiesen, daß sich die Erfindung auf alle nützlichen und neuartigen Kombinationen der oben dargestellten Merkmale bezieht, ob allein oder in irgend einer anderen beliebigen Kombination. Des weiteren können alle zitierten Vorteile als durch die Erfindung in ihrer Gesamtheit gelöste Aufgaben angesehen werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Abb. 1 ist ein Blockschaltbild einer Prüfschaltung eines elektronischen Schaltungs- oder Kartenprüfers zur Prüfung einer elektrischen Verbindung, wie etwa einem Kontakt einer zu prüfenden elektronischen Vorrichtung (ZPV);
  • Abb. 2 ist ein Blockschaltbild eines modularen elektronischen Schaltungsoder Kartenprüfers, der drei Prüfschaltungen der gleichen Art umfaßt, von denen jeder mit einem anderen Kontakt der ZPV in elektrischer Verbindung steht:
  • Abb. 3 ist eine Tabelle, die 20 Prüfvektoren eines Binärzählers (ZPV) zeigt zur Erläuterung eines Verfahrens der Kompression einer Abfolge von Prüfdaten;
  • Abb. 4A-E zeigt die Komprimierung einer Abfolge von Prüfdaten durch Komprimieren identischer Zeichenfolgen innerhalb derselben, die unmittelbar aufeinander folgen;
  • Abb. 5 zeigt die Komprimierung einer anderen Abfolge von Prüfdaten durch Komprimieren identischer Zeichenfolgen in dieser, die nicht unmittelbar aufeinander folgen.
  • Abbildung 1 zeigt eine Prüfschaltung 10 zur Übertragung einer entkomprimierten Abfolge von Prüfdaten zu einem elektrischen Eingangsanschluß 18 einer zu prüfenden elektronischen Vorrichtung (ZPV) oder, für den Fall, daß eine Prüfschaltung (10) mit einem elektronischen Ausgangsanschluß der zu prüfenden elektronischen Vorrichtung (ZPV) verbunden ist, zu einem Komparator (14).
  • Die elektronische Schaltung (10) umfaßt einen Programmgeber 11, wie etwa einem mit Software betriebenem Mikroprozessor, einen Programmgebervektorspeicher 12, wie etwa ein RAM, einen Formatierer 13, einen Komparator 14, einen Treiber 16, einen Empfänger 17 und einen Fehlerspeicher 15. Eine Taktgebereinrichtung 30 ist mit jeder der elektronischen Schaltungen der Prüfschaltung 10, die ein Taktsignal zur korrekten Funktion benötigen, elektrisch verbunden (zum besseren Verständnis sind die elektrischen Verbindungen nicht bis ins Detail gezeigt). Der Programmgeber 11 ist über einen Adreßbus 19 und einen Datenbus 20 mit dem Programmgebervektorspeicher 12 verbunden.
  • Im Speicher 12, wie etwa RAM, wird eine an den elektrischen Anschluß oder Kontakt 18 der zu prüfenden elektronischen Vorrichtung in entkomprimierter Form anzulegende Abfolge von Prüfdaten in einem komprimierten Format gespeichert. Des weiteren werden im Speicher 12 Programmgeberanweisungen für den Programmgeber 11 gespeichert. Während der Prüfung löst die Taktgebereinrichtung 31 jede elektronische Schaltung der elektronischen Prüfschaltung aus, und der Programmgeber lädt Teile der komprimierten Abfolge von Prüfdaten und Programmgeberanweisungen aus dem Speicher 12 über den Datenbus 20 in eine Programmgeberspeichereinheit (nicht gezeigt). Die Programmgeberanweisungen veranlassen einen Programmgebercontroller (nicht gezeigt), die relevanten Bereiche des Speichers 12 zu adressieren, und die komprimierte Abfolge von Prüfdaten wird nacheinander in die Programmgeberspeichereinheit geladen und vom Programmgeber zur Abfolge von Prüfdaten entkomprimiert.
  • Für den Fall, daß der elektrische Anschluß 18 ein Ausgangskontakt der zu prüfenden elektronischen Vorrichtung ist, wird die Abfolge von Antwortdaten am Ausgangskontakt 18 zu einem Empfänger 17 übertragen und über einen Bus 24 zu einem Komparator 14 weitergeleitet. Anstatt die entkomprimierte Abfolge von Prüfdaten an den Formatierer 13 weiterzuleiten, wird die Abfolge von Prüfdaten über den Bus 21 zum Komparator 14 übertragen. Für den Fall, daß die Abfolge von Antwortdaten des Ausgangskontaktes 18 der zu prüfenden elektronischen Vorrichtung (ZPV) nicht die selbe ist wie die vom Programmgeber 11 erzeugte Abfolge von Prüfdaten, schreibt der Komparator 14 in den Fehlerspeicher 15, welche Bits an der gleichen Stelle in diesen Abfolgen die gleichen waren und welche Bits nicht die gleichen waren.
  • Die Verwendung von mehreren Prüfschaltungen 10 ermöglicht es, einen elektronischen Schaltungs- oder Kartenprüfer aufzubauen, der ein modulares Konzept besitzt und leicht für die Prüfung von unterschiedlichen elektronischen Vorrichtungen, wie integrierten Schaltkreisen (ICs), Karten mit elektronischen Vorrichtungen oder ICs angepaßt werden kann. Jeder der Prüfschaltkreise 10 kann in Verbindung mit einem Ausgangskontakt oder einem Eingangskontakt der zu prüfenden Vorrichtung verwendet werden. Es ist zu verstehen, daß auch eine Prüfschaltung verwendet werden kann, die keinen Komparator, Empfänger oder Fehlerspeicher umfaßt, sofern sie nur an einem Eingangskontakt der ZPV angeschlossen verwendet wird. Andererseits kann eine Prüfschaltung, der keinen Formatierer 13 und Treiber 16 umfaßt, an einem Eingangskontakt der ZPV angeschlossen verwendet werden.
  • Abb. 2 zeigt einen elektronischen Schaltungs- oder Kartenprüfer mit drei Prüfschaltungen 10a, 10b und 10c wie in Abb. 1 gezeigt. Jede Prüfschaltung ist mit verschiedenen elektrischen Anschlüssen 18a, 18b und 18c, wie etwa einem Kontakt, der zu prüfenden elektronischen Vorrichtung ZPV verbunden. Eine Taktgebereinrichtung 30 ist mit jedem der Prüfschaltkreise 10a, 10b und 10c und dessen elektronischen Vorrichtungen über einen elektrischen Anschluß, wie etwa eine Leitung verbunden.
  • Da jeder Kontakt oder jede elektrische Verbindung 18a, 18b und 18c der ZPV mit seiner eigenen Prüfschaltung, einen Programmgeber 11 und einen Programmgebervektorspeicher 12 umfassend, verbunden ist, kann zu der entsprechenden elektrischen Verbindung der ZPV oder zu dem entsprechenden Komparator einer jeden Prüfschaltung 10a, 10b und 10c eine andere Abfolge von Prüfdaten übertragen werden.
  • Abb. 3 zeigt eine Matrix, die Testmuster oder Abfolgen von Prüfdaten eines Binärzählers (nicht gezeigt) mit 5 elektrischen Anschlüssen oder Kontakten enthält. Selbstverständlich könnte jede andere digitale elektronische ZPV mit dem erfindungsgemäßen elektronischen Schaltungs- oder Kartenprüfer geprüft werden.
  • Die Matrix aus Abb. 3 umfaßt 20 Zeilen (1 bis 20), die Prüfvektoren genannt werden. Jeder Prüfvektor zeigt die Signale an allen 5 Kontakten des Binärzählers während eines Taktzyklus. Die linke Spalte "CLK" der Matrix zeigt das Signal an dem Taktkontakt der Binärzähler-ZPV während jedem der 20 Zyklen. Das Symbol "0" bedeutet niedrigen Spannungspegel, "1" bedeutet einen hohen Spannungspegel. Das in der linken Spalte der Matrix gezeigte Taktsignal ist ein Impulssignal, das heißt, daß das hohe Spannungsniveau "1" nur als ein kurzer Spannungsstoß an den Taktkontakt der ZPV angelegt wird.
  • Die nächsten Spalten Qa bis Qd sind die Ausgangskontakte des gemeinsamen Binärzählers. Wenn man die Abfolge der Ausgangsdaten des Kontakts Qb betrachtet, kann man erkennen, daß die Zeichenfolge "0011" in der Abfolge der Ausgangsdaten wiederholt vorhanden ist.
  • Zur Prüfung des Binärzählers werden fünf erfindungsgemäße Prüfschaltungen verwendet. Eine für den Takt-Eingangskontakt und vier Prüfschaltungen für die Ausgangskontakte. Üblicherweise umfaßt ein Binärzähler mehr als 5 Kontakte, aber zum besseren Verständnis der vorliegenden Erfindung wurden nur die fünf erwähnten Kontakte betrachtet.
  • Ohne Komprimierung der an den Takt-Eingangskontakt anzulegenden Abfolge von Prüfdaten benötigt man:
  • 1 Programmgeberanweisung + 20 Vektoren = 28 Vektoren
  • Speicherplatz in dem Prüfschaltkreis des zugeordneten Takteingangs des Binärzählers. Zur Speicherung einer Programmgeberanweisung sind acht Vektoren an Speicherplatz notwendig. Wenn man die an den Takteingang anzulegende Abfolge von Prüfdaten ansieht, kann man leicht erkennen, daß die Prüfschaltung 20mal einen hohen Spannungspegel "1" an den Taktkontakt des Zählers anlegt. Ein erfindungsgemäßer Prozessor untersucht diese Abfolge von Prüfdaten und erzeugt eine Programmgeberanweisung zur Entkomprimierung. Die Programmgeberanweisung des Prozessors zur Entkomprimierung wird im Speicher der erfindungsgemäßen Prüfschaltung gespeichert. Weiterhin erzeugt der Prozessor eine komprimierte Abfolge von Prüfdaten. In diesem speziellen Fall besteht die komprimierte Abfolge von Prüfdaten aus nur einer wiederholt in der Abfolge von Prüfdaten auftretenden Zeichenfolge ("1"). Somit werden nur
  • 1 Programmgeberanweisung zur Entkomprimierung + 1 Vektor = 9 Vektoren Speicherplatz benötigt.
  • Um eine Abfolge von Prüfdaten des Ausgangskontaktes Qb von einer Prüfschaltung (ohne eine erfindungsgemäße Komprimierungsmethode zu verwenden) zu erzeugen, benötigt man 28 Vektoren Speicherplatz. Das ist die selbe Menge wie für die Speicherung der unkomprimierten Abfolge von Prüfdaten, die an den Takteingang des Binärzählers anzulegen sind.
  • Der erfindungsgemäße Prozessor erkennt, daß die Zeichenfolge »0011" fünfmal in der Abfolge der Ausgangsdaten wiederholt wird. Um eine solche an einen Komparator, der die Abfolge von Prüfdaten mit der Abfolge der Ausgangsdaten vergleicht, anzulegende Abfolge von Prüfdaten zu erzeugen, erzeugt der Prozessor eine Programmgeberanweisung zur Entkomprimierung, der den Programmgeber des Prüfers anweist, die Zeichenfolge fünfmal zu wiederholen. Weiterhin erzeugt der Prozessor die Zeichenfolge "0011" die die komprimierte Abfolge von Prüfdaten darstellt. Zur Speicherung werden
  • 1 Programmgeberanweisung zur Entkomprimierung + 4 Vektoren = 12 Vektoren Speicherplatz im Speicher der Prüfschaltung für Kontakt Qb benötigt.
  • Es ist zu verstehen, daß auch eine Programmgeberanweisung zur Entkomprimierung zur Erzeugung der Zeichenfolge "00" und eine weitere Programmgeberanweisung zur Entkomprimierung zur Erzeugung der Zeichenfolge "11" verwendet werden könnten. Dann beträgt der benötigte Speicherplatz
  • 1 Programmgeberanweisung zur Entkomprimierung + 1 Vektor = 9 Vektoren + 1 Programmgeberanweisung zur Entkomprimierung + 1 Vektor = 9 Vektoren für die Zeichenfogen "00" und "11". Da die Abfolge von Ausgangsdaten des Kontakts Qb fünf solcher Zeichenfogen enthält, würden insgesamt (5 x 18 = 90 Vektoren benötigt.
  • Dies zeigt, daß solch eine Komprimierung 68 Vektoren mehr Speicherplatz benötigen würde. Der erfindungsgemäße Prozessor prüft die verschiedenen Möglichkeiten zur Kompression der Abfolge von Prüfdaten und wählt per Vergleich die Kompression, die am wenigsten Speicherplatz benötigt.
  • Abb. 4A-E zeigen die von einem Prozessor durchgeführte Komprimierung einer Abfolge von Prüfdaten detaillierter. In diesem Beispiel komprimiert der erfindungsgemäße Prozessor nur unmittelbar hintereinander folgende Zeichenfolgen.
  • Die Abfolge von Prüfdaten lautet zum Beispiel:
  • 101X101X101X101X1111111111101010101010101
  • In Abb. 4A lädt der Prozessor die ersten beiden Ziffern "10" der Abfolge von Prüfdaten und prüft, ob diese Zeichenfolge unmittelbar in der dritten und vierten Ziffer der Abfolge von Prüfdaten wiederholt wird. Da dies nicht der Fall ist, lädt der Prozessor eine weitere Ziffer und vergleicht, ob die Zeichenfolge "101" unmittelbar bei der vierten Ziffer der Abfolge von Prüfdaten (Abb. 4B) wiederholt wird. Da dies nicht der Fall ist, lädt der Prozessor eine weitere Ziffer, die vierte Ziffer "X" (Abb. 4C). Dann vergleicht der Prozessor, ob diese Zeichenfolge "101X" wiederholt in der Abfolge von Prüfdaten vorhanden ist. Wie zu sehen ist, ist dies viermal der Fall. Der Prozessor erzeugt eine Programmgeberanweisung zur Entkomprimierung. Diese Anweisung ist eine Anweisung, den Programmgeber des betreffenden Prüfkreises so zu betreiben, daß ein Satz von vier Vektoren viermal wiederholt wird. Weiter erzeugt der Prozessor vier Vektoren die die wiederholte Zeichenfolge "101X" darstellen. Die Programmgeberanweisung zur Entkomprimierung und die vier Vektoren werden in einem Programmgebervektorspeicher der betreffenden Prüfschaltung gespeichert, wie z.B. in der in Abb. 1 gezeigten Prüfschaltung 10. "X" ist ein Vektor, der anzeigt, daß diese Ziffer nicht von dem Komparator der Prüfschaltung verglichen werden soll. Aus bestimmten Gründen wird eine solche Ziffer "X" in einer Abfolge von Prüfdaten verwendet.
  • In Abb. 4D prüft der Prozessor den folgenden Teil der zusammenhängenden Abfolge von Prüfdaten. Der Prozessor lädt die erste Ziffer "1" des folgenden Teils der Abfolge von Prüfdaten, der nach dem ersten, bereits komprimierten Teil beginnt, und die geladene Ziffer "1" mit dem folgenden Teil der Abfolge von Prüfdaten an einer als "Beginn" gekennzeichneten Stelle vergleicht. Der Prozessor erkennt, daß die Zeichenfolge "1" beginnend mit der siebten Stelle elfmal wiederholt wird. Der Prozessor erzeugt eine weitere Programmgeberanweisung zur Entkomprimierung und einen Vektor "1". Beide werden ebenfalls in dem Programmgebervektorspeicher der dem betreffenden Kontakt der ZPV zugeordneten Prüfschaltung gespeichert.
  • In Abb. 4E prüft der Prozessor den letzten Teil der Abfolge von Prüfdaten in Hinblick auf Redundanz. Nach dem Laden der ersten beiden Ziffern der Abfolge von Prüfdaten "01" erkennt der Prozessor mit Hilfe eines Komparators oder eines Vergleichsverfahrens, daß die Zeichenfolge "01" siebenmal wiederholt wird. Der Prozessor erzeugt eine Programmgeberanweisung zur Entkomprimierung und zwei Vektoren für die Zeichenfolge "01". Wenn der Programmgeber der Prüfschaltung mit dieser Programmgeberanweisung zur Entkomprimierung betrieben wird, wird der Programmgeber die Zeichenfolge "01" unmittelbar hintereinander erzeugen. Eine Programmgeberanweisung zur Entkomprimierung und die zwei Vektoren "01" sind ebenfalls im Programmgebervektorspeicher der Prüfschaltung des betreffenden Kontaktes gespeichert, der mit der in Abb. 4A-E gezeigten Abfolge von Prüfdaten geprüft werden soll.
  • Wie in Abb. 4A-E beschrieben wird die 41 Ziffern umfassende Abfolge von Prüfdaten erfindungsgemäß von dem Prozessor in drei Programmgeberanweisung zur Entkomprimierung und sieben Vektoren (4+1+2) komprimiert. Insgesamt werden 31 Vektoren benötigt, eine Abfolge von Prüfdaten mit 41 Ziffern zu beschreiben. Zur Speicherung der unkomprimierten Abfolge von Prüfdaten würden 41 Vektoren benötigt.
  • Abb. 5 zeigt die Komprimierung einer weiteren Abfolge von Prüfdaten durch Komprimieren von Zeichenfolgen in dieser, die nicht unmittelbar aufeinander folgen.
  • In dem in Abb. 5 gezeigten Beispiel ist nur die Komprimierung der häufigsten Zeichenfolgen in der Abfolge von Prüfdaten erklärt. Es ist zu verstehen, daß auch weniger häufig, wiederholt vorhandene Zeichenfogen in der Abfolge von Prüfdaten entsprechend komprimiert werden können.
  • Die Abfolge von Prüfdaten in Abb.5 lautet:
  • 101X000101X1111101X101010101X000101X1010101X010
  • Durch Laden einer Ziffer nach der anderen in den erfindungsgemäßen Prozessor und Prüfen, wie oft die gegenwärtige bereits geladene Zeichenfolge in der Abfolge von Prüfdaten erscheint, ermittelt der Prozessor, daß die Zeichenfolge "101X" die am häufigsten wiederholt vorkommende Zeichenfolge in der Abfolge von Prüfdaten der Abb. 5 ist.
  • Der Prozessor ersetzt die Zeichenfolge "101X" durch eine Zugriffsanweisung "T". Aus Abb. 5 ist zu ersehen, daß eine Abfolge von Prüfdaten, die die Zugriffsanweisungen enthält, viel kürzer ist als die unkomprimierte Abfolge von Prüfdaten. Die komprimierte Abfolge von Prüfdaten ist im Programmgebervektorspeicher der Prüfschaltung des betreffenden Kontaktes gespeichert. Wenn der Programmgeber der Prüfschaltung die die Zugriffsanweisungen "T" enthaltende komprimierte Abfolge von Prüfdaten lädt, greift der Programmgeber auf den die Zeichenfolge "101X" speichernde Programmgebervektorspeicher zu und ersetzt jede Zugriffsanweisung "T" in der komprimierten Abfolge von Prüfdaten mit der gespeicherten Zeichenfolge "101X" und erzeugt damit die entkomprimierte Abfolge von Prüfdaten.

Claims (14)

1. Elektronischer Schaltungs- oder Kartenprüfer zum Prüfen einer elektronischen Vorrichtung (ZPV), der eine Vielzahl von Prüfschaltungen (10, 10a, 10b, 10c) umfaßt, von denen jede umfaßt:
einen Leiter (18; 18a, 18b, 18c) zur Bereitstellung einer elektrischen Verbindung zu der zu prüfenden elektronischen Vorrichtung (ZPV);
einen ersten Speicher (12), der mindestens eine komprimierte Abfolge von Prüfdaten speichert, die hinsichtlich einer in der Abfolge von Prüfdaten wiederholt vorhandenen Zeichenfolge komprimiert ist;
einen Programmgeber (11), verbunden mit dem ersten Speicher (12) über einen Adreßbus (19) und einen Datenbus (20), der die Entkomprimierung der komprimierten Abfolge von Prüfdaten und die Übertragung der entkomprimierten Abfolge von Prüfdaten zu der elektronischen Vorrichtung (ZPV) oder zu einem ersten Komparator (14) steuert, der die Antwortdaten der elektronischen Vorrichtung (ZPV) mit den entkomprimierten Prüfdaten vergleicht;
jede Prüfschaltung (10, 10a, 10b, 10c) steht in einer elektrischen Verbindung mit einem elektrischen Anschluß (18a, 18b, 18c) der zu prüfenden elektronischen Vorrichtung (ZPV);
eine Taktgebereinrichtung (30), um den Programmgeber mit einem Signal zur zeitlichen Steuerung zu versorgen.
2. Elektronischer Schaltungs- oder Kartenprüfer gemäß Anspruch 1 umfassend einen Prozessor, der die Abfolge von Prüfdaten untersucht, die zu den elektrischen Verbindungen (18a, 18b, 18c) der zu prüfenden elektronischen Vorrichtung (ZPV) oder zu dem ersten Komparator (14) in Hinblick auf eine in der Abfolge von Prüfdaten wiederholt vorhandenen Zeichenfolge zu übertragen sind, wobei der Prozessor Programmgeberanweisungen und die komprimierte Abfolge von Prüfdaten erzeugt, wobei die Programmgeberanweisungen Arbeitsanweisungen für den Programmgeber sind, die komprimierte Abfolge von Prüfdaten in die Abfolge von Prüfdaten zu entkomprimieren.
3. Elektronischer Schaltungs- oder Kartenprüfer gemäß Anspruch 2, wobei die Programmgeberanweisungen in dem ersten Speicher (12) oder in einem zweiten Speicher der Prüfschaltung gespeichert werden.
4. Elektronischer Schaltungs- oder Kartenprüfer gemäß Anspruch 2 oder 3 wobei die wiederholt vorhandene Zeichenfolge nur einmal in dem ersten Speicher (12) gespeichert wird, und die Programmgeberanweisungen eine Anweisung umfassen, die Zeichenfolge wann immer nötig zu wiederholen, um die Abfolge von Prüfdaten auf der Grundlage der komprimierten Abfolge von Prüfdaten zu erzeugen.
5. Elektronischer Schaltungs- oder Kartenprüfer gemäß Anspruch 4, wobei die Programmgeberanweisungen mindestens zwei Zugriffsanweisungen umfassen, um die nur einmal gespeicherte, in einem Speicher des Programmgebers wiederholt nacheinander vorhandene Zeichenfolge zu laden.
6. Elektronischer Schaltungs- oder Kartenprüfer gemäß Anspruch 2, einen zweiten Komparator umfassend, der überprüft, ob das Abspeichern der wiederholt vorkommenden Zeichenfolge und der Programmgeberanweisung, die Zeichenfolge zur Erzeugung der Abfolge von Prüfdaten wann immer nötig zu wiederholen, mehr Speicherplatz benötigt als die Speicherung der entkomprimierten wiederholt vorhandenen Zeichenfolgen.
7. Elektronischer Schaltungs- oder Kartenprüfer gemäß Anspruch 1, wobei jeder der Programmgeber (11) der Prüfschaltungen mit Ausnahme des Zeitmeßsignals unabhängig von den anderen Programmgebern arbeitet.
8. Elektronischer Schaltungs- oder Kartenprüfer gemäß Anspruch 1, wobei jeder der Speicher (12) ein RAM umfaßt.
9. Elektronischer Schaltungs- oder Kartenprüfer gemäß Anspruch 1, wobei jeder der Programmgeber eine Programmgeberspeichereinheit, ein Programmgeberverzeichnis und einen Programmgebercontrol 1er umfaßt.
10. Verfahren zur Prüfung einer elektronischen Vorrichtung (ZPV) umfassend einen ersten Schritt, in dem eine entkomprimierte, an eine elektrische Verbindung der zu prüfenden elektronischen Vorrichtung (ZPV) anzulegende Abfolge von Prüfdaten von einem Programmgeberanweisungen und eine komprimierte Abfolge von Prüfdaten, die hinsichtlich einer in der Abfolge von Prüfdaten wiederholt vorhandenen Zeichenfolge komprimiert ist, erzeugenden Prozessor komprimiert wird;
einen zweiten Schritt, in dem die komprimierte Abfolge von Prüfdaten und die Programmgeberanweisungen des Programmgebers (11) in mindestens einem ersten Speicher (12) gespeichert werden, der jeweils mit dem Programmgeber (11) sowohl über einen Adreßbus (19) als auch über einen Datenbus (20) verbunden ist;
einen dritten Schritt, in dem der Programmgeber (11) von den Programmgeberanweisungen betrieben wird, um die komprimierte Abfolge von Prüfdaten zu entkomprimieren;
einen vierten Schritt, in dem die entkomprimierte Abfolge von Prüfdaten zu dem elektrischen Anschluß der zu prüfenden elektronischen Vorrichtung (ZPV) oder zu einem Komparator (14) übertragen wird, der die Antwortdaten der elektronischen Vorrichtung (ZPV) mit der entkomprimierten Abfolge von Prüfdaten vergleicht.
11. Verfahren zur Prüfung einer elektronischen Vorrichtung (ZPV) gemäß Anspruch 10, bei dem die entkomprimierte Abfolge von Prüfdaten in Hinsicht auf die wiederholt in der entkomprimierten Abfolge von Prüfdaten vorhandene Zeichenfolge überprüft wird, und die Zeichenfolge nur einmal oder zumindest weniger häufig gespeichert wird, als sie in dem ersten Speicher (12) vorkommt.
12. Verfahren zur Prüfung einer elektronischen Vorrichtung (ZPV) gemäß Anspruch 11, bei dem bei der Komprimierung der Abfolge von Prüfdaten die wiederholt vorhandene Zeichenfolge aus der Abfolge von Prüfdaten entfernt wird und eine erste Programmgeberanweisung zu den bereits vorhandenen Programmgeberanweisungen, die die Arbeitsweise des Programmgebers (11) steuern, hinzugefügt wird, so daß der Programmgeber (11) mit der Programmgeberanweisung betrieben wird und bereits vorhandene Programmgeberanweisungen die Abfolge von Prüfdaten erzeugen oder die bereits vorhandenen Programmgeberanweisungen entsprechend modifiziert werden.
13. Verfahren zur Prüfung einer elektronischen Vorrichtung (ZPV) gemäß Anspruch 11, bei dem bei der Komprimierung der Abfolge von Prüfdaten die wiederholt vorhandene Zeichenfolge durch eine Zugriffsanweisung ersetzt wird, die so komprimierte Abfolge von Prüfdaten in dem ersten Speicher (12), die Zeichenfolge in dem ersten Speicher (12) oder einem zweiten Speicher gespeichert wird, der Programmgeber (11) beim nacheinander Laden der Abfolge von Prüfdaten zur Entkomprimierung das Vorhandensein der Zugriffsanweisung überprüft und für den Fall des Vorhandenseins die Zeichenfolge lädt und die Zeichenfolge einfügt, um die entkomprimierte Abfolge von Prüfdaten zu erhalten, die an einen elektrischen Anschluß der zu prüfendenden elektronischen Vorrichtung (ZPV) oder an den Komparator (14) anzulegen ist, der die Antwortdaten der elektronischen Vorrichtung (ZPV) mit der entkomprimierten Abfolge von Prüfdaten vergleicht.
14. Verfahren zur Prüfung einer elektronischen Vorrichtung (ZPV) gemäß Anspruch 12, bei dem ein zweiter Komparator überprüft, ob die erste Programmgeberanweisung zu den bereits vorhandenen Programmgeberanweisungen hinzugefügt wird, mehr Speicherplatz benötigt als notwendig ist, wiederholt vorhandene Zeichenfolgen zu speichern.
DE69502827T 1995-08-10 1995-08-10 Elektronischer Schaltungs- oder Kartenprüfer und Verfahren zur Prüfung einer elektronischen Vorrichtung Expired - Fee Related DE69502827T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP95112576A EP0758771B1 (de) 1995-08-10 1995-08-10 Elektronischer Schaltungs- oder Kartenprüfer und Verfahren zur Prüfung einer elektronischen Vorrichtung

Publications (2)

Publication Number Publication Date
DE69502827D1 DE69502827D1 (de) 1998-07-09
DE69502827T2 true DE69502827T2 (de) 1998-10-15

Family

ID=8219512

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69502827T Expired - Fee Related DE69502827T2 (de) 1995-08-10 1995-08-10 Elektronischer Schaltungs- oder Kartenprüfer und Verfahren zur Prüfung einer elektronischen Vorrichtung

Country Status (4)

Country Link
US (1) US5654971A (de)
EP (1) EP0758771B1 (de)
JP (1) JP3943626B2 (de)
DE (1) DE69502827T2 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2733323B1 (fr) * 1995-04-19 1997-05-30 Schlumberger Ind Sa Procede et equipement de test automatique en parallele de composants electroniques
US6014764A (en) * 1997-05-20 2000-01-11 Schlumberger Technologies Inc. Providing test vectors with pattern chaining definition
JPH10319095A (ja) * 1997-05-22 1998-12-04 Mitsubishi Electric Corp 半導体テスト装置
US6073259A (en) * 1997-08-05 2000-06-06 Teradyne, Inc. Low cost CMOS tester with high channel density
US5825787A (en) * 1997-11-25 1998-10-20 Xilinx, Inc. System and method for accessing a test vector memory
US5948115A (en) * 1998-01-30 1999-09-07 Credence Systems Corporation Event phase modulator for integrated circuit tester
JP2000021193A (ja) * 1998-07-01 2000-01-21 Fujitsu Ltd メモリ試験方法及び装置並びに記憶媒体
US6553529B1 (en) 1999-07-23 2003-04-22 Teradyne, Inc. Low cost timing system for highly accurate multi-modal semiconductor testing
DE19948904C1 (de) * 1999-10-11 2001-07-05 Infineon Technologies Ag Schaltungszelle mit eingebauter Selbsttestfunktion und Verfahren zum Testen hierfür
JP2002048844A (ja) * 2000-07-31 2002-02-15 Ando Electric Co Ltd 半導体試験装置
US6560756B1 (en) * 2001-07-02 2003-05-06 Ltx Corporation Method and apparatus for distributed test pattern decompression
US6826721B2 (en) 2001-11-01 2004-11-30 Agilent Technoloiges, Inc. Data accelerator and methods for increasing data throughput
WO2003040741A1 (fr) * 2001-11-06 2003-05-15 Renesas Thechnology Corp. Procede et appareil permettant de tester une composante electronique, ainsi que procede de commercialisation associe
US7234092B2 (en) 2002-06-11 2007-06-19 On-Chip Technologies, Inc. Variable clocked scan test circuitry and method
US7036062B2 (en) * 2002-10-02 2006-04-25 Teseda Corporation Single board DFT integrated circuit tester
US7188286B2 (en) * 2003-01-24 2007-03-06 On-Chip Technologies, Inc. Accelerated scan circuitry and method for reducing scan test data volume and execution time
US7131047B2 (en) * 2003-04-07 2006-10-31 Sun Microsystems, Inc. Test system including a test circuit board including resistive devices
US7404109B2 (en) * 2003-06-12 2008-07-22 Verigy (Singapore) Pte. Ltd. Systems and methods for adaptively compressing test data
CN100367676C (zh) * 2004-05-27 2008-02-06 中国科学院计算技术研究所 一种卷积码的编码方法
EP1922555B1 (de) * 2005-08-09 2014-10-08 Texas Instruments Incorporated Wählbarer jtag- oder trace-zugriff mit datenspeicher und ausgabe
CN100383545C (zh) * 2005-11-29 2008-04-23 威盛电子股份有限公司 集成电路设计模拟环境的测试模式产生方法
US20070234579A1 (en) * 2006-04-06 2007-10-11 Patrick James F Implement holder
US7525856B2 (en) * 2007-04-04 2009-04-28 Atmel Corporation Apparatus and method to manage external voltage for semiconductor memory testing with serial interface
US8295182B2 (en) * 2007-07-03 2012-10-23 Credence Systems Corporation Routed event test system and method
KR101221868B1 (ko) 2011-02-28 2013-01-15 연세대학교 산학협력단 테스트 데이터를 압축하는 방법, 테스트 데이터 압축방법이 구현된 프로그램이 저장된 컴퓨터 판독가능한 저장매체 및 압축된 테스트 데이터 복원장치
US8839063B2 (en) * 2013-01-24 2014-09-16 Texas Instruments Incorporated Circuits and methods for dynamic allocation of scan test resources

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652814A (en) 1983-06-13 1987-03-24 Hewlett-Packard Company Circuit testing utilizing data compression and derivative mode vectors
US5025205A (en) * 1989-06-22 1991-06-18 Texas Instruments Incorporated Reconfigurable architecture for logic test system
US5001418A (en) * 1989-12-06 1991-03-19 Posse Kenneth E Method for compressing data-vectors for a circuit board testing machine
US5513188A (en) * 1991-09-10 1996-04-30 Hewlett-Packard Company Enhanced interconnect testing through utilization of board topology data
US5402427A (en) 1992-06-18 1995-03-28 Hewlett-Packard Company Circuit tester with coincident sequencing of independently compressed test data matrix segments

Also Published As

Publication number Publication date
DE69502827D1 (de) 1998-07-09
US5654971A (en) 1997-08-05
JPH10307173A (ja) 1998-11-17
JP3943626B2 (ja) 2007-07-11
EP0758771B1 (de) 1998-06-03
EP0758771A1 (de) 1997-02-19

Similar Documents

Publication Publication Date Title
DE69502827T2 (de) Elektronischer Schaltungs- oder Kartenprüfer und Verfahren zur Prüfung einer elektronischen Vorrichtung
DE2918053C2 (de)
DE69124170T2 (de) Automatisches Prüfausrüstungssystem, das eine Stiftscheibenarchitektur verwendet
DE69613560T2 (de) Ein Prüfgerät für elektronische Schaltkreise oder Platinen mit komprimierten Datenfolgen
DE4305442C2 (de) Verfahren und Vorrichtung zum Erzeugen eines Testvektors
DE69100204T2 (de) Einrichtung zur Erzeugung von Testsignalen.
EP1097460B1 (de) Integrierte schaltung mit einer selbsttesteinrichtung zur durchführung eines selbsttests der integrierten schaltung
DE69107476T2 (de) Vorrichtung für eine in-circuit-prüfung mit einem minimalspeicher.
DE3900248C2 (de) Verfahren zur schnellen Ablaufsteuerung digitaler Testmuster und Vorrichtung zur Durchführung des Verfahrens
DE69414960T2 (de) Halbleiterspeichergerät zur Ausführung einer Speicherprüfung
DE19951534A1 (de) Integrierte Halbleiterschaltung
DE2926322A1 (de) Speicher-subsystem
DE3587620T2 (de) Logikanalysator.
DE69219662T2 (de) Verfahren zur On-Line-Modifizierung von komprimierten digitalen Prüfvektoren
DE19951205A1 (de) Testmustergenerator; Speichertestvorrichtung und Verfahren zur Erzeugung einer Mehrzahl von Testmustern
DE3850547T2 (de) Speicher mit eingebautem Logik-LSI und Verfahren zum LSI-Prüfen.
EP1163680B1 (de) Vorrichtung und verfahren für den eingebauten selbsttest einer elektronischen schaltung
DE19781563C2 (de) Mustergenerator
WO2005015249A2 (de) Elektronisches element mit einem zu testenden elektronischen schaltkreis und testsystem-anordnung zum testen des elektronischen elements
EP0640919B1 (de) Prozessorschaltung mit Testeinrichtung
DE10058464B4 (de) Mustererzeugungsverfahren, dieses verwendender Mustergenerator, und diesen Mustergenerator verwendendes Speichertestgerät
DE10112311A1 (de) Verfahren und Einrichtung zum Kalibrieren zur Korrektur von Impulsbreitenzeitfehlern beim Testen integrierter Schaltungen
DE69330539T2 (de) Steuerungseinrichtung zur Schnittstellensteuerung zwischen einer Testmaschine und einer elektronischen Mehrkanalschaltung, insbesondere nach dem "Boundary Test Standard"
DE60223043T2 (de) Elektronischer schaltkreis und testverfahren
DE19948904C1 (de) Schaltungszelle mit eingebauter Selbsttestfunktion und Verfahren zum Testen hierfür

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AGILENT TECHNOLOGIES DEUTSCHLAND GMBH, 71034 BOEBL

8327 Change in the person/name/address of the patent owner

Owner name: VERIGY (SINGAPORE) PTE. LTD., SINGAPORE, SG

8339 Ceased/non-payment of the annual fee