DE69500045T2

DE69500045T2 - Regelschaltung mit Zenerreferenz

Info

Publication number: DE69500045T2
Application number: DE69500045T
Authority: DE
Inventors: Sylvie Drouot; De Ferron Gerard Silvestre
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1994-04-21
Filing date: 1995-04-14
Publication date: 1997-01-30
Anticipated expiration: 2015-04-15
Also published as: EP0678801A1; FR2719134B1; FR2719134A1; US5612611A; JPH07319567A; EP0678801B1; DE69500045D1

Description

Die Erfindung betrifft eine Spannungsregelschaltung, die eine Zenerdiode zum Erzeugen einer stabilen Referenzspannung, Vergleichermittel zum Vergleichen einer Versorgungsspannung mit dieser Referenzspannung und Regelungsmittel zum Begrenzen der Versorgungsspannung in Abhängigkeit davon einsetzt. Sie wird beispielsweise eingesetzt zum Begrenzen des Wertes der Ausgangsspannung einer Spannungsmultiplikatorschaltung.
Bei zahlreichen elektronischen Anwendungen ist man gezwungen, schaltungen zum Erzeugen von an das gute Funktionieren der Anwendung angepaßten analogen Versorgungsspannungen zu verwenden. So kann man ausgehend von einer Grundversorgung aus Batterie oder Netz gezwungen sein, schaltungen zu entwickeln, die es ermöglichen, die verfügbare Basisversorgungsspannung zu vermindern oder zu erhöhen. Zum Beispiel kann man den Mikroprozessor eines ans Netz angeschlossenen Computers nicht direkt mit 220 Volt versorgen, ohne ihn zu zerstören. Wenn man hingegen ein batteriebetriebenes Gerät zum Messen hoher Impedanzen bauen will, ist man gezwungen, eine Zerhackerversorgungsschaltung zu entwickeln, um ausreichende Meßströme zu erhalten. Auch kann eine gegebene Schaltung aus verschiedenen Modulen aufgebaut sein, die die Erzeugung von für diese Module spezifischen Versorgungsspannungen erfordern. Zum Beispiel kann man zur Versorgung eines Mikrocontrollers, der aus wenigstens einem Mikroprozessor und einem Nur-Lese-Speicher besteht, gezwungen sein, Versorgungsspannungen von unterschiedlichem Wert für den Mikroprozessor und den Speicher zu erzeugen.
Betrachtet man einen Speicher vom MOS-Typ, der matrixartig in aus MOS-Transistoren aufgebauten Zellen organisiert ist, so kann man gezwungen sein, speicherinterne Versorgungsschaltungen vorzusehen, um spezifische Spannungen zum Polarisieren der Steuergates dieser Transistoren zu erzeugen. Typischerweise werden mit Hilfe von Spannungsmultiplikatoren Versorgungsspannungen oberhalb der Nennspannung der Schaltung (im Bereich von 3 bis 5 Volt) erzeugt.
Herkömmlicherweise ermöglicht eine Spannungsmultiplikatorschaltung (auch Ladungspumpe genannt), eine Ausgangsspannung aus einer empfangenen Versorgungsspannung zu erzeugen, indem nacheinander ein oder mehrere Kondensatoren derart geladen und entladen werden, daß die Ausgangsspannung größer ist als die empfangene Versorgungsspannung. Die Ausgangsspannung nimmt progressiv zu und erreicht einen asymptotischen Wert, der typischerweise ein Vielfaches der empfangenen Versorgungsspannung beträgt. Um z.B. eine Ausgangsspannung gleich dem Zweifachen der empfangenen Spannung zu erzeugen, kann eine als Schenkel-Verdoppler bezeichnete Schaltung verwendet werden. Ein Nachteil dieser Schaltung ist, daß die Ausgangsspannung im Laufe der Zeit immer langsamer zunimmt. Man ist daher gezwungen, um die zum Erreichen der gewollten Ausgangsspannung notwendige Zeit zu verringern, den Multiplikator überzudimensionieren und am Ausgang zu begrenzen. Zum Beispiel verwendet man anstelle einer Schaltung, die die empfangene Spannung verdoppelt, eine Schaltung, die sie verdreifacht und begrenzt die Ausgangsspannung auf das Doppelte der empfangenen Spannung, sobald dieser Wert erreicht ist.
Um so den Wert der Ausgangsspannung zu begrenzen, kann man typischerweise einen Parallelregler einsetzen. Diese Regler enthalten drei Grundelemente: eine Präzisicns-Referenzspannung, einen Fehlerverstärker und ein Leistungssteuerelement. Die verschiedenen Untergruppen eines Reglers sind in einer Gegenkopplungsschleife derart verbunden, daß die Ausgangsspannung gesteuert wird und konstant bleibt.
Der einfachste Spannungsregler besteht aus einer Zenerdiode, die parallel zu einer durch die Ausgangsspannung versorgten Last angeschlossen ist. Unter Last ist z.B. die einer Anordnung von Steuergates der MOS-Transistoren eines Speichers äquivalente Kapazität zu verstehen. Ein Nachteil dieser Art von Regler ist, daß die Ausgangsspannung auf die Sperrspannung einer Zenerdiode oder ein Vielfaches davon (bei mehreren in Reihe geschalteten Dioden) festgelegt ist. Daher kann man die Spannung nicht auf einen geringeren Wert als die Sperrspannung der Zenerdiode beschränken. Außerdem muß die Diode mit einer höheren Spannung als dieser Sperrspannung versorgt werden, um den Referenzwert zu erhalten. Es wird jedoch immer mehr angestrebt, Produkte zu entwikkeln, die mit einer niedrigen Versorgungsspannung im Bereich von 3 Volt arbeiten. Wenn man z.B. eine Spannung von 4,5 Volt erzeugen will, kann man nach dem gegenwärtigen Stand der Technik eine Diode, deren Sperrspannung 5,5 Volt beträgt, nicht versorgen.
Für den Fall, daß die gewünschte Ausgangsspannung größer als die Sperrspannung einer Referenz-Zenerdiode ist, sind bereits Regler bekannt, bei denen ein durch den Ausgang eines Komparators gesteuerter Transistor parallel zur Last geschaltet ist. Am Eingang dieses Komparators wird die Sperrspannung mit einem Bruchteil der Ausgangsspannung verglichen, der mit Hilfe einer Spannungsteilerbrücke gewonnen wird.
Man könnte daher daran denken, dieses System anzupassen, indem man genauso die Referenzspannung teilt. Diese Lösung ist jedoch nicht akzeptabel. Sie impliziert nämlich, daß eine Widerstandskette parallel zu einer kapazitiven Last geschaltet wird, wodurch die Anstiegszeit der Ausgangsspannung verringert wird (hierbei wird eine Spannungsmultiplikatorschaltung unterstellt, die nur zur Versorgung kapazitiver Schaltungen korrekt arbeitet).
Man kann auch nicht die Sperrspannung und die zu begrenzende Spannung direkt vergleichen. Einerseits ist dies unmöglich, wenn die Ausgangsspannung auf einen kleineren Wert als den der Sperrspannung begrenzt werden soll, im gegenteiligen Fall stößt man auf ein Funktionsproblem des Komparators, wenn die für diesen Komparator verfügbare Versorgungsspannung kleiner ist als die zu vergleichenden Spannungen.
EP-A-0 342 581 beschreibt eine Spannungerhöhungsschaltung. Genauer gesagt beschreibt sie eine Schaltung zum Erzeugen einer Ausgangsspannung, die größer als die Versorgungsspannung der Schaltung und die Avalanchespannung der Halbleiterschaltung ist.
Im Hinblick auf das oben Gesagte ist Aufgabe der vorliegenden Erfindung, eine Spannungsregelschaltung vorzuschlagen, die es ermöglicht, eine Spannung auf einen Wert unterhalb einer Referenzspannung zu begrenzen, wobei eine dieser Spannungen oder beide Spannungen größer als die Versorgungsspannung sind.
Erfindungsgemäß wird diese Aufgabe gelöst durch eine Spannungsregelschaltung zum Begrenzen einer von einer Versorgungsschaltung ausgehend von einer Versorgungsspannung erzeugten internen Versorgungsspannung, wobei die Spannungsregelschaltung eine Zenerdiode zum Erzeugen einer Referenzspannung umfaßt, und die dadurch gekennzeichnet ist, daß sie ferner eine asymmetrische differentielle Stufe umfaßt, die eingangsseitig die interne Spannung und die Referenzspannung empfängt und ausgehend von der internen Spannung und der Referenzspannung Spannungen mit Werten unterhalb des Werts der Versorgungsspannung erzeugt, wobei diese Spannungen einem Komparator zugeführt werden, um Begrenzungsmittel mit dem Zweck zu steuern, die interne Versorgungsspannung zu regeln.
Vorzugsweise umfaßt die asymmetrische differentielle Stufe zwei Eingänge und zwei Ausgänge, wobei der erste Eingang an das Steuergate eines ersten Transistors angeschlossen ist, der in Reihe mit einem ersten Widerstand zwischen einen Versorgungs-Eingangsanschluß, der die Versorgungsspannung empfängt, und einen Referenzanschluß geschaltet ist, der eine Referenzspannung empfängt, wobei der zweite Eingang an das Steuergate eines zweiten Transistors angeschlossen ist, der in Reihe mit einem zweiten Widerstand zwischen den Versorgungs-Eingangsanschluß und den Referenzanschluß geschaltet ist, wobei der erste Ausgang vom Mittelpunkt zwischen dem ersten Transistor und dem ersten Widerstand und der zweite Ausgang vom Mittelpunkt zwischen dem zweiten Transistor und dem zweiten Widerstand gebildet ist.
Da die interne Spannung und die Referenzspannung an Steuergates von Transistoren angelegt werden, wird zum Erzeugen von niedrigeren Vergleichsspannungen kein Strom mehr auf eine eventuelle kapazitive Last gezogen. Um den Maximalwert der internen Spannung festzulegen, genügt es folglich, die Werte der Widerstände der differentiellen Stufe zu bestimmen. Auf diese Weise kann ein Maximalwert unterhalb des Werts der Referenzspannung festgelegt werden.
Vorzugsweise umfaßt die Schaltung eine zweite Spannungsmultiplikatorschaltung zum Versorgen der Zenerdiode an einem Ausgang.
Auf diese Weise wird das Problem der Versorgung der Zenerdiode gelöst, da sie nicht mehr von der Schaltung versorgt wird, die die interne Spannung erzeugt.
Vorzugsweise umfassen die Begrenzungsmittel einen in Reihe mit einem Begrenzungstransistor geschalteten Widerstand.
Vorzugsweise ist das Steuergate des Begrenzungstransistors an den Ausgang des Komparators angeschlossen.
Vorzugsweise umfassen die Begrenzungsmittel einen zweiten Begrenzungstransistor, dessen Steuergate an den Ausgang der zweiten Spannungsmultiplikatorschaltung angeschlossen ist.
Vorzugsweise umfaßt die Schaltung Steuermittel, um die Spannungsregelschaltung zu sperren, wenn ein binäres Begrenzungssteuersignal in einem ersten Zustand ist.
Die Erfindung ist besser zu verstehen anhand der nachfolgenden genauen Beschreibung eines bevorzugten Ausführungsbeispiels, aus der sich auch andere Besonderheiten und Vorteile ergeben. Diese Beschreibung wird nur zur Verdeutlichung, nicht aber zur Beschränkung der Erfindung gegeben und ist illustriert durch die folgenden Figuren:
- Figur 1: eine erfindungsgemäß ausgebildete Schaltung,
- Figur 2: eine Spannungsmultiplikatorschaltung, die zum Erzeugen des Entladungssignals verwendet wird,
- Figur 3: eine Variante der erfindungsgemäß ausgebildeten Schaltung, die Auswahlmittel zum Deaktivieren der Begrenzungsschaltung umfaßt.
Es soll angenommen werden, daß die in den Figuren 1 bis 3 gezeigten Schaltungen in CMOS-Technologie ausgeführt sind.
Figur 1 zeigt eine integrierte Schaltung 1 mit einer Spannungsregelschaltung 2. Man beachte, daß die Beschreibung Bezug nimmt auf eine integrierte Schaltung mit einer Spannungsmultiplikatorschaltung und einer Spannungsregelschaltung, wobei die Erfindung vorteilhafterweise in einem Speicher vom elektrisch programmierbaren Typ eingesetzt werden kann. Es ist jedoch auch vorstellbar, ohne den Rahmen der Erfindung zu verlassen, daß die Spannungsregelschaltung als unabhängige integrierte Schaltung ausgebildet oder mit Hilfe diskreter Komponenten aufgebaut ist.
Die Schaltung 1 umfaßt:
- einen Versorgungseingangsanschluß 3 zum Empfangen einer Versorgungsspannung VCC,
- einen Referenzeingangsanschluß 4 zum Empfangen einer Referenzspannung GND.
In der Praxis ist der Eingangsanschluß 4 eine Masse. In einem Beispiel beträgt VCC 3 Volt.
Die Schaltung 1 umfaßt ferner einen ersten Spannungsmultiplikator 5 und eine durch die Spannungsmultiplikatorschaltung 5 versorgte kapazitive Schaltung 6.
Die Spannungsmultiplikatorschaltung 5 umfaßt einen Oszillator 7, der durch die Versorgungsspannung VCC und die Masse versorgt wird und ein Taktsignal CK liefert. Das Taktsignal CK liegt an dem ersten Anschluß eines Kondensators 8 an, dessen zweiter Anschluß mit dem Versorgungsanschluß 3 über eine Diode 9 und mit einem Ausgangsanschluß 11 über eine Trenndiode 10 verbunden ist.
Die kapazitive Schaltung wird durch einen Kondensator 12b modelliert, der zwischen den Ausgangsanschluß 11 und die Masse 4 geschaltet ist.
Der Kondensator 12b repräsentiert z.B. eine Anordnung von Steuergates von Feldeffekttransistoren, die in den Speicherzellen eines elektrisch programmierbaren Nur-Lese-Speichers verwendet werden.
Angenommen, eine Schenkel-Multiplikatorschaltung verdopple die Versorgungsspannung VCC.
Die an dem Ausgangsanschluß 11 anliegende Spannung wird als interne Spannung VBS bezeichnet. Diese Spannung VBS soll begrenzt werden. In einem Beispiel wird VBS auf 4,5 Volt begrenzt, d.h. auf einen Maximalwert, der zwischen dem Wert der Versorgungsspannung VCC und dem durch den Schenkel- Verdoppler erreichbaren Maximalwert liegt.
Die Regelschaltung 2 umfaßt:
- einen Eingang 12a zum Empfangen der internen Spannung VBS,
- Referenzmittel 13, 14 und 29 bis 31 zum Erzeugen einer Referenzspannung VREF,
- einen Komparator 15 mit zwei Eingängen zum Steuern von Begrenzungsmitteln 16 bis 18 zum Begrenzen des Werts der internen Spannung VBS auf einen Maximalwert VBSM,
- eine differentielle Stufe 19, die die interne Spannung VBS und die Referenzspannung VREF empfängt.
Die Referenzmittel umfassen eine Zenerdiode 13, deren Anode an die Masse 4 angeschlossen ist und deren Kathode an den Ausgang 60 einer zweiten Spannungsmultiplikatorschaltung 14 über eine Diode 31 und einen Kondensator 29 angeschlossen ist.
Bei einem Beispiel wird angenommen, daß die Sperrspannung der Zenerdiode 5,5 Volt beträgt, also größer ist als sowohl die maximale interne Spannung VBS als auch die Versorgungsspannung VCC.
Die in Figur 2 gezeigte Spannungsmultiplikatorschaltung 14 umfaßt einen Kondensator 20, der an einem seiner Anschlüsse ein Taktsignal CK empfängt. Beispielsweise ist dieses Taktsignal identisch mit dem vom Oszillator der ersten Spannungsmultiplikatorschaltung 5 gelieferten Taktsignal. Die Schaltung 14 könnte auch einen Oszillator aufweisen, um ein anderes Taktsignal zu liefern. Der zweite Anschluß des Kondensators 20 ist an den Versorgungsanschluß 3 über einen NMOS-Transistor 22 angeschlossen. Das Steuergate dieses Transistors 22 empfängt das Taktsignal CK über einen Inverter 21. Dadurch wird dieser zweite Anschluß entweder auf das Potential VCC gelegt, wenn das Taktsignal CK im niedrigen Zustand (Massepotential) ist, oder auf 2 VCC gelegt, wenn das Taktsignal CK im hohen Zustand (Potential VCC) ist.
Die Spannungsmultiplikatorschaltung 14 umfaßt ferner einen Umschalter 32.
Dieser Umschalter 32 empfängt an einem Eingang 34 das Taktsignal CK. Dieses Taktsignal CK wird an den Eingang eines Inverters angelegt, der aus zwei Transistoren 27 und 28 vom PMOS- bzw. NMOS-Typ besteht, die in Serie zwischen den Versorgungsanschluß 3 und die Masse 4 geschaltet sind.
Dieser Inverter liefert somit an seinem Ausgang das Taktsignal CK. Der Kommutator 32 umfaßt ferner zwei Zweige, die aus zwei Transistoren vom PMOS- bzw. NMOS-Typ bestehen, die in Reihe zwischen einen Eingang 33 und die Masse 4 geschaltet sind. Der Eingang 33 ist mit dem zweiten Anschluß des Kondensators 20 verbunden.
Das Steuergate des NMOS-Transistors 25 des ersten Zweigs ist mit dem Eingang des Inverters verbunden. Das Steuergate des NMOS-Transistors 26 des zweiten Zweigs ist mit dem Ausgang dieses Inverters verbunden. Das Steuergate des PMOS- Transistors 23 des ersten Zweigs ist mit dem Mittelpunkt zwischen den Transistoren 24 und 26 des zweiten Zweigs verbunden. Das Steuergate des PMOS-Transistors 24 des zweiten Zweigs ist mit dem Mittelpunkt zwischen den Transistoren 23 und 25 des ersten Zweigs verbunden.
Schließlich weist der Umschalter einen Ausgang auf, der dem Ausgang 60 der Spannungsmultiplikatorschaltung 14 entspricht. Dieser Ausgang ist an den Mittelpunkt zwischen den Transistoren 24 und 26 des zweiten Zweigs des Umschalters angeschlossen.
Der Ausgang 60 der Spannungsmultiplikatorschaltung 14 liegt somit auf Massepotential oder auf 2 VCC, je nachdem ob das Taktsignal CK niedrig oder hoch ist.
Man hat so eine Möglichkeit, die Zenerdiode 13 ausgehend von der Versorgungsspannung VCC zu versorgen. Um eventuelle Verluste, z.B. aufgrund von Streukapazitäten, zu vermindem, ist es denkbar, eine Multiplikatorstufe hinzuzufügen, indem der Ausgang 60 der Schaltung 14 mit einem ersten Anschluß eines Kondensators 29 verbunden wird. Der zweite Anschluß dieses Kondensators 29 wird mit dem Versorgungsanschluß 3 über einen als Diode geschalteten NMOS-Transistor 30 verbunden. Die Kathode der Zenerdiode 13 wird mit dem zweiten Anschluß dieses Kondensators 29 über einen als Diode geschalteten NMOS-Transistor 31 verbunden. Auf diese Weise wird die Zenerdiode 13 mit einer Spannung versorgt, die 3 VCC erreichen kann. Um den die Zenerdiode 13 durchfließenden Sperrstrom zu begrenzen, wird zweckmäßigerweise ein solches Gitterbreiten-zu-längenverhältnis gewählt, daß der NMOS-Transistor 31 als Widerstand fungiert (z.B. durch Wählen eines Verhältnisses 2 zu 5, wobei die Maße in Mikrometern angegeben sind). In dem Fall, daß auf die letzte Multiplikatorstufe verzichtet wird, ist es der Transistor 24 des Umschalters 32, von dem der Wert des die Zenerdiode 13 durchfließenden Sperrstroms abhängt.
Die differentielle Stufe 19 der Begrenzungsschaltung 2 umfaßt zwei Eingänge und zwei Ausgänge.
Der erste Eingang der Stufe 19 ist an das Steuergate eines NMOS-Transistors 35 angeschlossen, der in Serie mit einem Widerstand 36 zwischen den Versorgungsanschluß 3 und die Masse 4 geschaltet ist.
Der zweite Eingang der Stufe 19 ist an das Steuergate eines NMOS-Transistors 37 angeschlossen, das in Reihe mit einem Widerstand 38 zwischen den Versorgungsanschluß 3 und die Masse 4 geschaltet ist.
Der erste Ausgang dieser Stufe 19 wird durch den Mittelpunkt zwischen dem Transistor 35 und dem Widerstand 36 gebildet.
Der zweite Ausgang dieser Stufe 19 wird durch den Mittelpunkt zwischen dem Transistor 37 und dem Widerstand 38 gebildet.
Der Wert des Widerstands 36 wird mit R1 bezeichnet, der den durch diesen Widerstand 36 und den Transistor 35 gebildeten Zweig durchfließede Strom mit 11 und die am ersten Ausgang anliegende Spannung mit V1.
Der Wert des Widerstands 38 wird mit R0 bezeichnet, der den durch diesen Widerstand 38 und den Transistor 37 gebildeten Zweig durchfließende Strom mit I0 und die am zweiten Ausgang anliegende Spannung mit V0.
Die differentielle Stufe empfängt an ihrem ersten Eingang VBS und an ihrem zweiten Eingang VREF.
Es gilt V1 = VCC - R I1 und V0 = VCC - R0 I0. Wenn man die Transistoren 35 und 37 als identisch annimmt, sind die Spannungen V1 und V0 Funktionen der Werte der Widerstände R1 und R0 und der Eingangsspannungen VBS und VREF. Die Werte von V1 und V0 sind in jedem Falle kleiner als der Wert von VCC.
Der Komparator 15 umfaßt herkömmlicherweise zwei Zweige, die jeder aus zwei Transistoren vom PMOS- bzw. NMOS-Typ bestehen, die zwischen den Versorgungsanschluß 3 und die Masse 4 geschaltet sind. Die PMOS-Transistoren 39 und 40 des ersten und des zweiten Zweiges bilden eine Stromquelle. Ihre Steuergates sind miteinander verbunden und das des Transistors 40 des zweiten Zweiges ist an den Drain desselben Transistors 40 angeschlossen.
Der NMOS-Transistor 41 des ersten Zweigs empfängt an seinem Steuereingang (Komparatoreingang) V0, und der NMOS-Transistor 42 des zweiten Zweigs empfängt an seinem Steuereingang (+-Eingang des Komparators) die Spannung V1.
Somit ist V1 > V0, wenn VBS < R1/R0 VREF
und V1 ≤ V0, wenn VBS > R1/R0 VREF.
Beim betrachteten Beispiel gilt R1/R 0,8.
Außerdem werden die Werte von R1 und R0 so festgelegt, daß die Spannungen V0 und V1 kleiner als VCC sind, damit der Komparator korrekt arbeitet.
Der Ausgang des Komparators 15 ist gebildet durch den Mittelpunkt zwischen den Transistoren des ersten Zweigs dieses Komparators. Das Ausgangssignal des Komparators wird als CONTROL bezeichnet. Wenn V1 > V0, dann ist CONTROL logisch 0 (Massepotential).
Wenn V1 < V0, dann ist CONTROL logisch 1 (Potential VCC). Die Begrenzungsmittel der Spannungsbegrenzungsschaltung 2 umfassen:
- NMOS-Strombegrenzungstransistoren 16 und 17, die als Diode geschaltet und in Reihe angeordnet sind,
- einen ersten NMOS-Spannungsbegrenzungstransistor 43, der mit den Transistoren 16 und 17 in Reihe geschaltet ist&sub1;
- einen zweiten NMOS-Spannungsbegrenzungstransistor 18, der mit dem ersten Transistor 18 in Reihe geschaltet ist, und dessen Source mit der Masse 4 verbunden ist.
Das Steuergate des ersten Begrenzungstransistors 43 ist mit dem Ausgang 60 der Spannungsmultiplikatorschaltung 14 verbunden. Das Steuergate des zweiten Begrenzungstransistors 18 ist mit dem Ausgang eines Inverters 50 verbunden, dessen Eingang mit dem Ausgang des Komparators 15 verbunden ist. Das Steuergate des Transistors 18 empfängt deshalb das Signal /CONTROL.
Die Transistoren 16 und 17 ermöglichen es, den in den Begrenzungsmitteln fließenden Strom zu begrenzen. Auf diese Weise wird eine zu schnelle Entladung des äquivalenten Kondensators 12 vermieden, wenn er über die Begrenzungstransistoren an Masse angeschlossen wird.
Der Begrenzungstransistor 17 ermöglicht es, die interne Spannung VBS nur insoweit zu begrenzen, wie man effektiv über eine Referenzspannung VREF verfügt, die gleich der Sperrspannung der Zenerdiode ist. Dies stört nicht, soweit das Taktsignal CK beiden Spannungsmultiplikatorschaltungen 6 und 14 gemeinsam ist. Wenn der Transistor fehlen würde, wäre dies störend, da die Ausgangsspannung VBS jedesmal begrenzt würde, wenn das Taktsignal CK im niedrigen Zustand ist, so daß die Ströme in den Zweigen der differentiellen Stufe 19 nicht mehr vergleichbar wären. Da man aber in der Begrenzung einer mit Hilfe einer Spannungsmultiplikatorschaltung erhaltenen Spannung interessiert ist, ist das Fehlen einer Beschränkung insoweit unschädlich, wie dies Fehlen nur dann auftritt, wenn keine Ladungen am Ausgang dieser Schaltung transportiert werden. Tatsächlich wird die an den Anschlüssen des äquivalenten Kondensators 12 anliegende Spannung konstant oder abfallend, könnte aber in keinem Fall ansteigen.
Figur 3 zeigt einen Teil der Regelschaltung in dem Fall, daß es erwünscht ist, die Spannungbegrenzung zu sperren.
Die Regelschaltung 2 umfaßt einen Eingang 44 zum Empfang eines binären Steuersignals CLAMP.
Was den Komparator 15 angeht, wird ein PMOS-Transistor 45 parallel zum PMOS-Transistor 39 des ersten Zweigs hinzugefügt. Andererseits wird das Steuergate des NMOS-Transistors 41 dieses Zweiges an den Drain eines NMOS-Transistors 47 angeschlossen, dessen Source mit der Masse 4 verbunden ist. Das Steuergate dieses Transistors 47 ist an den Ausgang eines Inverters 48 angeschlossen, dessen Eingang an den Eingang 44 angeschlossen ist. Dieses Steuergate empfängt daher das Signal /CLAMP. Andererseits kann man einen NMOS-Transistor 46, der das CLAMP-Signal auf seinem Steuergitter empfängt, zwischen den Sources der NMOS-Transistoren 41 und 42 des Comparators und der Masse 4 in Reihe schalten.
Was die differentielle Stufe 19 angeht, werden die Widerstände 36 und 38 durch PMOS-Transistoren gebildet, die das Signal /CLAMP an ihren Steuergates empfangen, und ein NMOS- Transistor 49 wird parallel zum Widerstand 38 geschaltet, wobei das Steuergate dieses Transistors 49 das Signal /CLAMP empfängt.
Daher ist, wenn CLAMP = 0 gilt, V1 = VCC, V0 = 0, CONTROL = 1 und /CONTROL = 0. Wenn CLAMP = 1 ist, gilt CONTROL = 0 oder 1 je nach den jeweiligen Werten von V0 und V1.

Claims

1. Spannungsregelschaltung (2) zum Begrenzen einer von einer Versorgungsschaltung (5) ausgehend von einer Versorgungsspannung (VCC) erzeugten internen Versorgungsspannung (VBS), wobei die Spannungs-Regelschaltung (2) eine Zenerdiode (13) zum Erzeugen einer Referenzspannung (VREF) umfaßt,

dadurch gekennzeichnet, daß

sie ferner eine asymmetrische differentielle Stufe (19) umfaßt, die eingangsseitig die interne Spannung (VBS) und die Referenzspannung (VREF) empfängt und ausgehend von der internen Spannung (VBS) und der Referenzspannung (VREF) Spannungen (V0, V1) mit Werten unterhalb des Werts der Versorgungsspannung (VCC) erzeugt, wobei diese Spannungen (V0, V1) einem Komparator (15) zugeführt werden, um Begrenzungsmittel (18) mit dem Zweck zu steuern, die interne Versorgungsspannung (VBS) zu regeln.

2. Schaltung (2) nach Anspruch 1, dadurch gekennzeichnet, daß die asymmetrische differentielle Stufe (19) zwei Eingänge und zwei Ausgänge umfaßt, wobei

- der erste Eingang an das Steuergate eines ersten Transistors (35) angeschlossen ist, der in Reihe mit einem ersten Widerstand (36) zwischen einen Versorgungs-Eingangsanschluß (3), der die Versorgungsspannung (VCC) empfängt, und einen Referenzanschluß (4) geschaltet ist, der eine zweite Referenzspannung (GND) empfängt,

- der zweite Eingang an das Steuergate eines zweiten Transistors (37) angeschlossen ist, der in Reihe mit einem zweiten Widerstand (38) zwischen den Versorgungs-Eingangsanschluß (3) und den Referenzanschluß (4) geschaltet ist,

- der erste Ausgang vom Mittelpunkt zwischen dem ersten Transistor (35) und dem ersten Widerstand (36) gebildet ist,

- der zweite Ausgang vom Mittelpunkt zwischen dem zweiten Transistor (37) und dem zweiten Widerstand (38) gebildet ist.

3. Schaltung (2) nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß sie eine zweite Spannungsmultiplikatorschaltung (14) zum Versorgen der Zenerdiode (13) an einem Ausgang (60) umfaßt.

4. Schaltung (2) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Begrenzungsmittel (18) einen in Reihe mit einem Begrenzungstansistor (18) geschalteten Widerstand umfassen.

5. Schaltung (2) nach Anspruch 4, dadurch gekennzeichnet, daß das Steuergate des Begrenzungstransistors (18) an den Ausgang des Komparators (15) angeschlossen ist.

6. Schaltung (2) nach Anspruch 31 dadurch gekennzeichnet, daß die Begrenzungsmittel einen zweiten Begrenzungstransistor (43) umfassen, dessen Steuergate an den Ausgang (60) der zweiten Spannungsmultiplikatorschaltung (14) angeschlossen ist.

7. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß sie Steuermittel umfaßt, um die Spannungsregelschaltung (2) zu sperren, wenn ein binäres Begrenzungssteuersignal in einem ersten Zustand ist.

8. Integrierte Schaltung (1), dadurch gekennzeichnet, daß sie einerseits eine Versorgungsschaltung (5) zum Erzeugen einer internen Versorgungsspannung (VBS) ausgehend von einer Versorgungsspannung (VCC) und andererseits eine Spannungsregelschaltung (2) nach einem der Ansprüche 1 bis 7 umfaßt.

9. Integrierte Schaltung (1) nach Anspruch 8, dadurch gekennzeichnet, daß die Versorgungsschaltung (5) eine Spannungsmultiplikatorschaltung ist und daß die interne Versorgungsspannung (VBS) größer als die Versorgungsspannung (VCC) ist.

10. Integrierte Schaltung (1) nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß die integrierte Schaltung (1) ein elektrisch programmierbarer Speicher ist.