DE69406843T2

DE69406843T2 - Vierquadranten-Multiplizierschaltung und eine solche Schaltung enthaltender Empfänger

Info

Publication number: DE69406843T2
Application number: DE69406843T
Authority: DE
Inventors: Anthony Richard Cusdin; Paul Anthony Moore
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1993-04-08
Filing date: 1994-04-05
Publication date: 1998-05-20
Anticipated expiration: 2014-04-06
Also published as: US5414383A; GB9307384D0; JPH06310940A; DE69406843D1; JP3429840B2; SG48330A1; EP0623993A3; EP0623993A2; EP0623993B1

Description

Die Erfindung bezieht sich auf eine Vierquadranten-Multiplizierschaltung, die insbesondere, aber nicht ausschließlich beim Demodulieren von FM- Signalen in Null-ZF-Empfängern verwendet wird.
Die Verwendung von Vierquadranten-Multiplizierschaltungen zum Demodulieren von FM-Signalen ist beispielsweise aus der Britischen Patentschrift 1 530 602 bekannt, wobei die Basisband 1 und Q Signale mit den Differentialen des Q- bzw. 1-Signais multipliziert werden. Diese Multiplizierer brauchen einen hohen dynamischen Bereich, weil, es sei denn, dem Demodulator geht ein AVR-System mit einer unendlich guten Regelung vorher, die Signaleingänge nicht konstant sein werden. Unter einem dynamischen Bereich wird in der vorliegenden Patentschrift der bereich der Signaleingänge verstanden, über die eine entsprechende Demodulatorwirkung erhalten wird, unter der Voraussetzung, daß der statistische DC-Offset bei niedrigen Signaleingangspegeln eine Verzerrung verursacht und eine begrenzende Nicht-Linearität Verzerrung bei hohen Signaleingangspegeln verursacht. Rauschen ist meistens nicht eine wesentliche Beschränkung in dieser "späten" Stufe in einem Empfänger. Im Grunde sind Vierquadranten-Multiplizierschaltungen bereits bekannt aus der US Patentschrift 3 241 078. Dieses Dokument beschreibt eine Schaltungsanordnung mit einer ersten kathodengekoppelten Gegentaktstufe zum Empfangen eines ersten Paares von Gegentaktspannungseingangssignalen und mit einer zweiten kathodengekoppelten Gegentaktstufe mit einem zweiten Paar kathodengekoppelter Gegentaktstufen zum verarbeiten von Signalen an einem zweiten Paar von Gegentaktspannungseingangen. Dabei gibt es zwei Hauptnachteile an dieser Schaltungsanordnung. Der dynamische Bereich ist kaum ausreichend für diesen Anwendungsbereich und die Eingänge sind gestapelt über die Speisung. Diese Stapelung bedeutet, daß die Eingänge in zwei nicht-überlappenden Spannungsbereichen liegen und es schwierig machen, mit niedrigen Speisespannungen zu arbeiten.
Vierquadranten-Multiplizierschaltungen ohne Stapelung sind bereits bekannt, beispielsweise aus Chadwick, P.E. "Low power, Low voltage receiver integrated circuits", "Institution of Electronic and Radio Engineers Publication Number 78, Proceedings of the Fourth International Conference on Land Mobile Radio", "University of Warwick", Coventry 15. - 17. Dezember 1987, Seiten 155 - 161. Diese Schaltungsanordnung benutzt PNP-Transistoren in der ersten kathodengekoppelten Gegentaktstufe. Stapelung ist dadurch vermieden worden, daß die Signalstrecke zwischen der ersten und der zweiten kathodengekoppelten Gegentaktstufe durch Stromspiegelschaltungen gebildet ist, aber das Problem eines beschränkten dynamischen Bereiches gibt es nach wie vor. Ein Nachteil dieser Schaltungsanordnung ist, daß die PNP-Transistoren eine Quelle der Schwierigkeiten sind, weil laterale PNP- Transistoren, die in Standard-Bipolarprozessen verfügbar sind, langsam sind und eine sehr niedrige Verstärkung haben. Obschon die langsame Wirkung in menchen Anwendungsbereichen gestattet sein kann, verringert die sehr niedrige verstärkung den Eingangswiderstand des Eingangstores für das zweite Paar von Gegentakteingängen und macht es schwierig, eine konsistente Leistung bei hohen Eingangssignalpegeln beizubehalten. Es sind Prozesse bekannt zum Erzeugen von vertikalen PNP-Transistoren, aber diese steigern die Kosten der integrierten Schaltung.
Es ist nun u.a. eine Aufgabe der vorliegenden Erfindung eine Vierquadranten-Multiplizierschaltung mit einem hohen dynamischen Bereich zu schaffen, die mit niedrigen Speisespannungen arbeiten kann ohne aber die durch die Verwendung von PNP-Transistoren verursachten Beschränkungen.
Nach einem Aspekt der vorliegenden Erfindung wird eine Vierquadranten-Multiplizierschaltung geschaffen, die ein erstes und ein zweites Eingangstor aufweist und eine erste und eine zweite mit dem ersten bzw. zweiten Eingangstor gekoppelte Schaltungsanordnung, wobei die genannte zweite Schaltungsanordnung dem zweiten Eingangstor zugeführte Spannungen zu Strömen umwandelt, die der ersten Schaltungsanordnung zugeführt werden, mit dem Kennzeichen, daß die erste Schaltungsanordnung einen Doppel-Transkonduktanzverstärker aufweist, dessen Transkonduktanz zu den von der zweiten Schaltungsanordnung zugeführten Strömen linear proportional ist, wobei der Doppel-Transkonduktanzverstärker Transistoren eines ersten Leitungstyps enthält, und daß die zweite Schaltungsanordnung eine erste und eine zweite gefaltete Darlington-Schaltung aufweist, wobei jede gefaltete Darlington-Schaltung einen ersten und einen zweiten Transistor eines ersten Leitungstyps aufweist, deren Emitter-Kollektorstrecken in Reihe geschaltet sind und einen dritten Transistor eines zweiten Leitungstyps, dessen Emitter-Kollektorstrecke zwischen dem Kollektor des ersten Transistors und der Basis des zweiten Transistors geschaltet ist, wobei der Übergang des Emitters des ersten Transistors und des Kollektors des zweiten Transistors mit der Basiselektrode des dritten Transistors verbunden ist, wobei das zweite Eingangstor mit den Basis-Elektroden der ersten Transistoren verbunden ist und wobei zwischen den Basis-Elektroden der dritten Transistoren ein Widerstandelement vorgesehen ist, wobei die dem Doppel-Transkonduktanzverstärker zugeführten Ströme mittels der betreffenden Stromspiegelschaltungen von den Emitterströmen der betreffenden zweiten Transistoren abgeleitet sind.
Der vorliegendem Erfindung liegt die Erkenntnis zugrunde, daß wenn die ersten und zweiten Transistoren NPN-Transistoren sind und der dritte Transistor ein PNP-Transistor ist, der PNP-Transistor in der gefalteten Darlington-Schaltung in Basisschaltung arbeitet und nur den Basisstrom des zweiten NPN-Transistors führt, wodurch die Schwierigkeit der Verwendung eines lateralen PNP-Transistors minimiert werden kann. Alle Transistoren arbeiten in Basisschaltung schneller als in Emitterschaltung und die Verstärkung von lateralen PNP-Transistoren ist bei niedrigen Strömen am besten.
Gewünschtenfalls können die Strom-zu-Spannungswandler der Stromspiegelschaltungen den zweiten NPN-Transistor enthalten. Die Verwendung des zweiten Transistors jeder der gefalteten Darlington-Schaltungen als Teil einer zugeordneten Stromspiegelschaltung gründet auf der Erkenntnis, daß der durch diesen Transistor fließende Strom derselbe sein wird wie der durch den Transistor in Diodenschaltung in der Stromspiegelschaltung fließende Strom. Das Fortlassen dieses Transistors spart eine Basis-Emitterspannung, wodurch die Schaltungsanordnung mit sehr niedrigen Spannungen arbeiten kann und wodurch der Nenn-DC-Arbeitspunkt und der Grenzpunkt der beiden Signaleingangstore einander gleich gemacht werden können.
Es wurde gefünden, daß die Kombination eines oberen Doppel-Transkonduktanzverstärkers und eines unteren Paares gefalteter Darlington-Schaltungen mit einem Emitter-Degenerierungswiderstand eine Vierquadranten-Multiplizierschaltung mit einem hohen linearen dynamischen Bereich ergibt, die bei sehr niedrigen Spannungen betrieben werden kann, was sich typischerweise bei batteriebetriebenen Geräten finden läßt. Die Eingänge zu der oberen und unteren Schaltungsanordnung liegen in demselben Spannungsbereich, d.h. die obere und untere Grenze kann derart entworfen sein, daß sie bei derselben Spannung liegen.
Nach einem zweiten Aspekt der vorliegenden Erfindung wird ein FM- Empfänger geschaffen mit einem Signaleingang, mit Mitteln zum Erzeugen quadraturbezogener Null-ZF-Signle und mit Demodulationsmitteln zum Erzeugen eines Ausgangssignals, wobei die Demodulationsmittel wenigstens eine Vierquadranten- Multiplizierschaltung mit einem ersten und einem zweiten Eingangstor aufweisen und eine erste und eine zweite Schaltungsanordnung, die mit dem ersten bzw. zweiten Eingangstor gekoppelt ist, wobei die genannte zweite Schaltungsanordnung Spannungen, die dem zweiten Eingangstor zugeführt werden, zu Strömen umwandelt, die der ersten Schaltungsanordnung zugeführt werden, mit dem Kennzeichen, daß die erste Schaltungsanordnung einen Doppel-Transkonduktanzverstärker aufweist, dessen Transkonduktanz zu den von der zweiten Schaltungsanordnung gelieferten Strömen linear proportional ist, wobei der Doppel-Transkonduktanzverstärker Transistoren eines ersten Leitungstyps enthält, und daß die zweite Schaltungsanordnung eine erste und eine zweite gefaltete Darlington-Schaltung aufweist, wobei jede gefaltete Darlington- Schaltung einen ersten und einen zweiten Transistor eines ersten Leitungstyps aufweist, deren Emitter-Kollektorstrecken in Reihe geschaltet sind, und einen dritten Transistor eines zweiten Leitungstyps, dessen Emitter-Kollektorstrecke zwischen dem Kollektor des ersten Transistors und der Basis des zweiten Transistors liegt, wobei der Übergang des Emitters des ersten Transistors und des Kollektors des zweiten Transistors mit der Basis-Elektrode des dritten Transistors verbunden ist, wobei das zweite Eingangstor mit den Basis-Elektroden der ersten Transistoren verbunden ist und wobei zwischen den Basis-Elektroden der dritten Transistoren ein Widerstandselement vorgesehen ist, wobei die dem Doppel-Transkonduktanzverstärker zugeführten Ströme durch die betreffenden Stromspiegelschaltungen von den betreffenden zweiten Transistoren abgeleitet werden.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 eine schematische Darstellung einer bekannten Vierquadranten- Multiplizierschaltung,
Fig. 2 eine schematische Darstellung einer Ausführungsform eines vierquadranten-Multiplierschaltung nach der vorliegenden Erfindung,
Fig. 3 eine schematische Darstellung einer anderen Ausführungsform einer erfindungsgemäßen Vierquadranten-Multiplizierschaltung,
Fig. 4 ein Blockschaltbild eines FM-Empfängers mit zwei Vierquadranten-Multiplizierschaltungen nach der Erfindung.
In der Zeichnung sind dieselben Bezugszeichen für entsprechende Elemente verwendet worden.
Die in Fig. 1 dargestellte Vierquadranten-Mukiplizierschaltung wurde als erste von Jones H.E. in US Patentschrift 3 241 078 mit dem Titel: "Dual output synchronous detector utilizing transistorized differential Amplifiers" vorgeschlagen. Die Schaltungsanordnung enthält eine Transistorbaumstrukturschaltung mit einer oberen Schaltungsanordnung 10, gebildet durch ein Differentialverstärkerpaar 12, 14, und einer unteren Schaltungsanordnung 16, gebildet durch einen anderen Differentialverstärker 18.
Jeder der Differentialverstärker 12, 14 und 18 enthält erste und zweite NPN-Transistoren 20, 21; 22, 23 bzw. 24, 25. Die Emitter-Elektroden der Transistoren 20, 21 und der Transistoren 22, 23 sind miteinander verbunden und gemeinsame Übergänge 26, 28 sind mit den Kollektor-Elektroden der Transistoren 24 bzw. 25 verbunden. Die Basis-Elektroden der Transistoren 20, 23 sind an einem Übergang 30 miteinander verbunden, ebenso wie die Basis-Elektroden der Transistoren 21, 22, die an einem Übergang 32 miteinander verbunden sind. Die Eingangsklemmen 34, 35 eines oberen Eingangstores 36 sind mit den Übergängen 30 bzw. 32 verbundn. Die Kollektor-Elektroden der Transistoren 20, 22 und der Transistoren 21, 23 sind an den Übergängen 38 bzw. 40 miteinander verbunden. Die Ausgangsklemmen 42, 43 sind zusammen mit einer Klemme der Belastungswiderstände 44, 45 mit den Übergängen 38, 40 verbunden. Die anderen Klemmen der Belastungswiderstände 44, 45 sind mit der positiven Speiseleitung 46 verbunden.
Die Emitter-Elektroden der Transistoren 24, 25 sind mit einem Übergang 48 verbunden, der mit der einen Seite einer Quelle 50 konstanten Stromes verbunden ist, wobei die andere Seite mit einer negativen Speiseleitung 52 verbunden ist. Die Eingangsklemmen 54, 55 eines unteren Eingangstores 56 sind mit den Basis- Elektroden der Transistoren 24, 25 verbunden.
Obschon diese bekannte Schaltungsanordnung die Basis-Arbeitsprinzipien einer Vierquadranten-Multiplizierschaltung bildet, weist sie eine Anzahl Nachteile auf Darunter sind der intrinsik beschänkte dynamische Bereich der Differenzverstärker. Da die Emitterspannungen an den Übergängen 26, 28 die Kollektorspannungen der Transistoren 24 bzw. 25 sind, muß die Differenz zwischen diesen Spannungen derart sein, damit es möglich ist, daß die oberen und unteren Schaltungsanordnungen 10, 16 einwandfrei arbeiten. Dies bedeutet, daß die dem oberen und unteren Eingangstor zugeführten Signale in zwei einander überlappenden Spannungsbereichen ligen müssen und dies macht es schwer, bei niedrigen Speisespannungen zu arbeiten.
In Fig. 2 enthält die dargestellte Vierquadranten-Multiplizierschaltung eine obere Doppel-Klasse-AB-Transkonduktanz-Verstärkerschaltung TAC und eine untere Schaltungsanordnung 16, die durch zwei gefaltete Darlington-Schaltungen 57, 58 gebildet sind, und einen Emitter-Degenerationswiderstand 78. Die Doppel- Transkonduktanz-Verstärkerschaltung TAC enthält NPN-Transistoren. Die Signaleingänge 34, 35 sind mit den Basis-Elektroden der Transistoren 20, 23 bzw. 21, 22 verbunden. Die Emitter-Elektroden der Transistoren 20, 21 sind mit einem Übergang 26 verbunden und die der Transistoren 22, 23 sind mit einem Übergang 28 verbunden. Die Kollektor-Elektroden der Transistoren 20, 22 und 21, 23 sind mit den Übergängen 38 bzw. 40 verbunden, die mit den Ausgangsklemmen 42, 43 und mit den Belastungswiderständen 44, 45 verbunden sind, die mit einer positiven Spannungsschiene 46 verbunden sind. Die Belastungswiderstände 44, 45 können fortgelassen werden, wobei in diesem Fall der Ausgang als die Differenz in den Strömen an den Ausgangsklemmen 42, 43 genommen werden kann. Eine mit einem Abgriff versehene Impedanz mit reihengeschalteten Widerstandselementen 60, 61 und 62 ist zwischen den Basis- Elektroden der Transistoren 20, 23 und 21, 22 vorgesehen. Die Basis-Elektroden der NPN-Transistoren 64, 65 und 66, 67 sind mit den Übergängen der Segmente 60, 61 bzw. 61, 62 verbunden. Die Abgriffspunkte und die relativen Größen der NPN- Transistoren 64 bis 67 gegenüber den NPN-Transistoren 20 bis 23 sind auf bekannte Weise gewählt worden zum Erhalten linearen Leiterkennlinien. Die Kollektor- Elektroden der Transistoren 64, 65, 66 und 67 sind mit der Speiseschiene 46 verbunden. Die Emitter-Elektroden der Transistoren 64, 67 sind mit dem Übergang 26 verbunden, und die Emitter-Elektroden der Transistoren 65, 66 sind mit dem Übergang 28 verbunden. Die Transkonduktanz der Doppel-Transkonduktanz-Verstärkerschaltung ist linear proportional zu den an den Übergängen 26, 28 gelieferten Strömen.
Die Signaleingänge 54, 55 sind mit betreffenden gefalteten Darlington- Schaltungen 57, 48 verbunden. Jede Schaltungsanordnung 57, 58 enthält erste und zweite NPN-Transistoren 68, 70 bzw. 69, 71, und einen lateralen PNP-Transistor 72 bzw. 73. Die Signaleingänge 54, 55 sind mit den Basis-Elektroden der ersten Transistoren 68 bzw. 69 verbunden. Die Kollektor-Emitterstrecken der ersten und zweiten NPN- Transistoren 68, 70 und 69,71 sind in Reihe verbunden und die Kollektor- Emitterstrecken der PNP-Transistoren 72, 73 sind zwischen den Basis-Elektroden der zweiten Transistoren 70, 71 und den Kollektor-Elektroden der ersten Transistoren 68, 69 in Reihe verbunden, wobei diese Kollektor-Elektroden mit den Stromquellen 74 bzw. 75 verbunden sind, die ebenfalls mit der positiven Speiseschiene 46 verbunden sind. Die Basis-Elektroden der PNP-Transistoren 72, 73 sind mit den Übergängen 76 bzw. 77 der Emitter der ersten Transistoren 68, 70 und der Koliektoren der zweiten Transistoren69, 71 verbunden. Der Emitter-Degenerationswiderstand 78 liegt zwischen den Basis-Elektroden der PNP-Transistoren 72, 73.
Der Strom in den betreffenden gefalteten Darlington-Schaltungen 57, 58 wird gegenüber den Übergängen 26, 28 der Doppel-Transkonduktanz-Verstärkerschaltung TAC durch die betreffenden Spiegelschaltungen 80, 81 gespiegelt. Jede Stromspiegelschaltung enthält NPN-Transistoren 82, 84 und 83, 85. Von den Transistoren in Diodnschaltung 82, 83 sind die Kollektor-Emitterstrecken mit den Emitter Elektroden der Transistoren 70 bzw. 71 verbunden und bilden Strom-Spannungswandler. Die Transistoren 84, 85 bilden Spannung-Stromwandler. Die Kollektor- Elektroden der Transistoren 84, 85 sind mit den Übergängen 26 bzw. 28 verbunden. Die Emitter-Elektroden dieser Transistoren 84, 85 sind zusammen mit denen der Transistoren 82, 83 mit der negativen Spannungsleitung 52 verbunden. Die Basis- Elektroden der Transistoren 84, 85 sind mit den Basis-Elektroden der Transistoren 82 bzw. 83 verbunden. Ein Merkmal der Schaltungsanordnung nach Fig. 2 ist, daß die oberen und unteren Eingangsspannungen in demselben Bereich liegen können, wodurch es möglich ist, daß die Schaltungsanordnung über einen viel gröberen dynamischen Bereich arbeiten kann im Vergleich zu der in Fig. 1 dargestellten Schaltungsanordnung. Die Nenn-DC-Arbeitspunkte der oberen und unteren Eingänge müssen noch immer auf verschiedene Werte gesetzt werden, damit ein Bereich maximaler Dynamik erhalten wird.
Gegebenenfalls kann jede der gefalteten Darlington-Schaltungen einen Kondensator 86, 87 enthalten zum Schaffen einer Stabilität bei hohen Frequenzen, wobei jeder der Kondensatoren mit den Emitter-Kollektorstrecken der PNP-Transistoren 72, 73 parallelgeschaltet ist. Anti-Latch-up-lateral-PNP-Transistoren 88, 89 können ebenfalls vorgesehen werden. Die Basis-Elektroden und die Emitter-Elektroden der Transistoren 88, 89 sind mit den Basis-Elektroden und den Kollektor-Elektroden der NPN-Transistoren 68 bzw. 69 verbunden und die Kollektor-Elektroden der Transistoren 88, 89 sind mit den Basis-Elektroden der NPN-Transistoren 70 bzw. 71 verbunden.
Die Ausführungsform der Erfindung nach Fig. 3 ist abgesehen von einigen Unterschieden, gleich der aus Fig. 2 und der Kürze wegen wird auf eine detaillierte Beschreibung derselben verzichtet.
Im Vergleich zu der Ausführungsform nach Fig. 3 ist der Unterschied, daß die Strom-Spannung-Wandlertransistoren 82, 83 der Stromspiegelschaltungen 80, 81 fortgelassen worden sind und die Transistoren 70, 71 sind als Strom-Spannungswandler wirksam. Der Verzicht auf einzelne Strom-Spannungswandler ist möglich, weil die Ströme, die in den Transistoren 82, 83 strömen würden den Strömen entsprechen, die in den zweiten NPN-Transistoren 70,71 der gefalteten Darlington-Schaltungen fließen. Die Fortlassung dieser Transistoren spart eine Basis-Emitter-Spannung, wo durch die in Fig. 3 dargestellte Schaltungsanordnung mit niedrigeren Spannungen arbeiten kann und ermöglicht es, daß der Nenn-DC-Arbeitspunkt und der Begrenzungspunkt der Signaleingangstore 36, 56 einander entsprechend gemacht werden können. Die in Fig. 3 dargestellte Schaltungsanordnung ist auf gleiche Weise imstande, über einen höheren dynamischen Bereich zu arbeiten im Vergleich mit der bekannten Schaltungsanordnung aus Fig. 1.
Fig. 4 zeigt einen Null-ZF-FM-Empfanger mit einem Signaleingang 90, der mit den ersten Eingängen einer ersten und einer zweiten Mischstufe 92, 93 verbunden ist. Ein Ortsoszillator 94 ist mit einem zweiten Eingang der Mischstufe 92 verbunden, und mittels eines 90º Phasenschiebers 95 mit dem zweiten Eingang der Mischstufe 93.
Die Tiefpaßfilter 96, 97 selektieren die quadraturbezogenen Frequenzdifferenz-Null-IF-Signale I und Q aus den Produkten der Mischung an den Ausgängen der Mischstufen 92, 93. Die Ausgänge der Filter 96, 97 sind mit einem Modul 98 verbunden, das entweder eine AVR-Schaltung oder andere Mittel zur Verringerung des dynamischen Bereiches der Signalspannungen von den Filtern enthält. Zwei Vierquadranten-Multiplizierschaltungen 100, 101 eines anhand der Fig. 2 oder Fig. 3 beschriebenen Typs, sind mit dem Modul 98 verbunden. Die I- und Q-Signale werden beispielsweise dem ersten Eingangstor 36 jeder Multiplizierschaltung 100, 101 zugeführt. Auch die I- und Q-Signale werden Zeitdifferenzier in den Differenziergliedern 102, 103 und werden den anderen Eingangstoren 56 der Multiplizierschaltungen 100, 101 zugeführt. Die Ausgänge der Multiplizierschaltungen 100, 101 sind mit einer Subtrahierschaltung 104 verbunden, die ein demoduliertes Signal an dem Ausgang 106 liefert. Wenn die Ausgangssignale der Multiplizierschaltungen 100, 101 als Ströme genommen werden, kann die Subtrahierung auf einfache Weise dadurch durchgeführt werden, daß die Ausgänge in der geeigneten Polarität zusammengenommen werden.
Obschon in den beiden dargestellten Ausführungsbeispielen der vorliegenden Erfindung eine Doppelklasse-AB-Transkonduktorverstärkerschaltung beschrieben worden ist, kann stattdessen jede beliebige geeignete Doppeltranskonduktorverstärkerschaltung, beispielsweise eine Doppel-Klasse-A-Transkonduktanzverstärkerschaltung, abgeleitet von der dargestellten Schaltungsanordnung, dadurch, daß die Verbindungen der Kollektor-Elektroden der Transistoren 20 bis 23 und 64 bis 67 neuarrangiert werden, oder daß bekannte Transkonduktoren mit einem hohen dynamischen Bereich verwendet werden, die das Kennzeichen aufweisen, daß ihre Transkonduktanz linear proportional zu den Werten einer Anzahl Ströme ist, die einer Anzahl Punkte zugeführt werden, entsprechend den Übergängen 26, 28 und beispielsweise von geeignet skalierten Mehrfach-Spannung-zu-Stromwandlern entsprechend den Transistoren 84, 85 in den Stromspiegelschaltungen 80, 81 abgeleitet werden (Fig. 2).
Aus der Lektüre der vorliegenden Beschreibung dürften dem Fachmann andere Abwandlungen einleuchten.

Claims

1. Vierquadranten-Multipllzierschaltung geschaffen, die ein erstes (36) und em zweites (56) Eingangstor aufweist und eine erste (TAC) und eine zweite (16) mit dem ersten bzw. zweiten Eingangstor gekoppelte Schaltungsanordnung, wobei die genannte zweite Schaltungsanordnung (16) dem zweiten Eingangstor (56) zugeführte Spannungen zu Strömen umwandelt, die der ersten Schaltungsanordnung (TAC) zugeführt werden, dadurch gekennzeichnet, daß die erste Schaltungsanordnung einen Doppel-Transkonduktanzverstärker (TAC) aufweist, dessen Transkonduktanz zu den von der zweiten Schaltungsanordnung (16) gelieferten Strömen linear proportional ist, wobei der Doppel-Transkonduktanzverstärker (TAC) Transistoren (20, 21, 22, 23, 64, 65, 66, 67) eines ersten Leitungstyps enthält, und daß die zweite Schaltungsanordnung (16) eine erste (57) und eine zweite (58) gefaltete Darlington-Schaltung aufweist, wobei jede gefaltete Darlington-Schaltung einen ersten (68, 69) und einen zweiten (70; 71) Transistor eines ersten Leitungstyps aufweist, deren Emitter-Kollektorstrecken in Reihe geschaltet sind und einen dritten Transistor (72; 73) eines zweiten Leitungstyps, dessen Emitter-Kollektorstrecke zwischen dem Kollektor des ersten Transistors (68, 69) und der Basis des zweiten Transistors (70; 71) geschaltet ist, wobei der Übergang des Emitters des ersten Transistors (68, 69) und des Kollektors des zweiten Transistors (70; 71) mit der Basiselektrode des dritten Transistors (72; 73) verbunden ist, wobei das zweite Eingangstor mit den Basis-Elektroden der ersten Transistoren (68, 69) verbunden ist und wobei zwischen den Basis-Elektroden der dritten Transistoren (72; 73) ein Widerstandelement (78) vorgesehen ist, wobei die dem Doppel-Transkonduktanzverstärker zugeführten Ströme mittels der betreffenden Stromspiegelschaltungen (80; 81) von den Emitterströmen der betreffenden zweiten Transistoren (70, 71) abgeleitet sind.

2. Multiplizierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Strom-Spannungswandler der Stromspiegelschaltungen die zweiten Transistoren (70, 71) enthalten.

3. Multiplizierschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen dem Emitter und dem Kollektor jedes dritten Transistors (72; 73) ein kapazitives Element (86; 87) vorgesehen ist.

4. Multiplizierschaltung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß jede der ersten und zweiten Darlington-Schaltungen (57, 58) einen vierten Transistor (88; 89) des zweiten Leitungstyps aufweist, wobei die Emitter-Elektroden und die Basis-Elektroden der vierten Transistoren (88, 89) mit den Kollektor- Elektroden bzw. Basis-Elektroden der ersten Transistoren (68; 69) verbunden sind und die Kollektor-Elektrode des vierten Transistors (88; 89) mit der Basis-Elektrode des zweiten Transistors (70; 71) verbunden ist.

5. Multiplizierschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Doppel-Transkonduktanzverstärker (TAC) einen Doppel-Klasse- AB-Transkonduktanzverstärker enthält.

6. Multiplizierschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Doppel-Transkonduktanzverstärker einen fünften (20) und einen sechsten (21) Transistor aufweist, deren Kollektor-Elektroden mit den betreffenden Widerstandselementen (44; 45) verbunden sind, deren Basis-Elektroden mit dem ersten Eingangstor (36) verbunden sind und deren Emitter-Elektroden mit einem ersten Übergang (26) verbunden sind, der mit einer (80) der Stromspiegelschaltungen (80, 81) verbunden ist, einen siebenten (23) und einen achten (22) Transistor, deren Basis- Elektroden mit den Basis-Elektroden des fünften (20) bzw. sechsten (21) Transistors verbunden sind, deren Emitter-Elektroden mit einem zweiten Übergang (28) verbunden sind, der mit der anderen (81) Schaltungsanordnung der Stromspiegelschaltungen (80, 81) verbunden ist, wobei die Kollektor-Elektroden des siebenten (23) und des achten (22) Transistors mit der Kollektor-Elektrode des sechsten (21) bzw. fünften (22) Transistors verbunden ist, wobei von einem Widerstandselement (60, 61, 62) mit einem Abgriff ein ersten und ein zweites Ende mit den Basis-Elektroden des fünften (20) und des siebenten (23) Transistors bzw. des sechsten (21) und achten (22) Transistors verbunden ist, wobei jeder Abgriff des Widerstandselementes Basis-Elektroden der Transistorpaare aufweist, wobei die Kollektor-Elektroden der Transistoren jedes Paares mit einer Speisespannungsleitung (+V) gekoppelt sind, wobei eine Emitter-Elektrode eines Transistors jedes Paares mit dem ersten Übergang (26) gekoppelt ist und wobei eine Emitter-Elektrode des anderen Transistors jedes Paares mit dem zweiten Übergang (28) gekoppelt ist.

7. FM-Empfänger mit einem Signaleingang (90), mit Mitteln zum Erzeugen quadraturbezogener Null-ZF-Signale und mit Demodulationsmitteln (100, 101, 102, 103, 104) zum Erzeugen eines Ausgangssignals (106), wobei die Demodulationsmittel wenigstens eine Vierquadranten-Multiplizierschaltung (100, 101) mit einem ersten (36) und einem zweiten Eingangstor (56) aufweisen und eine erste (TAC) und eine zweite (16) Schaltungsanordnung, die mit dem ersten bzw. zweiten Eingangstor gekoppelt ist, wobei die genannte zweite Schaltungsanordnung (16) Spannungen, die dem zweiten Eingangstor (56) zugeführt werden, zu Strömen umwandelt, die der ersten Schaltungsanordnung (TAC) zugeführt werden, dadurch gekennzeichnet, daß die erste Schaltungsanordnung einen Doppel-Transkonduktanzverstärker (TAC) aufweist, dessen Transkonduktanz zu den von der zweiten Schaltungsanordnung (16) gelieferten Strömen linear proportional ist, wobei der Doppel-Transkonduktanzverstärker (TAC) Transistoren (20, 21, 22, 23, 64, 65, 66, 67) eines ersten Leitungstyps enthält, und daß die zweite Schaltungsanordnung (16) eine erste (57) und eine zweite (58) gefaltete Darlington-Schaltung aufweist, wobei jede gefaltete Darlington-Schaltung einen ersten (62; 64) und einen zweiten (70, 71) Transistor eines ersten Leitungstyps aufweist, deren Emitter-Kollektorstrecken in Reihe geschaltet sind, und einen dritten Transistor (72; 73) eines zweiten Leitungstyps, dessen Emitter-Kollektorstrecke zwischen dem Kollektor des ersten Transistors (68; 69) und der Basis des zweiten Transistors (70; 71) liegt, wobei der Übergang des Emitters des ersten Transistors (68; 69) und des Kollektors des zweiten Transistors (70; 71) mit der Basis-Elektrode des dritten Transistors (72; 73) verbunden ist, wobei das zweite Eingangstor mit den Basis-Elektroden der ersten Transistoren (68, 69) verbunden ist und wobei zwischen den Basis-Elektroden der dritten Transistoren (72; 73) ein Widerstandselement (78) vorgesehen ist, wobei die dem Doppel-Transkonduktanzverstärker zugeführten Ströme durch die betreffenden Stromspiegelschaltungen (80, 81) von den betreffenden zweiten Transistoren (70; 71) abgeleitet werden.

8. Empfänger nach Anspruch 7, dadurch gekennzeichnet, daß die Strom- Spannungswandler der Stromspiegelschaltungen die zweiten Transistoren (70; 71) enthalten.

9. Empfänger nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß zwischen der Emitter-Elektrode und der Kollektor-Elektrode jedes dritten Transistors (72; 73) ein kapazitives Element (86, 87) vorgesehen ist.

10. Empfänger nach Anspruch 7, 8 oder 9, dadurch gekennzeichnet, daß die ersten und zweiten Darlington-Schaltungen (57, 58) je einen vierten Transistor (88, 89) vom zweiten Leitungstyp aufweisen, wobei die Emitter-Elektroden und die Basis- Elektroden der vierten Transistoren (88, 89) mit den Kollektor-Elektroden bzw. Basis- Elektroden des ersten Transistors (68; 69) verbunden sind und die Kollektor-Elektrode des vierten Transistors (88, 89) mit der Basis-Elektrode des zweiten Transistors (70, 71) verbunden ist.