[go: up one dir, main page]

DE68913807T2 - Taktgeber. - Google Patents

Taktgeber.

Info

Publication number
DE68913807T2
DE68913807T2 DE68913807T DE68913807T DE68913807T2 DE 68913807 T2 DE68913807 T2 DE 68913807T2 DE 68913807 T DE68913807 T DE 68913807T DE 68913807 T DE68913807 T DE 68913807T DE 68913807 T2 DE68913807 T2 DE 68913807T2
Authority
DE
Germany
Prior art keywords
timing
delay
pulse
supplied
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68913807T
Other languages
English (en)
Other versions
DE68913807D1 (de
Inventor
Naoyoshi C O Advantes Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE68913807D1 publication Critical patent/DE68913807D1/de
Application granted granted Critical
Publication of DE68913807T2 publication Critical patent/DE68913807T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/78Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131Digitally controlled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015Layout of the delay element
    • H03K2005/00234Layout of the delay element using circuits having two logic levels
    • H03K2005/00247Layout of the delay element using circuits having two logic levels using counters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015Layout of the delay element
    • H03K2005/00234Layout of the delay element using circuits having two logic levels
    • H03K2005/0026Layout of the delay element using circuits having two logic levels using memories or FIFO's

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Vorrichtung zur Erzeugung von Tastimpulsen mit gewünschter Zeitsteuerung, die beispielsweise in einem IC-Testgerät verwendet werden kann.
  • Das IC-Testgerät umfaßt, wie in Fig. 1 gezeigt, einen Zeitsteuergenerator 11 einen Mustergenerator 12, der Testmustersignale als Antwort auf Zeitsteuersignale P&sub1;, P&sub2;, P&sub3;, ... von dem Zeitsteuergenerator 11 erzeugt, einen Formatierer 13, der die Testmustersignale von dem Testmustergenerator 12 in eine reale Wellenform zur Eingabe in eine getestete Vorrichtung (nachfolgend einfacher als DUT bezeichnet) 14 umwandelt, eine Datenlatchschaltung 15, die ein Antwortausgangssignal von der DUT 14 zwischenspeichert, und einen Logikkomparator 16, der das in der Datenlatchschaltung 15 zwischengespeicherte Antwortausgangssignal und ein Erwartungswertmuster von dem Mustergenerator 12 vergleicht um zu bestimmen, ob die DUT 14 gut ist oder nicht.
  • In dem Zeitsteuergenerator 11 sind Periodendaten A&sub1;, A&sub2;, A&sub3;, ... zur Vorgabe der Zeitintervalle voreingestellt, mit denen die Testmustersignale erzeugt werden, sowie Verzögerungsdaten K&sub1;, K&sub2;, K&sub3;, ..., die jeweils den Periodendaten A&sub1;, A&sub2;, A&sub3; ... entsprechen. Wenn der Zeitsteuergenerator 11 mit einem Startimpuls Ps von außen beliefert wird, gibt er die Zeitsteuersignale P&sub1;, P&sub2;, P&sub3;, ... zu den durch die Periodendaten A&sub1;, A&sub2;, A&sub3;, ... vorgegebenen Zeitintervallen ab, und der Mustergenerator 1 2 liefert die Testmustersignale als Antwort auf die Zeitsteuersignale P&sub1;, P&sub2;, P&sub3;, ....
  • Die Verzögerungsdaten K&sub1;, K&sub2;, K&sub3;, ... stimmen in ihrer Zeitsteuerung mit der Erzeugung von Antwortausgangssignalen überein, die von der DUT 14 geliefert werden, welche die Testmuster nach Maßgabe der Zeitsteuersignale P&sub1;, P&sub2;, P&sub3;, ... erhält. Zu der von dem Zeitsteuergenerator 11 abhängig von den Verzögerungsdaten K&sub1;, K&sub2;, K&sub3;, eingestellten Zeitsteuerung werden Tastimpulse S&sub1;, S&sub2;, S&sub3;, ... erzeugt und an die Latchschaltung 15 angelegt.
  • Die Zeitsteuerung zur Erzeugung der Tastimpulse S&sub1;, S&sub2;, S&sub3;, ... ist gewöhnlich so eingestellt, daß sie gegenüber der Erzeugung der Zeitsteuerimpulse P&sub1;, P&sub2;, P&sub3; ... für jeweilige Zeitspannen K&sub1;, K&sub2;, K&sub3;, ... verzögert ist, die kürzer sind als die entsprechenden Zeitspannen der Zeitintervalle A&sub1;, A&sub2;, A&sub3; zu denen die Testmuster erzeugt werden, wie in den Fig. 2A und 2B gezeigt. Es gibt jedoch Zeiten, wie beispielsweise in den Fig. 3A und 3B gezeigt, wo der Tastimpuls S&sub1; als Folge davon in der nächsten Periode erzeugt werden muß, daß die Periodendaten A&sub1; auf eine kürzere Zeitspanne eingestellt sind. In einem solchen Fall ist es im Stand der Technik üblich, ein Verfahren zu verwenden, bei dem ein Flag "NEXT" für die Verzögerungsdaten K&sub1; gesetzt wird, eine Berechnung K&sub1; - A&sub1; = M&sub1; zum Erhalt von Verzögerungsdaten ausgeführt wird und der Tastimpuls S&sub1; um die Zeit M&sub1; nach dem Beginn der nächsten Periode erzeugt wird.
  • Bei dem Stand der Technik wird im Fall der Erzeugung jedes der Tastimpulse S&sub1;, S&sub2;, S&sub3;, ... zu einem Zeitpunkt außerhalb der Grenzen der jeweiligen Periode das Flag "NEXT" gesetzt und die Verzögerungszeit M&sub1; relativ zum Beginn der nächsten Periode definiert, so daß folglich die zulässige Verzögerungszeit auf lediglich dem Bereich der nächsten Periode beschränkt ist. Es ist daher bei diesem Stand der Technik unmöglich, eine Vorrichtung zu testen, die ein Antwortsignal erst nach mehreren Zyklen der Zeitsteuerimpulse abgibt, wie etwa eine Zentraleinheit.
  • Das Dokument US-A-4,553,100 offenbart einen Tastimpulsgenerator zur Erzeugung von Tastimpulsen als Antwort auf Zeitsteuerimpulse. Bei diesem Stand der Technik wird ein Adressenzähler von jedem Zeitsteuerimpuls voreingestellt und zählt Taktimpulse bis zum nächsten Zeitsteuerimpuls. Ein Markierungsspeicher, in dem Markierungen, die eine Verzögerungszeit repräsentieren, gespeichert sind, wird durch die Adresse von dem Adressenzähler adressiert. Wenn eine Markierung an der von dem Zähler bezeichneten Adresse gespeichert ist, wird ein Tastimpuls erzeugt. In diesem Fall ist die Verzögerungszeit zwischen einem Zeitsteuerimpuls und einem nachfolgenden Tastimpuls ein ganzzahliges Vielfaches der Taktperiode und geringer als die Periode der Zeitsteuerimpulse, da der Adressenzähler mit jedem Zeitsteuerimpuls zurückgesetzt wird. Damit bei diesem Stand der Technik ein Tastimpuls erhalten wird, der über den nächsten Zeitsteuerimpuls hinaus verzögert ist, werden die Zeitsteuerimpulse in zwei oder mehr Gruppen unterteilt, und eine entsprechende Anzahl von Einheiten, von denen jede einen Taktgenerator, einen Adressenzähler, einen Markierungsspeicher und Torschaltungen enthält, muß vorgesehen werden. Je größer also die Anzahl von Perioden der Zeitsteuerimpulse ist, um die ein Tastimpuls verzögert werden soll, desto größer wird die Schaltung.
  • Zusammenfassung der Erfindung
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Zeitsteuergenerator zu schaffen, der die Erzeugung von für eine gewünschte Anzahl von Zyklen des Zeitsteuersignals verzögerten Tastimpulsen erlaubt.
  • Diese Aufgabe wird mit einer Vorrichtung gelöst, wie sie im Anspruch 1 beansprucht wird.
  • Spezielle Ausführungsformen der Erfindung sind Gegenstand von abhängigen Ansprüchen.
  • Gemäß der vorliegenden Erfindung werden die Periodendaten kumulativ von den Verzögerungsdaten subtrahiert, und nach Feststellung der Umkehrung des Vorzeichens des errechneten Werts, wird der Zyklus des Zeitsteuersignals bestimmt, in dem der verzögerte Impuls zu erzeugen ist. In dem so durch das Ergebnis der Berechnung definierten Zyklus, wird der unmittelbar vorhergehende Zyklus als Verzögerungsdaten benutzt, so daß ein Impuls erzeugt wird, der um einen Wert der Verzögerungsdaten relativ zum Beginn des nächsten Mustererzeugungszyklus verzögert ist. Selbst wenn folglich die Verzögerungsdaten auf einen eine Vielzahl von Mustererzeugungszyklen enthaltenden Wert eingestellt werden, können verzögerte Impulse zur voreingestellten Zeitsteuerung erzeugt werden. Folglich können Tastimpulse zum Testen einer Vorrichtung erzeugt werden, die ein Antwortsignal etliche Zyklen nach dem Beginn des Mustererzeugungszyklus abgeben.
  • Kurze Beschreibung der Zeichnungen
  • Fig. 1 ist ein Blockdiagramm, das die allgemeine Anordnung eines herkömmlichen IC-Testgeräts zeigt;
  • Fig. 2A und 2B sind Zeitdiagramme, die den Zusammenhang zwischen Zeitsteuerimpulsen und Tastimpulsen zeigen, die um eine Zeit kürzer als eine Zykluszeit von diesen verzögert sind;
  • Fig. 3A und 3B sind Zeitdiagramme, die den Zusammenhang zwischen Zeitsteuerimpulsen und Tastimpulsen zeigen, die um eine Zeit länger als eine Zykluszeit von diesen verzögert sind;
  • Fig. 4 ist ein Blockdiagramm, das eine Ausführungsform des Zeitsteuergenerators gemäß der vorliegenden Erfindung darstellt;
  • Fig. 5 ist ein Zeitdiagramm zur Erläuterung der Arbeitsweise der in Fig. 4 gezeigten Ausführungsform;
  • Fig. 6 ist ein Blockdiagramm, das ein zweite Ausführungsform der vorliegenden Erfindung darstellt;
  • Fig. 7 ist ein Zeitdiagramm zur Erläuterung verschiedener Steuersignale bei der in Fig. 6 gezeigten Ausführungsform; und
  • Fig. 8 ist ein Blockdiagramm, das ein Beispiel eines bei der in Fig. 6 gezeigten Ausführungsform verwendeten Controllers 23 darstellt.
  • Beschreibung der bevorzugten Ausführungsformen
  • Fig. 4 zeigt in Blockform eine Ausführungsform des Zeitsteuergenerators der vorliegenden Erfindung. Diese Ausführungsform enthält: einen Periodendatenspeicher 21, in dem Periodendaten A&sub1;, A&sub2;, A&sub3;, ... für an eine DUT gelieferte Testmustersignale vorab gespeichert sind; einen Verzögerungsdatenspeicher 22, in dem Verzögerungsdaten K&sub1;, K&sub2;, K&sub3;, ..., die den Periodendaten entsprechen, vorab gespeichert sind; einen Impulsgenerator 24, der Zeitsteuerimpulse P&sub1;, P&sub2;, P&sub3;, ... zur Bestimmung der Zeitsteuerung für das Anlegen der Testmuster an die DUT auf der Basis der aus dem Speicher 21 ausgelesenen Periodendaten erzeugt; einen Rechenabschnitt 25, der die Zeitsteuerung für die Erzeugung von verzögerten Tastimpulsen S&sub1;, S&sub2;, S&sub3;, ... auf der Basis der aus den Speichern 21 bzw. 22 ausgelesenen Periodendaten A&sub1;, A&sub2;, A&sub3;, ... und Verzögerungsdaten K&sub1;, K&sub2;, K&sub3;, ...errechnet; einen Controller 23, der Leseadressen für die Speicher 21 und 22 und Steuersignale für den Rechner 25 erzeugt; und einen Verzögerungsimpulsgenerator 26, der die nach Maßgabe von Verzögerungsdaten, die von dem Rechenabschnitt 25 errechnet wurden, verzögerten Tastimpulse S&sub1;, S&sub2;, S&sub3;, ... ausgibt.
  • Der Controller 23 enthält einen Adressenzähler 23A, der die Zeitsteuerimpulse P&sub1;, P&sub2;, P&sub3;, ..., die von dem Impulsgenerator 24 geliefert werden, zählt und den Zählwert als Ausleseadresse an jeden der Speicher 21 und 22 anlegt, ein Verzögerungselement 23B, das jeden der Zeitsteuerimpulse P&sub1;, P&sub2;, P&sub3;, ... um eine feste Zeit verzögert und ihn als ein Steuersignal G ausgibt, ein D-Flipflop 23C und ein Verknüpfungsglied 23D zur Erzeugung eines Steuersignals F entsprechend dem zu verzögerenden Zeitsteuerimpuls, sowie einen Oszillator (nicht gezeigt) zur Erzeugung von Taktimpulsen CLK fester Periode.
  • Der Rechenabschnitt 25 enthält einen Subtrahierer 25A, der die Periodendaten A&sub1;, A&sub2;, A&sub3;, ..., die seinem einen Eingang D&sub2; eingegeben werden, von einem Wert subtrahiert, der dem anderen Eingang D&sub1; eingegeben wird, und der den Differenzwert und sein Vorzeichen (durch "H" angezeigt, wenn es minus ist) an Ausgangsanschlüsse X bzw. B liefert, einen Multiplexer 25B, der wahlweise nach Maßgabe des Steuersignals F von dem Controller 23 entweder die Verzögerungsdaten K&sub1;, K&sub2;, K&sub3;, ... von dem Speicher 22 oder den Differenzwert von dem Subtrahierer 25A ausgibt, eine Latchschaltung 25C, die die Ausgabe des Multiplexers 25B zwischenspeichert und sie an den Eingang D&sub1; des Subtrahierers 25A und den Verzögerungsimpulsgenerator 26 anlegt, und ein Verknüpfungsglied 25E und ein Verzögerungselement 25G zur Lieferung des Steuersignals F oder G vom Controller 23 als ein Latchsignal H an den Verzögerungsimpulsgenerator 26.
  • Der Verzögerungsimpulsgenerator 26 reagiert auf das Latchsignal H damit, daß er in einer Latchschaltung 26A Zeitsteuerdaten zwischenspeichert, die von dem Rechenabschnitt 25 geliefert werden, den Inhalt der Latchschaltung 26A mit dem eines Zählers 26B mittels eines Komparators 26C vergleicht und bei jedem Feststellen der Koinzidenz zwischen ihnen den Tastimpuls S&sub1;, S&sub2;, S&sub3;, ... ausgibt. Der Zähler 26B zählt hochfrequente Taktimpulse CLK einer festen Periode aufwärts, die ständig von dem Controller 23 an einen Taktanschluß CK des Zählers 26B geliefert werden, und sein Zählwert wird von dem Latchsignal H auf Null zurückgesetzt. Der Impulsgenerator 24 kann den gleichen Aufbau wie der Verzögerungsimpulsgenerator 26 aufweisen, kann aber auch eine Anordnung umfassen, die einen Abwärtszähler anstelle eines Komparators verwendet, Taktimpulse abwärts zählt, wenn Verzögerungsdaten im Abwärtszähler vorhanden sind, und einen Impuls erzeugt, wenn der Zähler einen Zählerstand von Null erreicht hat.
  • Es sei nun auf das Zeitdiagramm von Fig. 5 Bezug genommen, um die Arbeitsweise des in Fig. 4 gezeigten Zeitsteuergenerators zu beschreiben. Zu den in Fig. 5A gezeigten Zeitpunkt wird ein Startimpuls Ps an den Controller 23 und den Impulsgenerator 24 angelegt, um sie zu initialisieren. Der Impulsgenerator 24 reagiert auf den Startimpuls Ps mit der Erzeugung eines ersten Zeitsteuerimpulses P&sub1;, der in Fig. 5B gezeigt ist, und erzeugt dann aufgrund jedes Anlegens der aus dem Speicher 21 ausgelesenen Periodendaten A&sub1;, A&sub2;, A&sub3;, ... an ihn die Zeitsteuerimpulse P&sub2;, P&sub3;, ... nacheinander in durch diese Daten spezifizierten Zeitabständen.
  • Auf der anderen Seite wird das Flipflop 23C von dem Startimpuls Ps gesetzt, und sein Q-Ausgang nimmt hohen Pegel "H" an, wie in Fig. 5Q gezeigt, wodurch das Verknüpfungsglied 23D freigegeben wird und P&sub1; als das Steuersignal F geliefert wird. Der Zeitsteuerimpuls P&sub1; wird außerdem durch das Verzögerungselement 23B verzögert und dann an einen Taktanschluß CK des Flipflops 23C angelegt, welches daraufhin den niedrigen Pegel "L" des Signals E aufnimmt, was zur Folge hat, daß sein Q-Ausgang niedrigen Pegel "L" annimmt und damit das Verknüpfungsglied 23D sperrt.
  • Der Adressenzähler 23A wird als Antwort auf den ersten Zeitsteuerimpuls P&sub1; um eine Stufe weitergeschaltet und liefert seinen Inhalt als eine erste Adresse, beispielsweise "0000" an jeden der Speicher 21 und 22, von denen die Periodendaten A&sub1; bzw. die entsprechenden Verzögerungsdaten K&sub1; ausgelesen werden. Zu diesem Zeitpunkt wird das Steuersignal F an den Wählsteueranschluß SEL des Multiplexers 25B angelegt, und sein Ausgangsanschluß Y ist mit seinem Eingang D&sub1; verbunden. Folglich werden die von dem Speicher 22 ausgelesenen Verzögerungsdaten K&sub1; über den Multiplexer 25B an den Eingangsanschluß G der Latchschaltung 25C geliefert, in denen die Daten K&sub1; von einem Latchsignal, das über ein Verknüpfungsglied 25F an sie angelegt wird, zwischengespeichert werden. Die so zwischengespeicherten Daten K&sub1; werden an den einen Eingangsanschluß D&sub1; des Subtrahierers 25A geliefert, und eine Differenz K&sub1; - A&sub1; zwischen ihnen und den Periodendaten A&sub1;, die dem anderen Eingangsanschluß D&sub2; geliefert werden, wird an einen Ausgangsanschluß X geliefert.
  • Bei dem oben in bezug auf Fig. 5 beschriebenen Beispiel ist der Wert der Verzögerungsdaten K&sub1; größer gewählt als drei Zyklen des Zeitsteuerimpulses, aber kleiner als vier Zyklen, d.h. zwischen den Impulsen P&sub4; und P&sub5; in Fig. 5B. Folglich ist K&sub1; - A&sub1; > 0, und die Vorzeichenausgabe B des Subtrahierers 25A ist "L", so daß das Verknüpfungsglied 25D im Freigabezustand gehalten wird, das Verknüpfungsglied 25E aber gesperrt wird. Wenn das Steuersignal F abfällt, verbindet der Multiplexer 25B seinen Eingangsanschluß D&sub2; sofort mit dem Ausgang Y, so daß der Differenzwert K&sub1; - A&sub1; an die Latchschaltung 25C angelegt und in ihr durch das verzögerte Steuersignal G zwischengespeichert wird, das ihr über die Verknüpfungsglieder 25D und 25E geliefert wird. Da in diesem Fall das Verknüpfungsglied 25E gesperrt bleibt, wird das Steuersignal G nicht an die Latchschaltung 26A angelegt, und der in der Latchschaltung 25C zwischengespeicherte Wert K&sub1; - A&sub1; wird nicht an die Latchschaltung 26A geliefert.
  • Andererseits liefert der Impulsgenerator 24, wie in Fig. 5B gezeigt, den Zeitsteuerimpuls P&sub2; zu einer Zeit A&sub1; nach der Erzeugung des Zeitsteuerimpulses P&sub1; nach Maßgabe der Periodendaten A&sub1;. Der Controller 23 reagiert auf den Impuls P&sub2; mit der Lieferung der nächsten Adresse an die Speicher 21 und 22, um aus diesen die Daten K&sub2; bzw. A&sub2; auszulesen. In der Folge subtrahiert der Subtrahierer 25A A&sub2; von der Ausgabe K&sub1; - A&sub1; der Latchschaltung 25C und gibt die Differenz aus. Da der Multiplexer 25B zu diesem Zeitpunkt nicht mit dem Steuersignal F beliefert wird, ist sein Eingangsanschluß D&sub2; mit dem Ausgangsanschluß Y verbunden, und der Subtraktionsausgangswert (K&sub1; - A&sub1;) - A&sub2; des Subtrahierers 25A wird über den Multiplexer 25B an die Latchschaltung 25C geliefert. Da (K&sub1; - A&sub1;) - A&sub2; > 0, wird die Ausgabe "L" an den Vorzeichenausgangsanschluß B geliefert, so daß das Verknüpfungsglied 25D folglich offen ist. Das von dem Controller 23 als Antwort auf den Impuls P&sub2; gelieferte Steuersignal G, wird über die Verknüpfungsglieder 25D und 25F an den Taktanschluß CK der Latchschaltung 25C angelegt, um in dieser den Wert (K&sub1; - A&sub1;) - A&sub2; zwischenzuspeichern.
  • Auch als Antwort auf den Zeitsteuerimpuls P&sub3; führt der Zeitsteuergenerator dieselben Operationen durch, wie sie oben in Verbindung mit dem Zeitsteuerimpuls P&sub2; beschrieben wurden, wobei kumulativ ein Subtraktionswert (K&sub1; - A&sub1; - A&sub2;) - A&sub3; in der Latchschaltung 25C gespeichert wird. Wenn der Impulsgenerator 24 den Zeitsteuerimpuls P&sub4; liefert, werden die Periodendaten A&sub4; aus dem Speicher 21 gemäß der von dem Controller 23 als Antwort auf den Zeitsteuerimpuls P&sub4; gelieferten Adresse ausgelesen, und der Subtrahierer 25A führt eine Berechnung (K&sub1; - A&sub1; - A&sub2; - A&sub3;) - A4 durch. Da das Vorzeichen des kumulativ subtrahierten Ausgangswerts minus ist, wird ein "H" Signal an den Vorzeichenausgangsanschluß B geliefert, wodurch das Verknüpfungsglied 25D gesperrt und das Verknüpfungsglied 25E freigegeben wird. Folglich wird das Steuersignal G nicht an die Latchschaltung 25C angelegt, in der der vorherige Wert (K&sub1; - A&sub1; - A&sub2; - A&sub3;) unverändert gehalten bleibt. Da andererseits das Steuersignal G über des Verknüpfungsglied 25E an die Latchschaltung 26A des Verzögerungsimpulsgenerators 26 geliefert wird, wird der Wert (K&sub1; - A&sub1; - A&sub2; - A&sub3;) in der Latchschaltung 26A zwischengespeichert und gleichzeitig der Zähler 26B zurückgesetzt, um die Taktimpulse CLK von Null an aufwärts zu zählen. Der Komparator 26C vergleicht die Ausgabe der Latchschaltung 26A und den Ausgangswert des Zählers 26B und liefert bei Feststellung der Koinzidenz zwischen ihnen einen Impuls. Demzufolge gibt der Verzögerungsimpulsgenerator 26 als einen Tastimpuls einen Impuls aus, der im wesentlichen um die Zeit (K&sub1; - A&sub1; - A&sub2; - A&sub3;) relativ zu dem Zeitsteuerimpuls P&sub4; verzögert ist.
  • Wenn dann der Controller 23 mit dem Zeitsteuerimpuls P&sub5; vom Impulsgenerator 24 beliefert wird, gibt er das Steuersignal F zum Auslesen der Daten A&sub5; und K&sub5; von den Speichern 21 bzw. 22 aus. Wenn K&sub5; - A&sub5; > 0, dann nimmt das Ausgangssignal E am Vorzeichenausgangsanschluß B des Subtrahierers 25A niedrigen Pegel "L" an, wie in Fig. 5E gezeigt, wodurch das Verknüpfungsglied 25D freigegeben und das Verknüpfungsglied 25E gesperrt wird. Dieselben Betriebsabläufe wie oben in Verbindung mit den Daten K&sub1; erwähnt, finden daher statt. Wenn K&sub5; - A&sub5; < 0, dann bleibt das Vorzeichenausgangssignal E des Subtrahierers 25A auf hohem Pegel "H" während der Periode der Daten A&sub5;, und das Steuersignal G, das als Antwort auf den Zeitsteuerimpuls P&sub5; geliefert wird, wird als das Latchsignal H (nicht gezeigt in Fig. 5H) über das Verknüpfungsglied 25E und das Verzögerungselement 25G an den Verzögerungsimpulsgenerator 26 angelegt. Als Folge davon werden die Verzögerungsdaten K&sub5;, die in der Latchschaltung 25C aufgrund des Steuersignals F, das als Antwort auf den Zeitsteuerimpuls P&sub5; geliefert wird, zwischengespeichert sind, in die Latchschaltung 26A eingegeben, und der Verzögerungsimpulsgenerator 26 erzeugt einen verzögerten Tastimpuls (nicht gezeigt in Fig. 5C) um etwa die Zeit K&sub5; nach der Erzeugung des Zeitsteuerimpulses P&sub5;.
  • Wie aus dem obigen hervorgeht, werden bei der in Fig. 4 gezeigten Ausführungsform, wenn beispielsweise der Tastimpuls S&sub1; mit einer Verzögerung um eine Zeit länger als ein Zyklus relativ zu dem erzeugten Zeitsteuerimpuls P&sub1; erzeugt wird, keine Tastimpulse entsprechend den Zeitsteuerimpulsen P&sub2;, P&sub3; und P&sub4; erzeugt, die bis zur Erzeugung des Tastimpulses S&sub1; geliefert wurden, und nach der Erzeugung des Zeitsteuerimpulses P&sub5; können entsprechende Tastimpulse erzeugt werden.
  • Fig. 6 zeigt eine andere Ausführungsform des Zeitsteuergenerators der vorliegenden Erfindung, die in der Lage ist, für alle Zeitsteuerimpulse Tastimpulse mit beliebiger Verzögerung zu erzeugen. Bei dieser Ausführungsform sind Paare von Rechenabschnitten 25 und Verzögerungsimpulsgeneratoren 26 in einer Anzahl gleich der voraussichtlichen maximalen Anzahl von Verzögerungszyklen, fünf in diesem Fall, vorgesehen. Die Rechenabschnitte 25a bis 25e enthalten je eine Latchschaltung 25l, durch die die Verzögerungsdaten K&sub1;, K&sub2;, K&sub3;, ..., die aus dem Speicher 22 ausgelesen werden, an den Eingangsanschluß D&sub1; des Multiplexers 25B angelegt werden. Die Rechenabschnitte 25a bis 25e sind mit Ausnahme davon im Aufbau nahezu identisch mit dem Rechenabschnitt 25 in Fig. 4.
  • Die aus dem Speicher 22 ausgelesenen Verzögerungsdaten werden gemeinsam an die Latchschaltungen 25l der Rechenabschnitte 25a bis 25e geliefert, und Latchsignale Ja bis Je zum Laden der Daten in die Latchschaltungen 25l werden von dem Controller 23 jeweils entsprechend den Zeitsteuerimpulsen P&sub1;, P&sub2;, P&sub3;, ... von dem Impulsgenerator 24 geliefert, wie in den Fig. 7Ja bis 7Je gezeigt. Durch diese Latchsignale Ja bis Je werden die Verzögerungsdaten in den Latchschaltungen 25l der Rechenabschnitte 25a bis 25e in zyklischer Reihenfolge zwischengespeichert. Andererseits werden die von dem Speicher 21 ausgelesenen Periodendaten A&sub1;, A&sub2;, A&sub3;, ... an die Rechenabschnitte 25a bis 25e gemeinsam angelegt. Der Rechenabschnitt 25a wird mit Steuersignalen Ga beliefert, die als Antwort auf den ersten und nachfolgende Zeitsteuerimpulse P&sub1;, P&sub2;, P&sub3;, ... nach Erzeugung des Startimpulses Ps erzeugt werden, wie in Fig. 7Ga gezeigt, wodurch die Ausgaben des Multiplexers 25B nacheinander in der Latchschaltung 25C zwischengespeichert werden. Der Rechenabschnitt 25b wird mit Steuersignalen Gb entsprechend dem zweiten und nachfolgenden Zeitsteuerimpulsen P&sub2;, P&sub3;, P&sub4;, ... beliefert, wie in Fig. 7Gb gezeigt, durch die die Ausgaben des Multiplexers 25B entsprechend dem zweiten und nachfolgenden Zeitsteuerimpulsen P&sub2;, P&sub3;, ... in der Latchschaltung 25C zwischengespeichert werden. In ähnlicher Weise wird der Rechenabschnitt 25c mit Steuersignalen Gc entsprechend den Zeitsteuerimpulsen P&sub3;, P&sub4;, P&sub5;, ... beliefert, wie in Fig. 5Gc gezeigt, wodurch die Ausgaben des Multiplexers 25B entsprechend diesen Zeitsteuerimpulsen in der Latchschaltung 25C zwischengespeichert werden. Entsprechendes trifft auf die Rechenabschnitte 25d und 25e zu. Die Inhalte der Latchschaltungen 25C der Rechenabschnitte 25a bis 25e werden an die Latchschaltungen 26A der entsprechenden Verzögerungsimpulsgeneratoren 26a bis 26e geliefert, und Tastimpulse werden auf der Basis der Werte der darin sequentiell durch die Latchsignale H zwischengespeicherten Werte in gleicher Weise wie bei der in Fig. 4 gezeigten Ausführungsform erzeugt.
  • Der Controller 23 enthält gemäß Darstellung in Fig. 8 einen Adressenzähler 23A, der Zeitsteuerimpulse zählt und eine Adresse erzeugt, einen Quinärzähler 23E zum Zählen der Zeitsteuerimpulse, einen Decoder 23F, der den Zählwert des Quinärzählers 23E dekodiert und in sequentieller Reihenfolge Impulse an fünf Ausgangsanschlüsse liefert, Flipflops 23G, die auf die Ausgaben des Decoders 23F reagieren, indem ihre Q-Ausgänge in zyklischer Reihenfolge auf hohen Pegel "H" gehen, Verknüpfungsglieder 23H, die von den Q-Ausgaben freigegeben werden, um die Zeitsteuerimpulse hindurch zu lassen, und einen Oszillator 23K, der Taktimpulse CLK einer festen Periode erzeugt. Der Startimpuls Ps wird an Rücksetzanschlüsse des Adressenzählers 23A, des Quinärzählers 23E und der Flipflops 23G angelegt, um sie in ihren Anfangszustand zurückzusetzen. Der Quinärzähler 23E ist ein Zähler, der jeweils nach Zählen von fünf Zeitsteuerimpulsen auf Null zurückgesetzt wird, und sein Zählwert wird von dem Decoder 23F dekodiert, von dem die Steuersignale Ja bis Je einzeln in zyklischer Folge an die fünf Ausgangsanschlüsse geliefert werden, wie in den Fig. 7Ja bis 7Je gezeigt. Diese Steuersignale werden auch als Steuersignale Fa bis Fe verwendet, jedoch ist in diesem Fall, da die Zeitsteuerung zum Zwischenspeichern durch die Latchschaltung 25l der Zeitsteuerung zum Zwischenspeichern durch die Latchschaltung 25C immer vorangeht, das Schaltungsmuster so ausgelegt, daß die Steuersignale Fa bis Fe hinter den Steuersignalen Ja bis Je etwas verzögert sind. Die Ausgaben des Decoders 23F werden außerdem an die Flipflops 23G angelegt, damit ihre Q- Ausgänge in sequentieller Folge hohen Pegel "H" annehmen und die Verknüpfungsglieder 23H eines nach dem anderen freigeben. Die Zeitsteuerimpulse P&sub1;, P&sub2;, P&sub3;, ... werden über die Verknüpfungsglieder 23H als die Steuersignale Ga bis Ge ausgegeben, wie in den Fig. 7Ga bis 7Ge gezeigt.
  • Bei der in Fig. 6 gezeigten Anordnung können die Rechenabschnitte 25a bis 25e eine Verzögerung von bis zu vier Zyklen in bezug auf den Zeitsteuerimpuls, der den angelegten Verzögerungsdaten entspricht, liefern. Die Arbeitsweise der Rechenabschnitte 25a bis 25e und der entsprechenden Verzögerungsimpulsgeneratoren 26a bis 26e ist im wesentlichen die gleiche wie jene, die zuvor in Verbindung mit der in Fig. 4 gezeigten Ausführungsform beschrieben wurde, so daß diese Arbeitsweise nicht noch einmal beschrieben werden soll. Die Ausgangssignale der Verzögerungsimpulsgeneratoren 26a bis 26e werden als die Tastimpulse S&sub1;, S&sub2;, S&sub3;, ... über eine ODER-Schaltung 27 ausgegeben.
  • Wie oben beschrieben, verwendet der Zeitsteuergenerator gemäß der vorliegenden Erfindung eine Anordnung, bei der die Verzögerungsdaten kumulativ unter Verwendung der Periodendaten subtrahiert werden, bei der durch die Erfassung der Umkehrung des Vorzeichens des errechneten Werts bestimmt wird, daß der Zyklus, in dem ein verzögerter Impuls zu erzeugen ist, erreicht wurde, und bei der der verzögerte Impuls zu einem Zeitpunkt nach dem Beginn des Zyklus um den Wert der Verzögerungsdaten erzeugt wird, der als der oben erwähnte kumulativ subtrahierte Wert erhalten wird, so daß es folglich möglich ist, exakt verzögerte Impulse zu erzeugen, selbst wenn die Verzögerungszeit mehrere Zyklen der Periodendaten beträgt. Demgemäß erlaubt der Zeitsteuergenerator der vorliegenden Erfindung das Testen einer Vorrichtung, die ein Antwortsignal etliche Zyklen nach dem Anlegen eines Testmusters ausgibt, wie etwa eine Zentraleinheit. Darüberhinaus verwendet der Zeitsteuergenerator zur Erzeugung von verzögerten lmpulsen keinen programmgesteuerten Mikrocomputer und ist daher in der Lage, Zeitsteuerimpulse mit hohem Durchsatz zu erzeugen.

Claims (5)

1. Vorrichtung zur Erzeugung von Tastimpulsen mit gewünschter Zeitsteuerung, umfassend:
eine Zeitsteuerimpulsgeneratoreinrichtung (24), die als Antwort auf einen an sie angelegten Startimpuls (Ps) damit beginnt, Zeitsteuerimpulse (P&sub1;, P&sub2;, P&sub3;) zu erzeugen;
eine Adressengeneratoreinrichtung (23), die auf jeden der Zeitsteuerimpulse von der Zeitsteuerimpulsgeneratoreinrichtung mit der Erzeugung einer Adresse (AD) reagiert;
einen Periodendatenspeicher (21), aus dem bei jedem Empfang eine Adresse von der Adressengeneratoreinrichtung Periodendaten (A&sub1; - A&sub4;) ausgelesen werden, wobei jedes Periodendatum die Zeitsteuerung zur Erzeugung des nächsten Zeitsteuerimpulses definiert und die Zeitsteuerimpulsgeneratoreinrichtung die Zeitsteuerimpulse in Abständen erzeugt, die von den an sie von dem Periodendatenspeicher gelieferten Periodendaten angegeben werden;
einen Verzögerungsdatenspeicher (22), aus dem beim Anlegen der Adresse von der Adressengeneratoreinrichtung Verzögerungsdaten (K&sub1; - K&sub4;) ausgelesen werden, von denen jedes Verzögerungsdatum eine Verzögerungslänge relativ zu einem entsprechenden der Zeitsteuerimpulse definiert;
eine Recheneinrichtung (25), die die Periodendaten von dem Periodendatenspeicher und die Verzögerungsdaten von dem Verzögerungsdatenspeicher empfängt und bei jedem Empfang des Periodendatums kumulativ das Periodendatum von einem der Verzögerungsdaten subtrahiert, bis sich das Vorzeichen des Subtraktionsergebnisses ändert; und
eine Tastimpulsgeneratoreinrichtung (26), die das Subtraktionsergebnis von der Recheneinrichtung erhält und bei Änderung des Vorzeichens des Subtraktionsergebnisses zum Negativen das unmittelbar vorhergehende Subtraktionsergebnis in sich lädt, das einen Verzögerungswert angibt, und einen Tastimpuls erzeugt, der um den geladenen Verzögerungswert hinter dem Zeitsteuerimpuls verzögert ist, der die Änderung des Vorzeichens des Subtraktionsergebnisses verursacht hat.
2. Vorrichtung nach Anspruch 1, bei der die Recheneinrichtung (25) enthält:
eine Subtrahiereinrichtung (25A), die an einem von zwei Eingängen mit den Periodendaten von dem Periodendatenspeicher (21) beliefert wird, um die Periodendaten von Daten zu subtrahieren, die an den anderen Eingang geliefert werden, und einen subtrahierten Wert (D) und sein Vorzeichen (E) auszugeben;
eine Multiplexereinrichtung (25B), die mit dem subtrahierten Wert von der Subtraktionseinrichtung und den aus dem Verzögerungsdatenspeicher (22) ausgelesenen Verzögerungsdaten beliefert wird und wahlweise eine dieser Eingaben ausgibt;
eine Latcheinrichtung (25C) zur Zwischenspeicherung der Ausgabe der Multiplexereinrichtung, wobei die Ausgabe der Latcheinrichtung an den anderen Eingang der Subtraktionseinrichtung und als der errechnete Wert von der Recheneinrichtung an die Tastimpulsgeneratoreinrichtung (26) geliefert wird;
wobei die Vorrichtung ferner eine Steuereinrichtung (23B, 23C, 23D) umfaßt, die mit den Zeitsteuerimpulsen beliefert wird, um ein Wählsignal (F) an die Multiplexereinrichtung (25B) zu liefern zur Auswahl der Verzögerungsdaten von dem Verzögerungsdatenspeicher als Antwort auf den unmittelbar dem Startimpuls folgenden Zeitsteuerimpuls und jeden Zeitsteuerimpuls, der unmittelbar einem Zeitsteuerimpuls folgt der das Subtraktionsergebnis zu einem negativen Wert gemacht hat, und anderenfalls des subtrahierten Werts von der Subtraktionseinrichtung.
3. Vorrichtung nach Anspruch 1, bei der die Recheneinrichtung (25) und die Tastimpulsgeneratoreinrichtung (26) eine Vielzahl von Rechenabschnitten (25a - 25e) bzw. eine Vielzahl von Tastimpulsgeneratoren (26a - 26e) enthalten.
4. Vorrichtung nach Anspruch 3, bei der die Vorrichtung ferner eine Steuereinrichtung (23E, 23F) enthält, die als Antwort auf jeden der Zeitsteuerimpulse ein Steuersignal (Ja - Je) zum jeweiligen Laden der aus dem Verzögerungsdatenspeicher (22) ausgelesenen Verzögerungsdaten in die Rechenabschnitten (25a - 25e) in einer sequentiellen, zyklischen Reihenfolge erzeugt.
5. Vorrichtung nach Anspruch 4, bei der jeder der Rechenabschnitte (25a - 25e) enthält:
eine erste Latcheinrichtung (25l), die auf das Ladesteuersignal (Ja - Je) anspricht und die Verzögerungsdaten von dem Verzögerungsdatenspeicher zwischenspeichert;
eine Subtrahiereinrichtung (25A), die an einem von zwei Eingängen mit den Periodendaten von dem Periodendatenspeicher (21) beliefert wird, um die Periodendaten von Daten zu subtrahieren, die dem anderen Eingang geliefert werden, und einen subtrahierten Wert und sein Vorzeichen auszugeben;
eine Multiplexereinrichtung (25B), die mit dem subtrahierten Wert von der Subtraktionseinrichtung und dem Ausgangswert von der ersten Latcheinrichtung beliefert wird und nach Maßgabe eines Steuersignals (Fa - Fe) einen von ihnen ausgibt; und
eine zweite Latcheinrichtung (25C) zum Zwischenspeichern des Ausgangswerts von der Multiplexereinrichtung, wobei die Ausgabe der zweiten Latcheinrichtung an den anderen Eingang der Subtrahiereinrichtung und als der errechnete Wert an die Tastgeneratoreinrichtung (26a - 26e) geliefert wird;
wobei die Steuereinrichtung ferner eine Wählsteuersignalgeneratoreinrichtung (23E, 23F) umfaßt, die mit den Zeitsteuerimpulsen beliefert wird, um das Wählsteuersignal (Fa - Fe) an die Multiplexereinrichtung (25B) zu liefern, und die Verzögerungsdaten von dem Verzögerungsdatenspeicher als Antwort auf den unmittelbar dem Startimpuls folgenden Zeitsteuerimpuls und jeden Zeitsteuerimpuls, der unmittelbar einem Zeitsteuerimpuls folgt, der das Subtraktionsergebnis zu einem negativen Wert gemacht hat, und anderenfalls den subtrahierten Wert von der Subtraktionseinrichtung auszuwählen.
DE68913807T 1988-05-23 1989-05-19 Taktgeber. Expired - Fee Related DE68913807T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63126597A JP2719684B2 (ja) 1988-05-23 1988-05-23 遅延発生装置

Publications (2)

Publication Number Publication Date
DE68913807D1 DE68913807D1 (de) 1994-04-21
DE68913807T2 true DE68913807T2 (de) 1994-08-04

Family

ID=14939127

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68913807T Expired - Fee Related DE68913807T2 (de) 1988-05-23 1989-05-19 Taktgeber.

Country Status (4)

Country Link
US (1) US4998025A (de)
EP (1) EP0343537B1 (de)
JP (1) JP2719684B2 (de)
DE (1) DE68913807T2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321702A (en) * 1989-10-11 1994-06-14 Teradyne, Inc. High speed timing generator
JP2915945B2 (ja) * 1990-01-12 1999-07-05 株式会社アドバンテスト メモリ試験装置
JPH0816857B2 (ja) * 1990-07-20 1996-02-21 富士通株式会社 クロック制御装置
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
US5212443A (en) * 1990-09-05 1993-05-18 Schlumberger Technologies, Inc. Event sequencer for automatic test equipment
US5293080A (en) * 1990-10-09 1994-03-08 Hewlett-Packard Company Method and apparatus for generating test waveforms to be applied to a device under test
FR2684208B1 (fr) * 1990-10-30 1995-01-27 Teradyne Inc Circuit destine a fournir une information de periode.
DE59010430D1 (de) * 1990-12-28 1996-08-29 Ibm Programmgesteuertes Verfahren und Anordnung zur Erzeugung von Impulsen in aufeinanderfolgenden Impulsintervallen
FR2671261B1 (fr) * 1991-01-04 1993-04-02 Tecnoma Appareillage de traitement du sol ou de la vegetation, comprenant une rampe pouvant pivoter par rapport a des axes longitudinal et transversal.
US5272390A (en) * 1991-09-23 1993-12-21 Digital Equipment Corporation Method and apparatus for clock skew reduction through absolute delay regulation
US5321315A (en) * 1992-03-09 1994-06-14 Eastman Kodak Company Tracking control pulse generation for variable frame rate CCD sensors for electronic imaging applications
CA2127192C (en) * 1993-07-01 1999-09-07 Alan Brent Hussey Shaping ate bursts, particularly in gallium arsenide
EP0686917A1 (de) * 1994-06-07 1995-12-13 International Business Machines Corporation Vorrichtung zur Bearbeitung einer Serie von Taktsignalen
US5867050A (en) * 1995-12-28 1999-02-02 Ando Electric Co., Ltd. Timing generator circuit
GB9910943D0 (en) 1999-05-11 1999-07-14 Sgs Thomson Microelectronics Response time measurement
US7294998B2 (en) * 2002-12-13 2007-11-13 Advantest Corp. Timing generation circuit and semiconductor test device having the timing generation circuit
KR100590204B1 (ko) * 2003-11-04 2006-06-15 삼성전자주식회사 온-칩 셋업/홀드 측정 회로를 포함한 집적 회로 장치
GB0413146D0 (en) * 2004-06-12 2004-07-14 Texas Instruments Ltd Comparator for circuit testing
JP4463173B2 (ja) * 2005-09-14 2010-05-12 株式会社アドバンテスト 試験装置、試験方法、プログラム、及び記録媒体
US8295182B2 (en) 2007-07-03 2012-10-23 Credence Systems Corporation Routed event test system and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215123A (ja) * 1982-06-07 1983-12-14 Advantest Corp 多相タイミング発生装置
JPS5997065A (ja) * 1982-11-25 1984-06-04 Advantest Corp 論理回路試験装置の試験パタ−ン発生装置
AU2592384A (en) * 1983-03-26 1984-09-27 Itt Industries, Inc. Digital horizontal synchronization
US4789835A (en) * 1983-08-01 1988-12-06 Fairchild Camera & Instrument Corporation Control of signal timing apparatus in automatic test systems using minimal memory
JPS6089773A (ja) * 1983-08-01 1985-05-20 フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン 自動テスト方式における信号のタイミングを動的に制御する方法及び装置
US4849702A (en) * 1983-08-01 1989-07-18 Schlumberger Techologies, Inc. Test period generator for automatic test equipment
US4855681A (en) * 1987-06-08 1989-08-08 International Business Machines Corporation Timing generator for generating a multiplicty of timing signals having selectable pulse positions
US4837521A (en) * 1987-07-02 1989-06-06 Schlumberger Systems & Services, Inc. Delay line control system for automatic test equipment
US4864160A (en) * 1987-09-04 1989-09-05 Schlumberger Systems And Services, Inc. Timing signal generator

Also Published As

Publication number Publication date
EP0343537B1 (de) 1994-03-16
EP0343537A3 (en) 1990-05-23
DE68913807D1 (de) 1994-04-21
JP2719684B2 (ja) 1998-02-25
EP0343537A2 (de) 1989-11-29
JPH01295184A (ja) 1989-11-28
US4998025A (en) 1991-03-05

Similar Documents

Publication Publication Date Title
DE68913807T2 (de) Taktgeber.
DE2346617C3 (de) Verfahren zur Prüfung der einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit
DE10116380B4 (de) Halbleiterprüfsystem
DE10045568B4 (de) Ereignisgestütztes Halbleiterprüfsystem
DE69212673T2 (de) Prüfmustererzeugungseinrichtung
DE69130152T2 (de) Mikrorechner mit eingebautem d/a-wandler
DE4215740C2 (de) Testvorrichtung für Analog/Digital-Wandler
DE3690624C2 (de)
DE19652890A1 (de) Verfahren zum Messen einer Verzögerungszeit und bei einem derartigen Verfahren verwendete Schaltung zum Erzeugen einer Zufalls-Impulsfolge
DE112005000210T5 (de) Impulsbreiten-Einstellschaltung, Impulsbreiten-Einstellverfahren und Halbleiterprüfvorrichtung
DE3879007T2 (de) Steuerkreis fuer verarbeitungsimpulse.
DE69117235T2 (de) Digitale Impulsverarbeitungsvorrichtung
DE3246432A1 (de) Signalfolge-erkennungsschaltung und diese enthaltender logischer analysator
DE69031364T2 (de) Einrichtung zum Zugriff auf Vektordaten
DE3587620T2 (de) Logikanalysator.
DE2906519C2 (de) Verfahren zur Analog-Digitalwandlung
DE3855314T2 (de) Dateneingangsschaltung mit Signalspeicherschaltung
DE3877008T2 (de) Geraet zur sukzessiven umwandlung von zeitperioden in spannung.
DE69022766T2 (de) Verfahren und Gerät zur Binärzählerprüfung.
DE3818097C2 (de)
DE69106713T2 (de) Detektorschaltung.
DE3633461A1 (de) Taktsignalgebervorrichtung
DE3422287C2 (de)
DE69127914T2 (de) Speicherzugriffssteuervorrichtung mit einer Anzahl von Bankzugriffsüberwachungsschaltungen, die kleiner ist als die der Speichermodule
DE69523537T2 (de) Analog-Digital-Wandler mit schreibbarem Ergebnisregister

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFELFING

8339 Ceased/non-payment of the annual fee