DE68910243T2 - Messen des Betriebsverhaltens von integrierten Schaltungen in Chipform. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf integrierte Halbleiterschaltkreise und betrifft spezieller eine Schaltung zum Messen der Geschwindigkeit der Schaltungen auf einem Einzelchip und die Anwendung der Messung des Betriebsverhaltens zur Stabilisierung des Betriebsverhaltens der Schaltungen auf dem Chip.
• Die Kennwerte des Betriebsverhaltens von Schaltungen in einem digitalen integrierten Schaltkreis ändern sich mit den unvermeidlichen Änderungen der Prozeßparameter während ihrer Herstellung, mit Änderungen ihrer Versorgungsspannung und mit der Temperatur ihrer Umgebung. Selbst innerhalb des gleichen Systems ist es nicht ungewöhnlich, daß wegen dieser "PVT"-Schwankungen die Arbeitsgeschwindigkeit und die Stromänderungsgeschwindigkeit (di/dt) über einen weiten Bereich von ihren Nennwerten abweichen. Logikschaltungen müssen daher eher für extreme Worst-case- Bedingungen, als näher an den Nennwerten spezifiziert werden.
• Nachteile erwachsen an beiden Bereichsgrenzen des Betriebsverhaltens. Durch chipexterne Treiberschaltungen auf einem Chip wird die Signalleistung auf dem Chip gesteigert, und die Signale werden zur Übertragung auf einen anderen Chip oder ein anderes Bauelement an die externen Gehäuseanschlüsse gelegt. Der Betrieb von chipexternen Treibern beträchtlich über ihrer Nenngeschwindigkeit steigert ihr di/dt so weit, daß übermäßige Spitzen auf der Versorgungsspannung und den Erdschienen des Chips erzeugt werden, die genug Rauschen in die Logikschaltungen und Signalleitungen einkoppeln, um Fehler in den Signalen auf dem Chip hervorzubringen.
• Die übermäßig hohe Geschwindigkeit kann auch "Früh"-Taktstörungen verursachen, die zur Speicherung und Übertragung falscher Daten in den Signalleitungen führen. Viele digitale Schaltungen benutzen mindestens zwei unterschiedliche Taktphasen, die sich nicht überlappen dürfen. Ein konventioneller Master/Slave-Zwischenspeicher empfängt und speichert zum Beispiel den Zustand seines Dateneingangs an der Vorder- bzw. Rückflanke eines ersten Taktimpulses und überträgt und speichert diese Daten an seinem Ausgang an der ansteigenden bzw. abfallenden Flanke eines zweiten Taktimpulses. Wenn sich die Takte überlappen, kann sich ein zu früh eintreffender Dateneingangspegel über den Master-Zwischenspeicher ausbreiten und dann in den Slave-Zwischenspeicher einen Zyklus zu früh eingespeichert werden.
• Am anderen Ende der Zeitskala kann eine niedrige Geschwindigkeit in den Schaltungen des Chips "Spät"-Taktstörungen verursachen. In einem Multichipsystem wird jede Taktleitung zu den verschiedenen Chips sorgfältig auf einer Leiterplatte oder auf dem Substrat geführt, so daß das Signal an allen Chips möglichst gleichzeitig eintrifft, so daß von Chip zu Chip laufende Signale richtig verarbeitet und gespeichert werden können. PVT-Schwankungen zwischen den verschiedenen Chips des Systems verschieben jedoch die Ankunft des Taktsignals an den Schaltungen auf jedem Chip, der die Signale verarbeitet. In konventionellen Chips begrenzt diese Chip-zu-Chip-Versetzung die minimale Zykluszeit, die für das Gesamtsystem zuverlässig erhalten werden kann.
• Eine niedrige Geschwindigkeit begrenzt auch die Gesamtgeschwindigkeit der chipexternen Treiber. So kann eine di/dt-Begrenzung auf einen für schnelle Schaltungen sicheren Wert das Betriebsverhalten des Gesamtchips bei Schaltungen mit niedriger Geschwindigkeit in hohem Grade beeinträchtigen.
• Natürlich wird ein Einengen der zulässigen Grenzen der Parameter des Herstellungsprozesses die Schärfe des obigen Problems verringern. Auch durch eine strenge Temperatursteuerung der Umgebung wird ihr Einfluß herabgesetzt. Durch enge Toleranzen bei den Versorgungsspannungen, die durch stärkere Stabilisierung der Versorgung und durch breitere Leistungsverteilungsbusse auf dem Chip erreicht werden, wird ferner der Bereich zwischen dem Worst-case- und dem Nennbetrieb ebenso wie durch niedrigere Widerstände und Induktivitäten des Chipgehäuses verringert.
• Solche Lösungen auf Biegen und Brechen sind jedoch teuer und kollidieren oft mit anderen Zielen.
• Andere, weniger direkte Verfahren sind zur Verringerung des Problems des Treiberrauschens wegen des Überschuß-di/dt angewendet worden. Eine selbstjustierende Versetzschaltung für Treiber ("Self-Adjusting Stagger Circuit for Drivers", IBM Technical Disclosure Bulletin Bd. 28, (Okt. 1985), S. 2178) zwingt Treiber,in verschiedenen Gruppen zu leicht unterschiedlichen Zeiten zu schalten, um das Gesamt-(di/dt) des Chips zu senken. Ein ähnliches Verfahren wird in dem Artikel "Method for Solving the Delta-I problem in One-Sided Crosspoint Switching Matrices", IBM TDB, Bd. 28 (Okt. 1985), 5.2248, angewendet. In "Driver with Noise-Dependent Switching Speed Control", IBM TDB, Bd. 29 (Aug.1986), S. 1243, wird Rauschrückkopplung zur Steuerung der effektiven Stabilität eines Pull-down-FETs angewendet. Diese Lösung hat gewisse Vorteile, sie erfordert jedoch spezielle FETs mit ungewöhnlichen Kennlinien und sie stützt sich auf ein Grundverhalten, das durch das Schalten beeinflußt wird; die US- Patentschrift 4,437,022 ist ähnlich. Die US-Patentschrift 4,725,747 benutzt eine mäanderförmige Anordnung des Polysiliziumgates zur Begrenzung der Einschaltzeit; dieses Verfahren kann in bestimmten Halbleitertechnologien nicht realisiert werden und besitzt außerdem andere Nachteile. Die US-Patentschriften 4,398,106 und 4,508,981 sind auf chipexterne Treiber nicht anwendbar und haben einen geringen Wert, wenn der Chip selbst eine wesentliche Entkopplung besitzt.
• Die gemeinschaftlich übertragene europäische Patentanmeldung Nr. 264.470 schlägt die Grobkonzeption der Messung des Betriebsverhaltens der Schaltungen auf einem Chip und der Steuerung des Betriebsverhaltens einer chipexternen Treiberschaltung zur Stabilisierung ihres di/dt innerhalb engerer Grenzen über weite PVT-Schwankungen vor. Diese Kompensationsschaltung hängt jedoch von einer Vielzahl von Präzisionsbauelementen ab, die teuer sind, eine individuelle Kalibrierung von Hand für jedes Chipsystem erfordern und/oder mit der Zeit, der Temperatur und der Spannung im Wert driften. Die Treiberschaltung dieses Patents erfordert eine zusätzliche Stufe für Steuerungszwecke, so daß ihre maximale Geschwindigkeit geringer als die von Treibern mit weniger Stufen ist. Überdies besitzt dieser Treiber einen Zustand, in dem eine Signalleitung nicht aktiv mit einem speziellen Pegel angesteuert wird, sondern potentialfrei gelassen wird. Dadurch wird ein irrtümliches Einschalten der Ausgangsleitung durch Rauschen oder eine unerwünschte Kopplung mit einem ganz in der Nähe befindlichen Signal in der Schaltung ermöglicht. Schließlich wendet sich das Patent weder dem Problem des Taktimpulsabstands noch dem der Früh- oder Spätstörungen zu. Es schlägt folglich weder einen Weg zur Anwendung der Messung des Betriebsverhaltens für die Lösung dieser Schwierigkeiten noch für die Verminderung der Treiberprobleme vor.
• Ein anderes Verfahren wird in der europäischen Patentanmeldung Nr. 0 012 839 beschrieben. Gemäß diesem Dokument umfaßt jeder Halbleiterchip Mittel zur Regelung der Verzögerung zwischen den Signalimpulsen durch eine Modifizierung der an die Basiselektrode des Ausgangstransistors angelegten Spannung, so daß die zum Betreiben der anderen Schaltungen dieses Chips notwendige Ausgangsspannung innerhalb von vorbestimmten Grenzen verändert wird. Durch Erhöhung der Ausgangsspannung wird die Verzögerung der Signale auf einem solchen Chip verringert und umgekehrt. Die Schaltung löst jedoch nicht das Problem des Taktimpulsabstands und korrigiert nicht die "Früh"/"Spät"-Taktstörungen, wie es erforderlich ist, wenn ein Computer bei extrem hoher Geschwindigkeit arbeitet.
• Die am weitesten verbreitete frühere Lösung für einen veränderlichen Taktimpulsabstand besteht darin, einen Teil des Taktzyklusses so zu verwenden, daß garantiert werden kann, daß die Spätstörungssituation über den gesamten erwarteten Bereich der Schaltungsgeschwindigkeiten nicht eintritt. Frühstörungen können durch Auffüllen der Schaltungen mit zusätzlichen Invertern zwischen den Zwischenspeichern vermieden werden. Dadurch kann jedoch ein bedeutender Teil der Schaltungen des Chips - nicht weniger als 4.000 Inverter auf einem einzigen Chip - nur für die Geschwindigkeitskompensation allein verbraucht werden.
• Die vorliegende Erfindung schlägt eine neue Schaltung zur Messung des Betriebsverhaltens von Schaltungen auf einem Schaltkreischip vor. Diese Schaltung ist nicht teuer in der Realisierung, sie erfordert nur einen externen Anschluß (plus einen anderen zum Prüfen der Schaltung) und ein sehr billiges und in sich stabiles Präzisionsbauteil.
• Die Erfindung umfaßt eine Treiberschaltung, die durch ein Element zur Messung des Betriebsverhaltens zur Stabilisierung ihrer Geschwindigkeit und ihres di/dt über eine weiten Bereich sowohl statischer als auch dynamischer PVT-Schwankungen gesteuert wird. Der Treiber besitzt nur zwei Zustände und keine internen Leitungen, die zu irgendeiner Zeit potentialfrei liegen. Er ist schnell, billig und kann für die PVT-Schwankungen vielfache Kompensationsarten besitzen.
• Die Erfindung wendet ferner ein Bauelement zur Messung des Betriebsverhaltens zur Verringerung der Taktimpulsabstands, sowohl für einen Einzeltakt zwischen Mehrfachchips in einem System, als auch für mehrfach verknüpfte Takte auf dem gleichen Chip, an. Diese Funktionen sind auch einfach und nicht teuer in der Realisierung.
• Nach einem ersten Gesichtspunkt steuert ein Bauelement zur Messung des Betriebsverhaltens einen Taktbaum auf jedem von einer Anzahl unterschiedlicher Chips, um die Schwankungen des Gesamtzeitintervalls zwischen der Ankunft des Taktes an den Chipeingängen und seiner Ankunft an den Logikschaltungen in den verschiedenen Chips zu verringern.
• Nach einem anderen Gesichtspunkt steuert ein Bauelement zur Messung des Betriebsverhaltens einen Taktbaum auf einem Chip anders als einen anderen Taktbaum auf dem gleichen Chip an, um die Ab-Standseffekte zwischen den zwei Taktsignalen zu verringern.
• Kurz gesagt, die Erfindung umfaßt einen Schaltkreischip mit einem Bauelement zur Messung des Betriebsverhaltens, das ein Impulssignal mit einem bekannten Intervall und ein Strobe-Taktsignal mit einer vorbestimmten Beziehung zu dem Impuls empfängt. Das Impulssignal pflanzt sich über eine Schaltkette von Schaltungselementen auf dem Chip fort und ein an verschiedenen Punkten in der Schaltkette angeschlossenen Speicher hält eine Anzeige der Position des Impulses in der Schaltkette zu einer durch den Strobetakt signalisierten Zeit fest. Die Anzeige des Betriebsverhaltens steuert andere Schaltungen auf dem gleichen Chip an.
• Eine Anwendung des Elements zur Messung des Betriebsverhaltens (PSE) besteht in der Stabilisierung der Änderungsgeschwindigkeit des Ausgangsstroms in einer Treiberschaltung. Ein spezieller vorteilhafter Treiber für diesen Zweck besitzt eine Funktions- Schaltung oder eine Vorstufe zum Empfang von einem oder mehreren Eingangssignalen, eine Ausgangsschaltung zur Anhebung des Eingangs auf einen der zahlreichen höheren Strompegel sowie eine Steuerschaltung zur Auswahl zwischen diesen Pegeln als Reaktion auf die Anzeige des Betriebsverhaltens des PSE.
• Eine Anwendung eines PSE in Mehrfachchips eines Systems integrierter Schaltkreise besteht darin, das gleiche Systemtaktsignal auf verschiedenen Chips zu empfangen, dieses Signal durch ein von einer Anzahl unterschiedlicher Zeitintervalle als Reaktion auf die Anzeige des Betriebsverhaltens vom PSE zu verzögern und das verzögerte Taktsignal an andere Schaltungen auf dem gleichen Chip zu verteilen.
• Eine Anwendung eines PSE innerhalb eines Einzelchips eines solchen Systems besteht darin, mehrfache Taktsignale von außerhalb des Chips zu empfangen, einen Takt in bezug auf einen anderen Takt als Reaktion auf die Anzeige des Betriebsverhaltens zu verzögern und dann die Takte auf andere Schaltungen im gleichen Chip zu verteilen.
• Andere Aufgaben und Vorteile wie auch Modifikationen im Bereich der vorliegenden Erfindung werden in der folgenden Beschreibung einer bevorzugten Ausführungsform erscheinen.
• Fig. 1 veranschaulicht ein System von mehrfachen Logikchips, das eine Umgebung der vorliegenden Erfindung darstellen kann.
• Fig. 2 zeigt einen Schaltkreischip, in dem die Erfindung realisiert werden kann.
• Fig. 3 stellt ein vereinfachtes Blockschaltbild eines verbesserten Elements zur Messung des Betriebsverhaltens (PSE) gemäß der Erfindung dar.
• Fig. 4 stellt ein detailliertes Schaltbild des PSE der Fig. 3 dar. Fig. 4A stellt ein Schaltbild einer Prüfschaltung, die mit dem PSE der Fig. 4 benutzt werden kann, dar.
• Fig. 5 stellt ein Blockschaltbild einer Treiberschaltung, welche die chipinterne Messung des Betriebsverhaltens gemäß der Erfindung anwendet, dar.
• Fig. 6 stellt ein Schaltbild des Treibers der Fig. 5 dar.
• Fig. 7 zeigt die Anwendung der chipinternen Messung des Betriebsverhaltens zur Kompensation von Taktbaumschaltungen auf einem Chip.
• Fig. 8 stellt ein Schaltbild des Verzögerungselements der Fig. 7 dar.
• Fig. 9 stellt eine grafische Darstellung, welche die Kompensation einer Treiberschaltung durch die chipinterne Messung des Betriebsverhaltens veranschaulicht, dar.
• Fig. 10 stellt eine grafische Darstellung, welche die Verzögerungskompensation eines Taktbaums gemäß der Erfindung veranschaulicht, dar.
• Fig. 11 zeigt die Verzögerungskompensation von mehrfachen Taktbäumen.
• Fig. 1 zeigt ein System 100 von Schaltkreischips zur Ausführung einer oder mehrerer Logikfunktionen, wie es z. B. in einem elektronischen Datenprozessor angewendet werden könnte. Eine Anzahl von Einzelchips 200 empfängt an Eingängen, wie z. B. 101, Signale, erzeugt an Ausgängen, wie z. B. 102, Signale und kommuniziert untereinander mittels Signalen auf der Zwischenverdrahtung, wie z. B. 103.
• Ein konventioneller Taktgenerator 110 erzeugt auf den Leitungen 113 bzw. 114 Taktsignale, wie z. B. 111 und 112. Die wahren Abschnitte der zwei Taktsignale dürfen sich häufig nicht überlappen, wie unten beschrieben wird. Die Takte werden gemeinsam an alle Chips 200 zum Synchronisieren der Funktion der Zwischenspeicher und der anderen Schaltungen auf dem Chip eingegeben. Ein anderer Taktgenerator, 120, ist nur einmal in der vorliegenden Erfindung vorhanden. Der Generator 120 ist ein konventioneller Oszillator zur Erzeugung eines Impulssignals 121 mit einer genauen und stabilen Zykluszeit. Im Sinne der vorliegenden Ausführungsform kann dieses eine 20,48-MHz-Rechtecksignal mit einer Genauigkeit von besser als etwa 1 % sein. Kristalloszillatoren im Gehäuse mit 0,05 % Genauigkeit und hervorragender Stabilität sind leicht erhältlich und sehr billig.
• Fig. 2 zeigt das Layout eines Chips 200, der die Erfindung verkörpert. Das innere Gebiet 210 enthält Spalten konventioneller Logikzellen 211, die durch Verdrahtungsstränge 212 getrennt sind. Die Stränge 212 und die Verdrahtungsebenen über den Zellen 211 enthalten eine kundenspezifische Verdrahtung, um die Zellen 211 untereinander zu verbinden und sie an die Ein-/Ausgangs-Zellen 221 (E/A-Zellen) in einem peripheren Gebiet 220 des Chips anzuschließen. Diese Zellen enthalten an den Anschlüssen 222 konventionelle Empfangsschaltungen zum Empfangen von Signalen, wie z. B. 101, 113 und 114, und enthalten ebenfalls Treiberschaltungen zum Verstärken der an den chipexternen Anschlüssen 223 erscheinenden Ausgangssignale. Diese verstärkten Ausgangssignale laufen dann über die Leitungen 102 und 103 zu anderen Chips und anderen Systemen.
• Eine Fläche, die vier E/A-Zellen 221 in der peripheren Fläche 220 einnimmt, enthält ein Element zur Messung des Betriebsverhaltens (PSE) 300. Die Schaltungen dieses Elements empfangen auf der Leitung 122 das Impulssignal PS Clock an einem zugeordneten chipexternen Anschluß 224. Das PSE benutzt dieses Signal zur Bestimmung der Geschwindigkeit der Schaltungen auf seinem eigenen Chip 200 und zur Erzeugung von Signalen, die diese Geschwindigkeit auf einer Anzahl von Steuerleitungen 340 anzeigen. Da die Schaltungen des PSE 300 gleichzeitig mit den anderen Schaltungen auf dem Chip hergestellt worden sind, werden alle Prozeßschwankungen die PSE-Schaltungen in der gleichen Weise wie die anderen Schaltungen 211 und 221 auf dem gleichen Chip beeinflussen; sowohl Schwankungen der dynamischen Spannung als auch der Temperatur werden die PSE-Schaltungen in der gleichen Weise wie alle anderen Schaltungen auf dem Chip beeinflussen. Die Steuerleitungen 340 liegen zur direkten Kommunikation mit jeder chipexternen Treiberschaltung über allen E/A-Zellen 221 auf dem Chip 200.
• Fig. 3 stellt die Hauptbaugruppen des Elements zur Messung des Betriebsverhaltens 300 gemäß der Erfindung dar. Der PS Clock- Generator 310 benutzt das freguenzgenaue PS Clock-Signal 122, um ein Impulssignal 311 mit einem bekannten Impulsintervall und eine Reihe von Strobe-Taktsignalen 312 und 313, von denen mindestens eines eine bekannte Zeitbeziehung zu dem Impulssignal 311 besitzt, abzuleiten. In dieser Ausführung stimmt das Signal 312 mit der Rückflanke des Impulses von Signal 311 überein; diese zwei Signale könnten jedoch, falls gewünscht, eine andere Zeitbeziehung zueinander besitzen. Außerdem könnte die Leitung 311 irgendwelche anderen Mittel zum Empfangen eines Impulssignals, entweder von einer anderen Schaltung auf dem Chip 200 oder von außerhalb des Chips im System 100 darstellen; die Leitungen 312 und 313 könnten gleichfalls irgendwelche anderen Mittel zum Empfangen eines lokalen oder entfernten Strobesignals enthalten.
• Die Schaltstufenbaugruppe 320 ist eine Gruppe von Schaltungen (oder eine einzelne Schaltung) ähnlich den anderen Logikschaltungen auf dem gleichen Chip. Die Kennlinien dieser Schaltungen werden sich daher in der gleichen Weise mit den Prozeßschwankungen und den Betriebsbedingungen (wie z. B. der Temperatur) ändern, wie sich diese anderen Schaltungen ändern. Die Schaltstufenbaugruppe 320 erzeugt auf den Leitungen 321 Signale, die von Schwankungen in der Geschwindigkeit der Schaltungen auf dem Chip abhängen. Die Speicherbaugruppe 330 hält oder speichert die Werte der Signale 321 anderweitig und gibt verknüpfte Steuersignale an den Steuermitteln 340, einem Bus von Leitungen, aus.
• Es ist schwierig, eine Schaltung, wie z. B. 300, adäquat zu prüfen. Der Block 350 ist eine Prüfschaltung, die einen Ausgang 321E der Schaltstufe und den Steuerbus, wenn er nach dem Durchlaufen des Chips 200 wieder in die PSE-Zelle eintritt, wie bei 340' dargestellt ist, aufnimmt. Durch das Anlegen von Prüfsignalen an den PS-Takteingang und an den Prüfeingang 356 wird eine bekannte Reaktion am Prüfausgang 359 erzeugt, wenn das PSE korrekt arbeitet.
• Fig. 4 beschreibt die Schaltungen des PSE 300 im Detail. Ein dreistufiger Zähler 314 empfängt den 20,48-MHz-PS-Takt 122. (Diese Baugruppe ist erforderlich, weil das PSE einen Impuls von präziser Dauer benötigt; obwohl die Gesamtzykluszeit des PS-Taktes 120 sehr genau ist, wird seine Impulsbreite oder sein Tastverhältnis in der Regel nicht gut gesteuert.) Der Zähler 314 ist ein konventioneller Gray-Code-Zähler, in dem sich an einer Flanke jedes Taktimpulses ein und nur ein Ausgang ändert. Die Aufeinanderfolge der Ausgänge der drei Stufen 314A, B und C ist: Zählung:
• Jede Stufe besitzt auch einen komplementären Ausgang 311A', B' und C'. Das UND-Gatter 315 erzeugt daher beim Zählerstand 5 (111) eines Zyklusses von acht PS-Taktimpulsen einen Impuls auf den Leitungen 311 und 312, während das UND-Gatter 316 einen Impuls auf der Leitung 313 beim Zählerstand 7 (001) erzeugt. Diese Auswahl und die Unmöglichkeit von Störimpulsen in einem Gray- Code garantieren, daß sich die Signale 312 und 313 nicht überlappen werden.
• Die Schaltkettenbaugruppe 320 umfaßt eine Kette von Invertern 322. Die Inverter wurden gewählt, weil sie die einfachsten und schnellsten Schaltungen in einer Logikfamilie sind und daher die höchste Auflösung für die Geschwindigkeitsmessung der Schaltungen des Chips liefern. Die erste Invertergruppe, 322A, liefert eine kurze Verzögerung und invertiert die Polarität des Impulssignals 311 auf der Leitung 321A. Die Invertergruppe 322B invertiert das Signal zweifach, so daß die Polarität auf der Leitung 321B die gleiche wie auf 312A ist. Die Invertergruppen 322C-E liefern ferner auf den Leitungen 321C-E polaritätserhaltende Verzögerungen. Die Anzahl der Inverter in jeder Gruppe 322A-E ist in Wirklichkeit 93, 22, 30, 36 und 46, so daß auf den Leitungen 321A-E insgesamt 93, 115, 145, 181 und 227 Verzögerungsbaugruppen zur Verfügung stehen. Jede bezüglich einer Abzweigung willkürliche Verzögerungsfunktion könnte offensichtlich bereitgestellt werden. In dieser Ausführungsform beträgt die Auflösung pro Inverterpaar etwa 2 %.
• Die Speicherbaugruppe 330 enthält Zwischenspeicher zum Speichern der Position des Impulssignals 311 in der Schaltkettenbaugruppe 320 zu einem bekannten konstanten Zeitintervall nach seinem Eintritt in die Schaltkette. Die Zwischenspeicher 331 sind vom Typ Master/Slave, in dem die Rückflanke eines Taktimpulses am Takteingang 332 den Wert des Signals am Dateneingang 333 speichert und die Rückflanke eines anderen Takteingangs 334 den Wert jenes Signals an eine Ausgangsleitung 335 überträgt. Eine Ausgangsleitung 336 führt das Komplement des Signals an den Ausgang 335. Die Taktleitungen 312 und 313 besitzen eine Ausbreitungsverzögerung, die klein in bezug auf die Verzögerung durch die Schaltkettenbaugruppe 320 ist, so daß alle Zwischenspeicher 331A-E ihre Taktsignale im wesentlichen gleichzeitig empfangen.
• Wenn der Chip 200 sehr langsam ist, wird sich die Vorderflanke des Impulssignals 311 zu der Zeit, in der die Rückflanke des Impulses den Takteingang 332 des Zwischenspeichers 331A über die Leitung 312 erreicht, nur einen Teil des Weges durch den Inverter ausgebreitet haben. In diesem Fall speichern alle Zwischenspeicher 331A-E den Wert 1. Wenn der Prozeß etwas schneller ist, wird sich die Vorderflanke in der Zeit, in der auf der Leitung 312 die Rückflanke die Takteingänge der Zwischenspeicher 331A-E erreicht, vollständig durch den Inverter 322A, der die Leitung auf LOW umschaltet, ausgebreitet haben. Fortschreitend schnellere Prozesse schalten daher immer mehr Zwischenspeicher aus. Die Zustände der Zwischenspeicher stellen sich wie folgt dar: Geschwindigkeit: langsam schnell
• Der Bus 340 faßt die Zwischenspeicherausgänge zu einer Reihe von Steuersignalen, die den Betrieb von anderen Schaltungen auf dem Chip 200, wie in Fig. 2 dargestellt, beeinflussen können, zusammen. Die Busleitungen 341A-E werden an die wahren Ausgänge der Zwischenspeicher 331A-E angeschlossen und führen die Werte der Zwischenspeicher, nachdem Takt 313 die gespeicherten Werte übertragen hat, an ihre Ausgangsleitungen. Die Busleitungen 342A-E sind an die komplementären Ausgänge der Zwischenspeicher angeschlossen. Der Steuerbus 340 könnte, wenn es erwünscht ist, die Signale codieren oder sie durch bestimmte Funktionen modifizieren.
• Fig. 4A stellt eine Prüfschaltung 350 für das PSE 300 dar. Es kann schwierig sein, eine Schaltung, wie z. B. 300, in geeigneter Weise mittels konventioneller Verfahren, wie z. B. pegelempfindlicher Abtastung (LSSD), zu prüfen. Die Prüfschaltung benutzt ein Layout des Steuerbusses 340, in dem die wahren und die komplementäre Leitung ineinandergreifend ausgebildet sind; das heißt, die Leitung 341A liegt neben 342A, dann 341B neben 342B und so fort. Dadurch wird gewährleistet, daß benachbarte Leitungen immer Signale mit entgegengesetztem Pegel führen.
• Ein Komparator 351 nimmt die Steuerbusleitungen 341A'-E', nachdem sie den Chip 200 umlaufen haben, auf. In Fig. 2 sind die Leitungen 341A-E jene, die rechts aus dem PSE austreten, während die Leitungen 341A'-E' diejenigen sind, die in die Zelle von unten eintreten. Ein NOR-Gatter schaltet auf HIGH um, wenn sich keine der Leitungen 341A'-E' auf HIGH befindet, während ein UND- Gatter nur auf HIGH umschaltet, wenn sich alle Leitungen auf HIGH befinden. Ein XOR erzeugt ein Signal auf der Leitung 1114, wenn sich das eine oder das andere Gatter auf HIGH befindet, jedoch nicht, wenn sich beide auf HIGH befinden. Der Komparator 352 erzeugt an seinem Ausgang ein ähnliches Signal von den komplementären Steuerleitungen 342A'-E'.
• Ein Puffer 353 nimmt den letzten Ausgang 321E der PSE-Schaltkettenbaugruppe 320 auf und leitet ihn direkt zu einem Eingang eines Multiplexers oder Schalters 354. Der andere Eingang des Multiplexers 354 führt das gleiche Signal, aber durch ein Flip-Flop 355 auf die halbe Frequenz geteilt. Der Zustand des Steuersignals 341A bestimmt, welche der zwei Frequenzen am Ausgang des Multiplexers erscheint. Das UND-Gatter 356 empfängt die Ausgaben der Baugruppen 351, 352 und 354 auf und leitet sie zu einer einfachen Treiberschaltung 357, die an den chipexternen Anschluß 358 angeschlossen ist.
• Durch Anlegen einer viel niedrigeren als der normalen Frequenz an den PS-Takteingang 122, Fig. 4, wird gewährleistet, daß sich alle Steuerleitungen 341A-E auf LOW befinden und alle komplementären Steuerleitungen 342A-E auf HIGH befinden sollten. Das heißt, die durch die niedrigere PS-Taktfrequenz erscheint am PSE der Eindruck, daß die Schaltungen des Chips sehr schnell sind. Der niedrige Pegel bei 341A ergibt ein Signal am Ausgang 358, das mit der Frequenz des PS-Taktes auf und ab pulsiert. Jeder andere Ausgang zeigt in der PSE-Schaltung eine Störung an. Durch das darauf folgende Ansteuern des PS-Taktes 122 mit einer viel höheren Frequenz als normal, werden alle Leitungen 341A-E auf HIGH umgeschaltet und alle Leitungen 342A-E auf LOW umgeschaltet. Das heißt, dem PSE erscheint nun, daß die Schaltungen des Chips, ungeachtet ihrer wirklichen Geschwindigkeit innerhalb des zulässigen Bereichs, sehr langsam sind. Durch den HIGH-Pegel auf der Steuerleitung 341A wird nun der Ausgangsanschluß 358 veranlaßt, mit der halben Frequenz des PS-Taktes zu schwingen. Jeder andere Ausgang zeigt eine Störung an. Diese Abfolge weist Haftfehler sowohl im HIGH-, als auch im LOW-Zustand sowie Kurzschlüsse in benachbarten Leitungen im Steuerbus 340 nach, wobei auch die Schaltungen innerhalb des PSE selbst geprüft werden.
• Die Fig. 5 stellt die Hauptbaugruppen eines chipexternen E/A- Treibers 500 dar, der durch das PSE 300 angesteuert werden kann, um die Stromänderungsgeschwindigkeit (di/dt) in den chipexternen Treibern (OCDs) des Chips 200 gegen die Schwankungen der Schaltungsgeschwindigkeit zu stabilisieren, wobei er gleichzeitig eine spezifizierte Schaltgeschwindigkeit aufrechterhält. Da die OCDs viel mehr Strom als die Logikschaltungen 211 verbrauchen, stabilisiert die Steuerung der Treiber ausreichend das di/dt des gesamten Chips. Eine OCD-Schaltung kann in jeder der E/A-Zellen 221 der Fig. 2 untergebracht werden.
• Die Eingangsleitungen 501 führen die Signale 501A-C von verschiedenen Logikzellen 211 der Fig. 2 und erzeugen an einem der Chipanschlüsse 223 ein Ausgangssignal 502 mit hoher Leistung für die Übertragung zu einem anderen Chip im System 100 über die Verdrahtung, wie z. B. 103 in Fig. 1. Der Ausgang 501 folgt dem Dateneingang 501A so lange, wie sich sowohl der Freigabeeingang 501B als auch der Sperreingang 501C auf HIGH befinden; andernfalls schwimmt der Ausgang 502 auf einem unbestimmten Pegel. Eine Funktions- oder Vorstufenschaltung 510 führt diese Operation durch. Eine Kompensationsschaltung 520 nimmt den Steuerbus 340 von dem Element zur Messung des Betriebsverhaltens 300 der Fig. 3 auf und gleicht das Betriebsverhalten der Funktionsschaltung als Antwort auf die Parameter des speziellen Chips, auf dem sie sich befindet, ab. Das Zwischensignal 511 steuert dann eine Ausgangsschaltung 530 an, um an dem Treiberausgang 502 eine Version des Signals 511 mit höherer Leistung bereitzustellen. Eine andere Kompensationsschaltung 540 gleicht das Betriebsverhalten der Ausgangsschaltung 530 als Antwort auf die Signale des Betriebsverhaltens auf Bus 340 ab.
• Der Zweck der ersten Kompensationsschaltung, 520, besteht in der Stabilisierung der Spannungsänderungsgeschwindigkeit (dv/dt) in der Vor- oder Funktionsstufe 510, wenn die Schaltungsgeschwindigkeit zunimmt, so daß das dv/dt des Signals 511 im wesentlichen konstant bleibt - das heißt, innerhalb bedeutend engerer Grenzen als das nichtkompensierte Signal. Der Zweck der zweiten Kompensationsschaltung 540 besteht in der Stabilisierung - das heißt dem Entgegenwirken einer Zunahme - des di/dt der Ausgangsstufe 530 bei der Zunahme der Schaltungs- oder Prozeßgeschwindigkeit, so daß das di/dt des letzendlichen Ausgangssignals 502 im wesentlichen konstant bleibt. In einer Version der bevorzugten Ausführungsform wird nur eine einzige Kompensationsschaltung verwendet. In bestimmten Situationen könnte es vorteilhaft sein, Prozeß- oder Umweltschwankungen über- oder unterzukompensieren, so daß die Treiberparameter mit zunehmender Schaltungsgeschwindigkeit entweder zunehmen oder abnehmen würden, möglicherweise mit Raten, die von denen des Prozesses, der Spannung und Temperatur verschieden sind, oder sogar mit einer bestimmten komplizierteren Funktion der Schaltungsgeschwindigkeit. In bestimmten Fällen könnte auch eine Kompensation von anderen Parametern als dv/dt und di/dt vorteilhaft sein.
• Fig. 6 ist ein Beispiel einer Treiberschaltung 500 in komplementärer Metall-Oxid-Halbleiter-(CMOS-)Technologie. Die n-Kanal- Feldeffekttransistoren (NFETs) sind als offene Rechtecke dargestellt, während die p-Kanal-FETs (PFETs) mit diagonalen Balken in den Rechtecken dargestellt sind. Kleine Quadrate verkörpern Anschlüsse an eine positive Versorgungsspannung, und Dreiecke verkörpern Masseanschlüsse. Der Treiber 500 ist aus zwei symmetrischen Hälften aufgebaut, wobei die Polarität der FETs in der unteren Hälfte zu der in der oberen Hälfte invers ist. Die obere Hälfte setzt den Ausgang 502 auf H, wenn sich das Eingangsdatensignal 501A auf HIGH befindet; die untere Hälfte setzt ihn auf L, wenn sich der Dateneingang auf LOW befindet. Wenn sich der Freigabeeingang 502B auf LOW befindet oder wenn sich der Sperreingang 502C auf LOW befindet, leitet keine Hälfte, wobei der Ausgang in einem hochohmigen Zustand frei schwimmen kann.
• In der Vorstufe 510 ist der Dateneigang 501A galvanisch mit den konventionellen UND-Bäumen 512 und 513 gekoppelt. Der Freigabeund der Sperreingang sind mit dem Baum 512 galvanisch, mit dem Baum 513 jedoch über die Inverter 514 und 515 gekoppelt. Wenn sich also sowohl Freigabe als auch Sperrung auf HIGH befinden und am Dateneingang ein HIGH-Pegel anliegt, leiten die Reihen- NFETs in Baum 512 und setzen die Leitung 511T auf L; ein LOW- Pegel am Dateneingang bewirkt, daß einer der Parallel-PFETs dieses Baums leitet, wobei er die Leitung 511T auf HIGH setzt. Im komplementären Baum 513 bewirkt ein HIGH-Pegel am Dateneingang, daß einer der Parallel-NFETs leitet, wobei er die Leitung 511C auf LOW setzt; ein LOW-Pegel bewirkt, daß die Reihen-PFETs sie auf HIGH setzen. Wenn sich eine der Freigabe- oder Sperrleitungen auf LOW befindet, setzen die parallelgeschalteten PFETs des Baumes die Leitung 511T auf H, die parallelgeschalteten NFETs des Baumes 513 setzen die Leitung 511C dagegen auf L.
• Die Kompensationsschaltung 521 enthält sechs NFETs 521A-E und Z, die mit dem oberen Eingangsbaum 512 in Reihe zwischengeschaltet und untereinander parallel gekoppelt sind. Diese Bauelemente werden beträchtlich kleiner als die anderen FETs im Baum dimensioniert, so daß die Kompensationsschaltung das Betriebsverhalten des gesamten Baums tatsächlich bestimmt. Wenn, zum Beispiel, die Baum-FETs 75 Mikrometer breit mal 0,5 Mikrometer lang sind, dann könnten die Kompensations-FETs 5 Mikrometer mal 0,5 Mikrometer groß sein.
• Das Gate des FETs 521Z ist direkt an die positive Versorgung angeschlossen, daher leitet er immer. Die Gates der restlichen FETs 521A-E sind an die PSE-Steuerleitungen 341A-E des Steuerbusses 340 gelegt. Alle dieser Steuerleitungen führen Nullen (d. h., einen LOW-Pegel), wenn die Schaltungen des Chips sehr schnell sind. In dieser Situation drosselt der eine kleine FET 521Z die Kette der NFETs in Reihenschaltung, so daß ihr dv/dt nicht extrem hoch werden kann, wenn der Prozeß schnell, die Versorgungsspannung hoch oder der Chip kalt ist, obgleich Änderungen in den Eingangssignalen 501 die Kette auf Masse legen. Wenn die Schaltungen des Chips etwas langsamer sind, schaltet das PSE 300 die Leitung 341A ein, wobei FET 521A leitend wird; dadurch wird ein paralleler Pfad zum Baum 512 hinzugefügt, der das sonst langsamere dv/dt kompensiert. Sogar durch langsamere Gesamtschaltungsgeschwindigkeiten werden fortschreitend mehr Steuerleitungen zugeschaltet, wodurch mehr Kompensations- FETs parallel hinzugefügt werden, um die schaltgeschwindigkeit des Signals auf der Leitung 511T zu stabilisieren.
• Die Kompensationsschaltung enthält auch sechs PFETs 522A-E und Z, die mit dem unteren Eingangsbaum 513 in Reihe und untereinander parallelgeschaltet sind. Diese FETs sind auch viel kleiner als die Baum-FETs. Der PFET 522Z leitet immer, da sein Gate permanent mit Masse verbunden ist. Die Gates der anderen FETs 522A- E sind an die PSE-Steuerleitungen 342A-E, respektive, des Steuerbusses 340 gelegt. Der einzelne kleine FET 522Z drosselt folglich die Kette der PFETs in Reihenschaltung in dem Baum 513, wenn die Gesamtschaltungsgeschwindigkeit hoch ist, durch die Steuerleitungen 342A-E werden jedoch mehr Kompensations- FETs 522A-E parallel hinzugefügt, wenn die Gesamtgeschwindigkeit niedriger wird. Die Leitung 511C schaltet dann mit einem im wesentlichen konstanten dv/dt, wenn Änderungen in den Eingangssignalen 501 die Kette an die Versorgungsspannung legen.
• Die Kompensationsschaltung 520 steuert das dv/dt weder des Baumes 512, wenn er auf HIGH umschaltet (auf die Versorgungsspannung), noch des Baumes 513, wenn er auf LOW umschaltet (auf Massepotential). Unter diesen Umständen schalten die entsprechenden Ausgangsschaltungen sehr wenig Strom an die oder von der Ausgangsleitung 502, so daß eine Kompensation unnötig ist. Tatsächlich ist es wünschenswert, beide Bäume sehr schnell abzuschalten, wenn der Treiber massefrei oder in den Tristate-Zustand geschaltet wird, so daß kein "Durchschuß"pfad von der Versorgungsspannung direkt zur Masse gebildet werden kann, sollten die FETs 531 noch nicht abgeschaltet sein, wenn die FETs 533 schon zu leiten begonnen haben oder umgekehrt. Für andere Schaltungstechnologien kann es jedoch wünschenswert sein, in beiden Richtungen zu kompensieren. Es kann auch wünschenswert sein, eine andere bestimmte Funktion als eine volle Kompensation, bereitzustellen. Wenn zum Beispiel keine Kompensation auf die Ausgangsschaltung 530 angewendet wird, wird durch das Ansteigen des dv/dt der Vorstufe mit sinkender Schaltungsgeschwindigkeit eine bestimmte di/dt-Stabilisierung für den Ausgang 502 geliefert.
• Die Ausgangsschaltung 530 erhöht die Leistung der Signale 511 zur Bereitstellung an einem Ausgang 502. Die Leitung 511T befindet sich auf H, wenn sich der Dateneingang 501A auf LOW befindet. Da diese Leitung parallel an die Basis der PFETs 531Z und 531A-E angeschlossen ist, werden sie alle abgeschaltet, so daß die positive Versorgungsspannung auf der Leitung 532 von der Ausgangsleitung 502 entkoppelt wird. Wenn der Dateneingang in den HIGH-Zustand umschaltet, schaltet die Leitung 511T auf L, wodurch alle Ausgangs-FETs eingeschaltet werden und der Ausgang 502 auf die positive Versorgungsspannung gezogen wird. Jedoch nur der FET 531Z ist auf der Leitung 532 direkt an die Versorgungsspannung angeschlossen; die restlichen FETs 531A-E können nur leiten, wenn es durch die zweite Kompensationsschaltung 540 zugelassen wird. Die untere Hälfte der Ausgangsschaltung 530 funktioniert ähnlich. Die Leitung 511C befindet sich auf L, wenn sich der Dateneingang 501A auf HIGH befindet, so daß die NFETs 533Z und 533A-E alle abgeschaltet sind und die Massespannung auf der Leitung 534 von der Ausgangsleitung 502 entkoppelt ist. Wenn der Dateneingang auf einen LOW-Pegel umschaltet, schaltet die Leitung 511T auf HIGH um, wodurch alle Ausgangs-FETs eingeschaltet werden und der Ausgang 502 auf Massepotential gezogen wird. Wieder ist nur der FET 533Z über die Leitung 534 direkt auf Masse gelegt; die restlichen FETs 533A-E können nur leiten, wenn sie von der zweiten Kompensationsschaltung 540 angesteuert werden. Auf diese Weise ziehen die FETs 531 aktiv den Ausgang 502 für einen HIGH-Dateneingang 501A auf H, während ihn die FETs 533 für einen LOW-Dateneingang aktiv auf LOW ziehen. Wenn sich einer der Eingänge 501B und 501C für Freigabe oder Sperren auf LOW befindet, zieht keine FET-Gruppe aktiv den Ausgang; er ist sowohl von der Leitung 532 als auch von der Leitung 534 getrennt und schwimmt in einem hochohmigen Zustand auf einer unbestimmten Spannung.
• Die Ausgangskompensationsschaltung 540 bestimmt, wie stark die Ausgangsschaltung 530 durch Regelung des Stromflusses in der Ausgangsschaltung den Ausgang ziehen kann, und begrenzt so das di/dt am Ausgang. Sie liefert auch eine verhältnismäßig konstante Ausgangsimpedanz, die für Abgleichzwecke vorteilhaft ist. Wenn die Schaltungen des Gesamtchips sehr schnell sind, führen alle Steuerleitungen 342A-E HIGH-Pegel, alle Kompensations- PFETs 541A-E sind abgeschaltet und nur der einzelne FET 531Z der Ausgangsschaltung steht zum Anschluß der Versorgungsspannung 532 an die Ausgangsleitung 502 zur Verfügung, da die Kompensations- FETs mit den Ausgangs-FETs in Reihe geschaltet sind. Durch die Größe des Ausgangs-FETs 531Z, etwa 200 Mikrometer breit mal 0,6 Mikrometer lang, wird der zum Schalten verfügbare Strom, welche kapazitive Last auch an der Ausgangsleitung 502 liegen mag, begrenzt, und dadurch wird die Geschwindigkeit, di/dt, begrenzt, mit der der Ausgang in der Lage ist zu reagieren, wenn er auf einen HIGH-Pegel umschaltet. Bei einer etwas verringerten Gesamtschaltungsgeschwindigkeit senkt das PSE 300 das Potential der Steuerleitung 342A, die den FET 541A einschaltet und einen Stromfluß durch den Ausgangs-FET 531A zuläßt, indem sie ihn zum Ausgangs-FET 531Z parallelschaltet. Wenn die zwei Reihen-FETs 531A und 541A beide 43 Mikrometer breit sind, werden sie den Stromfluß etwa 10 % über den Fluß durch 531Z allein erhöhen. Da jedoch die Schaltungsgeschwindigkeit niedriger ist und weil der Kompensator 520 das auf die Ausgangs-FETs angewandte dv/dt begrenzt hat, bleibt das Gesamt-di/dt angenähert das gleiche. In dem Maße, wie das PSE 300 immer mehr Steuerleitungen absenkt, steht immer mehr Strom zur Verfügung. Die niedrigere Schaltungsgeschwindigkeit, die das PSE veranlaßt, diese Leitungen abzusenken, erzwingt jedoch wiederum, daß das di/dt auf einen verhältnismäßig engen Bereich begrenzt wird, wenn der Treiber auf einen Ausgang mit dem HIGH-Wert 1 auf der Leitung umschaltet.
• Die Kompensations-FETs in der unteren Hälfte funktionieren in ähnlicher Weise. Bei der höchsten Schaltungsgeschwindigkeit befinden sich alle Steuerleitungen 341A-E auf einem niedrigen Pegel, daher liefert allein der Ausgangs-FET 533Z den Strom, um die Ausgangsleitung 502 auf Masse zu schalten. Der Mangel an Schaltstrom begrenzt den sonst schnellen FET 533Z auf ein niedrigeres di/dt. Eine etwas gesunkene Schaltungsgeschwindigkeit bewirkt wiederum, daß das PSE 300 die Steuerleitung 431A durch die Parallelschaltung des Kompensations-FETs 542A mit FET 542Z anhebt. Die erhöhte Stromaussteuerung verschiebt die langsamere Schaltungsgeschwindigkeit, um das Ausgangs-di/dt auf einen annähernd konstanten Wert zu stabilisieren. Noch niedrigere Geschwindigkeiten bringen noch mehr Kompensations-FETs zum Leiten, und dabei werden mehr Ausgangs-FETs zur Erhöhung des Schaltstroms parallelgeschaltet, wenn ein abfallendes Eingangssignal den Ausgang 502 auf Masse bringt. Die Kompensations-FETs brauchen nicht alle die gleiche Größe oder die gleichen Kennlinien zu haben. Beispielsweise könnten die FETs 541A-E und 542A-E fortschreitend größer hergestellt werden, so daß der Ausgangsstrom schneller als linear mit der Anzahl der Steuerleitungen ansteigen wurde; oder sie könnten kleiner oder in irgendeiner anderen gewünschten Folge entsprechender Größen hergestellt werden.
• Fig. 7 stellt einen Teil 700 der Taktschaltung auf einem Chip, wie z. B. 200, in einem Logiksystem 100 der Fig. 1 dar. Die Taktverdrahtung, wie z. B. 113 und 114, im System 100, wird mittels konventioneller Verfahren (oft von Hand) entworfen, um den Ankunftszeitversatz der Taktsignale 111 und 112 an den verschiedenen Chips 200 im System zu minimieren. Nichtsdestoweniger können noch Unterschiede in der internen Schaltungsgeschwindigkeit zwischen den verschiedenen Chips 200 die Ankunft der Taktsignale an den internen Logikschaltungen 211 um einen nicht akzeptablen Betrag verschieben.
• Eine Taktleitung, wie z. B. 114, wird über einen chipexternen Anschluß 222 an eine konventionelle Empfangsschaltung in einer E/A-Zelle 221 angeschlossen. Eine Verzögerungsschaltung 720, die vorzugsweise in der gleichen E/A-Zelle untergebracht ist, nimmt das Taktsignal auf der Leitung 711 auf und erzeugt eine verzögerte Version auf der Leitung 721. Die Größe der Verzögerung wird durch den Steuerbus 340, von dem Element zur Messung des Betriebsverhaltens 300 in Fig. 3 oder von jedem anderen Mittel zur Messung der Schaltungsgeschwindigkeit auf dem Chip bestimmt, da sie aufgrund von Prozeßunterschieden oder Umweltfaktoren von einem Chip zum andern schwanken kann. Ein konventioneller Taktbaum 730 mit Mehrfachpuffern, wie z. B. 731 und 733, verteilt dann das kompensierte Taktsignal 721 an die einzelnen Nutzerschaltungen 740, wie z. B. die konventionellen Zwischenspeicher, auf dem Chip.
• Fig. 8 stellt die Schaltung der Verzögerungsbaugruppe 720 im einzelnen dar. Das eintreffende Taktsignal 711 breitet sich auf einer Kette von Verzögerungselementen 722B-E aus. Eine Anzahl von Schaltern 723A-E, die über den Steuerbus 340 von dem PSE 300 angesteuert werden, schält das Signal von einem der verschiedenen Punkte 724A-E längs der Kette zur Ausgangsleitung 721 durch.
• Der erste Abgreifpunkt 724A tritt vor allen Verzögerungselementen auf. (Wenn der Empfänger 710 keine zur Ansteuerung der veränderlichen Last des Ausgangs 721 fähige Schaltung enthält, dann sollte die Verzögerungsschaltung 720 ein Element vor dem ersten Abgreifpunkt enthalten, um dem Taktsignal 114 eine konstante Last anzubieten.) Der Schalter 723A ist eine konventionelle CMOS-Schaltung, die einen leitenden Pfad von ihrem Eingang an der Oberseite des gestrichelten Kastens zu ihrem Ausgang an der Unterseite liefert, wenn beide Eingänge auf der linken Seite einen HIGH- oder Logisch-1-Pegel besitzen (Eingang und Ausgang sind in dieser Schaltung austauschbar). Der Schalter 723A ist geschlossen, wenn sich die Steuerleitung auf HIGH befindet, während der andere Eingang dieses Schalters durch seinen Anschluß an die Versorgungsspannung immer aktiviert ist. Die Leitung 342A befindet sich nur auf H, wenn die Chipschaltungen eine sehr niedrige Geschwindigkeit besitzen. So kompensiert die sehr geringe Verzögerung von Eingang 711 zu Ausgang 721 die niedrige Geschwindigkeit der anderen Schaltungen 732, 740 usw., durch die das Signal läuft.
• Am zweiten Abgriff 724B wird das Taktsignal durch das Passieren eines CMOS-Doppelinverter-Verzögerungselements 722B verzögert. Das ist die einfachste und schnellste Schaltung, die das Eingangssignal nicht verändert. Der Schalter 723B verbindet den Abgriff 724B mit der Ausgangsleitung 721 nur, wenn sich die PSE- Steuerleitung 342D und die Steuerleitung 341E auf HIGH befinden. Diese letztere Bedingung tritt ein, wenn sich ihr Komplement an 342E auf LOW befindet, so daß der Schalter 723A abschaltet, wenn der Schalter 723B einschaltet. So führt die etwas angewachsene Schaltungsgeschwindigkeit zu einem kleinen Verzögerungsbetrag, der dem Taktsignal angefügt wird, bevor es den Taktverteilerbaum 730 erreicht.
• Am dritten Abgriff 724C wird das Taktsignal 711 durch insgesamt drei Zeitbaugruppen, durch Anfügen von zwei Doppelinvertergruppen 722C und eines einzelnen Verzögerungselements 722B, verzögert. Der Schalter 723C legt diesen Abgriff an den Ausgang 712, wenn die Schaltung noch schneller ist; das wird dadurch verkörpert, daß sich die Leitungen 342C und 34lD auf HIGH befinden. Wiederum befindet sich die Leitung 341D nur auf H, wenn sich 342D auf LOW befindet, wodurch der Schalter 723B abgeschaltet wird.
• Die Abgriffe 724D und 724E funktionieren ähnlich. Die Verzögerungen 722D und 722E enthalten eine ansteigende Anzahl von Verzögerungselementen, da sie in den Signalpfad nur eingeschlossen werden, wenn die Gesamtschaltungsgeschwindigkeiten steigen, so daß die durch ein einzelnes Verzögerungselement bereitgestellte effektive Verzögerung sinkt. Das heißt, die in den Signalpfad eingeführte tatsächliche Verzögerung kann annähernd konstant gehalten werden, selbst wenn eine größere Anzahl Schaltungen in jeder Stufe eingesetzt wird. Diese Anordnung kann natürlich modifiziert werden, so daß die Größe der wirklichen Zeitverzögerung zwischen Eingang 711 und Ausgang 721 nicht konstant ist; tatsächlich wird eine beliebige Verzögerungsfunktion in Abhängigkeit von der Schaltungsgeschwindigkeit auf leichte Weise nur durch Ändern der Anzahl und des Typs von Schaltungen in den Verzögerungselementen erhalten.
• Die Fig. 7 und 8, wie so weit beschrieben, behandeln das Problem unterschiedlicher Verzögerungen von Chip zu Chip in einem Multichipsystem, wie z. B. 100 der Fig. 1. Das Problem des Versatzes zwischen zwei unterschiedlichen Takten auf einem Einzelchip kann auch mit einem PSE verbessert werden. Ein anderes Taktsignal 113 wird, wie in den Fig. 1, 2 und 7 dargestellt ist, ebenfalls in jeden Chip in dem System 100 eingegeben. Dieser Takt wird gewöhnlich von den gleichen Schaltungen 740 benutzt, die den Takt 114 benutzen, und für diese Schaltungen ist es erforderlich, daß die zwei Taktsignale eine festgelegte Zeitbeziehung zueinander besitzen. Gewöhnlich wird gefordert, daß sie sich nicht überlappen. Wenn sie sich überlappen sollten, können besonders bei hohen Schaltungsgeschwindigkeiten konventionelle Master/Slave-Zwischenspeicher, wie z. B. die in Fig. 7 unter 740 dargestellten, fehlerhafte Daten von ihren Eingängen zu ihren Ausgängen senden.
• Das zweite Taktsignal auf der Leitung 113 wird an einem chipexternen Anschluß zu dem Empfänger 750, der in einer anderen E/A- Zelle 221 plaziert ist, aufgenommen. Der Empfänger 750 kann identisch zu dem Empfänger 710 aufgebaut sein. Für ein System, das nur einen einzelnen Chip, der den zweiten Takt empfängt, besitzt, ist der Taktversatz zwischen den Chips kein Problem; in dem Fall könnte er über die Verbindung 751' direkt zu einem zweiten Taktbaum 760 ohne Zwischenschaltung von Verzögerungsmitteln, die auf das Betriebsverhalten bezogen sind, gesendet werden. Die Puffer 771 und 773 eines zweiten Taktbaums 770 liefern über die Leitung 764 an bestimmte Schaltungen 740 des Chips einen zweiten wieder zugeschalteten Takt.
• In den meisten Fällen wird jedoch der zweite Takt an mehrere Chips 200 in dem System 100 gelegt, so daß auch für diesen Takt der Taktversatz zwischen den Chips ein Problem darstellt. In diesen Fällen wird durch die Leitung 751 ein Verzögerungselement 760 zwischen den Empfänger 750 und den Taktbaum 770 geschaltet. Die Verzögerungsschaltung kann identisch zu der Schaltung 720 sein. Um die Gesamtzykluszeit effektiver zu nutzen, kann zugelassen werden, daß der zweite Takt den ersten überlappt - oder sich mindestens einem Überlappen stärker nähert - wenn die Gesamtschaltungsgeschwindigkeit niedrig ist. Daher kann die Größe der Verzögerung in jeder Stufe der Schaltung 760 geringfügig kleiner als die Verzögerung der entsprechenden Verzögerungsstufen 720 gemacht werden. Wiederum kann die Verzögerungsstufe 760 andere Verzögerungsfunktionen in Abhängigkeit von der Schaltungsgeschwindigkeit benutzen, und die Funktion, die in der Verzögerungsstufe 760 benutzt wird, kann sich von der in der Verzögerungsstufe 720 unterscheiden.
• Der Einfachheit halber benutzen die Taktschaltungen der Fig. 7 und 8 die gleiche verhältnismäßig geringe Anzahl von Steuerleitungen im Bus 340 wie die von den Treibern der Fig. 5 und 6 benutzte Anzahl. In bestimmten Anwendungen kann sich jedoch eine bestimmte erhöhte Komplexität lohnen, zur Regelung des Taktversatzes auf einige Prozent mehr Steuerleitungen hinzuzufügen, selbst wenn das Treiber-di/dt nur auf etwa 30 % stabilisiert werden muß. Diese engere Stabilisierung kann erreicht werden, indem man bloß mehr Stufen an das PSE anfügt.
• Obwohl die vorangegangene Beschreibung auf die Kompensation von Taktbäumen durch das Hinzufügen von steuerbaren Verzögerungsstufen konzentriert worden ist, können auch andere Schaltungstypen Vorteile aus der Benutzung von Verzögerungsstufen, die entsprechend der tatsächlichen Geschwindigkeit der Schaltungen auf dem gleichen Chip steuerbar sind, ziehen. Ein PSE kann zum Beispiel durch Einbeziehen der konventionellen Methode des oben beschriebenen Parallelschaltens von Treiberbänken sogar mehr Treiber auf einem Chip zulassen. Das Intervall zwischen den Zeiten, zu denen die Treiber in unterschiedlichen Gruppen schalten dürfen, kann durch ein Verzögerungselement, wie z. B. 720, eingestellt werden. Schaltungen zum Adressieren von dynamischen Speichern (DRAM) setzen, als ein anderes Beispiel, häufig kleine Verzögerungen zwischen ihren verschiedenen Eingangssignalen ein.
• Die Fig. 9 ist eine grafische Darstellung, die qualitativ das Betriebsverhalten der Treiberschaltung 500 der Fig. 5 veranschaulicht. Die horizontale Achse zeigt die Verzögerung (d. h. den Kehrwert der Geschwindigkeit) der Schaltungen auf dem Chip 200 in willkürlichen Einheiten an. Die vertikale Achse stellt das di/dt, die relative Stromänderungsgeschwindigkeit beim Schalten des Treibers 500 dar. Die mit "KEINE KOMP." bezeichnete obere Kurve zeigt die breite Schwankung des di/dt über den zulässigen Bereich der Schaltungsgeschwindigkeiten. Da sich di/dt mit dem Quadrat der Schaltungsgeschwindigkeit ändert, kann eine gewöhnlich auftretende Schwankung von 50 % in der Schaltungsgeschwindigkeit das di/dt um fast 250 % steigern. Die untere Kurve, mit "KOMP." bezeichnet, zeigt die Wirkung der Kompensationsschaltungen 520 und 540. Diese Schaltungen können die Gesamtschwankung des di/dt durch Einschalten einer zusätzlichen Kompensation in die Treiberschaltung, wenn die Geschwindigkeit der Schaltungen auf dem Chip zunimmt, auf weniger als 30 % über den gesamten zulässigen Geschwindigkeitsbereich halten. Eine Schwankung von 30 % ist in den meisten Fällen akzeptabel. Eine engere Steuerung kann durch Zufügen von mehr Steuerleitungen in den Steuerbus 340 erreicht werden. Obwohl die Gesamteinhüllende der KOMP-Kurve in Fig. 9 horizontal verläuft, kann sie auch mit einem ansteigenden, abfallenden oder einer für einen speziellen Zweck gewünschten bestimmten anderen Funktion folgenden Verlauf hergestellt werden.
• Die Fig. 10 stellt die Kompensation eines einzelnen Taktes C1 für Verzögerungen von einem Chip zu einem anderen zur Verringerung des Problems der Spät-Taktstörungen dar. Die horizontale Achse ist wieder in willkürliche Einheiten der Gesamtschaltungsverzögerung (Geschwindigkeitskehrwert) geteilt. Die vertikale Achse bedeutet die Taktbaumverzögerung in Nanosekunden zwischen Empfang am Eingang 114 und Lieferung an die Zwischenspeicher 740 der Fig. 7. Die mit C1 bezeichnete Kurve zeigt eine Gesamtänderung der Taktbaumverzögerung von 2 ns bei geringer Gesamtverzögerung (hoher Schaltungsgeschwindigkeit) bis 8 ns bei hoher Schaltungsverzögerung (niedriger Schaltungsgeschwindigkeit), d. h. eine Änderung von 400 %. Das bedeutet eine Verschwendung von 6 ns des Gesamttaktzyklusses im System 100; wenn der Gesamtzyklus 50 ns beträgt, dann beläuft sich das auf mehr als 10 % Verlust, nur um die Unterschiede der Schaltungsgeschwindigkeit im System anzupassen. Die mit KOMP bezeichnete Kurve stellt die durch die Verzögerungsbaugruppe 720 dem Verzögerungsbaum zugefügte Verzögerung dar. Die vertikalen Teile zeigen, wo das PSE 300 den Steuerbus 340 zur Verringerung der Anzahl der aktiven Verzögerungsschaltungen schaltet. Die Kurve C1' ergibt sich aus der Addition der Verzögerung der KOMP-Kurve und der des nichtkompensierten Taktes C1. Die kompensierte Taktverzögerung C1' ändert sich zwischen 8 ns und 10 ns, d. h. eine Änderung von nur 20 %. Diese Änderung verbraucht nur 2 ns oder 4 % einer Gesamtzykluszeit von 50 ns. Wenn mehr als fünf Steuerleitungen im Bus 340 verwendet werden, würde die verschwendete Zykluszeit sogar weiter verringert, wenn es gewünscht wird.
• Fig. 11 stellt den Versatz zwischen den Takten 113 und 114 innerhalb eines einzelnen Chips dar, beide mit und ohne Kompensation. Die Achsen sind die gleichen wie die von Fig. 10, und die Kurven C1 und C1' sind in Fig. 11 wiederholt worden.
• Das Problem der Früh-Taktstörungen, der Zeitdifferenz zwischen der Rückflanke von C1 und der Vorderflanke von C2, ist in der Kurve C1-C2 gezeichnet. Obwohl diese zwei Signale über die Änderungen der Gesamtschaltungsgeschwindigkeit einander sehr gut folgen, können ihre differentiellen Verzögerungen durch die Taktbäume 730 und 770 der Fig. 7 eine Überlappung erzeugen, die in diesem Beispiel eine verhältnismäßig konstante Überlappung von 1 ns in C1-C2 ergibt. Außerdem könnte selbst ein leichter Nachführfehler sogar eine größere Überlappung bei hoher Schaltungsgeschwindigkeit, wo es nicht tolerierbar ist, als bei niedrigen Geschwindigkeiten, wo es durch die gestiegenen Verzögerungen zwischen den Chipschaltungen leichter toleriert werden kann, erzeugen. Das Kompensieren nur des C1-Taktes (das heißt, die Benutzung der Verbindung 751', um die Verzögerungsstufe 760 in Fig. 7 zu überbrücken) beseitigt die Überlappung vollständig und hat ihre größte Wirkung bei höheren Geschwindigkeiten, wo es sogar erwünschter ist. Die Kurve C1'-C2 zeigt, daß die Kompensation von C1 allein einen Abstand (negative Überlappung) von 7 ns bei hoher Geschwindigkeit, der auf 2 ns bei niedriger Geschwindigkeit abfällt, erzeugt hat.
• In einem Multichipsystem sollte sowohl der C1-Takt als auch der C2-Takt gegen den Taktversatz zwischen den Chips (Spätstörung) kompensiert werden. Eine solche Kompensation kann durch das Kompensieren der zwei Signale bei unterschiedlichen Raten noch das Problem der Früh-Taktstörungen mindern. Die gestrichelte Kurve C2' zeigt die Wirkung der Kompensationsschaltung 760, Fig. 7, auf das unbehandelte C2-Signal vom Eingang 113 zu den Zwischenspeichern 740. Wenn dann die zwei unterschiedlich kompensierten Takte subtrahiert werden, zeigt die Kurve C1'-C2', daß über den größten Teil des Geschwindigkeitsbereichs keine Überlappung auftritt. Außerdem ist die Kompensation prozeßgebunden, so daß, wenn Überlappung auftritt, sie im Bereich langsamer Geschwindigkeiten, wo sie nicht schädlich ist, geschieht. In der Tat ist sie für das Gesamtsystem vorteilhaft. Ein Taktabstand ist verlorene Zeit im Gesamttaktzyklus; sein einziger Zweck besteht darin, zu garantieren, daß sich die Datensignale durch die Zwischenspeicher 740 nicht einen Zyklus zu früh ausbreiten. Da die Schaltung 700 so entworfen werden kann, daß sie eine geringe Überlappung bei niedrigen Geschwindigkeiten zuläßt, wird der Taktabstand bei hoher Geschwindigkeit verringert, wobei weniger Gesamtzykluszeitverlust in diesem Bereich des Parameterraums eintritt.

Claims (23)

1. Ein Chip mit integrierten Schaltungen (200), der eine Schaltung zur Messung des Betriebsverhaltens (PSE) für die Ermittlung der Geschwindigkeit anderer Schaltungen auf dem gleichen Chip (211) einschließt, umfassend:

Mittel zum Empfangen eines Impulssignals (311) mit einer bekannten Dauer;

dadurch gekennzeichnet, daß er ferner

Mittel zum Empfangen eines Strobe-Taktsignals (312, 313) mit einer bekannten Zeitrelation zu dem Impulssignal;

eine Schaltkette von Schaltungselementen (320), die für das Impulssignal (311) empfänglich sind und eine Vielzahl von Abgriffen (321A-E) zwischen den aufeinanderfolgenden Elementen besitzen;

Speichermittel (330), die an die Vielzahl der Abgriffe (321A-E) angeschlossen und für das Strobe-Taktsignal (312, 313) zum Speichern und Erzeugen von Steuersignalen (341A-E, 342A-E) empfänglich sind, wobei die Position des Impulssignals (311) in der Schaltkette zum Zeitpunkt des Strobe- Taktsignals (312, 313) angezeigt wird;

an die Speichermittel (330) zur Übertragung der Steuersignale (341A-E, 342A-E) zu den anderen Schaltungen auf dem Chip angeschlossene Steuermittel.

2. Der Chip nach Anspruch 1, wobei die Speichermittel eine Vielzahl von Zwischenspeichern (331A-E) enthalten, die

an die entsprechenden Abgriffe angeschlossene Dateneingänge (333), auf das Strobe-Taktsignal (312, 313) ansprechende Takteingänge (332, 334) zum Zwischenspeichern der Dateneingänge (333) und

Ausgänge (335, 336) zum Ausgeben der Steuersignale (341A-E, 342A-E) auf einer Vielzahl separater Leitungen der Steuermittel

besitzen.

3. Der Chip nach den Ansprüchen 1 oder 2, wobei der Chip eine Vielzahl peripherer Eingangs-/Ausgangszellen (220) einschließt.

4. Der Chip nach Anspruch 3, wobei die Schaltung zur Messung des Betriebsverhaltens (PSE) in mindestens einer der Eingangs-/Ausgangszellen (220) angeordnet ist.

5. Der Chip nach den Ansprüchen 3 oder 4, wobei die Steuermittel eine Vielzahl von Signalleitungen, welche die Eingangs- /Ausgangszellen überqueren, enthalten.

6. Der Chip nach einem der Ansprüche 1 - 5, wobei jedes Element der Schaltkette (320) eine Kette von Einzelschaltungen, die in der gleichen Technologie wie die anderen Schaltungen auf dem Chip ausgeführt sind, umfaßt.

7. Der Chip nach Anspruch 6, wobei unterschiedliche Schaltkettenelemente eine unterschiedliche Anzahl von Einzelschaltungen enthalten.

8. Der Chip nach einem der Ansprüche 1 - 7, wobei die Schaltung zur Messung des Betriebsverhaltens (PSE) ferner Mittel zur Takterzeugung (310) für den Empfang eines externen Zeitgebersignals (122), das eine bekannte Frequenz besitzt, und für die Ableitung sowohl des Impulssignals (311) als auch des Strobe-Taktsignals (312, 313) daraus einschließt.

9. Der Chip nach Anspruch 8, wobei die Mittel zur Takterzeugung (310)

einen Mehrstufenzähler (314), der auf das externe Zeitgebersignal (122) anspricht, und

die an eine der vorbestimmten Stufen angeschlossenen Decodiermittel (315, 316) zum Erzeugen des Impulssignals (311) und des Strobe-Taktsignals (312, 313)

einschließen.

10. Der Chip nach Anspruch 9, wobei das Strobe-Taktsinal (312, 313) ein Signalpaar umfaßt und wobei das Impulssignal mit einem der Signale des Paares zusammenfällt.

11. Der Chip nach einem der Ansprüche 1 bis 10, wobei die Schaltung zur Messung des Betriebsverhaltens (PSE) ferner an die Steuerleitungen und die Schaltkette angeschlossene Prüfmittel zur Erzeugung eines vorbestimmten Prüfausgangssignals, wenn die Schaltung zur Messung des Betriebsverhaltens korrekt funktioniert, einschließt.

12. Der Chip nach einem der Ansprüche 1 - 11, wobei eine der anderen Schaltungen auf dem Chip eine Funktionsschaltung (500) darstellt, die

Eingabemittel (501A-C) zum Empfang eines Eingangssignals,

Betriebsmittel (510) zum Erzeugen eines Ausgangssignals aus dem Eingangssignal und

an die Steuermittel angeschlossene Kompensationsmittel (520) zur Stabilisierung eines Betriebsparameters der Funktionsschaltung als Reaktion auf die Steuersignale

einschließt.

13. Der Chip nach Anspruch 12, wobei die Funktionsschaltung (500) eine Treiberschaltung ist.

14. Der Chip nach Anspruch 13, wobei die Betriebsmittel (510) eine Vorstufenschaltung und eine an diese angeschlossene Ausgangsschaltung (530) einschließen und

wobei die Kompensationsmittel (520) an die Vorstufenschaltung angeschlossene und auf die Steuersignale (341A-E, 342A-E) ansprechende Mittel zur Stabilisierung einer Spannungsänderungsgeschwindigkeit in der Vorstufenschaltung einschließen.

15. Der Chip nach Anspruch 13, wobei die Steuermittel eine Vielzahl unterschiedlicher Steuerleitungen zum Übertragen des Steuersignals (341A-e, 342A-E) einschließen, wobei die Vorstufenschaltung eine durch das Eingangssignal gesteuerte Reihenschaltung von Transistoren einschließt und wobei die Kompensationsmittel (520) eine Vielzahl paralleler Transistoren, die in Reihe mit der Reihenschaltung geschaltet sind, umfassen, wobei jeder der parallelen Transistoren durch eine andere Steuerleitung gesteuert wird.

16. Der Chip nach Anspruch 13, wobei die Kompensationsmittel (520) an die Betriebsmittel (510) angeschlossene und auf das Steuersignal (341A-E, 342A- E) ansprechende Mittel zur Stabilisierung einer Stromänderungsgeschwindigkeit des Ausgangssignals einschließen.

17. Der Chip nach Anspruch 13, wobei die Steuermittel eine Vielzahl von Steuerleitungen zum Übertragen des Steuersignals einschließen, wobei die Ausgangsschaltung (530) eine Vielzahl parallelgeschalteter Transistoren einschließt und wobei die Kompensationsmittel (520) eine Vielzahl von Transistoren, die mit mindestens einigen der Transistoren der Ausgangsmittel in Reihe geschaltet beziehungsweise an die betreffenden Steuersignalleitungen angeschlossen sind, einschließen.

18. Der Chip nach Anspruch 13, wobei das Ausgangssignal direkt an einen externen Anschluß des Chips gelegt wird.

19. Der Chip nach Anspruch 13, wobei die Kompensationsmittel (520) Verzögerungsmittel (720), die an die Eingangs- und Ausgangsschaltung zum selektiven Verzögern des Eingangssignals angeschlossen sind, einschließen.

20. Der Chip nach Anspruch 19, wobei die Verzögerungsmittel (720) zum Erzielen einer über der Funktionsschaltung im wesentlichen konstanten absoluten Zeitverzögerung des Eingangssignals ausgelegt werden.

21. Der Chip nach Anspruch 19, wobei die Verzögerungsmittel (720) zum Erzielen einer Zeitverzögerung des Eingangssignals über der Schaltung ausgelegt werden, wobei bei einer unterschiedlichen Rate die Zeitverzögerung von der einer anderen Schaltung auf dem gleichen Chip abweicht.

22. Ein elektronisches System, das einen Taktsignalgenerator (120) zur Erzeugung mindestens eines Taktsignals (122), Mehrfachchips (200) mit integrierten Schaltungen und Mittel zur Verteilung des Taktsignals auf eine Vielzahl von Chips (200), wobei jede integrierte Schaltung einen Chip gemäß einem der Ansprüche 1 bis 21 darstellt, einschließt.

23. Ein Verfahren zur Ermittlung der Geschwindigkeit der Betriebsschaltungen auf einem Chip mit integrierten Schaltungen, das den Schritt umfaßt:

Erzeugen eines Impulssignals (311) mit einer ersten und einer zweiten Signalflanke, die durch ein bekanntes Zeitintervall getrennt sind;

dadurch gekennzeichnet, daß es ferner die Schritte umfaßt Erzeugen eines Strobe-Taktsignals (312, 313) mit einer vorbestimmten Zeitrelation zu mindestens einer der Signalflanken;

Übertragen des Impulssignals (311) über eine schaltkette von Schaltungselementen (320) auf dem Chip;

Ermitteln der zu einem Zeitpunkt danach durch das Strobe- Taktsignal (312, 313) vorbestimmten Zustände, die durch das Vorhandensein des Impulssignals (311) einer Anzahl von Einzelschaltungselementen in der Schaltkette definiert sind;

Erzeugen eines steuersignals (341A-E, 342A-E) nach den Zuständen der Schaltungselemente, das die Geschwindigkeit der Betriebsschaltungen auf dem Chip anzeigt,