DE68907484T2

DE68907484T2 - Position encoder.

Info

Publication number: DE68907484T2
Application number: DE89116155T
Authority: DE
Inventors: Mitsuhiro Tadano Apart Funatsu; Kazuya Sakamoto
Original assignee: SG KK
Current assignee: SG KK
Priority date: 1989-09-01
Filing date: 1989-09-01
Publication date: 1993-11-11
Anticipated expiration: 2009-09-02
Also published as: EP0414953A1; EP0414953B1; DE68907484D1; US5142226A

Description

Die Erfindung betrifft eine Positionsermittlungsvorrichtung, die in der Lage ist, durch Interpolation Absolutpositionsdaten mit kurzer Periode zu erzeugen und insbesondere eine Positionsermittlungsvorrichtung, die in der Lage ist, auf der Basis einer solchen Interpolation Inkrementimpulse mit kurzer Periode zu erzeugen.The invention relates to a position detecting device capable of generating absolute position data with a short period by interpolation and, in particular, to a position detecting device capable of generating incremental pulses with a short period on the basis of such an interpolation.

Bei einer Positionsermittlungsvorrichtung vom Phasenverschiebungstyp, wie durch US-A-4 754 220 (JP-A-57- 70406) offenbart, wird ein Sekundärausgangssignal sin (ωt + θ) erhalten, indem der elektrische Phasenwinkel eines Primärwechselstromsignals sin ωt um einen Winkel θ entsprechend einer Position eines zu ermittelnden Objekts, wie beispielsweise in Fig. 6 dargestellt, verschoben wird, und die Daten 1,2,3,... des Betrags der Phasenverschiebung bei diesem Sekundärausgangssignal werden abgetastet und bei jeder Periode zum Liefern von Absolutpositionsdaten des zu ermittelnden Objekts gehalten. Beispielsweise wird der Phasenwinkel von einem vorbestimmten Phasenwinkel (z.B. 0) des Primärwechselstromsignals sin ωt bis zu einem vorbestimmten Phasenwinkel (z.B. 0) des Sekundärausgangssignals sin (ωt + θ) gezählt, und jeder Zählstand wird, synchronisiert mit einer Periode des Phasenwinkels (mittels eines Abtastimpulses SP) bei jeder Abtastzeit abgetastet und gehalten. In diesem Fall verändern sich die Daten θ1,θ2,θ3,... nicht, wenn das zu ermittelnde Objekt an einer bestimmten Position zum Stillstand gekommen ist, wobei sie die Position anzeigen, an der das Objekt zum Stillstand gekommen ist. Wenn das zu ermittelnde Objekt sich bewegt, sind die bei jeder Abtastzeitspanne entsprechend der aktuellen Position des zu ermittelnden Objektes bei jeder Abtastzeitspanne erhaltenen Daten θ1,θ2,θ3,... der Veränderung unterworfen. Die Mindestzeiteinheit dieser Veränderung ist jede Abtastzeit.In a phase shift type position detecting device as disclosed by US-A-4 754 220 (JP-A-57-70406), a secondary output signal sin (ωt + ϑ) is obtained by shifting the electrical phase angle of a primary AC signal sin ϑt by an angle ϑ corresponding to a position of an object to be detected, for example, as shown in Fig. 6, and the data 1, 2, 3, ... of the amount of phase shift in this secondary output signal are sampled and held at each period to provide absolute position data of the object to be detected. For example, the phase angle is counted from a predetermined phase angle (e.g. 0) of the primary AC signal sin ϑt to a predetermined phase angle (e.g. 0) of the secondary output signal sin (ϑt + ϑ), and each count is synchronized with a period of the phase angle (by means of a sampling pulse SP) at each sampling time and held. In this case, the data θ1, θ2, θ3,... do not change when the object to be detected has stopped at a certain position, indicating the position at which the object has stopped. When the object to be detected is moving, the data θ1, θ2, θ3,... obtained at each sampling time period corresponding to the current position of the object to be detected at each sampling time period are subject to change. The minimum time unit of this change is each sampling time.

Eine derartige Positionsermittlungsvorrichtung vom Phasenverschiebungstyp ist generell eine Absolutpositionsermittlungsvorrichtung, die keinen Inkrementimpuls erzeugt.Such a phase shift type position detecting device is generally an absolute position detecting device that does not generate an incremental pulse.

In der veröffentlichten japanischen Gebrauchsmusteranmeldung 57-168061 ist ein Beispiel offenbart, bei dem ein Inkrementimpuls von einer Absolutpositionsermittlungsvorrichtung erzeugt wird. Bei dieser Vorrichtung wird synchron mit einem Abtastimpuls SP jeder Periode des Sekundärausgangssignals ein Inkrementimpuls erzeugt. Die Fähigkeit der Erzeugung eines Inkrementimpulses durch eine Absolutpositionsermittlungsvorrichtung bietet den Vorteil, daß die Zahl der Anwendungsbereiche der Positionsermittlungsvorrichtung zunimmt, da die Vorrichtung als Steuervorrichtung, wobei ein Inkrementimpuls verwendet wird, verwendbar ist, wobei sie Vorteile genießt, die der Absolutpositionsermittlungsvorrichtung eigen sind.In Japanese published utility model application 57-168061, an example is disclosed in which an incremental pulse is generated by an absolute position detecting device. In this device, an incremental pulse is generated in synchronism with a sampling pulse SP of each period of the secondary output signal. The ability to generate an incremental pulse by an absolute position detecting device offers the advantage of increasing the number of application fields of the position detecting device, since the device can be used as a control device using an incremental pulse while enjoying advantages inherent in the absolute position detecting device.

Andererseits ist als bekannte Vorrichtung zur Erzeugung eines Inkrementimpulses ein Inkrementkodierer vom optischen Typ bekannt, der ein Impulsmuster einer Drehcodeplatte auf optische Weise liest.On the other hand, a known device for generating an incremental pulse, an optical type incremental encoder is known which reads a pulse pattern of a rotary code disk optically.

Bei der oben beschriebenen Positionsermittlungsvorrichtung vom Phasenverschiebungstyp ist die Mindestzeiteinheit der Veränderung der Absolutpositionsermittlungsdaten auf eine Periode des Abtastimpulses SP begrenzt. Folglich wird, wenn das zu ermittelnde Objekt sich schnell bewegt, der Ausgangswert der absoluten Positionsermittlungsdaten nicht aufgelöst, wodurch die Genauigkeit verringert wird. Mit anderen Worten; die Bewegung des zu ermittelnden Objektes kann während einer Periode des Abtastimpulses SP nicht ermittelt werden, wie groß die Bewegungsentfernung des zu ermittelnden Objektes auch sein mag, und dadurch wird die Genauigkeit bei der Ermittlung beeinträchtigt. Insbesondere, wenn das Ausgangssignal dieser Positionsermittlungsvorrichtung einer Steuervorrichtung zur Verwendung zugeführt wird, sollte die Auflösung der Veränderungszeit der von der Positionsermittlungsvorrichtung der Steuervorrichtung zugeführten Positionsdaten unter dem Gesichtspunkt des Auftretens von Schwebung so fein wie möglich sein, da ein Operationstakt der Steuervorrichtung in keinster Weise mit der Abtastzeit der Positionsermittlungsvorrichtung synchronisiert ist. Daher ist es nicht wünschenswert, daß die Auflösung der Veränderungszeit der Positionsdaten wie oben beschrieben auf eine Periode des Abtastimpulses SP beschränkt ist.In the phase shift type position detecting device described above, the minimum unit time of change of the absolute position detecting data is limited to one period of the sampling pulse SP. Consequently, when the object to be detected moves quickly, the output value of the absolute position detecting data is not resolved, thereby reducing the accuracy. In other words, the movement of the object to be detected cannot be detected during one period of the sampling pulse SP, no matter how large the moving distance of the object to be detected is, and thereby the accuracy in detection is impaired. In particular, when the output signal of this position detecting device is supplied to a control device for use, the resolution of the change time of the position data supplied from the position detecting device to the control device should be as fine as possible from the viewpoint of the occurrence of beat, since an operation clock of the control device is not synchronized with the sampling time of the position detecting device at all. Therefore, it is undesirable that the resolution of the change time of the position data is limited to one period of the sampling pulse SP as described above.

Bei der Erzeugung eines Inkrementimpulses unter Verwendung einer Absolutpositionsermittlungsvorrichtung ist das System, wie es von der oben erwähnten Veröffentlichung der Gebrauchsmusteranmeldung 57-168061 offenbart ist, bei dem ein Inkrementimpuls synchron mit dem Abtastimpuls SP erzeugt wird, nicht wünschenswert, da die Auflösung des Inkrementimpulses auf eine Periode des Abtastimpulses SP beschränkt ist. Aus diesem Grund ist es bei dieser Veröffentlichung der Gebrauchsmusteranmeldung 57-168061 zu einer der Ermittlungsbedingungen gemacht worden, daß die Geschwindigkeit des zu ermittelnden Objektes unter einer vorgestimmten Geschwindigkeit liegen sollte. Dies jedoch verringert die Geschwindigkeitsreaktionscharakteristik der Positionsermittlungsvorrichtung. Wenn die Positionsermittlungsvorrichtung bei einer Geschwindigkeit eingesetzt wird, die die begrenzte Geschwindigkeitsreaktionscharakteristik der Vorrichtung übersteigt, werden einige Impulse aus der erzeugten Inkrementimpulskette fallen, mit dem Ergebnis, daß die Anzahl der Impulse nicht genau der Größe der Verschiebung entspricht.In generating an incremental pulse using an absolute position detecting device, the system as disclosed by the above-mentioned Utility Model Application Publication No. 57-168061 in which an incremental pulse is generated in synchronism with the sampling pulse SP is not desirable because the resolution of the incremental pulse is limited to one period of the sampling pulse SP. For this reason, in this Utility Model Application Publication No. 57-168061, it has been made one of the detection conditions that the speed of the object to be detected should be below a predetermined speed. However, this reduces the speed response characteristic of the position detecting device. If the position detecting device is used at a speed exceeding the limited speed response characteristic of the device, some pulses will drop out of the generated incremental pulse train, with the result that the number of pulses does not exactly correspond to the amount of displacement.

Der bekannte Inkrementcodierer vom optischen Typ ist in seiner Geschwindigkeitsreaktionscharakteristik aufgrund seiner begrenzten Impulserzeugungsfähigkeit beschränkt. Ein derartiger Inkrementcodierer weist generell eine Geschwindigkeitsreaktion von lediglich ungefähr 50 kHz auf, und die Geschwindigkeitsreaktion kann nicht auf mehr als ungefähr 200 kHz erhöht werden, selbst wenn die Geschwindigkeitsreaktion auf die höchstmögliche Ordnung angehoben wird.The known optical type incremental encoder is limited in its speed response characteristics due to its limited pulse generation capability. Such an incremental encoder generally has a speed response of only about 50 kHz, and the speed response cannot be increased to more than about 200 kHz even if the speed response is increased to the highest possible order.

Gemäß EP-A-0 286 322 ist darin ein Positionssensormechanismus offenbart, in den auf mechanische Weise ein Absolutcodierteil und ein Inkrementcodierteil zusammen eingebaut sind. Der Inkrementimpuls von dem Inkrementcodierteil dient zur Erzeugung eines Interpolationsschrittes und das Ausgabesignal des Absolutcodierteiles ist ein nichtlineares Signal, dessen Auflösung gleich der des Inkrementimpulses oder niedriger oder gröber ist. Dabei wird der niedrigere oder gröbere Auflösungsteil des nichtlinearen Absolutsignals mit dem Inkrementimpuls interpoliert. Somit wird keine Interpolation erzielt, die feiner ist als das Ausgangssignal des Positionssensors (des Inkrementimpulsausgangssignals).According to EP-A-0 286 322, a position sensor mechanism is disclosed in which an absolute encoder part and an incremental encoder part are mechanically incorporated together. The incremental pulse from the incremental encoder part serves to generate an interpolation step and the output signal of the absolute encoder part is a nonlinear signal whose resolution is equal to or lower or coarser than that of the incremental pulse. The lower or coarser resolution part of the nonlinear absolute signal is interpolated with the incremental pulse. Thus, no interpolation is achieved that is finer than the output signal of the position sensor (the incremental pulse output signal).

Darüber hinaus ist eine Anordnung offenbart, bei der die Richtung der Absolutdatenveränderung auf der Basis der Absolutposition "pO" zu einem vorangegangenen Zeitpunkt und der Absolutposition "p1" zu einem aktuellen Zeitpunkt "t1" ermittelt wird, und ein Präzisionswert, der der Absolutposition "pO" zu dem früheren Zeitpunkt "tO" entspricht, ist in einem Zähler NC voreingestellt, so daß der Zähler NC von den Inkrementimpulsausgabesignalen des Positionssensors aufwärts- oder abwärtsgezählt wird. Daher beginnt die Interpolation ausgehend von einem Wert zu dem Zeitpunkt "tO", der vor dem aktuellen Zeitpunkt "t1" liegt, und dieses Merkmal weicht ab von dem "Voraussagen einer Progression der Position", wie es in der vorliegenden Anmeldung zitiert ist. Daraus ergibt sich, daß lediglich stets verzögerte Interpolationsdaten erhalten werden.Furthermore, an arrangement is disclosed in which the direction of absolute data change is determined based on the absolute position "pO" at a previous time and the absolute position "p1" at a current time "t1", and a precision value corresponding to the absolute position "pO" at the previous time "tO" is preset in a counter NC so that the counter NC is counted up or down by the incremental pulse output signals of the position sensor. Therefore, interpolation starts from a value at the time "tO" which is before the current time "t1", and this feature differs from the "predicting a progression of position" as cited in the present application. As a result, only always delayed interpolation data is obtained.

Auf ähnliche Weise wie bei EP-A-0 286 322 ist bei US-A-3 534 360 eine Interpolationskette in einen Positionssensormechanismus eingebaut (siehe Fig. 1 und 3).In a similar manner to EP-A-0 286 322, US-A-3 534 360 incorporates an interpolation chain into a position sensor mechanism (see Figs. 1 and 3).

Daher ist es eine Aufgabe der Erfindung, eine Positionsermittlungsvorrichtung zu schaffen, die eine Absolutpositionsermittlungseinrichtung zum Abtasten und Ausgeben eines digitalen Wertes der Absolutposition eines Objekts zu jeder vorbestimmten Abtastzeit aufweist, die Absolutpositionsdaten mit einer Zeitauflösung erzeugen kann, die feiner ist als die Periode der Abtastzeit und die ferner einen Inkrementimpuls erzeugen kann, der von der gleichen hohen Auflösung ist wie die Zeitauflösung.Therefore, it is an object of the invention to provide a position detecting device comprising an absolute position detecting device for sampling and outputting a digital value of the absolute position of an object at each predetermined sampling time, the absolute position data with a time resolution that is finer than the period of the sampling time and which can further generate an increment pulse that is of the same high resolution as the time resolution.

Die die vorstehende Bedingung erfüllende Positionsermittlungsvorrichtung der Erfindung weist einen Absolutpositionsdetektor zum Ermitteln einer Absolutposition eines Objekts und zum Erzeugen von Positionsdaten, die die ermittelte Absolutposition digital repräsentieren, auf; und eine Interpolationseinrichtung zum Interpolieren zwischen von dem Absolutpositionsdetektor erzeugten verschiedenen Positionsdaten, eine mit dem Absolutpositionsdetektor verbundene Abtasteinrichtung zum Abtasten der Positionsdaten zu jeder der vorbestimmten Abtastzeiten mit einer ersten Periode; wobei die Interpolationseinrichtung die von der Abtasteinrichtung zu unterschiedlichen Abtastzeiten abgetasteten Positionsdaten vergleicht, um eine Progression der Positionsdaten nach der zuletzt abgetasteten Position in mehreren Interpolationsschritten in Intervallen, die eine Periode aufweisen, die kürzer als die erste Periode ist, vorauszusagen, und wobei sie zwischen den abgetasteten Positionsdaten unterschiedlicher Abtastzeiten interpoliert, um bei jedem Interpolationsschritt interpolierte Absolutpositionsdaten auf der Basis der vorausgesagten Progression zu erzeugen.The position detecting device of the invention satisfying the above condition comprises an absolute position detector for detecting an absolute position of an object and generating position data digitally representing the detected absolute position; and interpolation means for interpolating between different position data generated by the absolute position detector, sampling means connected to the absolute position detector for sampling the position data at each of predetermined sampling times with a first period; wherein the interpolation means compares the position data sampled by the sampling means at different sampling times to predict a progression of the position data after the last sampled position in a plurality of interpolation steps at intervals having a period shorter than the first period, and interpolates between the sampled position data of different sampling times to produce interpolated absolute position data at each interpolation step based on the predicted progression.

Die erfindungsgemäße Positionsermittlungsvorrichtung weist ferner eine Inkrementdatenerzeugungseinrichtung zum Bilden und Erzeugen einer Inkrementimpulskette auf der Basis des Ausgangssignals der Interpolationseinrichtung auf.The position detection device according to the invention further comprises an increment data generating device for forming and generating an increment pulse chain on the basis of the output signal of the interpolating device.

Erfindungsgemäß können durch Interpolation von Positionsdaten aus verschiedenen Abtastzeitspannen mittels der Interpolationseinrichtung Absolutpositionsdaten mit einer kurzen Periode erzeugt werden, so daß die Absolutpositionsdaten mit einer Zeitauflösung erzeugt werden können, die feiner ist als die Periode der Abtastzeit. Ferner kann durch Erzeugen und Ausgeben einer Inkrementimpulskette auf der Basis des Ausgangssignals der Interpolationseinrichtung eine Inkrementimpulskette von hoher Auflösung erzeugt werden, die, wie die Absolutpositionsdaten, äquivalent zu dem Interpolationsschritt ist. Ferner kann bei dieser Vorrichtung eine Geschwindigkeitsreaktionscharakteristik auf einen so hohen Stand gebracht werden, wie es der für den Interpolationsvorgang verwendete Takt zuläßt.According to the present invention, by interpolating position data from different sampling periods by means of the interpolating means, absolute position data having a short period can be generated so that the absolute position data can be generated with a time resolution finer than the period of the sampling time. Furthermore, by generating and outputting an increment pulse train based on the output signal of the interpolating means, an increment pulse train of high resolution which, like the absolute position data, is equivalent to the interpolation step can be generated. Furthermore, in this device, a speed response characteristic can be brought to as high a level as the clock used for the interpolation operation allows.

Nunmehr werden Ausführungsbeispiele der Erfindung in bezug auf die zugehörigen Zeichnungen beschrieben.Embodiments of the invention will now be described with reference to the accompanying drawings.

Die zugehörigen Zeichnungen zeigen:The accompanying drawings show:

Fig. 1 ein Blockschaltbild, das ein erfindungsgemäßes Ausführungsbeispiel der Positionsermittlungsvorrichtung zeigt;Fig. 1 is a block diagram showing an embodiment of the position detecting device according to the invention;

Fign. 2a-2c Zeitdiagramme, die ein Beispiel des Interpolationsvorgangs und der Erzeugung einer Inkrementimpulskette bei dem gleichen Ausführungsbeispiel zeigen;Figs. 2a-2c are timing charts showing an example of the interpolation process and the generation of an increment pulse train in the same embodiment;

Fig. 3 ein Blockschaltbild, das ein spezielles Beispiel der Interpolationsdatenerzeugungsschaltung von Fig. 1 zeigt;Fig. 3 is a block diagram showing a specific example of the interpolation data generating circuit of Fig. 1;

Fig. 4 ein Zeitdiagramm, das ein Beispiel der Operation der Schaltung von Fig. 3 zeigt;Fig. 4 is a timing diagram showing an example of the operation the circuit of Fig. 3;

Fig. 5 ein Blockschaltbild, das ein weiteres spezielles Beispiel der Interpolationsdatenerzeugungsschaltung von Fig. 1 zeigt; undFig. 5 is a block diagram showing another specific example of the interpolation data generating circuit of Fig. 1; and

Fig. 6 ein Zeitdiagramm, das ein Beispiel des Ermittlungsvorgangs einer Absolutpositionsermittlungsvorrichtung eines Phasenverschiebungstyps zeigt.Fig. 6 is a timing chart showing an example of the detecting operation of a phase shift type absolute position detecting device.

Gemäß Fig. 1 wird bei jeder vorbestimmten Abtastzeitspanne von der Absolutpositionsermittlungseinrichtung 10 ein digitaler Wert der Absolutpositionsdaten eines zu ermittelnden Objektes abgetastet und ausgegeben. Die Absolutpositionsermittlungseinrichtung 10 weist einen variablen Positionssensor 11 vom Reluktanztyp auf, wie er beispielsweise in der oben erwähnten US-PS-4 754 220 erwähnt ist, sowie Primärspulen C11 und C12, die von Wechselstromsignalen erregt werden, deren Phasen unterschiedlich sind, sowie eine Sekundärspule C2. Dieser Positionssensor 11 kann vom drehenden oder vom linearen Typ sein. Ein Master-Taktimpuls CP einer vorbestimmten Frequenz (z.B. 1 MHz) wird von einem Oszillator 12 oszilliert und an einen Zähler 13 gelegt, um von diesem gezählt zu werden. Das Ausgangssignal des Zählers 13 wird an einen Sinusdatengenerator 14 und einen Kosinusdatengenerator 15 angelegt, die Daten von Sinus- bzw. Kosinusfunktion erzeugen. Die Daten der Sinus- und Kosinusfunktionen werden jeweils der Digital-Analog-Umsetzung und den Treiberschaltungen 16 und 17 zur Erzeugung eines analogen Sinussignals sin ωt und eines analogen Kosinussignals cos ωt zugeführt. Das Sinussignal sin ωt und das Kosinussignal cos ωt werden den Primärspulen C11 bzw. C12 des Positionssensors 11 als Erregungsreferenzwechselstromsignale zugeführt. Eine Periode, in der der Zählstand des Zählers 13 eine Periode vollendet, ist derart angepaßt, daß er einer Periode der Erregungsreferenzwechselstromsignale sin ωt und cos ωt entspricht. Mit anderen Worten, eine Periode des Referenzwechselstromsignals sin ωt wird in der Zeit vollendet, während der der Zählstand des Zählers 13 von gänzlich "0" auf gänzlich "1" wechselt.As shown in Fig. 1, at every predetermined sampling period, the absolute position detecting device 10 samples and outputs a digital value of the absolute position data of an object to be detected. The absolute position detecting device 10 comprises a variable position sensor 11 of the reluctance type, such as that mentioned in the above-mentioned US Pat. No. 4,754,220, primary coils C11 and C12 excited by alternating current signals whose phases are different, and a secondary coil C2. This position sensor 11 may be of the rotary or linear type. A master clock pulse CP of a predetermined frequency (eg, 1 MHz) is oscillated by an oscillator 12 and applied to a counter 13 to be counted thereby. The output signal of the counter 13 is applied to a sine data generator 14 and a cosine data generator 15 which generate data of sine and cosine functions, respectively. The data of the sine and cosine functions are respectively supplied to the digital-to-analog conversion and driving circuits 16 and 17 to generate an analog sine signal sin ωt and an analog cosine signal cos ωt. The sine signal sin ωt and the cosine signal cos ωt are supplied to the primary coils C11 and C12 of the position sensor 11 as excitation reference AC signals, respectively. A period in which the count of the counter 13 completes one period is adjusted to correspond to a period of the excitation reference AC signals sin ωt and cos ωt. In other words, one period of the reference AC signal sin ωt is completed in the time during which the count of the counter 13 changes from entirely "0" to entirely "1".

In dem Positionssensor 11 verändert sich die Reluktanz entsprechend jeder der Primärspulen C11 und C12 gemäß der Position des zu ermittelnden Objektes und ein Ausgangssignal Y=Ksin (ωt - θ), das durch Phasenmodulation erhalten wird, die gemäß dieser Position durchgeführt worden ist, wird von der Sekundärspule C2 geliefert. Die Phasendifferenz θ von den Primärwechselstromsignalen in diesem Ausgangssignal Y entspricht der Position des zu ermittelnden Objektes, so daß die Absolutpositionsdaten dieses Objektes durch Messen dieser Phasendifferenz θ gemessen werden können. Zu diesem Zweck wird das Ausgangssignal Y des Positionssensors 11 durch einen Verstärker und Filter 18 zur Ermittlung einer Nulldurchgangsphase, d.h. dem Phasenwinkel 0, einem Nulldurchgangskomparator 19 zugeführt. Ein Signal, das synchron mit der Ermittlungszeit dieses Phasenwinkels 0 des Ausgangssignals Y erzeugt wird, wird als Abtastimpuls SP über eine Verzögerungsschaltung 20 einem Halte-Steuereingang einer Halteschaltung 21 zugeführt. Die Verzögerungsschaltung 20 ist zur Erzeugung eines Abtastimpulses SP' vorgesehen, der gegenüber dem Abtastimpuls SP eine geringfügige Verzögerung aufweist. Der Ausgangssignalzählstand des Zählers 13 wird von der Halteschaltung 21 auf diesen Abtastimpuls SP' hin gespeichert. Auf diese Weise werden die gemessenen Daten Dθ der Phasendifferenz θ, die der aktuellen Position des zu ermittelnden Objektes entsprechen, von der Halteschaltung 21 gespeichert. Das heißt, das Ausgangssignal der Halteschaltung 21 stellt die aktuellen Absolutpositionsdaten des zu ermittelnden Objektes dar. Die kleinste Änderungseinheit der Zeitspanne der von der Halteschaltung 21 gelieferten Absolutpositionsdaten ist die Zeitspanne des Abtastimpulses SP, d.h. eine Zeitperiode, die einer Periode des Ausgangssignals Y des Positionssensors 11 entspricht. Die vorstehende Beschreibung trifft auch auf das Zeitdiagramm von Fig. 6 zu.In the position sensor 11, the reluctance corresponding to each of the primary coils C11 and C12 changes in accordance with the position of the object to be detected, and an output signal Y=Ksin (ωt - ϑ) obtained by phase modulation performed in accordance with this position is supplied from the secondary coil C2. The phase difference ϑ of the primary AC signals in this output signal Y corresponds to the position of the object to be detected, so that the absolute position data of this object can be measured by measuring this phase difference ϑ. For this purpose, the output signal Y of the position sensor 11 is fed to a zero-crossing comparator 19 through an amplifier and filter 18 for detecting a zero-crossing phase, that is, the phase angle θ. A signal generated in synchronism with the detection timing of this phase angle θ of the output signal Y is fed as a sampling pulse SP to a hold control input of a hold circuit 21 via a delay circuit 20. The delay circuit 20 is provided for generating a sampling pulse SP' which has a slight delay with respect to the sampling pulse SP. The output count of the counter 13 is stored by the holding circuit 21 in response to this sampling pulse SP'. In this way, the measured data Dθ of the phase difference ? corresponding to the current position of the object to be detected are stored by the holding circuit 21. That is, the output of the holding circuit 21 represents the current absolute position data of the object to be detected. The smallest unit of change of the time period of the absolute position data supplied by the holding circuit 21 is the time period of the sampling pulse SP, ie, a time period corresponding to one period of the output signal Y of the position sensor 11. The above description also applies to the timing chart of Fig. 6.

Eine Interpolationsschaltung 22 ist vorgesehen zum Interpolieren zwischen Positionsdaten von verschiedenen Abtastzeitspannen, die von der Halteschaltung 21 geliefert werden, und dadurch zum Erzeugen von Absolutpositionsdaten mit einem kurzen Intervall. Eine Speicherschaltung 23 empfängt das Ausgangssignal der Halteschaltung 21 und speichert die baten von N Abtastzeiten vor den aktuell von der Halteschaltung 21 erzeugten Daten. Der von dem Nulldurchgangs-Komparator 19 gelieferte Abtastimpuls SP wird der Speicherschaltung 23 als Laststeuersignal zugeführt. Die Speicherschaltung 23 ist aus einem Halte- oder Verschiebungsregister aufgebaut und speichert Daten für N Abtastzeiten in Reaktion auf den Abtastimpuls SP. Wenn beispielsweise N 1 ist, kann die Speicherschaltung aus einem einfachen Zwischenspeicher aufgebaut sein. Zur Speicherung von zuvor in der Halteschaltung 21 gespeicherter Positionsdaten in der Speicherschaltung 23 unmittelbar vor der Speicherung von Positionsdaten von neuen Abtastzeitspannen in der Halteschaltung 21 in Reaktion auf den Abtastimpuls SP' liegt die Zeitspanne des Abtastimpulses SP geringfügig vor der Zeitspanne des Abtastimpulses SP'.An interpolation circuit 22 is provided for interpolating between position data of different sampling periods supplied from the latch circuit 21 and thereby generating absolute position data with a short interval. A storage circuit 23 receives the output of the latch circuit 21 and stores the data of N sampling periods before the data currently generated by the latch circuit 21. The sampling pulse SP supplied from the zero-cross comparator 19 is supplied to the storage circuit 23 as a load control signal. The storage circuit 23 is constructed of a holding or shift register and stores data for N sampling periods in response to the sampling pulse SP. For example, when N is 1, the storage circuit may be constructed of a simple latch. In order to store position data previously stored in the hold circuit 21 in the memory circuit 23 immediately before storing position data of new sampling periods in the hold circuit 21 in response to the sampling pulse SP', the period of the sampling pulse SP is slightly earlier than the period of the sampling pulse SP'.

Die Positionsdaten A der aktuellen Abtastzeit, die von der Halteschaltung 21 geliefert werden, und die Positionsdaten B der N Abtastzeiten vorher, die von der Speicherschaltung 23 geliefert werden, werden einem Operateur 24 zugeführt, in dem eine arithmetische Operation von A - B = C vorgenommen wird. Durch diese Operation wird die Differenz C zwischen den Positionsdaten B von N Abtastvorgängen vorher und den Positionsdaten A der aktuellen Abtastzeitspanne errechnet. Die Daten dieser Differenz C werden einer Interpolationsdatenerzeugungsschaltung 25 zugeführt. Die Schaltung 25 erzeugt Positionsinterpolationsdaten D für jeden Interpolationsschritt in einer Periode der Abtastzeitspanne auf der Basis dieser Daten der Differenz C. Diese Positionsinterpolationsdaten D für jeden Interpolationsschritt werden einem Operateur 26 zugeführt, wo sie zu den von der Halteschaltung 21 gelieferten Positionsdaten A der aktuellen Abtastzeit addiert werden. Das heißt, diese Positionsinterpolationsdaten D werden als Daten des geschätzten Veränderungswertes für jeden Schritt von der aktuellen Abtastzeit zu der nächsten Abtastzeit verwendet. Auf diese Weise werden die Absolutpositionsdaten E (E = A + D), in denen die Positionsdaten von der aktuellen Abtastzeitspanne zu der nächsten Abtastzeitspanne interpoliert werden, von dem Operateur 26 mit kurzem Intervall geliefert, d.h. bei jedem Interpolationsschritt.The position data A of the current sampling period supplied from the holding circuit 21 and the position data B of N sampling periods before supplied from the memory circuit 23 are supplied to an operator 24 where an arithmetic operation of A - B = C is performed. By this operation, the difference C between the position data B of N sampling periods before and the position data A of the current sampling period is calculated. The data of this difference C are supplied to an interpolation data generating circuit 25. The circuit 25 generates position interpolation data D for each interpolation step in one period of the sampling period on the basis of this data of the difference C. This position interpolation data D for each interpolation step is supplied to an operator 26 where it is added to the position data A of the current sampling period supplied from the holding circuit 21. That is, this position interpolation data D is used as data of the estimated change value for each step from the current sampling time to the next sampling time. In this way, the absolute position data E (E = A + D) in which the position data from the current sampling period to the next sampling period is interpolated is supplied from the operator 26 at a short interval, i.e., at each interpolation step.

Die Absolutpositionsdaten E, die interpoliert worden sind und von dem Operateur 26 geliefert werden, werden einer Halteschaltung 27 zugeführt. Währenddessen erzeugt die Interpolationsdatenerzeugungsschaltung 26 ein Taktauswahlsignal CSL entsprechend der Anzahl an Interpolationsschritten in einer Periode der Abtastzeitspanne, um dieses Signal CSL einem Taktgatter 28 zuzuführen. Das Taktgatter 28 gibt selektiv ein Signal eines Bits, das von dem Taktauswahlsignal CSL unter jeweiligen Bits der von dem Zähler 13 gelieferten Zählwertdaten ausgewählt worden ist, als Taktimpulssignal CLK aus. Dieses Taktimpulssignal CLK, das selektiv von dem Taktgatter 28 geliefert worden ist, entspricht der Zeit jedes Interpolationsschrittes. Die Halteschaltung 27 wird von dem Taktimpuls CLK zwischenspeichergesteuert und hält die interpolierten Absolutpositionsdaten E für jeden Interpolationsschritt synchron mit diesem Taktimpuls CLK.The absolute position data E which has been interpolated and supplied from the operator 26 is supplied to a holding circuit 27. Meanwhile, the interpolation data generating circuit 26 generates a clock selection signal CSL corresponding to the number of interpolation steps in one period of the sampling period to to supply this signal CSL to a clock gate 28. The clock gate 28 selectively outputs a signal of a bit selected by the clock selection signal CSL among respective bits of the count data supplied from the counter 13 as a clock pulse signal CLK. This clock pulse signal CLK selectively supplied from the clock gate 28 corresponds to the timing of each interpolation step. The holding circuit 27 is latch-controlled by the clock pulse CLK and holds the interpolated absolute position data E for each interpolation step in synchronization with this clock pulse CLK.

Ausgangssignale von mehreren Bits aus der Halteschaltung 27 bilden die Absolutpositionsdaten, die mit kurzem Intervall durch die Interpolation erzeugt werden.Output signals of several bits from the holding circuit 27 form the absolute position data which are generated at a short interval by the interpolation.

Der der Zeit jedes Interpolationsschrittes entsprechende Taktimpuls CLK wird ferner einer Inkrementdatenerzeugungsschaltung 29 zugeführt. Die Inkrementdatenerzeugungsschaltung 29 erzeugt eine Inkrementimpulskette auf diesen Taktimpuls CLK, und falls erforderlich, das Zählausgabesignal des Zählers 13 und ein die Bewegungsrichtung des zu ermittelnden Objektes anzeigendes Vorzeichensignal SB hin. Die Inkrementdatenerzeugungsschaltung 29 erzeugt beispielsweise ein frequenzdividiertes Ausgangssignal, das erhalten wird, indem der Taktimpuls CLK durch zwei dividiert wird, als Inkrementimpulskette der Phase A, und bildet außerdem eine Impulskette, die von der Inkrementimpulskette der Phase A um 90 Grad verschoben ist und liefert diese Impulskette als eine Inkrementimpulskette der Phase B. Die Inkrementdatenerzeugungsschaltung 29 ermittelt ferner den Ursprung von dem Wert der Absolutpositionsdaten und erzeugt dadurch einen Ursprungsimpuls. Alternativ können von der Halteschaltung 27 gelieferte Absolutpositionsdaten der Inkrementdatenerzeugungsschaltung 29 zugeführt werden und eine Inkrementimpulskette kann auf der Basis dieser Absolutpositionsdaten erzeugt werden (beispielsweise können Daten des am wenigsten signifikanten Bits LSB bei diesen Absolutpositionsdaten als Inkrementimpulskette geliefert werden).The clock pulse CLK corresponding to the time of each interpolation step is further supplied to an increment data generating circuit 29. The increment data generating circuit 29 generates an increment pulse train in response to this clock pulse CLK, and if necessary, the count output signal of the counter 13 and a sign signal SB indicating the direction of movement of the object to be detected. The increment data generating circuit 29 generates, for example, a frequency-divided output signal obtained by dividing the clock pulse CLK by two as an increment pulse train of phase A, and also forms a pulse train shifted by 90 degrees from the increment pulse train of phase A and supplies this pulse train as an increment pulse train of phase B. The increment data generating circuit 29 further detects the origin of the value of the absolute position data and thereby generates an origin pulse. Alternatively, the hold circuit 27 may be supplied to the increment data generating circuit 29, and an increment pulse train may be generated based on this absolute position data (for example, data of the least significant bit LSB in this absolute position data may be supplied as an increment pulse train).

Gemäß dem oben beschriebenen Schaltungsaufbau werden, wenn gemäß Fig. 2a die Absolutpositionsdaten von der Absolutpositionsermittlungseinrichtung 10 bei jeder Abtastzeit mit einer Periode von 100us ermittelt worden sind, die interpolierten Absolutpositionsdaten gemäß Fig. 2b durch die geschätzte Interpolation durch die Interpolationsschaltung 22 mit einem kurzen Intervall erzeugt. Auf der Basis dieses Ausgangssignals von der Interpolationsschaltung 22 wird eine Inkrementimpulskette gemäß Fig. 2c erhalten. Bei diesem Beispiel ist N 1 und die Daten, die eine Abtastzeit vor den von der Halteschaltung 21 gelieferten Daten liegen, werden von der Speicherschaltung 23 geliefert. Wenn die Positionsdaten "5" der ersten Abtastzeit von der Halteschaltung 21 gehalten werden, sind die von der Speicherschaltung 23 gelieferten Daten "0" und das Ausgangssignal C des Operateurs 24 ist "5". Durch eine dementsprechende Verarbeitung durch die Interpolationsdatenerzeugungsschaltung 25 wird eine Periode der ersten Abtastzeit in fünf Interpolationsschritte geteilt und für jeden Interpolationsschritt werden sukzessive Daten "0", "1", "2", "3" und "4" als Positionsinterpolationsdaten D erzeugt. Jedes dieser Interpolationsdaten D wird zu den Positionsdaten "5" von der Halteschaltung 21 in dem Operateur 26 hinzuaddiert, so daß bei jedem Interpolationsschritt Daten "5","6","7","8" und "9" sukzessive als interpolierte Absolutpositionsdaten erzeugt werden. Der gleiche Vorgang erfolgt bei der nächsten Abtastzeit und, wie in Fig. 2b dargestellt, werden interpolierte Absolutpositionsdaten mit einem kurzen Intervall erzeugt. Ferner wird auf der Basis des Ausgangssignals der Interpolationsschaltung 22 (Taktimpuls CLK oder interpolierte Absolutpositionsdaten) ein Inkrementimpuls gemäß Fig. 2c von der Inkrementdatenerzeugungsschaltung 29 entsprechend dem Interpolationsschritt erzeugt. Somit kann der Inkrementimpuls mit der gleichen Genauigkeit erzeugt werden wie die Auflösung der interpolierten Absolutpositionsdaten und entsprechend wird die Schwierigkeit des Auftretens von verlorenen Impulsen vermieden, ungeachtet dessen, wie schnell das zu ermittelnde Objekt sich bewegt.According to the circuit construction described above, when the absolute position data is detected by the absolute position detecting means 10 at each sampling time with a period of 100 µs as shown in Fig. 2a, the interpolated absolute position data as shown in Fig. 2b is generated by the estimated interpolation by the interpolation circuit 22 with a short interval. Based on this output from the interpolation circuit 22, an increment pulse train as shown in Fig. 2c is obtained. In this example, N is 1 and the data one sampling time before the data supplied from the holding circuit 21 is supplied from the storage circuit 23. When the position data "5" of the first sampling time is held by the holding circuit 21, the data supplied from the storage circuit 23 is "0" and the output C from the operator 24 is "5". Through corresponding processing by the interpolation data generating circuit 25, one period of the first sampling time is divided into five interpolation steps, and for each interpolation step, data "0", "1", "2", "3" and "4" are successively generated as position interpolation data D. Each of these interpolation data D is added to the position data "5" from the holding circuit 21 in the operator 26, so that at each interpolation step, data "5", "6", "7", "8" and "9" are successively generated as interpolated absolute position data is generated. The same operation is performed at the next sampling time and, as shown in Fig. 2b, interpolated absolute position data is generated at a short interval. Further, based on the output of the interpolation circuit 22 (clock pulse CLK or interpolated absolute position data), an increment pulse as shown in Fig. 2c is generated by the increment data generation circuit 29 in accordance with the interpolation step. Thus, the increment pulse can be generated with the same accuracy as the resolution of the interpolated absolute position data and accordingly, the trouble of occurrence of lost pulses is avoided regardless of how fast the object to be detected moves.

Nunmehr wird ein spezielles Beispiel der Interpolationsdatenerzeugungsschaltung 25 in bezug auf Fig. 3 beschrieben.Now, a specific example of the interpolation data generating circuit 25 will be described with reference to Fig. 3.

Bei der in Fig. 3 dargestellten Interpolationsdatenerzeugungsschaltung 25 sei angenommen, daß die Ausgangssignale jeweiliger Bits des Zählers 13 (Fig. 1) Taktimpulse sind, und das Taktauswählsignal CSL zum Auswählen eines dieser Taktimpulse wird entsprechend der Anzahl der Interpolationsschritte in einer Periode der Abtastzeit erzeugt. Ferner empfängt die Interpolationsdatenerzeugungsschaltung 25 den auf dieses Taktauswählsignal CSL hin von dem Taktgatter 28 ausgewählten Taktimpuls CLK und erzeugt auf diesen Taktimpuls CLK hin Positionsinterpolatiönsdaten D. In diesem Fall wird die Anzahl der Interpolationsschritte von den von dem Operateur 24 (Fig. 1) gelieferten Daten der Differenz C bestimmt. Es ist wünschenswert, daß eine Periode der Abtastzeit durch eine der Differenz C gleiche Zahl mit gleichem Intervall geteilt wird, damit die Zahl der Interpolationsschritte der Differenz C entspricht. Da jedoch der Taktimpuls zum Erstellen des Interpolationsschrittes das Ausgangssignal des Zählers 13 von Fig. 1 ist, ist seine Frequenz begrenzt, und die Zahl zum Teilen einer Periode der Abtastzeit, d.h. die Anzahl der Interpolationsschritte, ist auf 2n begrenzt. Bei dieser Interpolationsdatenerzeugungsschaltung 25 von Fig. 3 wird daher die von dem Operateur 24 gelieferte Differenz C auf 2n gerundet und das Taktauswählsignal CSL (im einzelnen entweder CSL1 oder CSL2) wird entsprechend dem Wert von 2n zum Auswählen des Taktimpulses CLK mit einem Bruch k (k = C - 2n), welcher erzeugt wird, indem die Differenz C, die zu dem Wert der Differenz C bei der nächsten Abtastzeit übertragen wird, erzeugt.In the interpolation data generating circuit 25 shown in Fig. 3, it is assumed that the outputs of respective bits of the counter 13 (Fig. 1) are clock pulses, and the clock selection signal CSL for selecting one of these clock pulses is generated in accordance with the number of interpolation steps in one period of the sampling time. Further, the interpolation data generating circuit 25 receives the clock pulse CLK selected from the clock gate 28 in response to this clock selection signal CSL and generates position interpolation data D in response to this clock pulse CLK. In this case, the number of interpolation steps is determined from the data of the difference C supplied from the operator 24 (Fig. 1). It is desirable that one period of the sampling time is divided by a number equal to the difference C at an equal interval so that the number of interpolation steps corresponds to the difference C. However, since the clock pulse for establishing the interpolation step is the output of the counter 13 of Fig. 1, its frequency is limited, and the number for dividing one period of the sampling time, that is, the number of interpolation steps, is limited to 2n. In this interpolation data generating circuit 25 of Fig. 3, therefore, the difference C supplied from the operator 24 is rounded to 2n and the clock selection signal CSL (specifically, either CSL1 or CSL2) is generated corresponding to the value of 2n for selecting the clock pulse CLK with a fraction k (k = C - 2n) which is generated by transferring the difference C to the value of the difference C at the next sampling time.

In Fig. 3 werden die von dem Operateur 24 gelieferten Werte der Differenz C durch eine Additionseinrichtung 30 einem Register 31 zugeführt und dann Auswählsignalerzeugungslogikeinrichtungen 32 und 33. An einen anderen Eingang der Additionseinrichtung 30 wird ein Zählausgangssignal eines Zählers 34 angelegt, doch wird angenommen, daß dieser Zählstand zunächst "0" ist. Entsprechend wird zunächst ein der Differenz C entsprechender Wert in das Register 31 geladen. An einen Laststeuereingang des Registers 31 wird ein Abtastimpuls SP" angelegt, der erhalten wird, indem der Abtastimpuls SP' geringfügig um die Betriebszeit des Operateurs 24 verzögert wird.In Fig. 3, the values of the difference C supplied by the operator 24 are fed through an adder 30 to a register 31 and then to selection signal generating logic devices 32 and 33. A count output of a counter 34 is applied to another input of the adder 30, but it is assumed that this count is initially "0". Accordingly, a value corresponding to the difference C is first loaded into the register 31. A sampling pulse SP" obtained by slightly delaying the sampling pulse SP' by the operating time of the operator 24 is applied to a load control input of the register 31.

Die Auswählsignalerzeugungslogikeinrichtungen 32 und 33 runden die Daten entsprechend der von dem Register 31 erzeugten Differenz C auf 2n und erzeugen das Taktauswählsignal CSL1 oder CSL2 entsprechend dem Wert des gerundeten 2n.The selection signal generating logic devices 32 and 33 round the data to 2n according to the difference C generated by the register 31 and generate the clock selection signal CSL1 or CSL2 corresponding to the value of the rounded 2n.

Die Differenz C = A - B zwischen den Positionsdaten B von N Abtastzeiten vorher und den Positionsdaten A der aktuellen Abtastzeit hat ein positives oder negatives Vorzeichen entsprechend der Bewegungsrichtung des zu ermittelnden Objektes (die Drehrichtung im Fall einer Drehwelle), da die von der Absolutpositionsermittlungseinrichtung 10 erhaltenen Positionsdaten Absolutpositionsdaten sind. Daher werden die von dem Operateur 24 gelieferten Differenzdaten C von dem Vorzeichensignal (d.h. Codebit) SB begleitet. Beispielsweise zeigt dieses Vorzeichensignal SB eine Bewegung in positiver Richtung an, wenn es "0" ist, und eine Bewegung in negative Richtung, wenn es "1" ist. Wenn das Vorzeichensignal SB "1" ist und die Bewegung in negativer Richtung anzeigt, ist der Wert der Daten der Differenz C negativ, was durch das Komplement von 2 dargestellt wird.The difference C = A - B between the position data B of N sampling times before and the position data A of the current sampling time has a positive or negative sign according to the movement direction of the object to be detected (the rotation direction in the case of a rotary shaft), since the position data obtained from the absolute position detecting device 10 is absolute position data. Therefore, the difference data C supplied from the operator 24 is accompanied by the sign signal (i.e., code bit) SB. For example, this sign signal SB indicates movement in the positive direction when it is "0" and movement in the negative direction when it is "1". When the sign signal SB is "1" and indicates movement in the negative direction, the value of the data of the difference C is negative, which is represented by the complement of 2.

Die Auswählsignalerzeugungslogikeinrichtung 32 für die positive Richtung ist, wenn das Vorzeichensignal SB "0" ist, autorisiert, das signifikanteste "1"-Bit unter den vom dem Register 31 gelieferten Daten zu ermitteln und daraufhin das Taktauswählsignal CSL1 zu erzeugen. Wenn beispielsweise die von dem Register 31 gelieferten Daten "0 0 0 0 0 1 1 0" sind, wird das Taktauswählsignal CSL1 entsprechend dem dritten Bit von LSB, d.h. dem Bit mit einer Wichtung von 2², erzeugt.The positive direction selection signal generating logic means 32 is authorized, when the sign signal SB is "0", to detect the most significant "1" bit among the data supplied from the register 31 and then generate the clock selection signal CSL1. For example, when the data supplied from the register 31 is "0 0 0 0 0 1 1 0", the clock selection signal CSL1 is generated corresponding to the third bit of LSB, i.e., the bit having a weight of 2².

Wenn das Vorzeichensignal SB "1" ist, ist die Auswählsignalerzeugungslogikeinrichtung 33 für die negative Richtung autorisiert, das signifikanteste "0"-Bit aus den von dem Register 31 gelieferten Daten zu ermitteln und daraufhin das Taktauswählsignal CSL2 zu erzeugen. Wenn beispielsweise die von dem Register 31 gelieferten Daten "1 1 1 1 0 0 1 0" sind, wird das Taktauswählsignal CSL2 entsprechend der vierten Bitform LSB, d.h. dem Bit mit einer Wichtung von 2³, erzeugt.When the sign signal SB is "1", the negative direction selection signal generation logic means 33 is authorized to determine the most significant "0" bit from the data supplied from the register 31 and to then generate the clock selection signal CSL2. For example, when the data supplied from the register 31 is "1 1 1 1 0 0 1 0", the clock selection signal CSL2 is generated corresponding to the fourth bit form LSB, ie, the bit having a weight of 2³.

Auf diese Weise runden die Auswählsignalerzeugungslogikeinrichtungen 32 und 33 die Daten der Differenz C in dem Register 31 auf den Wert von 2n und erzeugen das Taktauswählsignal CSL1 oder CSL2 entsprechend dem gerundeten Wert von 2n.In this way, the selection signal generating logic means 32 and 33 round the data of the difference C in the register 31 to the value of 2n and generate the clock selection signal CSL1 or CSL2 corresponding to the rounded value of 2n.

Das Taktgatter 28 (Fig. 1) wählt das Ausgangssignalbit des Zählers 13 entsprechend der Wichtung des gegebenen Taktauswählsignals CSL1 oder CSL2 unter der in Tabelle 1 nachfolgend gezeigten Relation aus und liefert das ausgewählte Bit als Taktimpuls CLK.The clock gate 28 (Fig. 1) selects the output signal bit of the counter 13 according to the weight of the given clock selection signal CSL1 or CSL2 under the relation shown in Table 1 below and provides the selected bit as a clock pulse CLK.

Ein Beispiel einer Taktperiode in jedem Ausgangssignalbit des Zählers 13 ist hier dargestellt. Die Periode der Daten des signifikantesten Bits des Zählers 13 entspricht einer Periode der oben beschriebenen Erregungsreferenzwechselstromsignale sin ωt und cos ωt und diese Periode ist beispielsweise auf 100us eingestellt. Wenn der Zähler 13 ein 8-Bit-Binärzähler ist, sind die Perioden der Ausgangssignalimpulse der jeweiligen Bits wie in Tabelle 1 gezeigt. Eine Periode der Abtastzeit beträgt 100us, was ungefähr das gleiche ist wie eine Periode der Erregungsreferenzwechselstromsignale (wenn in der Praxis das zu ermittelnde Objekt sich bewegt, weicht die Frequenz des Ausgangssignals Y des Positionssensors 11 geringfügig von der Frequenz der Erregungssignale in eine positive oder negative Richtung entsprechend seiner Geschwindigkeit und Richtung ab). Tabelle 1 Wichtung des ausgewählten Ausgangssignals des Zählers 13 und Periode des Taktimpulses CLKAn example of a clock period in each output signal bit of the counter 13 is shown here. The period of the data of the most significant bit of the counter 13 corresponds to one period of the above-described excitation reference AC signals sin ωt and cos ωt, and this period is set to 100us, for example. When the counter 13 is an 8-bit binary counter, the periods of the output signal pulses of the respective bits are as shown in Table 1. One period of the sampling time is 100us, which is approximately the same as one period of the excitation reference AC signals (in practice, when the object to be detected moves, the frequency of the output signal Y of the position sensor 11 slightly deviates from the frequency of the excitation signals in a positive or negative direction according to its speed and direction). Table 1 Weighting of the selected output signal of counter 13 and period of the clock pulse CLK

Wenn beispielsweise der Wert der Daten des Registers 13 in Dezimalschreibweise "6" ist (binär "0 0 0 0 0 1 1 0") und das Taktauswählsignal CSL1 entsprechend dem Bit mit der Wichtung 2² erzeugt worden ist, wird der Taktimpuls CLK der Periode von 25us aus dem Bit ausgewählt, das die Wichtung von 2&sup5; des Zählers 13 gemäß Tabelle 1 hat. Dies bedeutet, daß in einer Periode (100us) der Abtastzeit vier Impulse erzeugt werden und daß entsprechend eine Periode der Abtastzeit durch diesen Taktimpuls CLK in vier Interpolationsschritte geteilt wird. Anders ausgedrückt, sind die Daten "6" der Differenz C des Registers 31 auf 2² = 4 gerundet worden und die Anzahl der Interpolationsschritte entsprechend dieser gerundeten "4" ist errichtet worden.For example, if the value of the data of the register 13 is "6" in decimal notation (binary "0 0 0 0 0 1 1 0") and the clock selection signal CSL1 corresponding to the bit having the weight of 2² has been generated, the clock pulse CLK of the period of 25us is selected from the bit having the weight of 2⁵ of the counter 13 as shown in Table 1. This means that in one period (100us) of the sampling time, four pulses are generated and accordingly one period of the sampling time is divided into four interpolation steps by this clock pulse CLK. In other words, the data "6" of the difference C of the register 31 has been rounded to 2² = 4 and the number of interpolation steps corresponding to this rounded "4" has been established.

Wenn, wie oben beschrieben, der Wert der Daten des Registers 31 in Dezimalschreibweise "-14" ist (binär "1 1 1 1 0 0 1 0") und das Taktauswählsignal CSL2 entsprechend dem Bit mit der Wichtung 2³ erzeugt worden ist, wird der Taktimpuls CLK der Periode von 6,25 us aus dem Bit mit der Wichtung 2³ des Zählers 13 gemäß Tabelle 1 ausgewählt. Das heißt, daß in einer Periode = 100us der Abtastzeit sechzehn Impulse erzeugt werden und entsprechend wird eine Periode der Abtastzeit in sechzehn Interpolationsschritte geteilt. Anders ausgedrückt, sind die Daten "-14" der Differenz C des Registers 31 auf -2&sup4; = -16 gerundet worden und die der gerundeten "16" entsprechende Anzahl an Interpolationsschritten ist errichtet worden.If, as described above, the value of the data of register 31 in decimal notation is "-14"(binary"1 1 1 1 0 0 1 0") and the clock selection signal CSL2 corresponding to the bit having the weight 2³ has been generated, the clock pulse CLK of the period of 6.25 µs is selected from the bit having the weight 2³ of the counter 13 as shown in Table 1. That is, in one period = 100 µs of the sampling time, sixteen pulses are generated and accordingly one period of the sampling time is divided into sixteen interpolation steps. In other words, the data "-14" of the difference C of the register 31 has been rounded to -2⁴ = -16 and the number of interpolation steps corresponding to the rounded "16" has been established.

Ein Aufwärts-Abwärts-Zähler 35 empfängt den von dem Taktgatter 28 ausgewählten Taktimpuls CLK an seinem Zähleingang CK und empfängt ein Signal, das durch Invertieren des Vorzeichensignals SB an seinem Aufwärts-Abwärts-Steuereingang U/D erhalten wird. Wenn das Vorzeichensignal SB "0" ist, d.h. die Bewegungsrichtung des zu ermittelnden Objekts positiv, setzt ein Aufwärts-Modus ein, wodurch der Taktimpuls CLK aufwärtsgezählt wird. Wenn das Vorzeichensignal SB "1" ist, d.h. die Bewegungsrichtung des zu ermittelnden Objektes negativ, erfolgt ein Abwärts-Modus, wodurch der Taktimpuls CLK abwärtsgezählt wird. Dieser Aufwärts-Abwärts-Zähler 35 wird durch den Abtastimpuls SP" zu Beginn einer Periode der Abtastzeit zurückgestellt. Der Inhalt des Zählens durch diesen Aufwärts-Abwärts-Zähler 35 wird als Positionsinterpolationsdaten D geliefert. Diese Positionsinterpolationsdaten D sind ein aus einem Komplement von 2 bestehender negativer Wert, wenn die Bewegungsrichtung des zu ermittelnden Objektes negativ ist. Wenn beispielsweise eine geeignete Verzögerungsverarbeitung eingeführt wird, so daß der Beginn einer Periode des Abtastimpulses CLK mit dem Abtastimpuls SP" synchronisiert ist und die Zählung während ungefähr einer Periode des Taktimpulses CLK von der Rücksetzung des Aufwärts-Abwärts-Zählers 35 durch den Abtastimpuls SP" an auf "0" gehalten wird, kann "0" als die Positionsinterpolationsdaten D bei dem ersten Interpolationsschritt geliefert werden, und dies ist praktisch für die Interpolationsoperationsverarbeitung.An up-down counter 35 receives the clock pulse CLK selected by the clock gate 28 at its count input CK and receives a signal obtained by inverting the sign signal SB at its up-down control input U/D. When the sign signal SB is "0", ie the direction of movement of the object to be detected is positive, an up mode is initiated, whereby the clock pulse CLK is counted up. When the sign signal SB is "1", ie the direction of movement of the object to be detected is negative, a down mode is initiated, whereby the clock pulse CLK is counted down. This up-down counter 35 is reset by the sampling pulse SP" at the beginning of a period of the sampling time. The content of counting by this up-down counter 35 is supplied as position interpolation data D. This position interpolation data D is a negative value consisting of a complement of 2 when the direction of movement of the object to be detected is negative. For example, if appropriate delay processing is introduced so that the beginning of a period of the sampling pulse CLK is synchronized with the sampling pulse SP" and the count is kept at "0" during approximately one period of the clock pulse CLK from the resetting of the up-down counter 35 by the sampling pulse SP", "0" can be supplied as the position interpolation data D at the first interpolation step, and this is convenient for the interpolation operation processing.

Ein Aufwärts-Abwärts-Zähler 34 empfängt den von dem Taktgatter 28 ausgewählten Taktimpuls CLK an seinem Zähleingang CK, das Vorzeichensignal SB an seinem Aufwärts-Abwärts-Steuereingang U/D, den Abtastimpuls SP" an seinem voreingestellten Steuereingang PR und das Ausgangssignal des Registers 31 an seinem voreingestellten Dateneingang. Es sei angenommen, daß zwischen der Eingabe und der Ausgabe dem Registers 31 keine Zeitverzögerung besteht und daß daher gleichzeitig mit dem Laden von Daten in das Register 31 auf den Abtastimpuls SP" hin die gleichen Daten in dem Zähler 34 voreingestellt sind. Wechselweise zu dem Aufwärts-Abwärts-Zähler 35 wird der Aufwärts-Abwärts-Zähler 34 auf einen Abwärts- Modus gebracht, wenn das Vorzeichensignal SB "0" ist, d.h. die Bewegungsrichtung des zu ermittelnden Objektes positiv ist, wodurch der Taktimpuls CLK von dem voreingestellten Wert abwärtsgezählt wird. Wenn das Vorzeichensignal SB "1", d.h. die Bewegungsrichtung des zu ermittelnden Objektes negativ ist, wird der Aufwärts-Abwärts-Zähler 34 in einen Aufwärts-Modus gebracht, wodurch der Taktimpuls CLK von dem voreingestellten Wert her aufwärtsgezählt wird. Der Inhalt des Zählens durch den Zähler 34 wird der Addiereinrichtung 30 zum Addieren zu den Daten der Differenz C, die von dem Operateur 24 (Fig. 1) geliefert werden, zugeführt, und das Ergebnis der Addition wird in dem Register 31 gespeichert.An up-down counter 34 receives the clock pulse CLK selected by the clock gate 28 at its count input CK, the sign signal SB at its up-down control input U/D, the sampling pulse SP" at its preset control input PR and the output signal of the register 31 at its preset data input. It is assumed that there is no time delay between the input and output of the register 31 and that therefore, at the same time as data is loaded into the register 31 in response to the sampling pulse SP", the same data is preset in the counter 34. Alternately to the up-down counter 35, the up-down counter 34 is brought into a down mode when the sign signal SB is "0", i.e., the direction of movement of the object to be detected is positive, whereby the clock pulse CLK is counted down from the preset value. When the sign signal SB is "1", i.e., the direction of movement of the object to be detected is negative, the up-down counter 34 is brought into an up mode, whereby the clock pulse CLK is counted up from the preset value. The content of counting by the counter 34 is supplied to the adder 30 for addition to the data of the difference C supplied from the operator 24 (Fig. 1), and the result of the addition is stored in the register 31.

Dieser Aufwärts-Abwärts-Zähler 34 ist zum Errechnen des Bruches k vorgesehen, der durch die oben beschriebene Rundungsoperation erhalten wird (k = C - 2n). Die von diesem Zähler 34 gelieferten Daten des Bruches k werden der Addiereinrichtung 30 zugeführt, um bei der nächsten Abtastzeit zu den Daten der Differenz C hinzuaddiert zu werden, so daß der Bruch k übertragen wird. Durch Weitergabe des Bruches k kann ein beim Runden erzeugter Fehler beseitigt werden.This up-down counter 34 is provided for calculating the fraction k obtained by the above-described rounding operation (k = C - 2n). The data of the fraction k supplied from this counter 34 is supplied to the adder 30 to be added to the data of the difference C at the next sampling time so that the fraction k is transmitted. By passing on the fraction k, an error generated in rounding can be eliminated.

Ein Beispiel der Eingangs- und Ausgangssignale in den betreffenden Schaltungen der Fign. 1 und 3 ist in Fig. 4 gezeigt. Es sei nunmehr angenommen, daß die von der Absolutpositionsermittlungseinrichtung 10 gelieferten Absolutpositionsdaten D sich bei jeder Abtastzeit, wie in Fig. 4-(a) gezeigt, ändern. Die von dem Operateur 24 gelieferte Differenz C nimmt den Wert gemäß Fig. 4-(b) an und der Inhalt des Registers 31 von Fig. 3 den gemäß Fig. 4-(c). Fig. 4-(d) zeigt einen durch Runden des Inhalts des Speichers 31 um 2n erhaltenen Wert. Fig. 4- (e) zeigt den durch das Runden erzeugten Bruch k, d.h. die Ausgabe des Zählers 34 von Fig. 3 am Ende einer Periode der Abtastzeit. Fig. 4-(f) zeigt ein Beispiel des gemäß Tabelle 1 auf den gerundeten Wert 2 hin ausgewählten Taktimpulses CLK, d.h. das Taktauswählsignal CSL. Fig. 4-(g) zeigt ein Beispiel der Ausgabe des Zählers 35 auf den Taktimpuls CLK hin, d.h. die Positionsinterpolationsdaten D. Fig. 4-(h) zeigt ein Beispiel eines durch Addieren der Positionsinterpolationsdaten D zu den aktuellen Absolutpositionsdaten D erhaltenen Wertes, d.h. der von der Halteschaltung 27 (Fig. 1) gelieferten interpolierten Absolutpositionsdaten. Fig. 4-(i) zeigt ein Beispiel eines von der Inkrementdatenerzeugungsschaltung 29 (Fig. 1) auf den Taktimpuls CLK hin gelieferten Inkrementimpulses.An example of the input and output signals in the respective circuits of Figs. 1 and 3 is shown in Fig. 4. Now assume that the absolute position data D supplied from the absolute position detecting means 10 changes at each sampling time as shown in Fig. 4-(a). The difference C supplied from the operator 24 takes the value shown in Fig. 4-(b) and the content of the register 31 of Fig. 3 takes the value shown in Fig. 4-(c). Fig. 4-(d) shows a value obtained by rounding the content of the memory 31 by 2n. Fig. 4-(e) shows the fraction k produced by the rounding, that is, the output of the counter 34 of Fig. 3 at the end of one period of the sampling time. Fig. 4-(f) shows an example of the clock pulse CLK selected to the rounded value 2 according to Table 1, that is, the clock selection signal CSL. Fig. 4-(g) shows an example of the output of the counter 35 in response to the clock pulse CLK, that is, the position interpolation data D. Fig. 4-(h) shows an example of a value obtained by adding the position interpolation data D to the current absolute position data D, that is, the interpolated absolute position data supplied from the holding circuit 27 (Fig. 1). Fig. 4-(i) shows an example of a value obtained from the increment data generating circuit 29 (Fig. 1) in response to the clock pulse CLK. incremental pulse delivered.

In Fig. 4-(i) ist eine akkumulierte Anzahl an Inkrementimpulsen beschrieben. Im Vergleich dieser akkumulierten Anzahl an Inkrementimpulsen mit Fig. 4-(h) ist die akkumulierte Anzahl an Inkrementimpulsen gegenüber dem Wert der interpolierten Absolutpositionsdaten um ungefähr eine Periode der Abtastzeit verzögert. Um diese Verzögerung auszugleichen, kann eine geeignete Verarbeitung erfolgen, beispielsweise derart, daß die oben beschriebene Interpolationsoperation durch Addieren eines durch Subtrahieren des akkumulierten Wertes des Inkrementimpulses von den aktuellen Absolutpositionsdaten Dθ erhaltenen Wertes zu der Differenz C durchgeführt wird. Die Art der Erzeugung des Inkrementimpulses kann im übrigen nach den Erfordernissen der Schaltungskonstruktion variieren.In Fig. 4-(i), an accumulated number of increment pulses is described. Comparing this accumulated number of increment pulses with Fig. 4-(h), the accumulated number of increment pulses is delayed from the value of the interpolated absolute position data by approximately one period of the sampling time. To compensate for this delay, appropriate processing may be carried out, for example, such that the interpolation operation described above is carried out by adding a value obtained by subtracting the accumulated value of the increment pulse from the current absolute position data Dθ to the difference C. The manner of generating the increment pulse may otherwise vary according to the requirements of the circuit design.

Bei der in Fig. 3 gezeigten Interpolationsdatenerzeugungsschaltung 25 wird der Wert der Differenz C entsprechend der Frequenz des Ausgabetaktes des Zählers 13 gerundet, wodurch die Schaltungskonstruktion vereinfacht ist. Andererseits wird die Verzögerung durch Weitergabe des Bruches k erzeugt. Bei einem in Fig. 5 dargestellten weiteren speziellen Beispiel der Interpolationsdatenerzeugungsschaltung 25 entfällt die Weitergabe des Bruches k durch Teilen einer Periode der Abtastzeit durch die Differenz C in im wesentlichen gleiche Intervalle, wodurch die Anzahl der Interpolationsschritte der Differenz C entspricht.In the interpolation data generating circuit 25 shown in Fig. 3, the value of the difference C is rounded in accordance with the frequency of the output clock of the counter 13, thereby simplifying the circuit construction. On the other hand, the delay is generated by propagating the fraction k. In another specific example of the interpolation data generating circuit 25 shown in Fig. 5, the propagation of the fraction k is omitted by dividing a period of the sampling time by the difference C into substantially equal intervals, whereby the number of interpolation steps corresponds to the difference C.

In Fig. 5 speichert ein Speicher 36 für frequenzunterteilte Werte für jeden Wert, den die Differenz C annehmen kann, frequenzunterteilte Wertdaten zum Teilen einer Periode der Abtastzeit in im wesentlichen gleiche Intervalle. Der Speicher 36 für frequenzunterteilte Werte speichert nicht nur Absolutwerte der Differenz C, sondern auch frequenzunterteilte Wertdaten unter Berücksichtigung ihres Vorzeichensignals SB. Beispielsweise werden frequenzunterteilte Wertdaten, die "1" des Vorzeichensignals SB entsprechen, d.h. der negativen Bewegungsrichtung des zu ermittelnden Objektes, durch das Komplement von 2 repräsentiert. Die von dem Operateur 24 (Fig. 1) bereitgestellten Daten der Differenz C und ihr Vorzeichensignal SB werden dem Speicher 36 für frequenzunterteilte Werte zugeführt und dementsprechende frequenzunterteilte Wertdaten werden aus dem Speicher 36 gelesen. Diese frequenzunterteilten Wertdaten werden einem voreingestellten Dateneingang eines voreingestellten Zählers 37 vom Aufwärts-Abwärts-Typ zugeführt.In Fig. 5, a frequency-divided value memory 36 stores, for each value that the difference C can take, frequency-divided value data for dividing a period of the sampling time into substantially equal intervals. The frequency-divided value memory 36 stores not only absolute values of the difference C but also frequency-divided value data taking into account its sign signal SB. For example, frequency-divided value data corresponding to "1" of the sign signal SB, that is, the negative direction of movement of the object to be detected, is represented by the complement of 2. The difference C data and its sign signal SB provided by the operator 24 (Fig. 1) are supplied to the frequency-divided value memory 36, and corresponding frequency-divided value data is read from the memory 36. This frequency-divided value data is supplied to a preset data input of an up-down type preset counter 37.

Einem voreingestellten Steuereingang dieses Zählers 37 werden der Abtastimpuls SP", der durch Verzögern des Abtastimpulses SP' um die Operationszeit des Operateurs 24 und die Lesezeit des Speichers 36 erhalten wird, und die frequenzunterteilte Ausgabe des Zählers 37 durch ein ODER-Gatter 38 zugeführt. Einem Zählereingang des Zählers 37 wird ein Taktimpuls CPL, der dem am wenigsten signifikanten Bit LSB des Zählers 13 von Fig. 1 entnommen ist, zugeführt. Das Vorzeichensignal SB wird einem Aufwärts-Abwärts-Steuereingang U/D des Aufwärts-Abwärts- Zählers 37 zugeführt. Wenn das Vorzeichensignal SB "0", d.h. die Bewegungsrichtung des zu ermittelnden Objektes positiv ist, wird der Zähler 37 in einen Abwärts-Modus gebracht, wodurch der Taktimpuls CPL von dem voreingestellten Wert an abwärtsgezählt wird. Wenn das Vorzeichensignal SB "1" ist, d.h. die Bewegungsrichtung des zu ermittelnden Objektes negativ, wird der Zähler 37 in einen Aufwärts-Modus gebracht, wodurch der Taktimpuls CPL von dem voreingestellten Wert an aufwärtsgezählt wird.A preset control input of this counter 37 is supplied with the sampling pulse SP", obtained by delaying the sampling pulse SP' by the operation time of the operator 24 and the reading time of the memory 36, and the frequency-divided output of the counter 37 through an OR gate 38. A counter input of the counter 37 is supplied with a clock pulse CPL taken from the least significant bit LSB of the counter 13 of Fig. 1. The sign signal SB is supplied to an up-down control input U/D of the up-down counter 37. When the sign signal SB is "0", ie the direction of movement of the object to be detected is positive, the counter 37 is put into a down mode, whereby the clock pulse CPL is counted down from the preset value. When the sign signal SB is "1", ie the direction of movement of the object to be detected is negative, the counter 37 in an up mode, whereby the clock pulse CPL counts up from the preset value.

In dem Zähler 37 werden die frequenzunterteilen Wertdaten aus dem Speicher 36 durch den Abtastimpuls SP" am Anfang einer Abtastzeit-Periode voreingestellt und danach wird der Taktimpuls CPL abwärtsgezählt oder aufwärtsgezählt. Durch das Abwärtszählen oder Aufwärtszählen des Taktimpulses CPL um die Zahl des voreingestellten frequenzunterteilten Wertes wird der Zählwert "0" und ein Stoß frequenzunterteilter Ausgangsimpulse wird erzeugt. Die frequenzunterteilten Wertdaten werden wieder durch diesen frequenzunterteilten Ausgangsimpuls voreingestellt und das Zählen des Taktimpulses CPL wird fortgesetzt. Das Intervall der Erzeugung des frequenzunterteilten Ausgangsimpulses von diesem Zähler 37 entspricht dem Zeitintervall eines Interpolationsschrittes.In the counter 37, the frequency-divided value data from the memory 36 is preset by the sampling pulse SP" at the beginning of a sampling time period, and thereafter the clock pulse CPL is counted down or up. By counting down or up the clock pulse CPL by the number of the preset frequency-divided value, the count value "0" becomes and a burst of frequency-divided output pulses is generated. The frequency-divided value data is again preset by this frequency-divided output pulse, and the counting of the clock pulse CPL is continued. The interval of generation of the frequency-divided output pulse from this counter 37 corresponds to the time interval of one interpolation step.

Der frequenzunterteilte Ausgangsimpuls von dem Zähler 37 wird einem Zählereingang eines Aufwärts-Abwärts-Zählers 39 zugeführt. Einem Aufwärts-Abwärts-Steuereingang des Aufwärts-Abwärts-Zählers 39 wird ein invertiertes Signal des Vorzeichensignals SB zugeführt, das Aufwärtszählen anzeigt, wenn es "0" ist, d.h. die Richtung positiv ist, und Abwärtszählen, wenn es "1", d.h. die Richtung negativ ist. Einem rückgesetzten Steuereingang des Aufwärts-Abwärts-Zählers 39 wird der Abtastimpuls SP" zugeführt. Der Aufwärts-Abwärts-Zähler 39 wird von dem Abtastimpuls SP" am Anfang einer Periode der Abtastzeit rückgesetzt und zählt daraufhin die frequenzunterteilten Ausgangsimpulse des Zählers 37 aufwärts oder abwärts. Wenn das Vorzeichensignal SB "0" ist, d.h. die Richtung positiv, führt der Zähler 39 eine Aufwärtszählung durch, wobei sein Zählwert bei jedem einzelnen Interpolationsschritt um eins ansteigt. Wenn das Vorzeichensignal SB "1" ist, d.h. die Richtung negativ, führt der Zähler 39 eine Abwärtszählung durch, wobei sein Zählwert bei jedem Interpolationsschritt um eins verringert wird. Die Ausgabe dieses Aufwärts-Abwärts-Zählers 39 wird dem Operateur 26 (Fig. 1) als Positionsinterpolationsdaten D zugeführt. In dem Operateur 26 wird der Zählwert dieses Aufwärts-Abwärts-Zählers 39 als Komplementdateneinheit behandelt, so daß der Zählwert beim Abwärtszählen einen negativen Wert annimmt. In der gleichen Weise wie oben beschrieben, wird, um zu ermöglichen, daß "0" während des ersten Interpolationsschrittes als Positionsinterpolationsdaten D geliefert wird, der Zählwert "0" während ungefähr einer Periode des Ausgangsimpulses des Zählers 37 von Rücksetzen des Zählers 39 durch den Abtastimpuls SP" zu Anfang einer Periode der Abtastzeit an aufrechterhalten.The frequency-divided output pulse from the counter 37 is fed to a counter input of an up-down counter 39. An up-down control input of the up-down counter 39 is fed with an inverted signal of the sign signal SB, which indicates up-counting when it is "0", i.e. the direction is positive, and down-counting when it is "1", i.e. the direction is negative. A reset control input of the up-down counter 39 is fed with the sampling pulse SP". The up-down counter 39 is reset by the sampling pulse SP" at the beginning of a period of the sampling time and then counts the frequency-divided output pulses of the counter 37 up or down. When the sign signal SB is "0", i.e. the direction is positive, the counter 39 performs an up-counting, whereby its count value increases by one at each interpolation step. When the sign signal SB is "1", that is, the direction is negative, the counter 39 performs a down count with its count value being decreased by one at each interpolation step. The output of this up-down counter 39 is supplied to the operator 26 (Fig. 1) as position interpolation data D. In the operator 26, the count value of this up-down counter 39 is treated as a complement data unit so that the count value assumes a negative value when counting down. In the same manner as described above, in order to allow "0" to be supplied as position interpolation data D during the first interpolation step, the count value "0" is maintained during approximately one period of the output pulse of the counter 37 from resetting the counter 39 by the sampling pulse SP" at the beginning of one period of the sampling time.

Als Beispiel für die Art der Bestimmung der in dem Speicher 36 für frequenzunterteilte Werte zu speichernden frequenzunterteilten Wertdaten werden die frequenzunterteilten Wertdaten durch eine Formel T/C = t, t/d = F bestimmt, wobei T eine Periode der Abtastzeit repräsentiert, C die Anzahl der Interpolationsschritte, t die Zeit für einen Interpolationsschritt, d eine Periode des Taktimpulses CPL zur Frequenzunterteilung und F den frequenzunterteilten Wert.As an example of the manner of determining the frequency-divided value data to be stored in the frequency-divided value memory 36, the frequency-divided value data is determined by a formula T/C = t, t/d = F, where T represents a period of sampling time, C the number of interpolation steps, t the time for one interpolation step, d a period of the clock pulse CPL for frequency division, and F the frequency-divided value.

Als spezielles Beispiel zur Anwendung dieser Formel ist T = 100us, wenn eine Periode der Erregungsreferenzwechselstromsignale sin ωt und cos ωt 100us ist und eine Periode der Abtastzeit ungefähr gleich ist. Wenn der Zähler 13 ein 8-Bit-Binarzahler ist, entspricht die Periode der Daten des signifikantesten Bits des Zählers 13 100us der Erregungsreferenzwechselstromsignale, und eine Periode des von dem am wenigsten signifikanten Bit LSB genommenen Taktimpulses CPL beträgt 0,78125 us. Somit wird die obige Formel für jeden der verschiedenen Werte von C (1,2,3,4,5,6,...) angewandt, wobei Werte von T = 100us und d = 0,78125us verwendet werden, um den verschiedenen Werten von C entsprechende frequenzunterteilte Wertdaten zu erhalten, und diese frequenzunterteilten Wertdaten werden in einem Speicher 36 gespeichert. In diesem Fall ist es bevorzugt, anstatt das Ergebnis F direkt zu verwenden, als frequenzunterteilten Wert einen ganzzahligen Wert zu verwenden, der geringfügig kleiner als das tatsächliche Ergebnis F der Operation durch die obige Formel ist. Bei der Bestimmung der frequenzunterteilten Wertdaten wird auch die Bewegungsrichtung, d.h. das Vorzeichensignal SB, berücksichtigt.As a specific example of applying this formula, T = 100us when a period of the excitation reference AC signals sin ωt and cos ωt is 100us and a period of the sampling time is approximately equal. If the counter 13 is an 8-bit binary counter, the Period of the data of the most significant bit of the counter 13 is 100us of the excitation reference AC signals, and a period of the clock pulse CPL taken from the least significant bit LSB is 0.78125us. Thus, the above formula is applied for each of the various values of C (1,2,3,4,5,6,...) using values of T = 100us and d = 0.78125us to obtain frequency-divided value data corresponding to the various values of C, and these frequency-divided value data are stored in a memory 36. In this case, instead of using the result F directly, it is preferable to use as the frequency-divided value an integer value slightly smaller than the actual result F of the operation by the above formula. In determining the frequency-divided value data, the direction of movement, that is, the sign signal SB, is also taken into consideration.

Wenn beispielsweise C 3 ist, wird die obige FormelFor example, if C is 3, the above formula

T/C = 100/3 = 33,3...= tT/C = 100/3 = 33.3...= t

t/d = 33,3.../0,78125 = 42,66...= Ft/d = 33.3.../0.78125 = 42.66...= F

Der frequenzunterteilte Wert in positiver Richtung jedoch (d.h. wenn das Vorzeichensignal SB der Differenz C "0" ist) wird beispielsweise so bestimmt, daß er "41" ist.However, the frequency-divided value in the positive direction (i.e., when the sign signal SB of the difference C is "0") is determined to be, for example, "41".

Der frequenzunterteilte Ausgangsimpuls des Zählers 37 repräsentiert die Zeit des Interpolationsschrittes und wird der Inkrementdatenerzeugungsschaltung 29 (Fig. 1) zugeführt, so daß der Inkrementimpuls auf der Basis dieses Impulses erzeugt wird.The frequency-divided output pulse of the counter 37 represents the time of the interpolation step and is supplied to the increment data generating circuit 29 (Fig. 1) so that the increment pulse is generated on the basis of this pulse.

Bei dem obigen Ausführungsbeispiel werden die zuvor erhaltenen frequenzunterteilten Wertdaten in dem Speicher 36 gespeichert. Alternativ können diese Daten durch Operation unter Verwendung von Hard- oder Software erhalten werden, die ausschließlich für diesen Zweck vorgesehen sind.In the above embodiment, the previously obtained frequency-divided value data is stored in the memory 36. Alternatively, this data may be obtained by operation using hardware or software dedicated exclusively for this purpose.

Bei den vorstehenden Ausführungsbeispielen ist die Interpolationsoperation eine geschätzte Interpolation, bei der Positionsinterpolationsdaten D, die auf der Basis der Differenz zwischen Absolutpositionen von N Abtastzeiten zuvor und der aktuellen Abtastzeit erhalten werden, als geschätzte Veränderungswertdaten zu den Absolutpositionsdaten der aktuellen Abtastzeit hinzuaddiert werden. Die Interpolationsoperation jedoch ist nicht darauf beschränkt, sondern kann auch eine reale Interpolation sein, bei der die auf der Basis der Differenz zwischen Absolutpositionen von N Abtastzeiten zuvor und der aktuellen Abtastzeit erhaltenen Positionsinterpolationsdaten D als reale Interpolationsdaten zu den Absolutpositionsdaten von N Abtastzeiten vorher addiert werden. In diesem Fall können die von der Speicherschaltung 23 gelieferten Absolutpositionsdaten B von N Abtastzeiten zuvor und die Positionsinterpolationsdaten D zusammenaddiert werden. Der Aufbau für die Interpolationsoperation in der Interpolationsschaltung 22 kann auch in geeigneter Weise modifiziert werden, so daß eine generelle reale Interpolationsoperation durchgeführt wird.In the above embodiments, the interpolation operation is an estimated interpolation in which position interpolation data D obtained based on the difference between absolute positions of N sampling times before and the current sampling time is added as estimated change value data to the absolute position data of the current sampling time. However, the interpolation operation is not limited to this, but may be a real interpolation in which the position interpolation data D obtained based on the difference between absolute positions of N sampling times before and the current sampling time is added as real interpolation data to the absolute position data of N sampling times before. In this case, the absolute position data B of N sampling times before supplied from the storage circuit 23 and the position interpolation data D may be added together. The structure for the interpolation operation in the interpolation circuit 22 can also be suitably modified so that a general real interpolation operation is carried out.

Bei den vorstehenden Ausführungsbeispielen wird das Zeitintervall des Interpolationsschrittes für jede Abtastzeit frei bestimmt. Alternativ kann die Interpolationsoperation mit einem konstanten Interpolationszeitintervall durchgeführt werden. In diesem Fall wird der Inkrementimpuls nicht bei jeder Interpolationsschrittzeit erzeugt, sondern bei jeder Zeit der Veränderung der Interpolationsdaten.In the above embodiments, the time interval of the interpolation step is freely determined for each sampling time. Alternatively, the interpolation operation can be carried out with a constant interpolation time interval. In this case, the Increment pulse is not generated at every interpolation step time, but at every time of change of the interpolation data.

Wie vorstehend beschrieben, können erfindungsgemäß bei einer Positionsermittlungsvorrichtung, die eine Absolutpositionsermittlungseinrichtung zum Abtasten und Ausgeben eines digitalen Wertes von Absolutpositionsdaten eines Objektes bei jeder vorbestimmten Abtastzeit aufweist, Absolutpositionsdaten mit einer Auflösung erzeugt werden, die feiner ist als die Periode der Abtastzeit und ferner kann ein Inkrementimpuls von der gleichen hohen Auflösung erzeugt werden. Ferner kann eine Geschwindigkeitsreaktionscharakteristik, die so hoch ist, wie es der für die Interpolationsoperation verwendete Takt zuläßt, erzielt werden.As described above, according to the present invention, in a position detecting apparatus having an absolute position detecting means for sampling and outputting a digital value of absolute position data of an object at every predetermined sampling time, absolute position data can be generated with a resolution finer than the period of the sampling time and further an increment pulse of the same high resolution can be generated. Further, a speed response characteristic as high as the clock used for the interpolation operation allows can be achieved.

Claims

1. Position detection device, with:

an absolute position detector (10) for determining an absolute position of an object and for generating position data that digitally represent the determined absolute position; and

an interpolation device (22) for interpolating between different position data generated by the absolute position detector (10),

characterized in that it further comprises:

a sampling device (21) connected to the absolute position detector (10) for sampling the position data at each of the predetermined sampling times with a first period; and

that the interpolation device (22)

- compares the position data sampled by the sampling device (21) at different sampling times to predict a progression of the position data after the last sampled position in several interpolation steps at intervals having a period that is shorter than the first period, and

- interpolated between the sampled position data of different sampling times to obtain interpolated absolute position data at each interpolation step based on the predicted to create progression.

2. Position detecting device according to claim 1, wherein the absolute position detector (10) has the sampling device (21) and generates the position data representing the detected absolute position at each of the predetermined sampling times with the first period.

3. Position detection device according to claim 1 or 2, in which the interpolation device (22) has:

means (23,24,30-34;23,24,36) for determining a desired number of interpolation steps as a function of the difference between the position data of the current sampling time and the position data of a sampling time which is N samples before the current sampling time;

means (28;37) for establishing a time interval for each interpolation step based on the determined number of interpolation steps;

means (35;39) for generating position interpolation data at each interpolation step for which the time interval has been determined; and

a device for changing the position interpolation data with respect to the interpolated absolute position data for generating the interpolated absolute position data at each interpolation step from the scanning device (21) received absolute position data.

4. Position detecting device according to one of claims 1 - 3, further comprising increment data generating means (29) for generating an increment pulse train, the pulse train corresponding to the plurality of intervals of the interpolated absolute position data generated by the interpolating means (22).

5. Position detecting device according to claim 4, wherein the increment data generating means (29) generates the increment pulse train by changing the state of an output pulse thereof in synchronism with the timing of the changes in the interpolated absolute position data generated by the interpolating means (22).

6. Position detecting device according to claim 4, wherein the increment data generating means (29) generates the increment pulse train by changing the state of an output pulse thereof in accordance with the time interval of each interpolation step generated by the interpolating means (22).

7. Position detection device according to one of claims 1 - 6, in which the absolute position detector (10) comprises:

a sensor device (11) for phase-shifting a reference alternating current signal according to the absolute position of the object to generate an output signal; and

a circuit (12-21) for repeatedly measuring the phase difference between the output signal of the sensor device (11) and the reference AC signal at each of the sampling times with the first period synchronous with the period of the output signal or the reference AC signal, thereby obtaining the absolute position data sampled at each of the sampling times.