[go: up one dir, main page]

DE60320171T2 - Verfahren zum Detektieren von Fehlern in elektronischen Bauteilen, basierend auf Ruhestrom-Messungen - Google Patents

Verfahren zum Detektieren von Fehlern in elektronischen Bauteilen, basierend auf Ruhestrom-Messungen Download PDF

Info

Publication number
DE60320171T2
DE60320171T2 DE60320171T DE60320171T DE60320171T2 DE 60320171 T2 DE60320171 T2 DE 60320171T2 DE 60320171 T DE60320171 T DE 60320171T DE 60320171 T DE60320171 T DE 60320171T DE 60320171 T2 DE60320171 T2 DE 60320171T2
Authority
DE
Germany
Prior art keywords
ddq
relative
value
vector
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60320171T
Other languages
English (en)
Other versions
DE60320171D1 (de
Inventor
Hans Manhaeve
Piet De Pauw
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Q-STAR TEST NV
Star Test N V Q
Original Assignee
Q-STAR TEST NV
Star Test N V Q
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Q-STAR TEST NV, Star Test N V Q filed Critical Q-STAR TEST NV
Application granted granted Critical
Publication of DE60320171D1 publication Critical patent/DE60320171D1/de
Publication of DE60320171T2 publication Critical patent/DE60320171T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • G01R31/3008Quiescent current [IDDQ] test or leakage current test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft Verfahren zum Testen von mikroelektronischen Bauelementen, wie beispielsweise CMOS-Bauelementen, durch Überwachen des „Ruhestroms" IDDQ für eine Reihe von Testvektoren, die auf den Prüfling angewendet werden.
  • Stand der Technik
  • Beim Überwachen des IDDQ handelt es sich um eine häufig angewendete Technik für die Fehlererkennung bei mikroelektronischen Bauelementen. Ein Prüfling (DUT – Device under Test) wird einer vorgegebenen Reihe von Testvektoren unterzogen, bei denen es sich im Grunde um digitale Eingangswerte handelt, die bei jedem Impuls der Betriebstaktfrequenz an den DUT angelegt werden. Der DUT nimmt einen Anschlussstrom auf, der durch eine Anschlussspannung VDUT erzeugt wird. Das Umschalten des DUT, das in den meisten Fällen mit einer „aktiven" (ansteigenden oder fallenden) Flanke des Taktsignals verbunden ist, wird von einem plötzlichen Spitzenwert beim Anschlussstrom begleitet, der auf mehrere Ampere oder höher ansteigen kann. Nach einem solchen Spitzenwert kehrt der Strom wieder auf einen niedrigen Pegel zurück (in der Regel nicht mehr als 10 mA), der als „Ruhestrom" IDDQ bezeichnet wird. Dieser Pegel steht für die Qualität der Komponenten auf dem DUT. Die IDDQ-Pegel müssen bei vorgegebenen DUT-Betriebsbedingungen (Temperatur, Spannung) innerhalb enger Grenzen bleiben: So zeigt insbesondere ein plötzlicher (vektorbezogener) Anstieg von IDDQ das Versagen von Komponenten an.
  • Bestehende IDDQ-Überwachungsvorrichtungen beruhen auf diesem Grundprinzip: Diese Überwachungsvorrichtungen messen den IDDQ-Pegel, vergleichen ihn mit einem vorher festgelegten Pegel und geben ein Pass- oder Fail-Signal aus, das angibt, ob der DUT ordnungsgemäß funktioniert oder nicht. Die meisten Überwachungsvorrichtungen ermöglichen zusätzliche Funktionen, wie beispielsweise die Ausgabe des IDDQ-Wertes, die Messung von Stromsignaturen oder die Bewertung von Delta-IDDQ-Werten. Dies bedeutet, dass nachfolgende IDDQ-Werte subtrahiert und mit einem Referenzwert für diesen Delta-Wert verglichen werden.
  • Ein Problem bei diesen standardmäßigen Techniken, insbesondere der festen Referenz, besteht darin, dass IDDQ-Werte zwischen einzelnen Bauelementen und sogar zwischen Bauelementen der gleichen Art variieren können. Dadurch wird es schwierig, einen festen Referenzpegel für eine bestimmte Art von Bauelement festzulegen: Es ist möglich, dass die Referenz bei einigen Bauelementen von den gemessenen IDDQ-Pegeln beinahe erreicht oder sogar überschritten wird, obwohl an dem geprüften Bauelement kein Fehler auftritt. Das Gleiche gilt für Delta-IDDQ-Werte, die bei einem Bauelement, das im Durchschnitt einen höheren IDDQ-Pegel aufweist, höher sein können als bei einem Bauelement der gleichen Art mit einem niedrigeren durchschnittlichen IDDQ. Eine Lösung für die oben aufgeführten Probleme könnte darin bestehen, die Annahmekriterien auszuweiten. Diese Methode weist jedoch den Nachteil auf, dass sich die Effizienz der Bauelementüberprüfung verringert, wodurch Ausschussteile als solche nicht mehr richtig identifiziert werden können.
  • Hinsichtlich der Größe von Komponenten geht der Trend bei heutigen integrierten Schaltungen immer weiter in den Submikrometerbereich. Dies führt zu einem verstärkten Rest-Kriechstrom. Das Resultat davon ist, dass der IDDQ aus diesem großen, nicht fehlerbezogenen Reststrom und einem geringen fehlerbezogenen Strom besteht. Für IC-Technologien im Submikrometerbereich kann der durch einen IC-Fehler (Kurzschluss, Überbrückungsfehler, Öffnung, Gate-Oxidleck, ...) entstehende Strom in vielen Fällen sehr gering werden, z. B. unter 1 μA liegen. Andererseits ist bei einem Ver gleich der ICs miteinander die Schwankung des Reststroms der verschiedenen Transistoren auf der integrierten Schaltung groß.
  • Diese Schwankungen des Reststroms sind auf Prozessabweichungen zurückzuführen, die weitgehend alle Transistoren auf der integrierten Schaltung beeinflussen. Beispiele hierfür sind die Festlegung der Gate-Länge, die Dotierstoffkonzentration unter dem Gate usw. Bei einem IC-Prozess im Submikrometerbereich (z. B. CMOS 0,13 μm), der für die Herstellung einer integrierten Schaltung mit einer großen Anzahl von Transistoren (1 Million oder mehr) verwendet wird, kann die Schwankung des IC-Reststroms um mehrere Größenordnungen größer sein als der von einem einzigen IC-Fehler verursachte Kriechstrom.
  • Dadurch können Schaltungen im Submikrometerbereich keine absolute Kriechstrompegel dafür benutzen, „brauchbare ICs" von „fehlerhaften ICs" zu trennen.
  • Der relevanteste Stand der Technik ist hier zu finden:
    • – Y. Okuda: „Eigen Signatures for Regularity-Based IDDQ Testing", Proceedings of the VLSI Test Symposium 2002, S. 289–294 (ISBN 0-7695-1570-3)
    • – P. Maxwell et al.: „Current Ratios: A Self-Scaling Technique for Production IDDQ Testing", Proceedings of the International Test Conference ITC'99, Beitrag 28.4, S. 738–746
    • – B. Kruseman et al.: „The Future of Delta-IDDQ Testing", Proceedings of the International Test Conference ITC'2001, S. 101–110
  • Die Patentschrift US 5889409 offenbart ein Verfahren für das Erkennen von Fehlern in einem Halbleiterbauelement durch Ermitteln des Verhältnisses des Ruhestroms des Bauelements zum Ruhestrom einer kleinen Stichprobe des Bauelements, die für das gesamte Bauelement steht.
  • Kurzdarstellung der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren nach Anspruch 1.
  • Die Pass- oder Fail-Entscheidung wird vorzugsweise auf der Grundlage getroffen, ob das Ergebnis der Division in einem Wertebereich liegt, der die relative IDDQ-Referenz umfasst, oder nicht.
  • Bei der relativen IDDQ-Referenz kann es sich um eine vektorbezogene Referenz handeln. Die vektorbezogene Referenz lässt sich durch die folgenden Schritte ermitteln:
    • – Entnehmen einer Zufalls-Produktionsstichprobe von mikroelektronischen Bauelementen der gleichen Art,
    • – für jedes Bauelement der Stichprobe: Messen des IDDQ-Wertes für einen gegebenen Referenz-Testvektor und Messen des IDDQ-Wertes für alle anderen IDDQ-Testvektoren,
    • – für jedes Bauelement der Stichprobe: Berechnen des relativen IDDQ-Wertes jeder IDDQ-Messung durch Dividieren jeder Messung durch den IDDQ-Wert, der zu dem gewählten Referenzvektor gehört,
    • – für jeden IDDQ-Vektor bei allen Bauelementen der Stichprobe: Ermitteln des Mittelwertes und des Sigma der relativen IDDQ-Werte,
    • – für jeden IDDQ-Vektor bei allen Bauelementen der Stichprobe: Weglassen aller außerhalb liegenden relativen IDDQ-Messungen,
    • – für jeden IDDQ-Vektor: Ermitteln des Mittelwertes und des Sigma der relativen IDDQ-Werte ohne die außerhalb liegenden relativen IDDQ-Messungen, wodurch die vektorbezogene Referenz ermittelt wird.
  • Die relative IDDQ-Referenz kann auch 1 betragen, und in diesem Fall könnte der Annahmebereich [0,9; 1,1] sein.
  • Gemäß einer bestimmten Ausführungsform wird für eine Anzahl mikroelektronischer Bauelemente die relative IDDQ-Referenz aus einer grafischen Darstellung gewonnen, die den maximalen gemessenen IDDQ-Pegel als Funktion des minimalen gemessenen IDDQ-Pegels zeigt.
  • Gemäß einer bevorzugten Ausführungsform wird der Messwert auch mit einer absoluten (Vorgabe-)IDDQ-Referenz verglichen, und bei der Pass- oder Fail-Entscheidung handelt es sich um ein kombiniertes Ergebnis aus beiden Vergleichen.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine grafische Darstellung, die absolute IDDQ-Stromwerte für drei Bauelemente und eine Anzahl von Testvektoren umfasst.
  • Die 2a, 2b und 2c zeigen die IDDQ-Verhältnisse der Vektoren zum ersten Vektor (relative IDDQ-Werte) für die drei Bauelemente aus 1.
  • 3 zeigt absolute IDDQ-Pegel für 20 brauchbare Bauelemente eines bestimmten Prüfloses.
  • 4 zeigt die IDDQ-Verhältnisse der Vektoren zum ersten Vektor für die zwanzig Bauelemente aus 3 in Abhängigkeit von der Bauelementnummer für mehrere Testvektoren (jede Kurve stellt einen Testvektor dar).
  • 5 zeigt die IDDQ-Verhältnisse der Vektoren zum ersten Vektor für die zwanzig Bauelemente aus 3 in Abhängigkeit von der Vektornummer (jede Kurve stellt ein Bauelement dar).
  • 6 stellt eine vergrößerte Ansicht von 5 dar.
  • 7 stellt die Minimum-Maximum-Kurve einer Bauelement-Charge dar, die den maximalen IDDQ-Pegel als Funktion des minimalen IDDQ-Pegels zeigt, wobei jeder Punkt ein Bauelement der Charge darstellt.
  • 8 zeigt die grafische Darstellung aus 7 ohne die Ausreißerpunkte.
  • 9 zeigt mehrere Ausreißerpunkte aus 7, die auf versagende Bauelemente hindeuten.
  • 10 ist gleichermaßen eine grafische Minimum-Maximum-Darstellung für eine Bauelement-Charge.
  • Ausführliche Beschreibung
  • Die vorliegende Erfindung betrifft ein Verfahren für eine neuartige Bewertung von IDDQ-Messungen. Das Verfahren wird als „relativer IDDQ" bezeichnet. Bei einer Reihe von IDDQ-Messungen, die in Bezug zu einer Reihe von Testvektoren durchgeführt wurden, wird das Verhältnis jedes Messwertes zu einer Referenz oder einem vorherigen Wert berechnet und in Bezug auf einen Referenzwert (beispielsweise 1) bewertet. Zusätzlich dazu werden die Messwerte vorzugsweise auch mit einem auf die Vorgabe bezogenen Grenzwert verglichen. Auf diese Weise werden Bauelemente ausgesondert, weil sie entweder einen Fehler aufweisen oder nicht den Anforderungen der Vorgabe entsprechen.
  • Dieses Verfahren ist nicht von einer festen Referenz des IDDQ-Pegels abhängig. Differenzen beim IDDQ-Pegel, die beispielsweise auf hohen Reststrom zurückzuführen, jedoch kein Anzeichen für ein Versagen von Komponenten auf einem bestimmten DUT sind, werden an sich nicht erfasst. Schwankungen zwischen nachfolgenden IDDQ-Messwerten auf einem DUT sind vorzugsweise auch ausreichend eingeschränkt, damit dieses Verfahren benutzt werden kann. Dies trifft insbesondere infolge der so genannten „Matching-Theorie" zu, die ein Phänomen betrifft, das bei neuen mikroelektronischen Bauelementen zunehmend angewendet und bei den meisten analogen Schaltungsentwürfen ausgenutzt wird.
  • Die höhere Anzahl der Transistoren pro IC führt zu einer besseren Übereinstimmung des IC-Kriechstroms in den verschiedenen Zuständen der integrierten Schaltung. Diese Auswirkung führt bei einer integrierten Schaltung zu einer geringeren IDDQ-Schwankung zwischen den Vektoren.
  • Dieses Ausmaß der Übereinstimmung lässt sich jedoch nicht zwischen einer Komponente auf einem Bauelement und einer ähnlichen Komponente auf einem anderen Bauelement erreichen. Daher wird die Differenz beim IDDQ-Pegel zwischen Testvektoren auf dem gleichen Bauelement in der Regel immer geringer, so dass der „relative IDDQ" immer näher bei 1 liegt. Jede plötzliche Abweichung von diesem Wert zeigt sofort ein Versagen an. Der Vorteil der relativen Methode wird durch die Betrachtung des nachfolgenden Beispiels verständlich. Eine Charge aus brauchbaren IC-Bauelementen kann IDDQ-Pegel aufweisen, die von 10 μA bis 300 μA reichen. Ein absoluter IDDQ-Annahmegrenzwert sollte daher bei mindestens 300 μA liegen, was bedeutet, dass der fehlerbezogene IDDQ-Gesamtstrom eines Prüflings, d. h. der Kriechstrom plus der tatsächliche Fehlerstrom, größer als 300 μA sein muss, bevor ein Fail-Signal ausgegeben wird. Geringere Fehlerströme werden nicht erfasst. Man könnte ein System entwickeln, bei dem ein Annahmegrenzwert eingeführt wird, der von dem geprüften Bauelement abhängig ist, wobei es jedoch schwierig wäre, einen solchen Grenzwert zu definieren, bevor man weiß, ob das Bauelement brauchbar oder unbrauchbar ist.
  • Bei dem relativen Verfahren wird jeder IDDQ-Pegel beispielsweise durch den IDDQ eines gegebenen Vektors (beispielsweise des ersten Testvektors) dividiert. Wenn die Matching-Theorie eingesetzt werden kann, liegen die Pegel dieser relativen IDDQ-Werte bei jedem Bauelement der Charge nahe bei 1.
  • Es sei angenommen dass bei einem ersten Testvektor ein erstes Bauelement einen IDDQ-Pegel von 10 μA und ein anderes Bauelement einen IDDQ-Pegel von 100 μA aufnimmt, wobei es sich bei beiden um brauchbare Bauelemente handelt. Es sei angenommen, dass ein zweiter Testvektor einen Fehler in dem ersten Bauelement aktiviert, der zu einem einen Fehler anzeigenden Pegel von 15 μA bei dem ersten Bauelement führt, während keinen Fehler anzeigende Pegel für dieses Bauelement im Bereich von 9–11 μA liegen. Ein absoluter Annahmepegel für diese Art von Bauelement müsste mindestens 100 μA (bei dem zweiten Bauelement) betragen, so dass die fehlerhaften 15 μA nicht erfasst würden. Die erfindungsgemäße relative Methode würde einen relativen IDDQ-Pegel von 1,5 ergeben, der sofort erfasst werden würde, da er den normalen Annahmebereich von 0,9 bis 1,1 übersteigt. Dies veranschaulicht die Einsatzmöglichkeiten der relativen Methode.
  • Das erfindungsgemäße Verfahren lässt sich gleichermaßen zum Ermitteln einer so genannten relativen IDDQ-Signaturmessung einsetzen. Dies kann der Fall sein, wenn die Matching-Theorie nicht gilt, wie beispielsweise bei einem Bauelement, das sowohl digitale als auch analoge Bestandteile enthält. In diesem Fall kann es sich bei dem gemessenen Strom um eine Kombination aus Kriechstrom (aus dem digitalen Bestandteil) und Wirkstrom (aus dem analogen Bestandteil) handeln, wobei der Wirkstrom eine Funktion des angewendeten Testvektors ist. Dies würde bedeuten, dass bei einigen Vektoren ein geringer IDDQ als „gut" betrachtet werden müsste, während bei anderen Vektoren ein hoher Annahmepegel in Betracht gezogen werden müsste. Dies kann in die relative IDDQ-Messung integriert werden, indem eine vektorabhängige relative IDDQ-Referenz oder ein „goldenes Referenzbauelement" ermittelt wird, wie nachfolgend ausführlicher erläutert wird.
  • Zwei bestimmte Ausführungsformen sind hinsichtlich der Art und Weise, auf die der relative IDDQ-Wert berechnet wird, zu beachten:
    • – „Vektor zu Vektor": hier wird jeder IDDQ-Messwert durch den vorhergehenden IDDQ-Wert dividiert,
    • – „Vektor zu erstem Vektor": hier wird jeder IDDQ-Messwert durch den IDDQ des eingesetzten ersten Vektors dividiert.
  • Beschreibung bestimmter Ausführungsformen
  • 1. relativer IDDQ nahe bei 1
  • Die nachfolgenden Formeln veranschaulichen die Berechnung von relativen IDDQ-Werten, wenn die Matching-Theorie gilt, d. h. wenn sich das IDDQ-Verhältnis (beispielsweise bei einem Vektor-zu-erstem-Vektor-Schema) bei einem brauchbaren Bauelement 1 nähert.
  • Eingesetzte Bezeichnungen:
    • IDDQ_x = absoluter IDDQ-Wert für die Messung x
    • R_xy = relativer IDDQ-Wert für die Messung x in Bezug zu Messung y
    • D_xy = Delta-IDDQ-Wert für die Messung x in Bezug zu Messung y
  • Für ein brauchbares Bauelement: IDDQ_1 IDDQ_2 = IDDQ_1 + D_21 IDDQ_3 = IDDQ_2 + D_32 = IDDQ_1 + D_21 + D_32 IDDQ_4 = IDDQ_3 + D_43 = IDDQ_1 + D_21 + D_32 + D_43 . . IDDQ_n = IDDQ_n – 1 + D_nn – 1 = IDDQ_1 + D_21 + D_32 + D_43 + ... + D_nn – 1
  • Für ein Bauelement mit großem Kriechstrom und bei Berücksichtigung der Matching-Theorie ist dann IDDQ_x >> D_xy und SUM(D_xy) ~ 0, wenn genügend Messungen vorgenommen werden.
  • Aus einer relativen Perspektive: R_11 = IDDQ_1/IDDQ_1 R_21 = IDDQ_2/IDDQ_1 = (IDDQ_1 + D_21)/IDDQ_1 = 1 + (D_21/IDDQ_1) R_31 = IDDQ_3/IDDQ_1 = (IDDQ_1 + D_21 + D_32)/IDDQ_1 = 1 + ((D_21 + D_32)/IDDQ_1) . . R_n1 = IDDQ_n/IDDQ_1 = (IDDQ_1 + D_21 + D_32 + D_43 + ... + D_nn – 1)/IDDQ_1 = 1 + ((D_21 + D_32 + D_43 + ... + D_nn – 1)/IDDQ_1)
  • Bei dem gleichen Ausgangspunkt IDDQ_x >> D_xy und SUM (D_xy) ~ 0 ist dann Dxy/IDDQ_1 << 1 und SUM(D_xy)/IDDQ_x ~ 0, was dazu führt, dass bei einem brauchbaren Bauelement R_xy ~ 1.
  • Das Gleiche gilt auch dann, wenn statt des Verhältnisses von Vektor zu erstem Vektor wie bei dem Beispiel die Verhältnisse zwischen den Vektoren benutzt werden.
  • Im Extremfall ist IDDQ_1 der Vektor mit minimalem Kriechverlust. In diesem Fall gilt SUM(D_xy) max = IDDQ_MAX – IDDQ_MIN = D_xy max. Wenn die Bedingung IDDQ_x >> D_xy erfüllt wird, dann ist R_xy ~ 1 innerhalb bestimmter Grenzwerte, beispielsweise für R_xy zwischen 0,9 und 1,1.
  • Bei einem unbrauchbaren Bauelement – Vektor 3 aktiviert den Fehler: IDDQ_1 IDDQ_2 = IDDQ_1 + D_21 IDDQ_3 = IDDQ_2 + D_32 + I_FEHLER = IDDQ_1 + D_21 + D_32 + I_FEHLER IDDQ_4 = IDDQ_3 + D_43 = IDDQ_1 + D_21 + D_32 + D_43 + I_FEHLER . . IDDQ_n = IDDQ_n – 1 + D_nn – 1 = IDDQ_1 + D_21 + D_32 + D_43 + ... + D_nn-1 + I_FEHLER
  • Für ein Bauelement mit großem Kriechstrom und bei Berücksichtigung der Matching-Theorie ist dann IDDQ_x >> D_xy und SUM(D_xy) ~ I_FEHLER, wenn genügend Messungen vorgenommen werden und von einem einzigen Fehler ausgegangen wird.
  • Aus einer relativen Perspektive: R_11 = IDDQ_1/IDDQ_1 R_21 = IDDQ_2/IDDQ_1 = (IDDQ_1 + D_21)/IDDQ_1 = 1 + (D_21/IDDQ_1) R_31 = IDDQ_3/IDDQ_1 = (IDDQ_1 + D_21 + D_32 + I_FEHLER)/IDDQ_1 = 1 + ((D_21 + D_32)/IDDQ_1) + (I_FEHLER/IDDQ_1) R_n1 = IDDQ_n/IDDQ_1 = (IDDQ_1 + D_21 + D_32 + D_43 + ... + D_nn – 1 + I_FEHLER)/IDDQ_1 = 1 + ((D_21 + D_32 + D_43 + ... + D_nn – 1)/IDDQ_1) + (I_FEHLER/IDDQ_1)
  • Bei dem gleichen Ausgangspunkt IDDQ_x >> D_xy und SUM(D_xy) ~ 0 ist dann Dxy/IDDQ_x << 1 und SUM(D_xy)/IDDQ_x ~ 0, was dazu führt, dass bei dem unbrauchbaren Bauelement R_xy~1 + (I_FEHLER/IDDQ_1).
  • In Abhängigkeit von dem Verhältnis zwischen I_FEHLER und IDDQ_1 ist eine Messung mit ausreichender Auflösung und Wiederholbarkeit erforderlich, um das Versagen zu identifizieren. Es sei darauf hingewiesen, dass bei dem erfindungsgemäßen relativen Verfahren hauptsächlich die Wiederholbarkeit der IDDQ-Messung von hoher Qualität sein muss, dies ist wichtiger als die absolute Genauigkeit der IDDQ-Ströme.
  • Das Gleiche gilt auch dann, wenn statt des Verhältnisses von Vektor zu erstem Vektor wie bei dem Beispiel die Verhältnisse zwischen den Vektoren benutzt werden.
  • Im Extremfall ist IDDQ_1 der Vektor mit minimalem Kriechverlust. In diesem Fall gilt SUM(D_xy)MAX = IDDQ_MAX – IDDQ_MIN= D_xy max. Wenn die Bedingung IDDQ_x >> D_xy erfüllt wird, dann ist R_xy ~ 1 + (I_FEHLER/IDDQ_1).
  • 2. Relative IDDQ-Signatur
  • Es folgt eine Beschreibung der Verfahrensschritte für den Fall, dass der relative IDDQ durch Dividieren jedes IDDQ-Messwertes durch einen Referenzwert ermittelt wird, wobei eine vektorbezogene Referenz benutzt wird, d. h. eine relative IDDQ-Signaturmessung.
  • Vorbereitung des Produktionstests:
    • – erster Schritt: Wahl des IDDQ-Referenzvektors, z. B. des ersten Testvektors
    • – zweiter Schritt: Ermittlung der relativen IDDQ-Signatur einer fehlerfreien integrierten Schaltung in Bezug zu dem gewählten IDDQ-Testvektor (= goldene relative IDDQ-Signatur). Zu dieser Vorgehensweise gehört das Ermitteln des Mittelwertes und des Sigma des relativen IDDQ-Wertes für jeden IDDQ-Testvektor.
    • – dritter Schritt: Ermitteln der Pass-/Fail-Kriterien für jeden relativen IDDQ-Vektor: Wenn als Pass-Intervall z. B. [relativer IDDQ-Mittelwert-3·sigma, relativer IDDQ-Mittelwert + 3·sigma] gewählt wird, dann werden alle integrierten Schaltungen mit einem oder mehreren außerhalb dieses Pass-Intervalls fallenden relativen IDDQ-Werten als Ausschuss betrachtet.
  • Der zweite Schritt der oben beschriebenen Vorgehensweise (Ermittlung der relativen IDDQ-Signatur einer fehlerfreien integrierten Schaltung) wird nachfolgend ausführlicher beschrieben.
    • – Man nimmt eine Zufalls-Produktionsstichprobe von ICs des gleichen Produkts, z. B. 100 ICs.
    • – für jede integrierte Schaltung der Stichprobe: Messen des IDDQ-Wertes für den gewählten Referenz-Testvektor und Messen des IDDQ-Wertes für alle anderen IDDQ-Testvektoren
    • – für jede integrierte Schaltung der Stichprobe: Berechnen des relativen IDDQ-Wertes jeder IDDQ-Messung durch Dividieren jeder Messung durch den IDDQ-Wert des gewählten Referenzvektors
    • – für jeden IDDQ-Vektor bei allen integrierten Schaltungen der Stichprobe: Ermitteln des Mittelwertes und des Sigma des relativen IDDQ-Wertes
    • – für jeden IDDQ-Vektor bei allen integrierten Schaltungen der Stichprobe: Weglassen aller außerhalb liegenden IDDQ-Messungen (z. B. außerhalb von 3 Sigma-Grenzwerten) = Entfernen der Ausreißer
    • – für jeden IDDQ-Vektor: Ermitteln des Mittelwertes und des Sigma der ausreißerfreien Population
    • – Dieser „Mittelwert" und dieses „Sigma" für jeden IDDQ-Vektor bilden die relativen IDDQ-Werte des goldenen Bauelements.
  • Datenverarbeitung und Pass-/Fail-Entscheidung im Produktionstest:
    • – Für jede hergestellte integrierte Schaltung (des gleichen Produkts) werden alle IDDQ-Messwerte mit dem Vorgabe-Grenzwert verglichen und durch den Wert für den Kriechstrom dividiert, der mit dem Referenz-IDDQ-Testvektor gemessen wird.
    • – Eine Pass-/Fail-Entscheidung für jedes hergestellte Bauelement kann sofort nach den IDDQ-Messungen an diesem Bauelement auf der Grundlage der absoluten und der relativen IDDQ-Werte erfolgen:
    • – Pass = Die absoluten Werte aller IDDQ-Werte liegen unter dem Vorgabe-Grenzwert und die relativen IDDQ-Werte ALLER IDDQ-Testvektoren für den Prüfling innerhalb des Pass-Intervalls des goldenen Bauelements.
    • – Fail = Mindestens ein absoluter IDDQ-Wert liegt über dem Vorgabe-Grenzwert oder mindestens ein relativer IDDQ-Wert eines IDDQ-Testvektors für den Prüfling außerhalb des für diesen IDDQ-Testvektor ermittelten Pass-Intervalls.
  • Die vorliegende Erfindung betrifft jedoch jedes beliebige Verfahren, bei dem ein relativer IDDQ verwendet wird, d. h. bei dem ein IDDQ-Messwert durch einen anderen IDDQ-Wert dividiert und danach das Ergebnis mit einer Referenz für diesen relativen IDDQ verglichen wird. Bei einer anderen Ausführungsform werden relative IDDQ-Werte mit dem Referenzwert 1 verglichen. Gemäß einer speziellen Ausführungsform wird jeder IDDQ-Messwert, der durch Anwenden einer Reihe von Testvektoren ermittelt wird, durch den IDDQ-Wert dividiert, der für den vorhergehenden Testvektor ermittelt wurde. Ein Kriterium für die Annahme kann dann darin bestehen, dass jeder relative IDDQ in dem Intervall [0,9; 1,1] liegen muss, damit der DUT die Prüfung besteht.
  • Bei der Methode des relativen IDDQ handelt es sich um ein IC-Testdatenverarbeitungsverfahren mit den folgenden Vorteilen:
    • – einfach zu bestimmende Pass-/Fail-Kriterien
    • – hohe Genauigkeit bei der Pass-/Fail-Entscheidung
    • – unabhängig von der Technologie – kann ohne Weiteres bei neuen Technologien und Produkten angewendet werden
    • – geringere IDDQ-Prüfbarkeitsanforderungen: zusätzliche Quellen von Kriechstrom in der integrierten Schaltung sind zulässig, solange sie im Zeitablauf stabil sind
    • – während des Produktionstests: minimale Datenverarbeitung und sofortige Pass-/Fail-Entscheidung
  • Anwendbarkeit bei neuen IC-Technologien:
    • – Die Technik des relativen IDDQ kann bei den neuen IC-Technologien angewendet werden, die einen größeren Kriechstrom aufweisen als vorhergehende Generationen.
    • – Die Anwendbarkeit ist von der Genauigkeit der IDDQ-Messeinheit abhängig. Bei höheren IC-Kriechstrompegeln und geringeren Transistorgrößen ist eine größere Genauigkeit der IDDQ-Überwachungsvorrichtung erforderlich.
  • Testergebnisse
  • Beispiel 1: 3 Chips (IC-Bauelemente) aus dem gleichen Produktionsprozess. Die absoluten IDDQ-Werte für diese drei Chips sind in der grafischen Darstellung in 1 gezeigt. Die X-Achse stellt eine Anzahl von Testvektoren dar.
  • Chip Nr.1 (Kurve 1) weist typische Messwerte um 1450 μA auf, Chip Nr. 2 (Kurve 2) Messwerte um 950 μA und Chip Nr. 3 (Kurve 3) Messwerte um 1080 μA, wie in der nachfolgenden Figur gezeigt ist. Bei diesen Chips handelt es sich um brauchbare Chips.
  • Die grafischen Darstellungen in den 2a, 2b und 2c zeigen jeweils das berechnete Verhältnis der Vektoren zum ersten Vektor für diese drei Chips. Es ist deutlich zu sehen, dass die Verhältniswerte unabhängig von dem vom Bauelement aufgenommenen absoluten Strom bei 1 liegen.
  • Beispiel 2: Stichproben aus einem Produktionslos mit 11420 brauchbaren und 18 unbrauchbaren Bauelementen.
    Typische Messwerte für die brauchbaren Bauelemente reichen von 10 bis 300 μA. 3 unten zeigt die Messwerte für die ersten 20 brauchbaren Stichproben aus dem Los (reichen von 10 bis 25 μA). Durch den großen Bereich von 10–300 μA wird es schwierig, einen zufriedenstellenden absoluten Pass-Wert für die brauchbaren Bauelemente festzulegen.
  • Die 4 und 5 zeigen das Verhältnis der Vektoren zum ersten Vektor für die gleichen Bauelemente. Die Verhältniswerte reichen von 0,85 bis 1,15. In 4 stellt jede Linie die Verhältniswerte für ein bestimmtes Bauelement dar (20 Bauelemente, 10 IDDQ-Messpunkte pro Bauelement, wodurch sich 9 Verhältniswerte pro Bauelement ergeben – die X-Achse ist die Bauelementnummer). In 5 stellt jede Linie ein bestimmtes Bauelement dar (die X-Achse ist die Vektornummer). Das Verhältnis der brauchbaren Bauelemente liegt wieder relativ nahe bei 1, wodurch sich Ausschuss einfacher erkennen lässt.
  • 6 zeigt die Verhältniswerte von 20 unbrauchbaren Bauelementen. Jedes Symbol steht für ein bestimmtes Bauelement.
  • Beispiel 3: Minimum-Maximum-Kurven
  • Die 7, 8 und 9 gehören zum gleichen Produktionslos von Beispiel 2, das 11420 Bauelemente mit guten Messwerten zwischen 10–300 μA sowie einige unbrauchbare Bauelemente enthält. Die grafischen Darstellungen zeigen die Beziehung zwischen dem IDDQ-Mindestmesswert und dem Maximalwert für ein bestimmtes Bauelement. Jeder Punkt stellt ein solches bestimmtes Bauelement aus der Charge dar. Bei einem brauchbaren Bauelement folgt die Minimum-Maximum-Kurve einer geraden Linie im Winkel von 45° zur X-Achse. Dies bedeutet, dass der Mindest- und der Maximalwert sehr nahe beeinander liegen, was anzeigt, dass alle IDDQ-Messwerte ähnlich sind.
  • Dies trifft in der Regel bei einem Bauelement zu, bei dem die Matching-Theorie angewendet werden kann. Die grafischen Darstellungen zeigen, dass im Hinblick auf die absoluten IDDQ-Pegel bei brauchbaren Bauelementen von einem Bauelement zum nächsten eine große Verteilung (in diesem Fall 10–300 μA) möglich ist, während verschiedene IDDQ-Pegel, die an dem gleichen Bauelement gemessen werden, sich nur wenig voneinander unterscheiden, was die Verwendung einer relativen Methode rechtfertigt, wobei die relativen IDDQ-Werte in der Nähe von 1 liegen sollten.
  • 7 zeigt das Minimum-Maximum-Verhältnis für alle Bauelemente. 8 zeigt das Minimum-Maximum-Verhältnis für alle brauchbaren Bauelemente nach dem Entfernen der Ausreißer. 9 zeigt das Minimum-Maximum-Verhältnis für unbrauchbare Bauelemente.
  • 10 zeigt schießlich die Minimum-Maximum-Kurve für ein Bauelement, das sowohl digitale als auch analoge Bestandteile aufweist und für das die Matching-Theorie nicht zutrifft. Es ist zu erkennen, dass die Kurve nicht der 45°-Linie folgt. Der IDDQ-Maximalwert ist insbesondere stets wesentlich größer als der Mindestwert. Bei brauchbaren Bauelementen folgen die Maximum-Minimum-Punkte jedoch trotzdem einer geraden Linie, während sie bei unbrauchbaren Bauelementen von dieser Linie abweichen, wie dies bei Punkt Nummer 10 der Fall ist.
  • Für diese Art Bauelement kann die erfindungsgemäße relative Methode angewendet werden, solange die relativen IDDQ-Pegel in Bezug auf einen Referenzwert beurteilt werden, der von dem Winkel der Minimum-Maximum-Linie für brauchbare Bauelemente abgeleitet werden kann.
  • Falls die Minimum-Maximum-Kurve für ein brauchbares Bauelement einer anderen Kurve folgt als einer geraden Linie, sollte gemäß dem oben beschriebenen Verfahren (gol denes Referenzbauelement) eine vektorabhängige Referenz ermittelt werden, da direkt aus der Minimum-Maximum-Kurve keine feste Referenz abgeleitet werden kann.

Claims (8)

  1. Verfahren zum Testen eines mikroelektronischen Bauelements, das folgende Schritte umfasst: – Definieren einer relativen IDDQ-Referenz, – Anwenden mehrerer Testvektoren auf das Bauelement, – Messen des Ruhestroms IDDQ zum Bauelement für jeden Testvektor, wobei jeder IDDQ-Messwert durch einen IDDQ-Referenzwert oder einen bereits gemessenen IDDQ-Wert dividiert und das Ergebnis der Division mit der vorgegebenen relativen IDDQ-Referenz verglichen wird, was zu einer Pass- oder Fail-Entscheidung für das Bauelement führt, dadurch gekennzeichnet, dass der Ruhestrom IDDQ und der IDDQ-Referenzwert oder der vorherige IDDQ-Wert, durch den er dividiert wird, an dem gleichen Bauelement gemessen werden.
  2. Verfahren nach Anspruch 1, bei dem die Pass- oder Fail-Entscheidung auf der Grundlage getroffen wird, ob das Ergebnis der Division in einem Wertebereich liegt, der die vorgegebene Referenz umfasst, oder nicht.
  3. Verfahren nach Anspruch 1, bei dem es sich bei der relativen IDDQ-Referenz um eine vektorbezogene Referenz handelt.
  4. Verfahren nach Anspruch 3, bei dem die vektorbezogene Referenz durch die folgenden Schritte ermittelt wird: – Entnehmen einer Zufalls-Produktionsstichprobe von mikroelektronischen Bauelementen der gleichen Art, – für jedes Bauelement der Stichprobe: Messen des IDDQ-Wertes für einen gegebenen Referenz-Testvektor und Messen des IDDQ-Wertes für alle anderen IDDQ-Testvektoren, – für jedes Bauelement der Stichprobe: Berechnen des relativen IDDQ-Wertes jeder IDDQ-Messung durch Dividieren jeder Messung durch den IDDQ-Wert, der zu dem gewählten Referenzvektor gehört, für jeden IDDQ-Vektor bei allen Bauelementen der Stichprobe: Ermitteln des Mittelwertes und des – für jeden IDDQ-Vektor bei allen Bauelementen der Stichprobe: Weglassen aller außerhalb liegenden relativen IDDQ-Messungen (10), – für jeden IDDQ-Vektor: Ermitteln des Mittelwertes und des Sigma der relativen IDDQ-Werte ohne die außerhalb liegenden relativen IDDQ-Messungen, wodurch die vektorbezogene Referenz ermittelt wird.
  5. Verfahren nach Anspruch 1, bei dem die relative IDDQ-Referenz gleich 1 ist.
  6. Verfahren nach Anspruch 1, bei dem für eine Anzahl mikroelektronischer Bauelemente die relative IDDQ-Referenz aus einer grafischen Darstellung gewonnen wird, die den maximalen gemessenen IDDQ-Pegel als Funktion des minimalen gemessenen IDDQ-Pegels zeigt.
  7. Verfahren nach Anspruch 1, bei dem der Messwert auch mit einer absoluten IDDQ-Referenz verglichen wird und es sich bei der Pass- oder Fail-Entscheidung um ein kombiniertes Ergebnis aus beiden Vergleichen handelt.
  8. Verfahren nach Anspruch 1, das des Weiteren das Vergleichen des relativen IDDQ-Wertes mit einem Mindestwert umfasst, wobei der Mindestwert auf der Matching-Theorie basiert.
DE60320171T 2002-05-23 2003-05-23 Verfahren zum Detektieren von Fehlern in elektronischen Bauteilen, basierend auf Ruhestrom-Messungen Expired - Lifetime DE60320171T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02447094 2002-05-23
EP02447094 2002-05-23

Publications (2)

Publication Number Publication Date
DE60320171D1 DE60320171D1 (de) 2008-05-21
DE60320171T2 true DE60320171T2 (de) 2009-07-09

Family

ID=29797369

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60320171T Expired - Lifetime DE60320171T2 (de) 2002-05-23 2003-05-23 Verfahren zum Detektieren von Fehlern in elektronischen Bauteilen, basierend auf Ruhestrom-Messungen

Country Status (3)

Country Link
US (1) US7315974B2 (de)
AT (1) ATE391927T1 (de)
DE (1) DE60320171T2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6941235B2 (en) * 2003-10-28 2005-09-06 International Business Machines Corporation Method and system for analyzing quiescent power plane current (IDDQ) test data in very-large scale integrated (VLSI) circuits
JP4256328B2 (ja) 2003-12-05 2009-04-22 株式会社東芝 電界効果トランジスタ、半導体装置及びフォトリレー
US20150061711A1 (en) * 2013-09-03 2015-03-05 United States Of America As Represented By The Secretary Of The Navy Overclocking as a Method for Determining Age in Microelectronics for Counterfeit Device Screening

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731700A (en) * 1994-03-14 1998-03-24 Lsi Logic Corporation Quiescent power supply current test method and apparatus for integrated circuits
US5519333A (en) * 1994-09-09 1996-05-21 Sandia Corporation Elevated voltage level IDDQ failure testing of integrated circuits
US6043662A (en) * 1996-09-18 2000-03-28 Alers; Glenn Baldwin Detecting defects in integrated circuits
US5889409A (en) * 1996-09-27 1999-03-30 Intel Corporation Leakage tracking device sample for IDDQ measurement and defect resolution
US6342790B1 (en) * 2000-04-13 2002-01-29 Pmc-Sierra, Inc. High-speed, adaptive IDDQ measurement
WO2003073114A1 (en) * 2002-02-22 2003-09-04 Rutgers, The State University Of New Jersey Method and system for graphical evaluation of iddq measurements

Also Published As

Publication number Publication date
ATE391927T1 (de) 2008-04-15
US7315974B2 (en) 2008-01-01
DE60320171D1 (de) 2008-05-21
US20040006731A1 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
DE10191490B4 (de) Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen
DE69709826T2 (de) Mehrere IDDQ Monitore auf einem Chip
Miller I/sub DDQ/testing in deep submicron integrated circuits
DE60122066T2 (de) Integrierte schaltung mit testinterface
DE69733789T2 (de) Hochauflösendes Stromversorgungsprüfsystem
DE68925813T2 (de) Verfahren und vorrichtung zum nachweis von fehlern in halbleiterschaltungen
DE3877862T2 (de) Bestimmung der ausrichtung von bauteilen.
DE10045671B4 (de) Testvorrichtung und Testverfahren für eine integrierte Halbleiterschaltung
DE10323668A1 (de) Intergrierter Schaltkreischip und Wafer sowie Prüfverfahren und -vorrichtung
EP0507168B1 (de) Verfahren zum Testen von auf Platinen eingelöteten integrierten Halbleiterschaltkreisen und Verwendung eines Transistortesters für dieses Verfahren
US6140832A (en) Method of utilizing IDDQ tests to screen out defective parts
DE19744651C2 (de) Halbleitertestvorrichtung zum Messen des Versorgungsstromes einer Halbleitereinrichtung
DE19782246B4 (de) IC-Testgerät
DE69710842T2 (de) Verfahren und Einrichtung zur Ruhestrombestimmung
DE112008000865T5 (de) Kalibrieren eines Testers bzw. einer Testeinrichtung unter Verwendung von ESD Schutzschaltungen
WO2001067601A2 (de) Test-schaltungsanordnung und verfahren zum testen einer vielzahl von transistoren
US6043662A (en) Detecting defects in integrated circuits
O'Neill Production multivariate outlier detection using principal components
DE69021036T2 (de) Test-Anordnungssystem für integrierte Schaltungen unter Verwendung von lateralen Transistoren.
DE102007006128B4 (de) Prüfvorrichtung und Prüfverfahren
DE60320171T2 (de) Verfahren zum Detektieren von Fehlern in elektronischen Bauteilen, basierend auf Ruhestrom-Messungen
DE3686989T2 (de) Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips.
DE102007007339B4 (de) Verfahren und Vorrichtung zum Lokalisieren von Fehlern auf elektronischen Leiterplatten
DE69926126T2 (de) Verfahren zur ruhestrombestimmung
DE112006003066T5 (de) Prüfvorrichtung und Prüfverfahren

Legal Events

Date Code Title Description
8332 No legal effect for de
8370 Indication related to discontinuation of the patent is to be deleted
8364 No opposition during term of opposition