-
Die
vorliegende Erfindung betrifft ein Betriebsverfahren für einen
Computer mit einer Vielzahl von Speicherbussen zum Feststellen,
ob die Speicherbusse in einem Mehrfachkanalmodus arbeiten können.
-
Es
gibt zwei grundlegende Arten von Computerspeichern. Dabei handelt
es sich um Direktzugriffsspeicher (RAM) und um Nur-Lese-Speicher (ROM).
Der RAM ist ein typischer flüchtiger
Speicher, das heißt
darin gespeicherte Daten gehen verloren, wenn der Strom abgeschaltet
wird. Der ROM wird im Allgemeinen verwendet, um nicht änderbare
Daten zu speichern, wie zum Beispiel ein Basic Input-Output System
(BIOS). Der ROM ist typischerweise ein nichtflüchtiger Speicher, das heißt, darin
gespeicherte Daten gehen nicht verloren, wenn der Strom abgeschaltet
wird.
-
Der
dynamische RAM (DRAM) erfordert häufiges Nachladen oder Auffrischen,
um seinen Inhalt zu erhalten.
-
Eine
Vielzahl von integrierten RAM-Schaltkreisen, die auf einer kleinen
Leiterplatte angeordnet sind, werden als „Speichermodul" bezeichnet. Ein gegenwärtig weit
verbreiteter Typ von DRAM weist einen Randstecker auf, der mit der
Hauptplatine oder einer Speicherträgerkarte verbunden ist, die
in eine Speicherbuchse eingesteckt ist, die mit einer Hauptplatine
oder einer Speicherträgerkarte
in einer Rechnervorrichtung verbunden ist. Einige Beispiele von aktuellen
Speichermodulen sind: FPM-Module (Fast Page Mode), EDO-Module (Extended
Data Out), SDRAM-Module (synchrone DRAM-Module), RDRAM-Module (Rambus DRAM)
und DDR-SDRAM-Module (Double Data Rate SDRAM).
-
Bei
Verwendung von zwei oder mehr Speichermodulen ist eine Doppelkanalmodus-Speichermodulkonfiguration,
die theoretisch eine zweifache Leistungsfähigkeit für die gleiche Speicherkapazität im Vergleich
zu einer Einkanalmodus-Speichermodulkonfiguration
aufweist, angenommen worden, um die Leistungsfähigkeit bei Verwendung von
zwei oder mehr Speichermodulen zu verbessern. In dem Doppelkanalmodus
sind die Speichermodule in zwei Kanäle getrennt und werden parallel
verwendet, wodurch vorteilhaft eine zweifache Speicherbandbreite unter
Verwendung der gegenwärtig
verfügbaren Speichermodule
erzielt wird.
-
Der
Betrieb in dem Doppelkanalmodus basiert auf der Annahme, dass mit
den beiden Kanälen verbundene
Speichermodule gegenseitig kompatibel sind. Wenn daher kritische
Merkmale der mit den beiden Kanälen
verbundenen Speichermodule unterschiedlich sind, kann der Doppelkanalmodus
nicht durchgeführt
werden. Zum Beispiel weisen Speichermodule verschiedener Hersteller
Merkmale auf, wie zum Beispiel verschiedene Vorrichtungsstrukturen und
Speicherbänke
oder Arten von Speichern, die sich voneinander unterscheiden und
nicht in dem Doppelkanalmodus arbeiten können, wenn sie mit einem jeden
Kanal verbunden sind. Auch in dem Fall, in dem die Speicherkapazitäten der
jeweiligen Kanäle
unterschiedlich sind, wie zum Beispiel eine Speicherkapazität eines
ersten Kanals von 128 MB und eine Speicherkapazität eines
zweiten Kanals von 64 MB, kann Doppelkanalmodus nicht durchgeführt werden.
-
Weiterhin
hat ein Computer, der in dem herkömmlichen Doppelkanalmodus arbeitet,
keine Möglichkeit
der Bestätigung,
ob das Speichersystem in dem Doppelkanalmodus arbeitet. Wenngleich
somit ein Computer in dem Doppelkanalmodus arbeitet, besteht dahingehend
ein Problem, dass sich die Betriebsleistung verringert, wenn die
Speichermodule nicht richtig angeordnet sind.
-
Die
US-Patentanmeldung US 2002/0059556 beschreibt ein System zum Bestimmen
von Konfigurationsparametern für
eine integrierte Schaltung (IC).
-
Die
UK-Patentanmeldung
GB 2342471 beschreibt
ein Verfahren des automatischen Konfigurierens einer Einheit, die
eine Komponente eines Gerätes
bildet.
-
Gemäß einem
Aspekt der vorliegenden Erfindung wird ein Verfahren des Betreibens
eins Computers gemäß Anspruch
1 bereitgestellt.
-
Gemäß einem
Aspekt der vorliegenden Erfindung wird ein Computer gemäß Anspruch
9 bereitgestellt.
-
Vorzugsweise
umfasst das Verfahren, wenn ein negatives Ergebnis auf die Bestimmung
vorliegt, das Bestimmen, ob die Speichermodule angeordnet werden
können,
um Mehrkanalbetrieb zu unterstützen,
und wenn eine Mehrkanalbetrieb unterstützende Anordnung bestimmt wird,
Anzeigen einer Anzeige der Mehrkanal unterstützenden Anordnung.
-
Gemäß der vorliegenden
Erfindung wird weiterhin ein Computer bereitgestellt, der eine Anzeigevorrichtung,
eine Vielzahl von Speicherbussen und einen Boot-ROM umfasst, wobei
der Boot-ROM ein Programm enthält,
um den Computer zu veranlassen, ein Verfahren gemäß der vorliegenden
Erfindung durchzuführen.
-
Gemäß der vorliegenden
Erfindung wird weiterhin ein Boot-ROM bereitgestellt, der ein Programm enthält, das
den Computer veranlasst, ein Verfahren gemäß der vorliegenden Erfindung
durchzuführen.
-
Gemäß der vorliegenden
Erfindung wird ein elektrisches oder elektromagnetisches Signal
bereitgestellt, das Programmcodes trägt, um einen Computer zu veranlassen,
ein Verfahren gemäß der vorliegenden
Erfindung durchzuführen.
-
Ein
Datenträger,
der eine Aufzeichnung eines Signals gemäß der vorliegenden Erfindung
trägt.
-
Ein
Ausführungsbeispiel
der vorliegenden Erfindung wird nunmehr beispielhaft unter Bezugnahme
auf die anhängenden
Zeichnungen beschrieben werden.
-
Kurze Beschreibung der Zeichnungen:
-
1 ist
ein Steuerungs-Blockschema eines Computers gemäß der vorliegenden Erfindung.
-
2 ist
ein detaillierteres Steuerungs-Blockschema des in 1 gezeigten
Computers.
-
3 ist
ein Fließschema
und veranschaulicht den Betrieb des in 1 gezeigten
Computers, und
-
4 veranschaulicht
einen Anzeigebildschirm, der Speichermodul-Konfigurationsinformationen zeigt.
-
Herkömmlich umfasst
ein Computer eine Zentraleinheit (CPU), einen Speicherteil, einen
Ausgabeteil und einen Eingabeteil. Der Aufgabeteil umfasst einen
Videocontroller, der eine Anzeigeausgabe an eine Anzeigevorrichtung/einen
Monitor steuert, und einen Toncontroller, der Tonausgabe an einen Lautsprecher
steuert. Der Eingabeteil umfasst einen Eingabe-/Ausgabe-Controller,
einen IDE-Controller und einen FDD-Controller, die jeweils eine
Tastatur, eine Maus, ein Festplattenlaufwerk, ein CDROM-Laufwerk
beziehungsweise ein Diskettenlaufwerk steuern. Hierbei sind diese
strukturellen Teile (Computersystemgeräte/-Vorrichtungen) gegenseitig
miteinander über
einen Bus, wie zum Beispiel einen Systembus, und einen PCI-Bus und
einen Speicherbus verbunden.
-
Der
Speicherteil umfasst einen Hauptspeicher, einen BIOS-ROM (auch als „Boot-ROM" bekannt) und einen
CMOS-RAM. Der BIOS-ROM ist ein nichtflüchtiger Speicher, der BIOS-Daten
in Bezug auf den Computer speichert. Das BIOS, welches ein eingebautes
Programm ist, das Computersystem-Geräte steuert und überprüft, führt einen
Selbsttest nach dem Einschalten (POST – Power On Self Test) durch,
um zu bestätigen,
ob die Computersystem-Geräte
normal arbeiten, wenn der Computer mit Strom versorgt wird. Andererseits
speichert der CMOS-RAM Computersystem-Strukturdaten. Das BIOS initialisiert
und prüft
ein jedes Systemgerät während des
Selbsttests nach dem Einschalten (POST) durch Vergleichen der System-Strukturdaten,
die aus dem POST gewonnen werden, mit den in dem CMOS-RAM gespeicherten
System-Strukturdaten.
-
Der
Hauptspeicher umfasst einen Direktzugriffsspeicher (RAM). Herkömmlich sind
mehrere RAM-ICs auf einer kleinen Leiterplatte als Modul-Speicher
angeordnet, und eine jede Leiterplatte wird als „Speichermodul" bezeichnet. Die
Speichermodul-Leiterplatte weist einen Stecker auf, der in eine
Speicherbuchse eingesteckt wird, die mit einer Hauptplatine oder
einer Speicher-Trägerkarte
des Computersystems verbunden ist. Die Speicherbuchse ist mit dem
Speicherbus verbunden, um hierdurch zu ermöglichen, dass das Speichermodul
mit dem Speicherbus verbunden werden kann. Der RAM, der RAM, der
auf dem Speichermodul angeordnet ist, kann ein SDRAM (synchroner
DRAM), ein Rambus-DRAM, ein DDR-SDRAM (Double Data Rate SDRAM) oder ähnliches
sein.
-
Unter
Bezugnahme auf 1 umfasst ein Computer gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung einen ersten und einen zweiten Speicherbus 11, 12,
die in einem Mehrfachkanalmodus betrieben werden. Ein Steuerteil
(Controller) 20 bestimmt, ob die Speicherbusse 11, 12 in
einem Mehrfachkanalmodus betrieben werden können, durch Vergleich von Speicherinformationen
in Bezug auf wenigstens eines einer Vielzahl von Speichermodulen 14a, 14b, 15a, 15b,
die mit einem jeden der Speicherbusse 11, 12 verbunden
sind. Ein Anzeigeteil 5, das einen Monitor 5a und
einen Grafik-Controller 5b umfasst, zeigt an, ob die Speicherbusse 11, 12 in
dem Mehrfachkanalmodus arbeiten können.
-
Der
Mehrfachkanalmodus, welcher ein Konzept im Gegensatz zu dem Einkanalmodus
ist, wurde aus dem folgenden Grund entwickelt. Die Speichermodule 14a, 14b, 15a, 15b werden
in eine Vielzahl von Kanälen
getrennt und parallel verwendet, wodurch zum Beispiel Doppelkanalmodus-Speicherbusbetrieb
bereitgestellt wird, so dass eine erhöhte Speicherbandbreite unter
Verwendung der RAM-ICs in den Speichermodulen erzielt werden kann.
In 1 werden die beiden Speicherbusse 11, 12,
die angepasst sind, um in einem Doppelkanalmodus zu arbeiten, veranschaulicht,
und eine größere Anzahl von
Kanalspeicherbussen und entsprechenden Speichermodulen können als
Mehrkanal-RAM konfiguriert werden.
-
Die
Speichermodule 14a, 14b, 15a, 15b sind jeweils
mit einem der Speicherbusse 11, 12 verbunden.
Der erste Speicherbus 11 und der zweite Speicherbus 12 erstrecken
sich von einem Speicher-Controller 10 parallel. Der Speicher-Controller 10 steuert
den ersten Speicherbus 11 und den zweiten Speicherbus 12 gemäß bekannter
Doppelkanal-Speichermodus-Verfahren.
Dementsprechend steuert der Speicher-Controller 10 in diesem
Fall den ersten Speicherbus 11 und den zweiten Speicherbus 12,
um in einem Doppelkanalmodus zu arbeiten. Die Speichermodule 14a, 14b,
die mit dem ersten Speicherbus 11 verbunden sind, werden „das erste Kanalspeichermodul" genannt werden,
und die Speichermodule 15a, 15b, die mit dem zweiten
Kanalspeicherbus 12 verbunden sind, werden „das zweite Kanalspeichermodul" genannt werden.
-
Die
Speicherinformationen in Bezug auf die ersten Kanalspeichermodule 15a, 15b umfassen SPD-Daten
(Serial-Presence-Detect-Daten), die in einem jeden Speichermodul 14a, 14b, 15a, 15b gespeichert
sind. Die SPD-Daten umfassen Informationen, wie zum Beispiel die
Vorrichtungsstruktur der Speichermodule 14a, 14b, 15a, 15b,
eine Speicherbank, eine Zugriffs-Geschwindigkeits-Zeit und eine Auffrisch-Zeit,
die in einem nichtflüchtigen
Speicher gespeichert sind, wie zum Beispiel in einem EEPROM, der
in einem jeden Speichermodul 14a, 14b, 15a, 15b vorhanden
ist. Der Speicher-Controller 10 steuert den Zugriff auf
ein jedes Speichermodul 14a, 14b, 15a, 15b unter
Verwendung der SPD-Daten.
-
Wenn
das Steuerteil 20 bestimmt, dass der erste Kanalspeicherbus 11 und
der zweite Kanalspeicherbus 12 nicht in dem Doppelkanalmodus
arbeiten oder arbeiten können,
sendet das Steuerteil 20 diese Information an das Anzeigeteil 5.
Somit zeigt das Anzeigeteil 5 die Information an, dass
der erste Kanalspeicherbus 11 und der zweite Kanalspeicherbus 12 nicht
in dem Doppelkanalmodus arbeiten oder arbeiten können. Wenn das Steuerteil 20 bestimmt,
dass der erste Kanalspeicherbus 11 und der zweite Kanalspeicherbus 12 in
dem Doppelkanalmodus arbeiten oder arbeiten können, sendet das Steuerteil 20 diese
Information an das Anzeigeteil 5. Dementsprechend kann
das Anzeigeteil 5 anzeigen, dass der erste Kanalspeicherbus 11 und
der zweite Kanalspeicherbus 12 in dem Doppelkanalmodus
arbeiten oder arbeiten können.
-
Wenn
das Steuerteil 20 bestimmt, dass der erste Kanalspeicherbus 11 und
der zweite Kanalspeicherbus 12 nicht in dem Doppelkanalmodus
arbeiten können,
sucht das Steuerteil 20 nach dem Vorhandensein einer Anordnung
von Speichermodulen, in der der erste Kanalspeicherbus 11 und
der zweite Kanalspeicherbus 12 in dem Doppelkanalmodus
arbeiten können.
Wenn es eine Anordnung der Speichermodule gibt, die Betrieb in dem
Doppelkanalmodus durch die ersten Kanalspeichermodule 14a, 14b und
die zweiten Kanalspeichermodule 15a, 15b durchführen kann,
sendet das Steuerteil 20 diese Speichermodul-Anordnungsinformationen
in Bezug auf den Doppelkanalmodus-Betrieb an das Anzeigeteil 5.
Dementsprechend zeigt das Anzeigeteil 5 Speichermodul-Anordnungsinformationen
an, die Betrieb in dem Doppelkanalmodus ermöglichen. Wenn es keine Anordnung
der Speichermodule, die einen Doppelkanalmodus ermöglicht,
gibt, kann das Anzeigeteil 5 anzeigen, dass der erste Kanalspeicherbus 11 und
der zweite Kanalspeicherbus 12 nicht in dem Doppelkanalmodus
arbeiten oder arbeiten können und
dass es keine Speichermodul-Anordnung gibt, die Doppelkanalmodus
ermöglicht.
Somit kann ein Benutzer die Speichermodul-Anordnungsinformationen
erfassen, die Doppelkanalmodus durch die ersten Kanalspeichermodule 14a, 14b und
die zweiten Kanalspeichermodule 15a, 15b, die
mit dem ersten Kanalspeicherbus 11 und dem zweiten Kanalspeicherbus 12 verbunden
sind, ermöglichen
-
Unter
Bezugnahme auf 2 umfasst der Computer eine
Zentraleinheit (CPU) 1, einen Hauptspeicher 13,
einen BIOS-ROM 4, der ein BIOS speichert, eine North Bridge 2 und
eine South Bridge 3. Die North Bridge 2, die ein
Chipsatz ist, der Datenübertragung
zwischen der Zentraleinheit (CPU) 1, dem Hauptspeicher 13 und
dem Grafik-Controller 5b steuert, umfasst den Speicher-Controller 10.
Die South Bridge 3 ist ein Chipsatz, der andere Vorrichtungen
steuert, die nicht durch die North Bridge 2 gesteuert werden.
Im Allgemeinen steuert die South Bridge 3 einen Tastatur-/Maus-Controller
(nicht gezeigt), einen USB-Port (nicht gezeigt) und einen PCI-Bus
(nicht gezeigt) und sendet einen Hochfahrbefehl, der über die
North Bridge 2 von der Zentraleinheit (CPU) 1 empfangen
wird, an den BIOS-ROM 4.
-
Der
Hauptspeicher 13 umfasst einen RAM (Direktzugriffsspeicher),
welcher ein flüchtiger
Speicher ist. Der RAM ist als Modulspeicher vorhanden und ist über entsprechende
Speicherbuchsen mit dem ersten Kanalspeicherbus 11 und
dem zweiten Kanalspeicherbus 12 verbunden. Ein jeder RAM-IC, der
auf den Speichermodulen 14a, 14b, 15a, 15b angeordnet
ist, kann ein SDRAM (ein synchroner DRAM), ein Rambus DRAM oder
ein DDR-SDRAM (Double Data Rate SDRAM) sein.
-
Der
erste Kanalspeicherbus 11 und der zweite Kanalspeicherbus 12 sind
parallel mit dem Speicher-Controller 10 verbunden. Der
Speicher-Controller 10 steuert die ersten Kanalspeichermodule 14a, 14b,
die mit dem ersten Kanalspeicherbus 11 verbunden sind,
und die zweiten Kanalspeichermodule 15a, 15b,
die mit dem zweiten Kanalspeicherbus 12 verbunden sind,
so dass sowohl die ersten als auch die zweiten Kanalspeichermodule
(das heißt,
beide Kanalspeicherbusse) in dem Doppelkanalmodus arbeiten. Beispielhaft
sind die beiden 64MB-Speichermodule 14a, 14b mit
dem ersten Kanalspeicherbus 11 verbunden, und die beiden
128MB-Speichermodule 15a, 15b sind mit dem zweiten
Kanalspeicherbus 12 verbunden. Weiterhin sind die Merkmale eines
jeden Speichermoduls 14a, 14b, 15a, 15b gleich,
mit Ausnahme der Speicherkapazität.
-
Der
BIOS-ROM 4 speichert das BIOS und umfasst ein Vorbereitungsprogramm,
das verwendet wird, um die Konfiguration des Computersystems zu ändern. Das
BIOS umfasst ein Bestimmungsprogramm zum Bestimmen, ob der erste
Kanalspeicherbus 11 und der zweite Kanalspeicherbus 12 in
dem Doppelkanalmodus arbeiten können
und/oder arbeiten (das heißt,
ein Mehrfachkanalspeichermodus-Bestimmungsprogramm).
Wenn das BIOS einen Selbsttest nach dem Einschalten (POST) durchführt, um
zu bestätigen,
ob die Komponenten des Computers normal arbeiten, arbeitet das Bestimmungsprogramm
typischerweise während
des POST, um zu bestimmen, ob der erste Kanalspeicherbus 11 und
der zweite Kanalspeicherbus 12 in dem Doppelkanalmodus
arbeiten.
-
Ein
Monitor 5a des Anzeigeteils 5 zeigt an, ob der
erste Kanalspeicherbus 11 und der zweite Kanalspeicherbus 12 auf
Basis des Doppelkanalmodus-Zustandes (das heißt, von Mehrfachkanal-Speichermodus-Informationen)
in dem Doppelkanalmodus betrieben werden. Insbesondere werden Informationen
darüber,
ob die ersten und die zweiten Speichermodule in dem Doppelkanalmodus
betrieben werden können,
gemäß der Bestimmung
durch das Bestimmungsprogramm an den Grafik-Controller 5b über die
North Bridge 2 gesendet. Der Grafik-Controller 5b steuert
den Monitor 5a, um die empfangenen Mehrfachkanal-Speichermodus-Informationen anzuzeigen.
-
Unter
Bezugnahme auf 3 und wenn Leistung zu dem Computer
zugeführt
wird (Operation 40), wird ein Signal von einem Chip (nicht
gezeigt) erzeugt, das System-Reset
steuert, so dass alle Schaltkreise, einschließlich der Zentraleinheit (CPU) 1,
zurückgesetzt
werden. Die zurückgesetzte
Zentraleinheit (CPU) 1 sendet einen Hochfahrbefehl über die North
Bridge 2 und die South Bridge 3 an das BIOS, um
das in dem BIOS-ROM 4 gespeicherte BIOS auszuführen. Insbesondere
wird das BIOS durch den Hochfahrbefehl der Zentraleinheit (CPU) 1 ausgeführt, um
einen Selbsttest nach dem Einschalten (POST) durchzuführen (Operation 41).
Im Allgemeinen liest die Zentraleinheit (CPU) 1 die BIOS-Daten, speichert
die gelesenen BIOS-Daten in dem Hauptspeicher 13 und führt das
BIOS-Initialisierungsprogramm für
schnelle Verarbeitung durch.
-
Während des
Selbsttests nach dem Einschalten (POST) führt die Zentraleinheit (CPU) 1 ein Bestimmungsprogramm
aus (das heißt,
ein Kanalspeichermodus-Bestimmungsprogramm),
das in dem BIOS-ROM 4 gespeichert ist (Operation 42). Insbesondere
führt die
Zentraleinheit (CPU) 1 typischerweise ein Bestimmungsprogramm
aus, indem sie ein vorbestimmtes Befehlssignal über die North Bridge 2 und
die South Bridge 3 an den BIOS-ROM 4 sendet. Die
Zentraleinheit (CPU) 1 liest das Bestimmungsprogramm, speichert
das gelesene Bestimmungsprogramm in dem Hauptspeicher 13 und
führt das
Bestimmungsprogramm aus dem Hauptspeicher 13 aus, um dadurch
die Verarbeitungsgeschwindigkeit zu erhöhen.
-
Die
South Bridge 3 liest die SPD-Daten der ersten Kanalspeichermodule 14a, 14b und
der zweiten Kanalspeichermodule 15a, 15b und sendet
die SPD-Daten an die Zentraleinheit (CPU) 1 (Operation 43).
Danach bestimmt das Bestimmungsprogramm, ob der erste Kanalspeicherbus 11 und
der zweite Kanalspeicherbus 12 in einem Doppelkanalmodus
arbeiten können
durch Vergleichen der SPD-Daten der ersten Kanalspeichermodule 14a, 14b mit
den SPD-Daten der zweiten Kanalspeichermodule 15a, 15b,
die an die Zentraleinheit (CU) 1 gesendet werden (Operation 44).
Zum Beispiel erkennt das Bestimmungsprogramm den Unterschied zwischen
den Speicherkapazitäten
der ersten Kanalspeichermodule 14a, 14b (das heißt, 64 MB)
und der zweiten Kanalspeichermodule 15a, 15b (das
heißt,
128 MB), und bestimmt somit, dass der erste Kanalspeicherbus 11 und
der zweite Kanalspeicherbus 12 nicht in dem Doppelkanalmodus
arbeiten oder arbeiten können.
-
Wenn
das Bestimmungsprogramm in der Operation 44 bestimmt, dass
der erste Kanalspeicherbus 11 und der zweite Kanalspeicherbus 12 in
dem Doppelkanalmodus arbeiten oder arbeiten können, zeigt der Monitor 5a des
Anzeigeteiles 5 an, dass der erste Kanalspeicherbus 11 und
der zweite Kanalspeicherbus 12 in dem Doppelkanalmodus
arbeiten oder arbeiten können
(Operation 45). Wenn das Bestimmungsprogramm in der Operation 44 bestimmt,
dass der erste Kanalspeicherbus 11 und der zweite Kanalspeicherbus 12 nicht
in dem Doppelkanalmodus arbeiten können, sucht das Bestimmungsprogramm
nach dem Vorhandensein einer Anordnung der ersten und der zweiten
Kanalspeichermodule, die ermöglicht,
dass der erste Kanalspeicherbus 11 und der zweite Kanalspeicherbus 12 in
dem Doppelkanalmodus arbeiten (Operation 46). Zum Beispiel
kann das Bestimmungsprogramm bestimmen, dass eine Anordnung, in
der ein 64MB- Speichermodul
und ein 128MB-Speichermodul jeweils mit dem Bus 1, 2 an
entsprechenden Stellen verbunden sind, möglich ist und Doppelkanalmodus
ermöglicht.
-
Wenn
es eine Doppelkanalmodus-Speichermodulanordnung gibt (Operation 46)
steuert der Grafik-Controller 5b den Monitor 5a,
um die Speichermodulanordnungs-Informationen
anzuzeigen, die Doppelkanalmodus ermöglichen, welche über die
North Bridge 2 zu dem Anzeigteil 5 übertragen
werden (Operation 47). Wenn eine Anordnung der Speichermodule,
die Doppelkanalmodus ermöglicht,
an der Operation 46 nicht vorhanden ist, wird der Grafik-Controller 5b angesteuert,
um den Monitor 5a zu steuern, um anzuzeigen, dass der erste
Speicherkanalbus 11 und der zweite Speicherkanalbus 12 nicht in
dem Doppelkanalmodus arbeiten oder arbeiten können oder dass eine Anordnung
der Speicherkanalmodule, die Doppelkanalmodus ermöglicht,
nicht vorhanden ist (Operation 48).
-
Unter
Bezugnahme auf 4 werden Informationen bezüglich der
Speichermodul-Anordnung, die
Doppelkanalmodus ermöglicht,
in der Operation 47 auf dem Monitor 5a angezeigt.
Die Speichermodul-Anordnungsinformationen, die Doppelkanalmodus
ermöglichen,
können
in unterschiedlichen Formen angezeigt werden, wie zum Beispiel als
Bilder oder Zeichen, um die Anordnung der Speichermodule, die Doppelkanalmodus
ermöglicht,
zu sehen.
-
Wenngleich
in dem oben beschriebenen Ausführungsbeispiel
das Steuerteil 20 durch das Bestimmungsprogramm (Software),
das (die) in dem BIOS-ROM 4 gespeichert ist, betrieben
wird (das heißt,
ausgeführt/implementiert
wird) und ein Mehrfachkanalmodus, wie zum Beispiel ein Doppelkanalmodus,
ein Speicherstatus, während
des Selbsttests nach dem Einschalten (POST) bestimmt wird, ist die vorliegende
Erfindung nicht auf diese Konfigurationen beschränkt, und das Steuerteil 20,
das typischerweise auf einem Betriebssystem (BS) basiert, kann zum
Beispiel als eine Anwendung bereitgestellt werden, die auf einem
Festplattenlaufwerk gespeichert wird, so dass das Steuerteil 20 von
einem Benutzer nach dem Hochfahren des Computers ausgeführt werden
kann.
-
Wenngleich
weiterhin in dem oben beschriebenen Ausführungsbeispiel das Anzeigeteil 5 den Monitor 5a umfasst,
ist die vorliegende Erfindung nicht auf diese Konfiguration beschränkt, und
eine beliebige Informationsausgabe-Vorrichtung (das heißt, eine
Mehrfachkanal-Speichermodus-Ausgabeeinheit), wie zum Beispiel eine
zweckbestimmte LED (Leuchtdiode) kann bereitgestellt werden, um den
Benutzer darüber
zu informieren, ob Speicherbusse in dem Doppelkanalmodus betrieben
werden. Weiterhin kann eine emittierende Farbe einer vorhandenen
LED variiert werden, in Abhängigkeit
davon, ob Speicherbusse in dem Doppelkanalmodus betrieben werden.
-
Weiterhin
werden in dem oben beschriebenen Ausführungsbeispiel der erste Kanalspeicherbus 11 und
der zweite Kanalspeicherbus 12, die angepasst sind, um
in dem Doppelkanalmodus betrieben zu werden, beispielhaft beschrieben;
wenn jedoch drei oder mehr Speicherbusse, die durch einen Speicher-Controller
gesteuert werden, bereitgestellt werden, so dass die Speicherbusse
in einem Mehrfachkanalmodus arbeiten, bestimmt das Steuerteil 20,
ob die drei oder mehr Speicherbusse in dem Mehrfachkanalmodus betrieben
werden können,
und zeigen Mehrfachkanal-Speichermodusinformationen
gemäß der Bestimmung über das
Anzeigeteil 5 an.
-
Gemäß der vorliegenden
Erfindung werden Speicherinformationen einer Vielzahl von Kanalspeichermodulen
miteinander verglichen, um zu bestimmen, ob eine Vielzahl von Speicherbussen,
die mit jeweiligen Kanalspeichermodulen verbunden sind, gemäß dem Mehrfachkanalmodus
arbeiten, und informieren einen Benutzer darüber, ob der Hauptspeicher 13 in
dem Mehrfachkanalmodus betrieben werden kann. Die verglichenen Speicherinformationen können zum
Beispiel Herstellerinformationen, Vorrichtungsstruktur und Speicherbankinformationen, Typinformationen,
Kapazitätsinformationen
und so weiter sein. Wenn weiterhin die Vielzahl der Speicherbusse
nicht in dem Mehrfachkanalmodus arbeitet, wird eine Speichermodul-Anordnung
gesucht, in der die Vielzahl der Speicherbusse in dem Mehrfachkanalmodus
arbeitet (das heißt,
eine Kanalspeichermodul-Anordnung, die Mehrfachkanalmodus-Speicherbusbetrieb
ermöglicht).
Weiterhin wird ein Benutzer mit Mehrfachkanal-Speichermodusinformationen
informiert, zum Beispiel darüber,
ob die Speicherbusse in dem Mehrfachkanalmodus arbeiten können und/oder
ob es eine Speichermodul-Anordnung gibt, die Mehrfachkanal-Speicherbusbetrieb ermöglicht,
wodurch der Benutzer in die Lage versetzt wird, zum Beispiel die
Speichermodule neu anzuordnen.
-
Wie
weiter oben beschrieben worden ist, stellt die vorliegende Erfindung
einen Computer bereit, der dynamisch bestätigt, ob eine Vielzahl von Speicherbussen
in einem Mehrfachkanalmodus arbeitet, sowie ein Steuerungsverfahren
dafür.
Wenn weiterhin die Vielzahl von Speicherbussen nicht in dem Mehrfachkanalmodus
arbeitet, stellt die vorliegende Erfindung einen Computer bereit,
der das Vorhandensein einer Anordnung von Speichermodulen bestätigt, die
Mehrfachkanalmodus ermöglicht,
sowie ein Steuerungsverfahren dafür. Die Verfahren der Erfindung,
die in dem Steuerteil 20 des in 1 gezeigten
Computers ausgeführt
werden, können
in Software implementiert werden, zum Beispiel als das Mehrfachkanal-Speichermodus-Bestimmungsprogramm,
das in dem BIOS vorhanden ist, und/oder als Rechentechnik-Hardware.
Zum Beispiel umfasst eine Rechenvorrichtung gemäß der Erfindung einen Datenspeicher,
wie zum Beispiel magnetische oder optische Speicherplatten, Direktzugriffsspeicher (RAM),
Nur-Lese-Speicher
(ROM) und so weiter, auf denen die Verfahren der Erfindung als Software
gespeichert und ausgeführt
werden können,
um die Rechenvorrichtung gemäß der Erfindung
zu steuern.
-
Wenngleich
einige Ausführungsbeispiele
der vorliegenden Erfindung gezeigt und beschrieben worden sind,
wird für
den Durchschnittsfachmann erkennbar sein, dass Änderungen an diesen Ausführungsbeispielen
vorgenommen werden können, ohne
von den Grundsätzen
der Erfindung, deren Erfindungsbereich in den anhängenden
Patentansprüchen
definiert wird, abzuweichen.