DE60310930T2

DE60310930T2 - Pilotgestütztes Trägersynchronisationsschema e

Info

Publication number: DE60310930T2
Application number: DE60310930T
Authority: DE
Inventors: Alberto Ginesi; Domenico Fittipaldi; Alan Bigi; Riccardo De Gaudenzi
Original assignee: Agence Spatiale Europeenne
Current assignee: Agence Spatiale Europeenne
Priority date: 2003-09-05
Filing date: 2003-09-05
Publication date: 2007-10-11
Anticipated expiration: 2023-09-06
Also published as: EP1513308B1; ES2278112T3; US20050123073A1; CA2475895A1; CA2475895C; EP1513308A1; NO334843B1; DE60310930D1; NO20043212L; ATE350846T1; US7397869B2

Description

Die vorliegende Erfindung betrifft ein pilotgestütztes Trägersynchronisationsschema, welches insbesondere für Breitbandsatellitenkommunikationssysteme, wie die, welche den neuen DVB-S2-Standard betreffen, geeignet sind.
Es wurde in der Abhandlung von A. GINESI und R. De GAUDENZI „Carrier Phase Synchronization Techniques for Broadband Satellite Transmissions" DVB-S2 Technical doc, Genf, 21. März 2003 gezeigt, dass klassische Techniken für eine Trägerphasenrückgewinnung bei der Anwesenheit eines starken Phasenrauschens, wie dem von dem DVB-S2-Kommitte spezifizierten, nicht wirksam sind, da sie sowohl von übermäßigem Jitter wie auch Taktfehlern (Cycle Slips) beeinflusst werden. Weitere pilotgestützte Techniken, wie in der Veröffentlichung von HUGHES Networks Systems „Carrier Synchronization Solution for DVB-S2 Modem" DVB-S2 Technical doc, Genf, 15. Juni 2003 beschrieben sind, sind wirksamer, aber sie sind erheblicher komplizierter und müssen erst eine Anwendbarkeit über dem gesamten Signalzu-Rausch-Verhältnis-Bereich zeigen, welcher von den DVB-S2-Anwendungen erfordert wird.
Die vorliegende Erfindung betrifft neue Trägersynchronisationstechniken für Radiofrequenz-(RF)digitalübertragungen. Insbesondere sind die vorgeschlagenen Algorithmen vorgesehen, um besonders vorteilhaft bei einem Betrieb mit einem hohen Pegel eines Phasenrauschens eines Sende-/Empfängeroszillators zu sein. Diese Situation ist typisch für den Konsumgütermarkt, wo aufgrund der starken Kostenbeschränkungen Komponenten geringer Qualität ausgewählt werden müssen.
Als ein Beispiel gehören die derzeit eingesetzten LNBs (Low Noise Blocks) in den digitalen TV-Rundfunkendgeräten (DVB-S-Empfänger) zu dieser Klasse von Komponenten mit verhältnismäßig geringen Kosten. Der DVB-S2-Standard beabsichtigt eine Wiederverwendung dieser Technologie mit geringen Kosten beim Bereitstellen einer Erhöhung von Benutzerdatenraten in der Größenordnung von 30%, indem FEC-Techniken (Forward Error Correction, vorwärtsgerichtete Fehlerkorrektur) gemäß dem Stand der Technik ausgeschöpft wird. Demzufolge wird der Arbeitspunkt des Signal-zu-Rausch-Verhältnisses (SNR) eines gegebenen Modulations- und Codierungsratenformats verringert, wodurch der Betrieb des Trägersynchronisationsschaltkreises belastet wird. Klassische Synchronisationsschemata, wie zum Beispiel die in der zuvor aufgezeigten Veröffentlichung von A. GINESI und R. De GRUDENZI, stellen in der Gegenwart der Phasen- und thermischen Rauschpegel der DVB-S2-Umgebung insbesondere für Modulationsformate mit 8 und 16 Punkten keine zufriedenstellende Leistung bereit. Wie in dieser Veröffentlichung gezeigt, erfahren unter diesen Bedingungen die Synchronisiervorrichtungen tatsächlich mehrere Taktfehler (Cycle Slips) in einer verhältnismäßig kurzen Zeit und der Phasenjitter überschreitet das gewünschte Ziel. Die vorgeschlagenen Algorithmen verwenden regelmäßig eingesetzte Pilotsymbole mit einem gesamten Overhead von ungefähr 2%. Sie stellen eine gute Trägerfrequenz- und Phasenschätzung mit geringem Jitter und ohne Taktfehler bereit. Weiterhin sind sie (zumindest eine Gruppe der vorgeschlagenen Algorithmen) vollständig datenmodulationsunabhängig, da sie die Übertragungsdaten nicht verwenden. Gemäß einer der vorgeschlagenen Techniken wird der Trägerphasenschätzwert durch eine Optimuminterpolation (im Sinne des kleinsten mittleren quadratischen Fehlers) der pilotbasierten Schätzwerte größter Wahrscheinlichkeit gewonnen, während die Trägerfrequenz durch Halten der pilotbasierten Schätzwerte, welche von einer einfachen Verzögerungs- und Multiplizier-PLL gegeben werden, gewonnen wird.
Die Synchronisationsschemata gemäß der vorliegenden Erfindung können ferner vorteilhaft auf Modulationsformate angewendet werden, welche schwierig zu synchronisieren sowie sehr empfindlich bezüglich Trägerphasenjitter sind, wie die nicht linearitätsfreundlichen 16-APSK- und 32-APSK-Konstellationen. Ferner ist die Komplexität der vorgeschlagenen Synchronisiervorrichtungen verglichen mit anderen Techniken, wie zum Beispiel die in der zuvor referenzierten Veröffentlichung von HUGHES Networks Systems, gering und die Anpassung eines rahmenabhängigen Modulationsformats (wie in den Punkt-zu-Punkt-Anwendungen von DVB-S2 benötigt) benötigt im Gegensatz zu den Techniken in der Veröffentlichung von HUGHES Network Systems keine Synchronisiervorrichtungsumkonfiguration, was die Demodulatorbedienungen vereinfacht.
Bekannterweise erfordert eine geeignete kohärente Signaldemodulation einen ziemlich genauen Schätzwert der Phase des empfangenen Trägersignals. Diese Aufgabe wird an der Empfängerseite von einer Trägerrückgewinnungseinheit durchgeführt. Bei Breitbandsatellitenübertragungen wird die Phase des Trägers üblicherweise von mehreren (linearen) Verzerrungen beeinflusst, welche umfassen: i) statische Kanalphasendrehungen aufgrund einer Verzögerung und/oder der Anwesenheit von Sende-(TX) und Empfangs-(RX)aufbereitungsfiltern, ii) langsam veränderliche Phasendrehungen aufgrund von Kanalfading und iii) TX- und RX-Oszillatorphasen- und Phasenrauschen.
Etliche Algorithmen sind in der Literatur bekannt, um das Problem der Trägerphasenrückgewinnung für unterschiedliche Modulationsschemata zu behandeln (siehe das Buch von U. MEN GALI und A. N D'ANDREA „Synchronization Techniques for Digital Receivers", 1997 – Plenum Press – New York, für einen übergreifenden Literaturüberblick). Jedoch aufgrund der letzten Forschungsergebnisse in der Kanalcodierungstheorie und der Verwendung höherer Trägerfrequenzen, hat der Bedarf zum Untersuchen neuer und effizienterer Trägerphasenschätzwerttechniken einen neuen Antrieb erhalten. Tatsächlich haben sich seit der Einführung der Turbocodes (siehe zum Beispiel C. BERROU et al: „Near Shannon limit Error-Correcting Coding and Decoding: Turbo Codes" – Proceedings 1993 Int Conf. Comm. Seiten 1064–1070) die Betriebs-Signal-zu-Rausch-Verhältnisse (SNRs), bei welchen die Synchronisiervorrichtungen geeignet sein müssen zu arbeiten, erheblich verringert, was somit ihre Jitterleistung belastet.
Ferner bewegt sich die Trägerfrequenz aufgrund des steigenden Bedarfs nach Bandbreite durch neue Dienste und die folgliche Anhäufung bei eher herkömmlichen Frequenzen ständig nach oben. Zum Beispiel werden bei Satellitensystemen, da das Ku-Band voll wird, neue Systeme entwickelt, um in Ka- und Q-Bändern zu arbeiten, welche heutzutage noch verhältnismäßig unbenutzt sind.
Da die Frequenzen ansteigen, wird jedoch der Anteil des Phasenrauschens des Oszillators an der gesamten Trägerphasenverzerrung viel höher, was somit neue und schnellere Trägerphasennachführungsschemata erfordert. In einigen Fällen ist die Verwendung von pilotgestützten (Pilot-Aided, PA) (oder pilotsymbolsgestützten) Schemata die einzig brauchbare Lösung für das Problem. In diesen Schemata werden eine bestimmte Menge von (bekannten) Pilotsymbolen in die Datenströme eingeschoben, um den RX-Demodulationsvorgang zu unterstützen. Die Pilotsymbole werden dann vor dem Decoder verworfen.
Die vorliegende Erfindung betrifft den Fall von PA-Algorithmen. Um eines Verständnisses Willen, werden bekannte sowie Techniken gemäß der Erfindung dargestellt werden und ihre Leistung bezüglich eines Restphasenjitters RMS und Taktfehlern verglichen werden. Besondere Beachtung wird DVB-S2-ähnlichen Anwendungen geschenkt, d.h. Satelliten-, Rundfunk- und Punkt-zu-Punkt-Übertragungen der nächsten Generation.
Die Algorithmen, welche dargestellt werden, können jedoch einfach auf weitere drahtlose oder Drahtleitungsanwendungen angewendet werden, wo das Problem von Phasenrauschen eines Oszillators besonders wichtig ist. Verbesserte Codierungsschemata, welche die Shannon-Kapazitätsgrenze erreichen, werden betrachtet werden, wenn das Betriebsübertragungs-SNR eingestellt wird, und eine Gruppe von Modulationsschemata mit einer Spektraleffizienz zwischen einem und vier Bit/s/Hz werden untersucht. Insbesondere QPSK, 8PSK 16QAM und das neuere und nichtlinearitätenfreundliche 4 + 12 APSK (R. de GAUDENZI et al.: „High Power and Spectral Efficiency Coded Digital Modulation Schemes for non-Linear Satellite Channels" in 7th International ESA Workshop on digital Signal Processing Techniques for Space Applications, Sesimbra, Portugal, Oktober 2001) werden untersucht werden. Die Empfindlichkeitsuntersuchung auf Trägerfrequenzrestfehler wird auch durchgeführt und ein allgemeines Träger-(Phasen und Frequenz)rückgewinnungsschema wird vorgeschlagen und getestet.
Gemäß einem ersten Aspekt betrifft die Erfindung ein Verfahren zum Bereitstellen einer pilotgestützten Phasensynchronisationskorrektur eines digitalen Eingangssignals wie in Anspruch 1 angegeben.
Diese Korrektur wird auf ein Eingangssignal, welches Signalabtastwerte Z(k) umfasst, angewendet, um ein phasenkorrigiertes Eingangssignal für die Datensymbole zu erzeugen.
Die Pilotsymbole brauchen nicht phasenkorrigiert zu werden, da sie an dem Eingang des Decoders verworfen werden.
Gemäß diesem ersten Aspekt betrifft die Erfindung ferner eine Vorrichtung zum Implementieren des Verfahrens wie in Anspruch 15 angegeben.
Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, wobei:
1 ein Systemblockdiagramm ist, welches ein Blockdiagramm des gesamten Kommunikationssystems zeigt;
2 die generische 4 + 2-ASPK-Signalkonstellation darstellt;
3 die physikalische Rahmenstruktur eines Digitalsignals mit regelmäßig eingesetzten Pilotsymbolen darstellt;
4 eine aggregierte DVB-S2-Phasenrauschmaske für LNB + Empfänger darstellt;
5 die Leistungsverschlechterungsberechnung aufgrund eines generischen pilotgestützten Synchronisationsschemas darstellt;
6 eine Darstellung des Phasenrauschverfahrens zeigt;
7 ein synthetisiertes Phasenrauschen PSD verglichen mit dem Zielwert für eine 25 Mbaud Symbolrate darstellt;
8 die Phasenrauschenautokorrelationsfunktion für den 25 Mbaud Symbolratenfall und eine Frequenzschrittweite von 6 Hz darstellt;
9 eine FF ML-Phasenschätzvorrichtung darstellt;
10 einen Phasenschätzwert RMS der FF ML-Synchronisiervorrichtung als ein Vergleich der Theorie gemäß Gleichung (7) und Simulationsergebnissen darstellt;
11 ein bekannter Auspackalgorithmus ist;
12 die Taktfehlerwahrscheinlichkeit des Phasenauspackalgorithmus zeigt;
13 eine Architektur einer Phasenrückgewinnungseinheit PRU eines entscheidungsgeführten digitalen Phasenregelkreises (DPLL) zeigt, welche einen Trägerphasenschätzalgorithmus ausführt;
14 ein Schleifenfilter zweiter Ordnung für den DPLL der 13 ist;
15 eine bildhafte Darstellung einer Technik, welche pilotgestützte Vorwärtsschleife (Pilot-Aided-Forward Loop, PA-FL) genannt wird, ist;
16 eine bildhafte Darstellung einer PA-FBL und einer PA-WFBL ist, welche Phasenschätzwerttrajektorien einer Vorwärts- und einer Rückwärtsschleife umfassen;
17 ein Blockdiagramm eines Systems ist, welches die PA-FBL- oder PA-WFBL-Technik implementiert;
18 und 19 die Jitter-RMS-Leistung der PA-FL-, PA-FBL- und PA-WFBL-Algorithmen bei Es/N₀ = 6,6 dB (für 8PSK) bzw. Es/N₀ = 1 dB (für QPSK) zeigen;
Das gesamte untersuchte Übertragungssystem mit den angenommenen Systemparametern ist in 1 gezeigt, wo das gesamte Systemblockdiagramm auf einer hohen Ebene dargestellt ist. Insbesondere zeigt diese Figur die komplizierte Basisbandäquivalentdarstellung der interessanten Blöcke des Kommunikationssystems. Die Übertragung wird mit einer geeigneten Abtastrate F_s = 1/T_s derart abgetastet, dass das Nyquistabtastkriterium erfüllt wird. Ferner ist die Abtasttaktung synchron zu der Symboltaktung (d.h. es gibt einen versteckten Taktrückgewinnungsschaltkreis, welcher als ideal angenommen wird), so dass die Abtastwerte z(k) an dem Ausgang des abgestimmten Filters symbolsynchron sind.
Die Übertragungsdaten werden zuerst von einer vorwärtsgerichteten Fehlerkorrektur (FEC), welche entweder blockbasiert, wie zum Beispiel Turbo- und LDPC-Codes, oder kontinuierlich, wie zum Beispiel Konvolutionalcodes, sein kann, codiert. In dem ersten Fall wird die Ausgabe des Encoders aus einer Folge von Codeworten in Blöcken von N_FEC Bits gebildet. Zum Beispiel ist in dem Fall des LDPC-Codes von DVB-S2 N_FEC = 64800 Bits. Die codierten Bits werden dann von einer Abbildungsvorrichtung (welche den gleichen Block wie der Encoder in 1 verwendet) auf eine Übertragungskonstellation abgebildet. Die Konstellationen, welche hier betrachtet werden, sind QPSK, 8PSK, 16QAM und 4 + 12 APSK. Für diese Konstellationen mit einer E nergie C₂ gehören die Übertragungssymbole zu den folgenden Gruppen: QPSK: {e^jφi, φ_i = π/4 + iπ/2, i = 0, 1, 2, 3}, 8PSK: {e^jφi, φ_i = iπ/4, i = 0, 1, ..., 7}, 16QAM: {±1, ±3}∪{±j, ±3j}. Wie für die 4 + 2 APSK-Modulationskonstellation (siehe die zuvor zitierte Veröffentlichung von de GAUDENZI et al.) ist sie aus zwei konzentrischen Ringen von gleichmäßig beabstandet angeordneten PKS-Punkten mit N₁ = 4 und N₂ = 12 in dem inneren bzw. äußeren Ring gebildet.
Wir definieren ρ = R₂/R₁, wobei R₂, R₁ die Radien des inneren bzw. äußeren Rings sind, und φ ist die relative Phasenverschiebung zwischen dem inneren Ring und dem äußeren Ring der PSK-Konstellationen (siehe 2). In den Simulationen haben wir ρ = 2,85 und φ = 0 festgelegt.
Die Symbolraten, mit welchen die abgebildeten Symbole erzeugt werden, werden als zwischen 10 und 50 Mbaud angenommen, aber in dem Rest des Dokuments werden wir uns hauptsächlich auf die 25 Mbaud-Rate konzentrieren. Nach der Abbildungsvorrichtung sind die Übertragungssymbole in einer gleichmäßigen Kanalrahmenstruktur organisiert, wo periodisch (bekannte) L_p Pilotsymbole eingesetzt werden. Die Zeitdauer L_s des Einsetzens von Pilotsymbolen wird auch Schlitzlänge genannt und das Verhältnis L_p/L_s ist der Rahmenoverhead der physikalischen Schicht (siehe 3). Für die Synchronisationsschemata, welche dargestellt werden, ist die für die Pilotsymbole verwendete Modulation unerheblich für die Leistungsfähigkeit des Algorithmus, aber um das Konzept zu bestimmen, können wir annehmen, dass eine QPSK-Konstellation verwendet wird.
Nach dem Piloteinsetzblock werden die Symbole von einem Übertragungsfilter geformt, welches als ein „Square Root Raised Cosine"-Filter mit einem „Roll-off" zwischen 0,2 und 0,35 und einer Impulsantwort g(t) angenommen wird. Dann wird das so erzeugte Signal auf dem Kanal übertragen, welcher hier als ein verzerrungsloser Kanal modelliert ist, wo eine komplexe AWGN-(Additives Weißes Gaußsches Rauschen)Wellenform w(n) mit einer Varianz
zu dem Nutzsignal hinzugefügt wird.
Die SNR-Betriebspunkte, welche für die unterschiedlichen Modulationsschemata angenommen wurden, wurden gemäß der Leistungsfähigkeit des LDPC-Codes, welcher in dem HNS FEC-Vorschlag während der dritten Runde des DVB-S2 für QPSK, 8PSK und für 16QAM/4-2 APSK vorgestellt wurde, eingestellt. Die nachfolgende Tabelle fasst die angenommenen Betriebs-SNR-Werte für die unterschiedlichen Modulationsschemata zusammen.
Tabelle 1: Betriebs-SNRs für die betrachteten Modulationsschemata
Eine Phasendrehung wird dann dem Übertragungssignal hinzugefügt, um einen Trägerfrequenzfehler (ein Term 2πνnT_s) und das Oszillatorphasenrauschen (ein Term Θ(n)) darzustellen. Dieses letztgenannte wird als eine mittelwertfreie normal verteilte Varialbe (Zero Mean Gaussian Variable) mit einem PSD-Tiefpass (Spektrale-Leistungsdichte, Power Spectral Density) modelliert. Insbesondere wird die von dem DVB-S2-Standard vorgeschlagene PSD für die hier gezeigten Tests verwendet. Dies entspricht der PSD des kombinierten Phasenrauschbeitrags des Satellitenendgeräteempfängers und des LNB's (Low Noise Block, rauscharmer Signalumsetzer) im ungünstigsten Fall und ist in 4 aufgezeichnet. Obwohl sich die vorliegende Untersuchung auf diese spezielle Phasenrauschen-PSD konzentriert, ist es klar, dass die dargestellten Algorithmen einfach übertragen werden können, um mit PSDs von anderem Phasenrauschen zu arbeiten. Es ist anzumerken, dass die in 4 dargestellte PSD die Einseitenband-PSD (Single Side Band (SSB)) des Trägers mit einem Phasenrauschen darstellt, welche auch dargestellt werden kann, um dem Zweiseitenband (Double Side Band (DSB)) des Phasenrauschvorgangs und der Annahme kleiner Signale zu entsprechen.
Für die Zeitbereichssimulationen, welche ausgeführt wurden, wird eine Zeitbereichssynthese der Phasenrauschabtastwerte benötigt. Zu diesem Zweck wurde ein Zeitbereichssynthesemodell entwickelt und seine Beschreibung wird später in der Beschreibung der 6–8 gezeigt.
Die empfangenen Wellenformabtastwerte R(n) können dann mathematisch wie in (1) ausgedrückt werden
An dem Empfängereingang und wie gemäß dem Stand der Technik bekannt wird das Signal zuerst durch eine Schätzung des Trägerfrequenzfehlers, welcher von dem Trägerrückgewinnungsschaltkreis bereitgestellt wird, zurückgedreht (de-rotated) und dann von dem abgestimmten Filter (MF) gefiltert. Die Ausgabe des abgestimmten Filters wird dann synchron auf die Symbolrate 1/T dezimiert, um ein digitales Eingabesignal mit Abtastwerten Z(k) bereitzustellen. Es wird kein Taktfehler angenommen, d.h. das Problem der Taktrückgewinnung wird als von einem versteckten Taktrückgewinnungsschaltkreis ideal gelöst angenommen. Angenommen, dass der Restträgerfrequenzfehler Δν = ν – ν ^ viel kleiner als die Symbolrate ist, so dass eine Störung zwischen Symbolen an dem MF-Ausgang vernachlässigt werden kann, können die Signalabtastwerte Z(k) wie in (2) ausgedrückt werden Z(k) = ej(2πΛνkT+Θ(k))c(k) + n(k) (2)wobei der Index k jetzt die Symbolzeitzeiträume darstellt und n(k) die gefilterten Rauschabtastwerte bei einer Symbolrate sind.
Das Ziel der vorliegenden Erfindung ist, zumindest eine Trägerphasenrückgewinnung aus dem Eingangssignal bereitzustellen. Der Trägerrückgewinnungsschaltkreis der 1 nimmt als eine Eingabe die Abtastwerte Z(k) auf, welche entweder nur den Pilotsymbolen oder sowohl den Pilotsymbolen als auch den Datensymbolen in Abhängigkeit von dem speziellen Trägerrückgewinnungsschema entsprechen.
In jedem Fall wird jedoch eine Ausrichtung des Rahmens der physikalischen Schicht als dem Empfänger bekannt angenommen, so dass die Pilotsymbole an ihrer richtigen Position entnommen werden können. Die Ausgabe des Trägerrückgewinnungsschemas besteht aus einer Frequenzversatzschätzung ν ^, mit welcher das empfangene Signal an dem MF-Eingang zurückzudrehen ist, und einem Phasenschätzwert Θ ^(k), um den Phasenkanalverzerrungen entgegenzuwirken. Nach einem Zurückdrehen durch den Phasenrückgewinnungsalgorithmus werden die Signalabtastwerte dann dem übrigen Teil des Empfängers zugeführt, wo die Abtastwerte, welche den Pilotsymbolen entsprechen, zuerst verworfen werden und diejenigen, welche den Nutzdaten entsprechen, zuerst rückabgebildet (De-mapped) und dann von dem FEC-Decoder decodiert werden, um die Informationsbits zurückzugewinnen.
Eine wichtige Frage bezieht sich darauf, was die benötigte Genauigkeit ist, welche von der Trägerphasensynchronisiervorrichtung erreicht wird, um den Einfluss auf eine Leistungsfähigkeit auf angemessen niedrige SNR-Verschlechterungen zu beschränken. Dies ist eine durch analytische Untersuchungen ziemlich schwierig zu beantwortende Frage, weshalb Simulationen mit gegebenen zu untersuchenden Code-/Modulationsschemata durchgeführt werden müssen. Einige Erkenntnisse in diesen Richtungen bietet die Druckschrift von A. GINESI, D. FITTIPALDI und De GAUDENZI, „DVD-D2: Overall Carrier Synchronization Strategy", DVB-S2 Technical Doc, Genf, 14.–15. Mai 2003 für den LDPC-Code, welcher in der zuvor zitierten Beschreibung des HNS FEC-Vorschlags dargestellt wurde. Dort wird gezeigt, dass die Signal-zu-Rausch-Verhältnis-Verschlechterung (SNR degradation) einer 8PSK-Raten 2/3-Modulation mit einem 2,1 Grad Phasenjitter näherungsweise 0,1 dB beträgt, während sie für einen Jitter von 3 Grad auf 0,17 dB anwächst.
Bei QPSK scheint es vernünftig, die Phasenjitter für 8PSK bei einer gegebenen SNR-Verschlechterung zu verdoppeln. Bei einer 4 + 12 APSK müssen die 8PSK-Phasenjitter wahrscheinlich um 8/12 = 2/3 skaliert werden, da es dort 12 Punkte in dem äußeren Ring gibt. Tabelle 2 zeigt eine Zusammenfassung der Phasen jitteranforderungen, welche notwendig sind, um die Leistungsverschlechterung auf ungefähr 0,2 dB für die unterschiedlichen Modulationsschemata zu beschränken.
Wie bei der ausgewählten Menge von Pilotoverhead ist klar, dass die SNR-Verschlechterung (aufgrund des Phasenjitters) sinkt, wenn der Pilotoverhead ansteigt (da sich der ergebende Phasenjitter verringert), aber auch die SNR-Einbuße aufgrund des Overheads selbst ansteigt. Es gibt einen optimalen Punkt, an welchem die gesamte Verschlechterung aufgrund des Phasenjitters plus dem Pilotoverhead minimiert wird. Zu diesem Zweck kann man den Abstand D_I von der modulationsbeschränkten Kapazitätsgrenze des idealen Systems (perfekte Synchronisation und keine Piloten) und dem D_R des realen Systems mit einer SNR-Verschlechterung aufgrund des Phasenjitters und der spektralen Effizienzverschlechterung aufgrund der Piloten berechnen (siehe 5 für ein auf 8PSK bezogenes Beispiel), d.h., rL_p/L_s, wobei r die Modulations- + Codespektrumeffizienz ist. Idealerweise sollte der optimale Punkt ungefähr derart sein, dass (D_R – D_I)/2 äquivalent zu der SNR-Verschlechterung aufgrund des Phasenjitters ist, d.h., dass die gleiche Verschlechterung auf Overheadverlust und Jitter verteilt ist.
Tabelle 2: Phasenjitter-RMS-Anforderungen für die unterschiedlichen Modulationsschemata
Die meisten der Simulationsergebnisse, welche gezeigt werden, betreffen einen Overhead von ungefähr 2%, da dies der optimale Punkt für 8PSK mit dem DVB-S2 LDPC-Code zu sein scheint.
Wenn. der gesamte Phasenfehler RMS beurteilt wird, gestalten wir für die Phasenrauschensynthese eine Zeitbereichssynthese von dem Phasenrauschprozess mit einer PSD-Maske der 4. Da erwartet wird, dass das Phasenrauschen nur das Phasenrückgewinnungsschema betreffen wird (wie später zu sehen sein wird, ist das vorgeschlagene Frequenzrückgewinnungsschema nur am Rande von dem Phasenrauschen beeinflusst) und dieses letzgenannte vollständig mit der Symbolrate arbeitet, ist der diskrete Phasenrauschprozess, welcher synthetisiert wird, Θ(k), d.h. die Phasenrauschabtastwerte bei einer Symbolrate an dem MF-Ausgang. Diese Vereinfachung ermöglicht, die Simulationszeit erheblich zu beschleunigen sowie das Syntheseverfahren zu vereinfachen.
Zwei digitale Filter wurden entwickelt, deren kombinierte Frequenzantwort zu der Zielphasenrauschmaske für den Symbolratenwert von 25 Mbaud passt. Der verwendete Ansatz ist die Anpassung mit Hilfe der Fehlerquadratmethode der IIR-Filteramplitudenfrequenzantwort an die Zielmaske. Ferner wurde ein „Ad-hoc-Filter" parallel hinzugefügt, um ferner die Phasenrausch-PSD unterhalb 1 kHz besser anzupassen (siehe 6).
Die Filter H₁(z) und H₂(z) haben Übertragungsfunktionen
Wie 7 zeigt, gibt es eine ziemlich gute Übereinstimmung zwischen der gemessenen PSD des synthetisierten Phasenrauschens und den Ziel-PSD-Masken.
Wie später klarer werden wird, ist für den MMSE-Interpolationsalgorithmus auch die Autokorrelationsfunktion des Phasenrauschprozesses von Interesse. Dies kann als eine inverse Fast-Fourier-Transformation FFT der Ziel-PSD-Maske mit einem geeigneten Frequenzabstand und einer Annahme einer bestimmten Symbolrate berechnet werden. Dies wurde für den Fall einer 25 Mbaud-Symbolrate und unter Verwendung einer Frequenzschrittweite von ungefähr 6 Hz durchgeführt und das Ergebnis ist in 8 dargestellt.
Die pilotunterstützten Techniken, welche in diesem Dokument dargestellt werden, verwenden einige Phasenschätzungen, welche über den Pilotfeldern durchgeführt werden. Da die Symbole, welche über die Piloten übertragen werden, bekannt sind, ist es klar, dass die beste Schätzung, welche verwendet werden kann, die Maximum Likelihood-(ML)Schätzung ist (siehe Kapitel 5 des zuvor referenzierten Buches von U. MENGALI und A. N. D'ANDREA). Ferner, da die L_p üblicherweise kurz ist, von einigen wenigen Symbolen bis zu wenigen hundert Symbolen, wird auch ein Vorwärtsansatz (Feed Forward, FF) vorgeschlagen, um den gewünschten Abschätzprozess zu beschleunigen.
Das Blockdiagramm des Maximum Likelihood Feed Forward Estimator (FF ML) ist in 9 dargestellt, wobei die Variablen mit der Hochstellung „p" anzeigen, dass sie die Pilotsymbole betreffen.
Die Phasenabschätzung wird durch Sammeln der L_p Ausgabeabtastwerte z^p(k) des abgestimmten Filters bei einer Baudrate, welchen den Pilotfeldern entspricht, und Durchführen der nachfolgenden algebraischen Operationen
durchgeführt, wobei C^(P)*(k) die Konjugierte von C^(P)(k) bezeichnet.
Signale C^(P)(k) sind Pilotsymbole, welche einen Overhead darstellen (sie tragen keinen Informationsinhalt). Wie bekannt ist, speichert der Empfänger den Vektor der Pilotsymbole. Wenn ein Signalabtastwert Z^P(k) einem ankommenden Pilotsymbol entspricht, fragt der Empfänger seinen Speicher ab, um Pilotsymbole C^(P)(k) herauszusuchen, und berechnet Gleichung (5) Abtastwert für Abtastwert.
Genau eine Abschätzung wird jedem Pilotfeld bereitgestellt, so dass, wenn die Trägerphase tatsächlich aufgrund eines Phasenrauschens oder einem nicht kompensierten Trägerfrequenzfehler zeitlich verändert ist, die bereitgestellte Schätzung ein Mittelwert der Phasenentwicklung während des Pilotfelds ist. Wenn jedoch L_p klein ist und der Phasenprozess verhältnismäßig langsam, kann die Zeitveränderungseigenschaft der Trägerphase vernachlässigt werden. Unter dieser Hypothese und mit verhältnismäßig hohem Signal-zu-Rausch-Verhältnis kann gezeigt werden (siehe Kapitel 5 des Buchs von MENGALI und D' ANDREA), dass (5) zu Θ ^(P) ≅ Θ + N1 (6)umgeschrieben werden kann, wobei Θ den aktuellen Phasenwert darstellt, wobei N₁ die Gaußsche Rauschverteilung mit Mittelwert Null für den Phasenschätzwert ist, mit einer Varianz
welche unabhängig von der in den Pilotfeldern verwendeten Modulation ist.
Ferner ist erwähnenswert, dass unter der Annahme einer ideal abgestimmten Filterung (wobei die Rauschabtastwerte bei Symbolrate an seinem Ausgang weiß sind), der Prozess, welcher aus der Abfolge von Rauschabtastwerten N₁ relativ zu unterschiedlichen Pilotfeldern besteht, weiß ist, da keine Korrelation zwischen dem Rauschen in unterschiedlichen Piloten besteht.
Wie wir dargestellt haben, ist Gleichung (7) unter der Annahme eines hohen SNR gültig, so dass Gleichung (6) gilt. Für ein geringes SNR wird eine Abweichung von der Phasenschätzwertvarianz aus (7) erwartet, wie in 10 gezeigt, wo Simulationsergebnisse mit (7) verglichen werden.
Einige der hier vorgestellten Techniken verwenden die Phasenschätzungen, welche über aufeinanderfolgende Pilotfelder durchgeführt werden, um den Vektor von Phasenschätzungen über den Datenanteil des Schlitzes abzuleiten. Da die FF ML-Abschätzung gemäß Gleichung (5) eine Phasenschätzung in dem in Intervall [–π, π] bereitstellt, wohingegen die wahre Trä gerphase über eine Zeitschlitzdauer über diesen Bereich hinauswachsen kann, muss in diesen Fällen, um in der Lage zu sein, die pilotbasierten Abschätzungen einheitlich zu verwenden, eine Auspacktechnik der Phasenschätzung auf diese letztgenannte angewendet werden. Diese kann dem Ansatz folgen, welcher in dem Buch von U. MENGALI und A. N. D'ANDREA, Kapitel 5, „5.7.7. – the Unwrapping Problem", Seite 284–286 zusammengefasst und in 11 dargestellt ist.
Wenn der Index „1" die Anzahl der pilotbasierten Abschätzungen zählt, werden die endgültigen ausgepackten Pilotschätzungen Θ ^(P)f (l) aus Θ ^^(P)(l) zu Θ ^(P)f (l) = Θ ^(P)f (l – 1) + αSAW⌊Θ ^(P)(l) – Θ ^(P)f (l – 1)⌋ (8)berechnet, wobei SAW[Φ] ≡ [Φ]+π–π eine Sägezahnnichtlinearität ist, welche Φ auf das Intervall [–π, π) reduziert und α ein Parameter in dem Bereich 0 < α ≤ 1 ist, welcher nachfolgend als gleich 1 angenommen wird.
Es ist einfach zu überprüfen, dass Gleichung (8) eine gute endgültige ausgepackte Pilotphasenschätzung bereitstellt, vorausgesetzt die Differenz zwischen der Trägerphase in dem augenblicklichen Pilotfeld und der endgültige Schätzwert Θ ^(p)f (l – 1) des vorhergehenden Schlitzes ist kleiner als π. Wenn diese Bedingung nicht zutrifft, können wir den Rückkopplungsalgorithmus der 11 wie bei einem Taktfehler in Betracht ziehen. Dies kann zum Beispiel der Fall sein, wenn in Folge eines Restträgerfrequenzversatzes Δν die Trägerphase linear über eine Schlitzdauer (zwei aufeinanderfolgende Pilotfelder) von mehr als π anwächst, d.h.
Gleichung (9) stellt eine Beschränkung für den maximalen Wert des Restfehlers der normalisierten Frequenz dar, welchen der Auspackalgorithmus ohne Taktfehler bewältigen kann. Je länger die Schlitzlänge, umso geringer ist der maximal tragbare Frequenzversatz.
Beachte, dass (9) nur die Anforderung aufgrund des Trägerfrequenzversatzes einbezieht; wenn thermisches Rauschen auch betrachtet wird, kann sich die Taktfehlerrate erhöhen. Unter der Annahme eines hohen SNR gibt insbesondere Gleichung (6) an, dass die Phasenschätzungen aus dem FF ML-Schätzer Gaußsche und unabhängige sind, so dass die Wahrscheinlichkeit, dass ein Taktfehler auftritt, zu
berechnet werden kann.
12 zeigt die Taktfehlerwahrscheinlichkeit P_cs als eine Funktion der Pilotfeldlänge wie in (10) für unterschiedliche Werte des SNR. Beachte, wie P_cs sich verringert, wenn L_p und das SNR ansteigen. Wenn jemand das System mit einer Baudrate F_s entwickeln möchte, um weniger als ein Taktfehlerereignis pro Stunde einer Übertragung zu erreichen, muss die Wahrscheinlichkeit eines Taktfehlers auf weniger als L_s/(3600 F_s) gesetzt werden, was der inversen Anzahl von pilotfeldbasierten Phasenschätzungen pro Stunde entspricht. Mit zum Beispiel F_s = 25·10⁶ und L_s = 276 ergibt sich die Anforderung für P_CS zu 3·10^–9. Aus 12 ergibt sich, dass die Anforderung für L_p > 6· mit E_s/N₀ = –3 dB, für L_p > 3 mit E_s/N₀ = –1 dB, für L_p > 2 mit E_s/N₀ = 1 dB und für L_p > 1 mit E_s/N₀ = 3 dB erfüllt wird.
Die Taktfehlerrate steigt ferner aufgrund der Anwesenheit von Phasenrauschen an. Wenn das letztgenannte nicht besonders schnell ist, so dass die Phasenveränderung zwischen zwei aufeinanderfolgenden Piloten vernachlässigbar bezogen auf das thermische Rauschen und die Phasenjitterverteilung ist, kann jedoch sein Einfluss vernachlässigt werden. Dies war der Fall bei dem DVB-S2-Phasenrauschmodell bei 25 Mbaud mit angemessen kurzen Schlitzen.
Das Problem der Phasenfehleranalyse wird später in dem Dokument adressiert werden, wenn die gesamte Systemleistung mittels Simulationen beurteilt werden wird.
Ein zusätzlicher Punkt, welcher die Taktfehlereigenschaften der Auspacktechnik der 11 ausmacht, ist, dass Phasentaktfehler in Vielfachen von 2π auftreten, wie nun gezeigt wird. Zu diesem Zweck betrachten wir Gleichung (8), welche wir jetzt unter der Berücksichtigung, dass i) die Sägezahnfunktion einen Phasensprung von einem Mehrfachen von 2π (n2π) einführt und ii) die Phasenabschätzung an dem Ausgang des FF ML-Schätzers um ein Vielfaches k von 2π (neben dem Schätzfehler) von dem wahren abweicht, umschreiben: Θ ^(p)f (l) = Θ ^(p)(l – 1) + Θ ^(p)(l) – Θ ^(p)f (l – 1) ± n2π = Θ ^(p)(l) ± n2π = Θ ^(p)(l) ± k2π ± n2π (11)
Dann kann man aus (11) sehen, dass die endgültige nicht ausgepackte Schätzung immer um ein Vielfaches von 2π von der wahren abweicht, was bedeutet, dass zumindest über den Pilotfeldern die Phasenabschätzungen immer richtig sind. Das Problem ergib sich, wenn zwei aufeinanderfolgende Phasenabschätzungen interpoliert werden, wenn ein Taktfehler aufgetreten ist, der zu einer schlechten Interpolation über dem Schlitz, der zwischen den zwei Piloten enthalten ist, führen würde.
Eine Familie von pilotunterstützten Techniken verwendet eine Decision Directed Digital PLL, welche auf dem Datenabschnitt des Schlitzes zwischen aufeinanderfolgenden pilotbasierten Phasenabschätzungen zu verwenden ist. Um es vorwegzunehmen, werden wir das grundlegende eines solchen Kreises für die Modulationsformate, die wir betrachten, dann zusammenfassen.
Zunächst basiert der Trägerphasenschätzalgorithmus auf einem digitalen Phasenregelkreis (DPLL) mit einer „blinden" Phasenfehlererkennung mit festen Entscheidungen (geschlossener digitaler DD-Phasenschätzkreis). 1 zeigt die gesamte Architektur der Phasenrückgewinnungseinheit (PRU). Ein Signal z(k) wird zuerst um einen Betrag gleich dem augenblicklichen Schätzwert Θ ^(k) der aktuellen Trägerphase Θ zurückgedreht, was y(k) erzeugt. Nachfolgend wird es zu einem bekannten fest eingestellten Detektor (SLICER) gesendet, um einen Schätzwert ĉ(k) des k-ten (codierten) Übertragungssymbols bereitzustellen. Diesbezüglich nehmen wir an, das Aufteilen (Slicing) gemäß der Übertragungskonstellation für die QPSK und 8PSK und die Quadrantenaufteilung (Quadrant Slicing) für die 16QAM und 4 + 2 APSK durchzuführen. Eine Quadrantenaufteilung wird für 16QAM und 16APSK bevorzugt, da sie einfacher zu implementieren ist.
Signale y(k) und ĉ(k) (welches aus y(k) gewonnen wird) werden von dem Phasenfehlerdetektor (PED) verwendet, um das Fehlersignal e(k) aufzubauen e(k) = Im{y(k)ĉ*(k)} (12)welches die Eingabe des Schleifenfilters darstellt (c* bezeichnet die Konjugierte von c). Um einen Restfrequenzversatz zu bewältigen, gebrauchen wir die in 14 dargestellte Schleife zweiter Ordnung. Die relevanten Schleifengleichungen sind Θ ^(k + 1) = Θ ^(k) + μ(k) (13) μ(k + 1) = μ(k) + γ(1 + ρ)e(k + 1) – γe(k) (14)
Schleifenparameter ρ und γ können auf die Schleifenrauschbandbreite B_L und den Schleifendämpfungsfaktor ζ wie folgt bezogen werden
wobei A₀ die Steigung der S-Kurve des PED an dem Ursprung bezeichnet. Es ist allgemein üblich, ζ und B_LT in Übereinstimmung mit Ausführungsspezifikationen festzuhalten und dann die Parameter ρ und γ mit (15) bis (16) abzuleiten. Unter der An nahme (wie es immer der Fall ist) B_LT << 1 kann gezeigt werden, dass
Die Phasenabschätzung (13) wird in eine Nachschlagetabelle eingegeben, um den Gegendrehfaktor exp(–jΘ ^(k)) bereitzustellen, welcher den Phasenfehler in Z(k) kompensiert.
Die S-Kurven der PED für die unterschiedlichen Modulationsschemata wurden mittels Computersimulationen bei E_s/N₀ = ∞ und bei ihren entsprechenden Betriebspunkten, die in Tabelle 1 genannt sind, berechnet.
Wie bei allen entscheidungsgeführten Schleifen führt der Aufteiler (Slicer) eine Phasenuneindeutigkeit ein. Zum Beispiel besteht für eine 8PSK eine π/4-Uneindeutigkeit in dem Phasenrückgewinnungsverfahren. Die Phasenuneindeutigkeit wird mit der Hilfe der pilotbasierten Phasenabschätzung gelöst, wie später klar werden wird.
Wie aus dem Artikel von GAUDENZI et al.: „Performance Analysis of Decision-Directed Maximum Likelihood Phase Estimators for M-PSK Modulated Signals", IEEE Transaction on Communications, Vol. 43, Nr. 12, Dezember 1995, Seiten 3090–3100 bekannt ist, hängt bei DD-Schemata die S-Kurve von dem E_s/N₀-Wert ab und neigt insbesondere dazu, abzuflachen, wenn sich der E_s/N₀ als Folge einer steigenden Anzahl von Decodierungsfehlern verringert. Dies ist wichtig für die Ausgestaltung der Schleifenbandbreite, da die Steigung der S-Kurve an dem Ursprung an dem Betriebswert E_s/N₀ bestimmt werden sollte.
Zum Beispiel ergibt sich die Steigung für 8PSK zu 0,11 bei E_s/N₀ = 6,6 dB (anstatt von 1 bei E_s/N₀ = ∞). Das bedeutet, dass, ohne die Schleifenverstärkung zu korrigieren, die Schleifenbandbreite bei E_s/N₀ = 6,6 dB um nahezu zwei Größenordnungen geringer als ohne Rauschen sein würde.
Etliche Techniken können entworfen werden, welche sowohl die Pilotschätzungen als auch die entscheidungsgeführten DD DPLL-Symbol-für-Symbol-Schätzungen auf dem Datenabschnitt des Schlitzes verwenden. Sie haben ferner alle gemeinsam, dass sie modulationsabhängig in dem Sinne sind, dass die DD DPLL-Struktur (insbesondere der Aufteiler (Slicer) und/oder der Schleifenbandbreitenwert) gemäß der speziellen in dem Datenrahmen verwendeten Modulation geändert werden muss.
Eine mögliche Technik ist, den Speicher des DPLL-Integrators der Gleichung (11) mit Θ ^(P)f (l) des Pilotfelds vor dem Datenabschnitt des Schlitzes, welcher verarbeitet wird, zu initialisieren. Wir werden diese Technik mit dem Acronym PA-FL (Pilot-Aided Forward Loop, pilotunterstützte Vorwärtsschleife) titulieren, da die DD-Schleife von der Pilotphasenschätzung unterstützt wird und auf den vorwärtsgerichteten Daten arbeitet (siehe 15). Der Schleifenbandbreitenwert muss optimal gewählt werden, um den Phasenfehler RMS über den Daten zu minimieren. Da die DPLL während der Schlitzzeit nicht vollständig in einem stationären Zustand arbeiten kann, ist eine theoretische lineare Optimierung des stationären Zustands des Schleifenbandbreitenwertes nicht immer möglich, so dass man auf Simulationen zurückgreifen muss, um das Optimum zu finden.
Aus 15 wird klar, was die Beschränkung dieses Ansatzes ist: Die pilotbasierten Abschätzungen werden von der DPLL nur als eine vergangene Abschätzung in Betracht gezogen, d.h. es wird keine Vorhersage basierend auf der nächsten erhältlichen Pilotabschätzung ausgewertet. Demzufolge wird erwartet, dass die DPLL-geschätzte Phasentrajektorie dazu neigt, von der wahren Phase abzuweichen, wenn der Punkt sich dem Ende des Schlitzes nähert.
Eine mögliche Verbesserung der PA-FL-Technik ist, was wir eine PA-FBL-(Pilot-Aided Forward and Backward Loops, pilotgestützte Vorwärts- und Rückwärtsschleifen)Technik nennen, wo zwei identische Schleifen auf den Daten arbeiten: eine arbeitet auf den Vorwärtsdaten, ausgehend von Θ ^(P)f (l) (wie in der PA-FL-Technik), während die zweite auf den Rückwärtsdaten arbeitet, welche von Θ ^(P)f (l + 1)des nächsten Piloten beginnt. Die Phasentrajektorien Θ ^_F(k_s) und Θ ^_B(k_s), welche jeweils (Ls – Lp) berechnete Punkte umfassen (k_s ist der Symbolindex über einen generischen Schlitz, wie in 15), die von den zwei DPLLs kommen, werden dann kombiniert, um eine endgültige zwischen den Phasentrajektorien Θ ^_F(k_s) und Θ ^_B(k_s) zu bekommen (siehe 16). Die Kombination kann ein einfacher arithmetischer Mittelwert sein: Θ ^α(ks) = AΘ ^F(ks) + BΘ ^B(ks)wobei A + B = 1 und A und B konstant und unterschiedlich zu 0 sind
oder ein gewichteter Mittelwert (in diesem Fall titulieren wir die Technik PA-WFBL), was bedeutet, dass A und B von dem Wert von k_s abhängen. In dem PA-WFBL-Ansatz wird der Mittel wert vorzugsweise bestimmt, indem dem DPLL-Schätzwert, welcher dichter an seinem ursprünglichen pilotbasierten Ausgangsschätzwert ist, mehr Gewicht verliehen wird, wobei es vernünftig ist, dass je weiter er von dem ML-pilotbasierten Schätzwert ist, umso geringer zuverlässig die DPLL-Phasentrajektorie ist. In der bevorzugten Ausführungsform wird der Mittelwert Θ ^_α(k) ausgeführt als:
wobei Θ ^_F(k_s) und Θ ^_B(k_s) die geschätzten Phasentrajektorien der Vorwärts- bzw. Rückwärtsschleifen sind. Beachte, dass k_s = 0 dem Pilotfeld entspricht.
17 zeigt eine mögliche Implementierung der PA-FBL- und PA-WFBL-Techniken. Die Abtastwerte bei Symbolrate an dem Ausgang des abgestimmten Filters werden zu der Trägerphasenrückgewinnungseinheit geschickt, welche einen Vektor von L_s + L_p Abtastwerten verarbeitet (den augenblicklichen Schlitz plus das nächste Pilotfeld des nächsten Schlitzes). Diese Abtastwerte werden in ein bidirektionales Lese- und Schreibschieberegister über den Schalter 1 geschrieben, welcher während dieser Phasen seine Anschlüsse A und B verbindet. In der nächsten Phase wird der Inhalt des Schieberegisters an den Ausgaben zu Schalter 1 und 3 ausgelesen. Wenn die Ausgabe zu Schalter 1 gelesen wird, kommen die Abtastwerte in der umgekehrten Reihenfolge bezogen auf die Reihenfolge, in welcher sie geschrieben wurden, heraus. Dafür findet kein Datenumdrehen für die zu Schalter 3 gesendeten Abtastwerte statt. Zu diesem Zeitpunkt verbindet Schalter 1 seine Anschlüsse B und C derart, dass die Abtastwerte von den Phasenrückgewinnungs einheiten weiter unten in dem Blockdiagramm weiterverarbeitet werden können. Da die ersten Abtastwerte, welche aus dem Schieberegister kommen, den Pilotsymbolen entsprechen, stellen die Schalter 2 und 3 durch Verbinden ihrer Anschlüsse A und B sicher, dass sie der FF ML-Abschätzeinheit zugeführt werden. Die Abtastwerte von dem Schalter 2 betreffen das Pilotfeld des nächsten Schlitzes, während die vom Schalter 3 zu den Pilotsymbolen des augenblicklichen Schlitzes gehören. Basierend auf diesen beiden Pilotfeldern erzeugt der FF ML-Abschätzer zwei Phasenabschätzungen Θ ^(P)f (l) und Θ ^(P)f (l + 1) gemäß den Gleichungen (5) und (8), welche dann von den beiden DPLLs (DPLL_B und DPLL_F) verwendet werden, um ihre Integratoren der Gleichung (13) zu initialisieren. Sobald L_P Abtastwerte von dem Schieberegister gelesen sind und dem FF ML-Abschätzer zugeführt sind, ändern die Schalter 2 und 3 die Zustände durch Verbinden von Anschlüssen A und C, da die Abtastwerte, welche aus dem Schieberegister kommen, jetzt den Datensymbolen entsprechen und somit von den beiden DPLLs verarbeitet werden müssen. Wenn die Abtastwerte die DPLLs erreichen, werden die zwei Phasenschätzungen Θ ^_F(k_s) und Θ ^_B(k_s) in Echtzeit berechnet und dann von dem Kombiniererblock kombiniert. Dieser letztgenannte berechnet Θ ^_α(k) durch einen einfachen arithmetischen Mittelwert (für die PA-FBL-Technik) oder durch einen gewichteten Mittelwert wie zum Beispiel in Gleichung (18) (für die PA-WFBL-Technik). Schließlich wird eine Nachschlagetabelle verwendet, um den Operator zu berechnen, welcher zum Zurückdrehen der Signalabtastwerte verwendet wird. Diese letztgenannten werden in einem Puffer gespeichert, welcher darauf wartet, dass die ersten Abtastwerte des Operators fertig sind. Die gesamte Menge der erwähnten Operationen wird für den nächsten Schlitz wiederholt.
18 und 19 zeigen die Jitterleistung der vorgestellten Schemata für unterschiedliche Werte des SNR. Wie zu sehen ist, setzt eine ausreichend gute Leistung nur bei sehr langen Schlitzgrößen (größer als 1000 Symbole) ein. Dies impliziert eine relative Empfindlichkeit auf Trägerfrequenzfehler.

Claims

Verfahren zum Bereitstellen einer pilotgestützten Phasensynchronisation eines digitalen Eingangssignals, welches Signalabtastwerte Z(k) umfasst, wobei k den Symbolindex darstellt, wobei das Signal Signalfelder von L_s Symbolen umfasst, und zwar einem Block aus L_p Pilotsymbolen Z^P(k) und einem Datenfeld von (L_s – L_p) Datensymbolen Z^d(k), und dadurch gekennzeichnet, dass es für jedes Signalfeld mit einem Schlitzindex 1 umfasst: – Berechnen eines Schätzwerts Θ ^(P)f (l) für eine ausgepackte Pilotphase – Initialisieren eines ersten digitalen Phasenregelkreises (DPLL_F) mit Θ ^(P)f (l), welcher einen Phasenabschätzalgorithmus implementiert und eine Vorwärtsphasentrajektorie aus den Datensymbolsignalen Z^d(k) des Datenfeldes berechnet, wobei die Vorwärtsphasentrajektorie L_s – L_p Vorwärtsphasenschätzwerte Θ ^_F(k_s) umfasst, wobei k_s ein Ganzzahlwert ist, welcher zwischen 1 und L_s – L_p über dem Datenfeld des Signalfeldes mit einem Schlitzindex 1 variiert wird, – und Initialisieren eines zweiten digitalen Phasenregelkreises (DPLL_B) mit Θ ^(P)f (l + 1), welcher einen Phasenabschätzalgorithmus realisiert und eine Rückwärtsphasentrajektorie aus den Datensymbolsignalen Z^d(k) berechnet, wobei k_s ein Ganzzahlwert ist, welcher zwischen L_s – L_p und 1 über das Datenfeld des Signalfeldes mit einem Schlitzindex 1 variiert wird, wobei die Rückwärtsphasentrajektorie L_s – L_p Rückwärtsphasenschätzwerte Θ ^_B(k_s) umfasst. – Kombinieren der Phasentrajektorien um eine kombinierte Phasentrajektorie zu erhalten, welche Phasenschätzwerte Θ ^(k_s) zwischen den Vorwärts- und Rückwärtsphasentrajektorien umfasst, und Berechnen einer Phasenkorrektur
.
Verfahren nach Anspruch 1, umfassend ein Multiplizieren der Phasenkorrektur
mit dem digitalen Eingangssignal, um ein phasenkorrigiertes Eingangssignal für die Datensymbolsignale zu erzeugen.
Verfahren nach Anspruch 1 oder 2, umfassend ein Berechnen einer kombinierten Phasentrajektorie aus den Vorwärts- und Rückwärtsphasentrajektorien, welche Phasenschätzwerte Θ ^_α(k_s) umfasst, mit: Θ ^α(ks) = AΘ ^F(ks) + BΘ ^B(ks)und A + B = 1.
Verfahren nach Anspruch 3, wobei A und B konstant und unterschiedlich zu 0 sind.
Verfahren nach Anspruch 3, wobei sich A und B als eine Funktion von k_s ändern.
Verfahren nach Anspruch 5, wobei B = 0 für k_s = 0 ist.
Verfahren nach Anspruch 5 oder 6, wobei A = 0 für k_s = (L_s – L_p) ist.
Verfahren nach Anspruch 7, wobei: A = 1 – k_s/(L_s – L_p) und B = k_s/(L_s – L_p) ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei: Θ ^(P)f (l) = Θ ^(P)f (l – 1) + αSAW⌊Θ ^(P)(l) – Θ ^(P)f (l – 1)⌋wobei SAW[Φ] ≡ [Φ]+π–π eine Sägezahnnichtlinearität ist, welche Φ auf das Intervall [–π, π) reduziert und α ein Parameter in dem Bereich 0 < α ≤ 1 ist und Θ ^^(P)(l) ein Phasenschätzwert in dem Block von L_p Pilotsymbolen des Pilotfeldes (l) ist.
Verfahren nach Anspruch 9, wobei
wobei c^(P)*(k) die Konjugation des Pilotsymbols c^P(k) bezeichnet.
Verfahren nach einem der vorhergehenden Ansprüche, wobei. Θ ^(k + 1) = Θ ^(k) + μ(k) μ(k + 1) = μ(k) + γ(1 + ρ)e(k + 1) – γe(k)wobei ρ und γ Regelkreisparameter bezeichnen ρ(k) = Im{γ(k)c*(k)}wobei c(k) ein Schätzwert des k-ten Übertragungsdatensymbols ist und c* die Konjugation von c bezeichnet.
Verfahren nach Anspruch 11, wobei:
wobei A₀ die Steigung an dem Ursprung der S-Kurve einer Phasenfehlererkennung bezeichnet B_L die Rauschbandbreite B_L bezeichnet ξ den Regelkreisdämpfungsfaktor bezeichnet 1/T die Symbolrate bezeichnet.
Verfahren nach einem der vorhergehenden Ansprüche, umfassend ein Zuführen der Datensymbole Z^d(k) des Signalfeldes 1 zu einem Schieberegister und der Pilotsymbole zu einem Pilotphasenschätzer und Versorgen mindestens eines digitalen Phasenregelkreises mit dem Datensymbol Z^d(k) und dem ausgepackten Pilotphasenschätzwert Θ ^(k)f (l).
Verfahren nach Anspruch 13, wobei zum Erzeugen von Vorwärts- und Rückwärtstrajektorien das Schieberegister ein bidirektionales Schieberegister ist und auf einer „First In First Out"-Basis zum Versorgen des ersten digitalen Phasenregelkreises (DPLL_F) und auf einer „Last In Last Out"-Basis zum Versorgen des zweiten digitalen Phasenregelkreises (DPLL_B) ausgelesen wird.
Vorrichtung zum Realisieren des Verfahrens nach Anspruch 13 oder 14, umfassend einen Eingang zum Aufnehmen des Eingangssignals, eine Schaltvorrichtung zum Leiten des Datensignals Z^d(k) zu dem Schieberegister und der Pilotsymbole zu einem Pilotphasenschätzer und zum Auslesen der Datensignale Z^d(k) aus dem Schieberegister zum Eingang des ersten und zweiten digitalen Phasenregelkreises (DPLL_F, DPLL_B), wobei ein Ausgang des Schätzers mit einem zweiten Eingang eines jeden der digitalen Phasenregelkreise (DPLL_F, DPLL_B) verbunden ist, welche jeweils einen Ausgang aufweisen, um die Phasentrajektorie zu erzeugen, welche Phasenberechnungen Θ ^_F(k_s), Θ ^_B(k_s) umfasst.
Vorrichtung nach Anspruch 15, wobei die Schaltvorrichtung die Datensignale Z^d(k) auf einer „First In First Out"-Basis dem ersten digitalen Phasenregelkreis (DPLL_F) und auf einer „Last In Last Out"-Basis dem zweiten digitalen Phasenregelkreis (DPLL_B) eingibt und wobei die Ausgaben der beiden digitalen Phasenregelkreise (DPLL_F, DPLL_B) mit dem Eingang eines Kombinierers verbunden sind, um an dessen Ausgang eine kombinierte Trajektorie zu erzeugen, welche Phasenberechnungen Θ ^_α(k_s) umfasst, wobei die Ausgabe des Kombinierers in eine Nachschlagtabelle eingegeben wird, um die Phasenkorrektur
zu erzeugen, wobei die Vorrichtung ferner einen Multiplizierer umfasst, um die Phasenkorrektur mit dem entsprechenden Eingangssignal an dem Ausgang eines Puffers zu Multiplizieren, um ein phasenkorrigiertes Eingangssignal zu erzeugen.