-
Halbleiterspeicher
sind binäre
Datenspeicher, in welchen eine Vielzahl von Speicherzellen geschaffen ist.
Die Speicherzellen sind mit Hilfe von Wortleitungen und Bitleitungen
adressierbar. Der Hauptspeicher weist eine Matrix von vielen Speicherzellen
auf, welche mit einer Adress-Decodiervorrichtung und Leseverstärkern verbunden
sind. Das Adressieren einer Speicherzelle, d.h. die Auswahl einer
Speicherzelle, wird durch Aktivieren von Wortleitungen durchgeführt, welche
mit der Adressdecodiervorrichtung verbunden sind. Die Daten, welche
in den adressierten Speicherzellen gespeichert sind, werden durch
Eingabe-/Ausgabeeinheiten ausgelesen, welche Leseverstärker zum
Verstärken
des ausgelesenen Datensignals besitzen. Die Eingabe-/Ausgabeeinheiten
sind mit einem Datenbus verbunden, dessen Daten von dem Speicher
ausgelesen werden können
oder in den Speicher geschrieben werden können.
-
Wenn
ein Direktzugriffsspeicher hergestellt wird, kann es passieren,
dass einige der Speicherzellen innerhalb der Matrix fehlerhaft sind.
Entsprechend wird der hergestellte Speicherchip geprüft, und
es wird entschieden, ob er repariert werden kann. Zu diesem Zweck
ist normalerweise eine Schaltung auf dem Chip vorgesehen, um das
Prüfen
des Speicherchips zu liefern. Der eingebaute Selbsttest (BIST) besteht
im Wesentlichen aus dem Implementieren einer eingebauten Logik in
dem Speicherchip, um das Prüfen
ohne das Nutzen eines Prüfgerätes für die Bitmustererzeugung
zu Vergleichszwecken durchzuführen.
-
In
der
US 5,123,016 wird
eine Anordnung zum Identifizieren und Lokalisieren fehlerhafter
Schaltkreise in einem Speichermodul beschrieben, in welchem jedes
Speichermodul ein Speicherzellenfeld und einen integrierten Test-
bzw. Prüfprozessor
aufweist. Der Prüfprozessor
wird von außen
mit Hilfe eines Prüfmodussignals
aktiviert und berichtet, dass der Test bzw. die Prüfung mit
Hilfe eines Prüfendsignals
beendet wird.
-
Der
Prüfprozessor,
wie er in der
US 5,123,016 beschrieben
wird, weist auf: einen Datenpfad, ein Datenpfadsteuergerät und einen
Festwertspeicher, welcher die Prüfprogramme
enthält,
welche durch den Prüfprozessor
ausgeführt
werden. Der Prüfprozessor
wendet ein Prüfmuster
an dem Speicherzellenfeld an. Die Speicherzellen, welche zu prüfen sind,
werden mit dem Prüfmuster
versorgt, und ein Ergebnissignal, welches von den Speicherzellen
in Antwort darauf ausgegeben wird, wird ausgewertet. Die Adressen
der fehlerhaften Speicherzellen werden gespeichert, und es wird
geprüft,
ob eine Reparatur bzw. Wiederherstellung des Speichers möglich ist.
Wenn eine Wiederherstellung nicht möglich ist, wird diese abgewiesen,
wohingegen, wenn eine Wiederherstellung möglich ist und ein Fehler identifiziert
wurde, ein Prüfprozessor
einen Wiederherstellungsplan produziert. Dieser Wiederherstellungs-
bzw. Reparaturplan wird in das Speichermodul gespeichert, und die
entsprechende Adresse wird an eine externe Vorrichtung ausgegeben,
welche dafür
vorgesehen ist, eine Reparatur auszuführen.
-
In
der
EP 0528744 wird
eine Architektur auf einem integrierten Schaltkreis eines Speicherfeldes
beschrieben, wobei ein Latch- bzw. Verriegelungsstapel angewendet
wird. Die Anzahl von redundanten integrierten Schaltkreisvorrichtungen,
d.h. Speicherzellen, welche selektiv für die fehlerhaften Elemente
des Hauptfeldes substituiert werden, basiert auf dem Verändern aktueller
Prüfdaten.
Die Auswahl eines redundanten integrierten Schaltkreisblockes, um
den Block in dem Hauptspeicher zu substituieren, wird durch Auslösen von
Sicherungen auf dem Wafer des Chips erreicht. Die programmierbaren
Latche bzw. Klinken auf dem Chip werden parallel mit den Sicherungen
verbunden, wobei die Klinken in einem Stapel angeordnet sind und
die Funktion der Sicherungen während
des Betriebs und der Prüfung
des Chips stimulieren können.
Es wird ein Multiplexer angewandt, um selektiv das Ausgangssignal
von den Sicherungen oder Klinken zu einer Vergleichsschaltung zu
führen.
Die Klinken werden programmierbar mit dem Feld einer fehlerhaften
Adresse eingestellt, wie dies durch die Prüfdaten festgelegt wird, welche
zuvor für
den Chip erzeugt wurden. Das Programmieren der Klinken wird nicht
automatisch durchgeführt,
sondern wird durch den Nutzer/Prüfer
durchgeführt.
-
In
der
US 5,805,789 wird
ein programmierbares Computersystemelement beschrieben, welches
in einem Selbstprüfgerät für die Reparatur
während
der Netzabschaltung sichtbar ist. Eine in das Feld eingebaute Selbstprüfmaschine
ist mit einem Haltetypregister über
eine Ein-Bit-Interface-Leitung verbunden. Die eingebaute Feldselbstprüfmaschine
führt Feldprüfprogramme
durch, wobei das Ergebnis dieser Prüfprogrammausführung die
fehlerhafte Adresse bestimmt, welche in einem Register innerhalb
der ABIST-Maschine verklinkt ist. Das Klinkenregister speichert
zusätzlich
die Fehler, welche nicht durch die Sicherungen innerhalb der Sicherungsbox
bei jeder Netzeinschaltung annulliert sind. Die Sicherungen innerhalb
der Sicherungsbox sind für das
Reparieren des Speichers während
des Prüfvorgangs
nach der Herstellung und für
das Register, welches benutzt wird, vorgesehen, um zusätzliche
Fehler zu reparieren, welche auftreten, wenn der Nutzer einen Speicher
nutzt.
-
In
der
US 4,546,454 wird
eine nichtflüchtige
Speicherzellschaltung beschrieben, welche benutzt wird, um eine
Polysiliziumsicherung zu ersetzen, welche gemeinsam als ein Freischaltelement
für eine
redundante Zeile oder Spalte der Speicherzellen in einem Halbleiterspeicherfeld
benutzt wird.
-
1 zeigt
die Architektur eines Speicherchips entsprechend dem Stand der Technik.
Der Speicherchip weist einen Hauptspeicher mit einer Vielzahl von
Speicherzellen auf und eine Redundanzlogik, welche eine eingebaute
Selbstprüfvorrichtung
besitzt. Der Speicherchip ist mit einem Adressbus, einem Steuerbus und
einem Datenbus verbunden. In einem Prüfmodus werden die Adressen
der fehlerhaften Speicherzellen detektiert. Die Redundanzlogik ersetzt
die fehlerhaften Speicherzellen innerhalb des Hauptspeichers mit
Speicherzellen in Form von redundanten Registern innerhalb der Redundanzlogik.
Die Adresse, welche an den Adressbus angelegt wird, wird mit den
Adressen der detektierten fehlerhaften Speicherzellen verglichen,
und wenn es eine Übereinstimmung
gibt, trägt
die Redundanzlogik die fehlerhafte Adresse in eine Adresse einer Registerzelle
innerhalb der Redundanzlogik ein, um die fehlerhafte Speicherzelle
zu ersetzen. Wenn Daten von dem Speicherchip gelesen werden, steuert
die Redundanzlogik einen Multiplexer, welcher mit dem Datenbus verbunden
ist. Wenn auf Daten innerhalb einer Adresse einer fehlerhaften Speicherzelle
zugegriffen wird, werden die Daten von dem Register gelesen, welches
die Speicherzelle innerhalb der Redundanzlogik ersetzt.
-
Bei
einem herkömmlichen
Speicherchip, wie er in 1 gezeigt wird, enthält die Sicherungsbox,
welche mit der Redundanzlogik verbunden ist, eine Vielzahl von Sicherungen.
Die Sicherungen sind Lasersicherungen, welche durch Laserlicht ausgelöst werden.
Alternativ wird ein Lesespeicher (ROM) anstatt einer Sicherungsbox
benutzt. Dieser ROM dient beispielsweise als EPROM oder EEPROM.
Zum Auslösen
der Sicherungen in der Sicherungsbox oder um die Datenwerte in den
Lesespeicher zu laden, berechnet die externe Prüfvorrichtung, welche Sicherungen
ausgelöst
werden müssen
oder welche Werte in den ROM zu laden sind.
-
Um
einen fehlerhaften RAM-Speicher zu reparieren, sind innerhalb des
Speicherchips mehrere Interaktionen zwischen der externen Prüfvorrichtung
und der herkömmlichen
BIST-Vorrichtung notwendig, wie dies in 1 gezeigt
wird. In einer Fehleranalyse detektiert die externe Prüfvorrichtung
die Adressen der fehlerhaften Speicherzellen innerhalb des RAM-Speicherzellfeldes
und berechnet eine Wiederherstellungslösung bzw. – vorgehensweise für das Reparieren
des Speicherzellfeldes auf dem Speicherchip. Die externe Prüfvorrichtung
berechnet die Sicherungen, welche auszulösen sind, oder jeweils die
Werte, welche in den ROM-Speicher zu laden sind. Nachdem die Repara turvorgehensweise
berechnet wurde, werden die Sicherungen in der Sicherungsbox durch
die externe Prüfvorrichtung
ausgelöst.
-
Die
Interaktionen zwischen der externen Prüfvorrichtung und dem Speicherchip
werden durch das Nutzen großer
Kommunikationsprotokolle durchgeführt. Folglich benötigt das
Auslösen
der Sicherungen oder das Laden der Datenwerte in den Lesespeicher
eine lange Zeit, da der Datenaustausch zwischen der externen Prüfvorrichtung
und dem Speicherchip extensiv bzw. umfassend ist.
-
Wenn
Lasersicherungen innerhalb der Sicherungsbox für das Betreiben des Hauptspeichers
benutzt werden, sind damit weitere Nachteile dahingehend verbunden,
dass die Lasersicherungen durch Laserlicht ausgelöst werden
müssen.
Um entsprechend die Sicherungen zu programmieren, ist es notwendig,
einen offenen Zugriff durch die Chipanordnung auf die Lasersicherungen
zu haben. Bei dem Prüfvorgang
führt dies
zu einem komplizierten Handhaben der Speicherchips für Reparaturzwecke.
-
2 zeigt
die Architektur eines Hauptspeichers innerhalb des Speicherchips,
entsprechend dem Stand der Technik. In diesem Beispiel ist der Hauptspeicher
ein 8k × 16
großer
Speicher, welcher 16 Eingabe-/Ausgabeeinheiten und Wortleitungsadressdecoder
(XDEC) für
das Decodieren der Wortleitungsadresse oder der X-Adresse der Speicherzellen
besitzt. Die Eingabe-/Ausgabeeinheiten sind mit der Speicherzellenmatrix
mit Hilfe vertikaler Bitleitungen verbunden. Die Eingabe/Ausgabeeinheiten
empfangen die Bitleitungsadresse oder die Y-Adresse der ausgewählten Speicherzelle.
-
Der
Hauptspeicher, welcher in 2 entsprechend
dem Stand der Technik gezeigt wird, ist in zwei Speicherhälften aufgeteilt,
in welchen die X-Adressdecoder im Zentrum platziert sind. Bei dieser
Architektur ist die Länge
der Wortleitung verhältnismäßig kurz,
so dass die parasitäre
Kapazität
der Wortleitungen minimiert werden kann. Jede Eingabe-/Ausgabeeinheit
ist mit den 16 Bitleitungen verbunden, welche die Daten von der adressierten
Speicherzelle lesen und zum Schreiben der Daten in eine adressierte
Speicherzelle.
-
3 zeigt
die Architektur einer Eingabe-/Ausgabeeinheit entsprechend dem Stand
der Technik. Zum Auslesen der Daten weist die Eingabe-/Ausgabeeinheit
Multiplexer auf, welche mit den Bitleitungen der Speicherzellmatrix
verbunden sind. In dem gezeigten Beispiel ist jede Speicherzelle
mit einem Multiplexer über
eine gewisse Anzahl oder ein Paar von Bitleitungen BL, BL verbunden, um ein differentielles Signal
für den
Eingang des Multiplexers zu liefern. In dem gezeigten Beispiel besitzt
jeder Multiplexer N Signaleingänge.
Auf der Ausgangsseite ist jeder Multiplexer mit einem Differentialverstärker und
einem Inverter verbunden, um das ausgelesene Datensignal zu verstärken und
die Daten einem Datenbus zu liefern. Die Multiplexer werden durch
die angelegte Y-Adresse gesteuert.
-
In
einem herkömmlichen
Speicher sind entweder redundante Register, redundante Bitleitungen und/oder
Wortleitungen vorgesehen bzw. geschaffen, um einen Speicherchip
in dem Fall zu reparieren, dass fehlerhafte Speicherzellen detektiert
werden, wenn der Speicherchip geprüft wird.
-
Wenn
der herkömmliche
Speicherchip redundante Register aufweist, ist die Anzahl der fehlerhaften Adressen
durch die Anzahl der redundanten Register begrenzt, welche innerhalb
der Redundanzlogik vorgesehen sind. Wenn es beispielsweise 10 redundante
Register gibt, ist es nur möglich,
10 fehlerhafte Adressen zu reparieren. Wenn eine Adresse "fehlerhaft" ist, wird die Adresse
in einem redundanten Register gespeichert. Da die Anzahl der fehlerhaften
Adressen, welche durch den Hauptspeicher detektiert werden, vor
dem Prüfen
nicht bekannt ist, muss eine beträchtliche Anzahl von Registern
innerhalb der Redundanzlogik vorgesehen werden, um die Reparatur
bzw.
-
Wiederherstellung
des Chips zu garantieren, ebenso wenn eine große Anzahl von Speicherzellen
als fehlerhaft detektiert wird.
-
In
dem Fall, dass der Speicherchip redundante Bitleitungen und/oder
Wortleitungen aufweist, ist das Reparaturverfahren weitaus komplexer,
da alle Fehler im Voraus bekannt sein müssen, bevor das Fehlermuster
diagnostiziert werden kann und eine optimale Reparaturlösung- bzw.
-vorgehensweise berechnet werden kann. Das Speichern detektierter
Speicher mit einem herkömmlichen
Verfahren ist mit einem sehr großen Feld verbunden.
-
Ein
derartiges Feld benötigt
einen großen
Platz auf dem Speicherchip, wodurch die Kosten erhöht werden,
wenn der Speicherchip hergestellt wird.
-
Die
Reparaturprüfdiagnose,
welche mit einer externen Prüfvorrichtung,
wie sie in 1 gezeigt wird, durchgeführt wird,
hat die Hauptnachteile, dass eine große Zeitperiode benötigt wird,
um die Sicherungen innerhalb der Sicherungsbox zu laden, da ein
sehr extensiver Datenaustausch zwischen der externen Prüfvorrichtung
und dem Speicherchip notwendig ist. Die Kommunikation zwischen der
externen Prüfvorrichtung
und dem Speicherchip wird durch das Benutzen vorher festgelegter
Datenprotokolle durchgeführt,
wodurch die Redundanz des Datenaustausches zwischen der Prüfvorrichtung
und dem Speicherchip erhöht
wird. Durch das Erhöhen
der Reparaturzeit des Speicherchips werden die Herstellkosten für die Speicherchips
auch erhöht.
-
Entsprechend
ist es die Aufgabe der vorliegenden Erfindung, ein Speicherprüfsystem
zu liefern, welches es gestattet, einen Speicherchip innerhalb einer
minimalen Zeitspanne zu reparieren.
-
Diese
Aufgabe wird durch ein Speicherprüfsystem erreicht, welches die
Merkmale des Hauptanspruchs 1 besitzt.
-
Die
Erfindung liefert ein Speicherprüfsystem,
welches aufweist: einen Speicherchip mit einem Sicherungsauslöse-Interface, welches
ein Klinkeregister für
das Klinken einer berechneten Speicherreparaturlösung bzw. -vorgehensweise aufweist,
wenn ein Vorsicherungsanforderungssignal von einer externen Prüfvorrichtung
empfangen wird, und eine Sicherungsauslöseeinheit mit elektrischen
Sicherungen, welche entsprechend der berechneten Speicherreparaturvorgehensweise
ausgelöst
werden, wenn ein Auslöseanforderungssignal von
der externen Prüfvorrichtung
empfangen wird.
-
Durch
das Schaffen eines Sicherungsauslöse-Interface innerhalb des
Speicherchips wird das Auslösen
der Sicherungen durch eine interne Logik selbstgesteuert. Durch
das Auslösen
der Sicherungen muss die externe Prüfvorrichtung nur ein Vorsicherungsanforderungssignal
liefern, welches von einem Sicherungsauslösesignal gefolgt wird. Ein
komplizierter Datenaustausch mit großen Datenprotokollen zwischen
der externen Prüfvorrichtung
und dem Speicherchip für
das Auslösen
der Sicherungen ist nicht notwendig. Dies führt zu einer bemerkenswerten
Erniedrigung der notwendigen Reparaturzeit.
-
Ein
Vorteil des Speicherprüfsystems
entsprechend der vorliegenden Erfindung, welche das Sicherungsauslösungs-Interface
aufweist, besteht darin, dass elektrische Sicherungen und keine
Lasersicherungen, wie bei herkömmlichen
Speicherchips, angewendet werden. Folglich kann die Reparatur des
Speicherchips mit einer geschlossenen Speicherchip-Packung bzw. – Einheit
durchgeführt
werden, welche es erleichtert, einen Speicherchip während der
Reparatur zu handlen bzw. handzuhaben.
-
In
dem Sicherungsauslöse-Interface
entsprechend der vorliegenden Erfindung weist das Interface einen
Multiplexer auf, welcher in einem ersten Modus das Ausgangssignal
des Latch- bzw.
Klinkeregisters an das Speicherzellfeld des Speicherchips anlegt
und wenn das Vorsicherungsanforderungssignal von der externen Prüfvorrichtung
empfangen wird, und welcher in einem zweiten Modus das Ausgangssignal
der Sicherungsauslöseeinheit
an das Speicherzellfeld des Speicherchips anlegt, nachdem das Auslöseanforderungssignal
von der externen Prüfvorrichtung
empfangen wurde.
-
Das
Sicherungsauslöse-Interface
entsprechend der vorliegenden Erfindung ist zwischen zwei Moden bzw.
Arten schaltbar. In dem ersten Modus wird die berechnete Speicherreparatur-Vorgehensweise durch
das Klinkeregister gespeichert, und die elektrischen Sicherungen
in der Sicherungsauslöseeinheit
werden nicht ausgelöst.
Durch das Klinken einer berechneten Speicherreparaturvorgehensweise
ohne das permanente Auslösen
der Sicherungen ist es möglich,
das Speicherzellfeld wieder zu prüfen und zu prüfen, ob
die berechnete Speicherreparatur-Vorgehensweise
korrekt ist. Nachdem entschieden wurde, dass die geklinkte Speicherreparatur-Vorgehensweise
zu einem reparierten Speicherzellfeld führt, werden die elektrischen
Sicherungen innerhalb der Sicherungsauslöseeinheit permanent ausgelöst, indem
ein Auslöseanforderungssignal
an das Sicherungsauslöse-Interface
in einem zweiten Modus gesandt wird.
-
Da
das Sicherungsauslöse-Interface
entsprechend der vorliegenden Erfindung zwei Betriebsmoden gestattet,
ist es möglich,
entweder die Reparatur in einem Zwei-Stufen-Prozess durchzuführen, d.h.
in einem ersten Schritt das Klinken der berechneten Reparaturvorgehensweise
(Vorsicherungsschritt) und in einem zweiten Schritt das permanente
Auslösen
der Sicherungen (Auslöseschritt),
oder die elektrischen Sicherungen direkt ohne Vorsicherung auszulösen, d.h.
ohne zu prüfen,
ob die berechnete Speicherreparatur-Vorgehensweise zu einem reparierten
Speicherzellfeld führt.
Das direkte Auslösen
ohne Vorsicherung hat den Vorteil, dass weitere Reparaturzeit eingespart
werden kann.
-
In
einer weiteren bevorzugten Ausführungsform
des Sicherungsauslöse-Interface
entsprechend der vorliegenden Erfindung weist das Klinkeregister
taktgetriggerte Flip-Flop-Schaltungen für das Klinken der Speicherreparatur-Vorgehensweise
auf, welche durch eine Reparatureinheit berechnet wurde.
-
Jedes
Flip-Flop hat vorzugsweise einen Freigabeeingang, welcher mit der
externen Prüfvorrichtung verbunden
ist, um das Vorsicherungsanforderungssignal über eine Steuerleitung zu empfangen.
-
In
einer bevorzugten Ausführungsform
ist die taktgetriggerte Flip-Flop-Schaltung des Klinkeregisters parallel
angeschlossen. Die Anzahl der Flip-Flop-Schaltungen des Klinkeregisters
korrespondiert in einer bevorzugten Ausführungsform mit den Wortbreiten
der berechneten Speicherreparatur-Vorgehensweise.
-
In
einer bevorzugten Ausführungsform
besitzt jedes Flip-Flop des Klinkeregisters einen Ausgang, welcher
mit den ersten Eingangsanschlüssen
eines Multiplexers verbunden ist.
-
In
einer bevorzugten Ausführungsform
des Sicherungsauslöse-Interface entsprechend
der vorliegenden Erfindung weist die Sicherungsauslöseeinheit
eine getaktete Sicherungssteuerlogik auf, welche eine Gruppe von
elektrischen Sicherungen auslöst,
entsprechend der Speicherreparatur-Vorgehensweise, welche durch
die Reparatureinheit berechnet wurde, wenn das Auslöseanforderungssignal
von der externen Prüfvorrichtung über eine
Steuerleitung angelegt ist.
-
Das
Vorsehen elektrischer Sicherungen anstatt von Lasersicherungen hat
den Vorteil, dass die Chip-Packung bzw. -Einheit während der
Reparatur des Speicherzellfeldes geschlossen sein kann.
-
In
einer bevorzugten Ausführungsform
des Sicherungsauslöse-Interface entsprechend
der vorliegenden Erfindung sind die elektrischen Sicherungen parallel
verbunden.
-
Die
Anzahl von parallel verbundenen elektrischen Sicherungen entspricht
in einer bevorzugten Ausführungsform
der Wortbreite der berechneten Speicherreparatur-Vorgehensweise.
-
In
einer bevorzugten Ausführungsform
des Sicherungsauslöse-Interface entsprechend
der vorliegenden Erfindung werden die elektrischen Sicherungen durch
Anwenden eines Überstromes
ausgelöst.
-
In
einer bevorzugten Ausführungsform
löst die
Auslösesteuerlogik
die elektrischen Sicherungen entsprechend der Speicherreparatur-Vorgehensweise
sequenziell aus.
-
In
einer bevorzugten Ausführungsform
wird in jedem Taktzyklus des Taktsignals eine elektrische Sicherung
durch die Auslösesteuerlogik
entsprechend der Speicherreparatur-Vorgehensweise ausgelöst.
-
Dies
hat den Vorteil, dass die elektrische Sicherung zuverlässig mit
einem minimal notwendigen Betrag an elektrischer Leistung ausgelöst werden
kann, welche dem Speicherchip geliefert wird.
-
In
einer bevorzugten Ausführungsform
des Sicherungsauslöse-Interface entsprechend
der vorliegenden Erfindung weist die berechnete Speicherreparatur-Vorgehensweise
die Anzahl von Eingangs-/Ausgangseinheiten des Speicherzellfeldes
auf, welche durch redundante Eingangs-/Ausgangseinheiten zu ersetzen sind,
und eine Anzahl von Wortleitungen des Speicherzellfeldes auf, welche
durch redundante Wortleitungen zu ersetzen sind, welche mit entsprechenden
x-Adress-Decodern verbunden sind.
-
Eine
bevorzugte Ausführungsform
des Speicherprüfsystems,
welches das Sicherungsauslöse-Interface
und den Speicherchip entsprechend der vorliegenden Erfindung besitzt,
wird mit Bezug auf die beigefügten
Figuren beschrieben:
-
1 zeigt
einen Speicherchip mit einer Redundanzlogik entsprechend dem Stand
der Technik;
-
2 zeigt
den Hauptspeicher innerhalb eines Speicherchips entsprechend dem
Stand der Technik;
-
3 zeigt
eine Eingabe-/Ausgabeeinheit entsprechend dem Stand der Technik;
-
4 zeigt
die Architektur eines Speicherchips entsprechend der vorliegenden
Erfindung;
-
5 zeigt
ein Flussdiagramm eines Programms innerhalb einer eingebauten Prüfeinheit
entsprechend der vorliegenden Erfindung;
-
6 zeigt
ein Flussdiagramm eines Programms, welches durch ein Prüfgerät entsprechend
der vorliegenden Erfindung läuft;
-
7 zeigt
ein Speicherzellfeld innerhalb eines Speicherchips entsprechend
der vorliegenden Erfindung;
-
8 zeigt
eine Eingabe-/Ausgabeeinheit innerhalb eines Speicherchips entsprechend
der vorliegenden Erfindung;
-
9 zeigt
eine bevorzugte Ausführungsform
eines Diagnosefeldes in dem Speicherchip entsprechend der vorliegenden
Erfindung;
-
10 zeigt den Vorgang des Speicherns detektierter
Fehler des Hauptspeichers in dem Diagnosefeld eines Speicherchips
entsprechend der vorliegenden Erfindung;
-
11 zeigt
die Datenstruktur einer Reparaturvorgehensweise, welche durch das
Auslöse-Interface des
Speicherzellfeldes entsprechend einer bevorzugten Ausführungsform
der Erfindung angewendet wird;
-
12 zeigt
eine bevorzugte Ausführungsform
des Auslöse-Interface entsprechend
der vorliegenden Erfindung.
-
In
der
EP 02022312.9 (
EP 1408512 ) wird ein Verfahren
zum Speichern detektierter Fehler eines Hauptspeichers in einem
getrennten Diagnosefeld innerhalb der Diagnoseeinheit beschrieben,
welche eine minimale Speichergröße besitzt,
wobei der fehlerhafte Hauptspeicher, welcher zu reparieren ist,
eine Vielzahl von Speicherzellen aufweist, welche mit Hilfe von
Wortleitungen, welche an Wortleitungs-Adressdecoder angeschlossen
sind und mit Hilfe von Bitleitungen adressierbar sind, welche an
Eingabe-/Ausgabeeinheiten angeschlossen sind, wobei das Verfahren
die folgenden Schritte aufweist:
- (a) Liefern
eines fehlerhaften Diagnosefeldes, welches mehrere Leitungen besitzt,
wobei die Anzahl der Leitungen gleich der Anzahl von unabhängigen Fehlern
des fehlerhaften Hauptspeichers ist, welcher zu reparieren ist,
wobei in jeder Leitung des Diagnosefeldes speicherbar sind:
- (a1) wenigstens eine Wortleitungsnummer einer Wortleitung einer
detektierten fehlerhaften Speicherzelle,
- (a2) eine Eingabe-/Ausgabeeinheit-Nummer einer Eingabe-/Ausgabeeinheit
der detektierten fehlerhaften Speicherzelle,
- (a3) wenigstens eine erste Kennung, welche anzeigt, ob ein neuer
Fehler auf der gleichen Wortleitung, jedoch mit einer unterschiedlichen
Eingabe-/Ausgabeeinheit aufgetreten ist, und
- (a4) eine zweite Kennung, welche anzeigt, ob eine weitere fehlerhafte
Wortleitung bei der gleichen Eingabe-/Ausgabeeinheit aufgetreten
ist;
- (b) Vergleichen der Wortleitungsnummer und der Eingabe-/Ausgabenummer
der detektierten fehlerhaften Speicherzelle mit dem Dateninhalt
des Fehlerdiagnosefeldes,
- (b1) wenn die Wortleitungsnummer und die Eingabe-/Ausgabeeinheit-Nummer
der detektierten fehlerhaften Speicherzelle bereits in einer Leitung
des Feldes gespeichert sind, wird kein Update des Fehlerdiagnosefeldes
durchgeführt,
- (b2) anderenfalls, falls die Eingabe/Ausgabeeinheit-Nummer der
detektierten fehlerhaften Speicherzelle bereits in einer Leitung
des Fehlerdiagnosefeldes gespeichert ist, wird die Wortleitungsnummer
in der Leitung gespeichert,
- (b3) anderenfalls, falls die Wortleitungsnummer der detektierten
fehlerhaften Speicherzelle bereits in einer Leitung des Feldes gespeichert
ist, wird eine erste Kennung in der Leitung gesetzt,
- (b4) anderenfalls, falls eine weitere Leitung in dem Fehlerdiagnosefeld
verfügbar
ist, wird die Wortleitungsnummer und die Eingabe-/Ausgabeeinheit-Nummer
der detektierten fehlerhaften Speicherzelle in die weitere Leitung
geschrieben,
- (b5) anderenfalls wird angezeigt, dass der Hauptspeicher nicht
repariert werden kann.
-
Die
detektierten Fehler, welcher in dem Diagnosefeld gespeichert sind,
werden analysiert, um Wortleitungen und Eingabe/Ausgabeeinheiten
auszuwählen,
welche durch redundante Wortleitungen und durch redundante Eingabe-/Ausgabeeinheiten
des Hauptspeichers zu ersetzen sind. Das Analysieren der Fehler
wird durch eine Steuereinheit innerhalb der Diagnoseeinheit durchgeführt, welche
mit dem Diagnosefeld verbunden ist. Das Analysieren der Fehler weist
die folgenden Schritte für
jede Leitung des Diagnosefeldes auf,
wenn die erste Kennung
innerhalb der Leitung gesetzt ist, wird entschieden, dass die entsprechende
Wortleitung durch eine redundante Wortleitung zu ersetzen ist;
wenn
die zweite Kennung innerhalb der Leitung gesetzt ist, wird entschieden,
dass die fehlerhafte Eingabe-/Ausgabeein heit durch eine redundante
Eingabe-/Ausgabeeinheit zu ersetzen ist;
wenn die zweite Kennung
nicht gesetzt ist und die erste Kennung nicht gesetzt ist, wird
entschieden, dass entweder die fehlerhafte Eingabe-/Ausgabeeinheit
durch eine redundante Eingabe-/Ausgabeeinheit oder die fehlerhafte
Wortleitung durch eine redundante Wortleitung ersetzt wird.
-
Wie
in der
EP 02022312.9 (
EP 1408512 ) beschrieben,
steuert die Diagnoseeinheit eine Reparatureinheit, um die Sicherungen
für das
Ersetzen der Wortleitungen durch redundante Wortleitungen und der
Eingabe-/Ausgabeeinheiten durch redundante Eingabe-/Ausgabeeinheiten,
entsprechend dem Analysierergebnis, zu programmieren.
-
Der
Speicherchip, welcher in der
EP
02022312.9 beschrieben wird, weist auf: einen Hauptspeicher
mit einer Vielzahl von Speicherzellen, welche mit Hilfe von Wortleitungen
adressierbar sind, welche an die Wortleitungs-Adressdecoder angeschlossen
sind und welche mit Hilfe von Bitleitungen an die Eingabe-/Ausgabeeinheiten
angeschlossen sind, wobei der Hauptspeicher redundante Wortleitungen,
welche an die redundanten Wortleitungs-Adressdecoder angeschlossen
sind, und redundante Bitleitungen besitzt, welche an die redundanten
Eingabe-/Ausgabeeinheiten angeschlossen sind;
eine eingebaute
Selbstprüfeinheit
zum Detektieren fehlerhafter Speicherzellen in dem Hauptspeicher,
eine
Diagnoseeinheit, welche ein Diagnosefeld zum Speichern logisch detektierter
Fehler des Hauptspeichers besitzt.
-
In
jeder Leitung des Diagnosefeldes sind wenigstens speicherbar:
eine
Wortleitungsnummer einer Wortleitung, welche mit einer detektierten
Fehlerspeicherzelle verbunden ist, eine Eingabe/Ausgabeeinheit-Nummer
einer Eingabe-/Ausgabeeinheit, welche mit der detektierten fehlerhaften
Speicherzelle verbunden ist,
wenigstens eine erste Kennung,
welche anzeigt, ob ein neuer Fehler auf der gleichen Wortleitung,
jedoch mit einer unterschiedliche Eingabe-/Ausgabeeinheit aufgetreten
ist, und eine zweite Kennung, welche anzeigt, ob eine weitere fehlerhafte
Wortleitung mit der gleichen Eingabe-/Ausgabeeinheit aufgetreten
ist.
-
Die
Diagnoseeinheit analysiert die detektierten Fehler, welche in dem
Diagnosefeld gespeichert sind, um Wortleitungen in den Eingabe-/Ausgabeeinheiten
auszuwählen,
welche durch redundante Wortleitungen und redundante Eingabe-/Ausgabeeinheiten
des gleichen Hauptspeichers zu ersetzen sind.
-
Die
Diagnoseeinheit steuert eine Reparatureinheit, um Sicherungen für das Ersetzen
von Wortleitungen durch redundante Wortleitungen und der Eingabe-/Ausgabeeinheiten
durch redundante Eingabe-/Ausgabeeinheiten, entsprechend dem Analysierergebnis,
zu programmieren.
-
Wie
aus 4 ersehen werden kann, weist der Speicherchip 1 entsprechend
der vorliegenden Erfindung ein Speicherzellfeld 2 mit einer
eingebauten Redundanz auf. Das Speicherzellfeld 2 weist
eine Vielzahl von Speicherzellen auf, welche mit Hilfe von Wortleitungen
und Bitleitungen adressierbar sind. Der Speicher 2 weist
redundante Wortleitungen und redundante Bitleitungen auf, welche
zum Reparieren von fehlerhaften Speicherzellen vorgesehen sind.
Das Speicherzellfeld 2 ist mit einer eingebauten Prüfeinheit 3 verbunden, welche
eine Prüfeinheit 9,
eine Diagnoseeinheit 5 und eine Reparatureinheit 6 aufweist.
Die Reparatureinheit 6 ist mit einem Auslöse-Interface 7 verbunden,
welches zum Ersetzen von Wortleitungen durch redundante Wortleitungen
und von Eingabe/Ausgabeeinheiten durch redundante Eingabe-/Ausgabeeinheiten
innerhalb des Speicherzellfeldes 2 vorgesehen ist.
-
Die
Prüfeinheit 4 führt eine
Prüfung
des Speicherzellfeldes 2 innerhalb des Chips 1 aus
und prüft,
ob es irgendwelche Spei cherzellen gibt, welche defekt sind. Die
Diagnoseeinheit 5 besteht aus einer Steuereinheit und einem
Diagnosefeld. Das Diagnosefeld ist für das Speichern logisch detektierter
Fehler innerhalb des Hauptspeichers 2 vorgesehen, welche
durch die Prüfeinheit 4 in
einem Prüfmodus
gefunden wurden. Die Steuereinheit steuert das Speichern der detektierten
Fehler des Hauptspeichers 2 in dem getrennten Diagnosefeld innerhalb
der Diagnoseeinheit 5. 9 zeigt
ein Beispiel einer Tabelle, welche innerhalb des Diagnosefeldes gespeichert
ist. Das Speichern von Fehlern wird in einer derartigen Weise durchgeführt, dass
die notwendige Speicherkapazität
oder Speichergröße des Diagnosefeldes
minimiert wird. Das Diagnosefeld speichert in einer logischen Weise
die Fehler, welche in dem Speicherzellfeld 2 gefunden wurden.
Die Steuereinheit innerhalb der Diagnoseeinheit 5 steuert
das Speichern der detektierten Fehler in das Diagnosefeld und analysiert
die gespeicherten Fehler, um Wortleitungen und Eingabe-/Ausgabeeinheiten
innerhalb des Speicherzellfeldes auszuwählen, welche durch redundante
Wortleitungen und redundante Eingabe-/Ausgabeeinheiten zu ersetzen
sind. Abhängig
von dem Analysierergebnis berechnet die Reparatureinheit eine Reparaturvorgehensweise.
Auf der Basis der Reparaturvorgehensweise führt das Auslöse-Interface 7 eine
Vorsicherung aus, um Wortleitungen und Eingabe-/Ausgabeeinheiten
der fehlerhaften Speicherzellen durch redundante Wortleitungen und
redundante Eingabe/Ausgabeeinheiten zu ersetzen. Im nächsten Schritt
wird der provisorisch reparierte Speicher 2 wieder geprüft, und
wenn keine weiteren Fehler detektiert werden, werden die Sicherungen
innerhalb des Auslöse-Interface 7 ausgelöst.
-
Wie
aus 4 ersehen werden kann, weist der Speicherchip 1 auf:
eine eingebaute Selbstprüfeinheit 3,
welche eine Prüfeinheit 4,
eine Diagnoseeinheit 5, eine Reparatureinheit 6 und
ein Auslöse-Interface 7 besitzt.
Die eingebaute Selbstprüfeinheit 3 ist
mit der Speicherzelle 2 über einen internen Adressbus
A und einen internen Datenbus DI, DO verbunden. Außerdem steuert
die eingebaute Selbstprüfeinheit 3 das
Steuer zellfeld durch Steuersignale CS (Chip auswählen) und durch ein Lese-/Schreibsteuersignal
(RW). Das Speicherzellfeld 2 weist eine Vielzahl von Speicherzellen
auf, welche durch Wortleitungen und Bitleitungen adressierbar sind.
Bis hierher weist das Speicherzellfeld 2 redundante Speicherzellen
für das
Reparieren fehlerhafter Speicherzellen auf. Dieses und die Speicherzelle 2 beinhalten
redundante Ausgabeeinheiten und redundante X-Adressdecoder, wie
in 7 gezeigt wird.
-
Die
Prüfeinheit 4 innerhalb
der Prüfeinheit 3 ist
für das
Detektieren fehlerhafter Speicherzellen innerhalb des Speicherzellfeldes 2 vorgesehen
bzw. geschaffen. Die Prüfeinheit 4 erzeugt
ein Prüfdatenfeld,
welches in die Speicherzellen geschrieben wird. In einem nächsten Schritt
werden die adressierten Speicherzellen durch die Prüfeinheit
gelesen, und die wiederhergestellten Daten werden mit den ursprünglich angelegten Prüfdaten verglichen.
Wenn detektiert wird, dass eine Speicherzelle fehlerhaft ist, speichert
die Diagnoseeinheit die Adresse der fehlerhaften Speicherzelle in
einer Tabelle in dem Fall, dass diese Adresse nicht bereits gespeichert
ist. Die Diagnoseeinheit 5 reicht die Tabelle der fehlerhaften
Adressen an die Reparatureinheit weiter, welche eine Speicherreparatur-Vorgehensweise
berechnet, wie dies in Verbindung mit den 10a bis 10g beschrieben wird.
-
Die
berechnete Speicherreparatur-Vorgehensweise wird an das Sicherungsauslöse-Interface 7 entsprechend
der vorliegenden Erfindung angelegt. Das Sicherungsauslöse-Interface 7 weist
ein Klinkeregister für
das Klinken der berechneten Speicherreparatur-Vorgehensweise auf,
wenn ein Vorsicherungsanforderungssignal von einer externen Prüfvorrichtung 8 über eine
erste Steuerleitung 9 empfangen wird, wie dies in 4 gezeigt
wird. Das Sicherungsauslöse-Interface 7 weist
ferner elektrische Sicherungen auf, welche entsprechend der berechneten
Speicherreparatur-Vorgehensweise ausgelöst werden, wenn ein Auslöseanforderungssignal
von der externen Prüfvorrichtung 8 über eine
zweite Steuerleitung 10 empfangen wird, wie dies in 4 gezeigt
wird. Die eingebaute Selbstprüfeinheit 3 ist
mit der externen Prüfvorrichtung 8 durch
weitere Steuerleitungen 11 bis 14 verbunden. Über die
Steuerleitung 11 empfängt
die eingebaute Selbstprüfeinheit 3 ein
Start-Prüf-Signal von der externen
Prüfvorrichtung,
welches die Prüfvorgehensweise
der Prüfeinheit 4 startet.
Wenn die Prüfung
beendet ist, wird dies der Prüfeinrichtung 8 durch
eine Steuerleitung 12 angezeigt. Im Falle, dass die eingebaute
Selbstprüfeinheit 3 detektiert,
dass der Speicher nicht reparierbar ist, sendet sie ein Fehlerspeichersignal
an die Prüfeinrichtung 8 über die
Steuerleitung 13. Im Falle, dass detektiert wird, dass kein
Fehler aufgetreten ist, sendet die eingebaute Selbstprüfeinheit 3 eine
entsprechende Nachricht an die Prüfeinrichtung 8 über die
Steuerleitung 14.
-
Die
Prüfeinheit 4 überreicht
die Adressen der fehlerhaften Speicherzellen an die Diagnoseeinheit 5 über die
Datenleitungen 15. Die Diagnoseeinheit 5 sendet
die Tabelle der ursprünglich
detektierten Fehler an die Reparatureinheit über die Datenleitungen 16.
Die Reparatureinheit 6 wendet die berechnete Speicherreparaturvorgehensweise
an dem Sicherungsauslöse-Interface,
entsprechend der vorliegenden Erfindung, über die Leitungen 17 an.
-
5 zeigt
ein Flussdiagramm des Reparaturprozesses, welcher durch die eingebaute
Selbstprüfeinrichtung 3 durchgeführt wird,
wie dies in 4 gezeigt wird.
-
In
einem ersten Schritt S1 prüft
die eingebaute Selbstprüfeinheit 3,
ob sie ein Startsignal von der externen Prüfeinrichtung 8 über die
Steuerleitung 11 empfangen hat.
-
Nachdem
das Startprüfsteuersignal
empfangen wurde, schreibt die Prüfeinheit 4 ein
Prüfdatenfeld
in die Speicherzellen des Speicherzellfeldes 2 in einem
Schritt S2.
-
Die
geschriebenen Speicherzellen werden dann durch die Prüfeinheit 4 in
einem weiteren Schritt S3 gelesen.
-
Im
Schritt S4 vergleicht die Prüfeinheit 4 das
ursprüngliche
Prüfdatenfeld,
welches bei den Speicherzellen angewandt wurde, mit den Daten, welche
von den Speicherzellen gelesen werden.
-
Wenn
das Prüfdatenfeld
identisch mit den ausgelesenen Daten ist, wird entschieden, dass
keine fehlerhafte Speicherzelle in dem geprüften Speichersegment geliefert
wird, und die Vorgehensweise fährt
mit dem Schritt S5 fort.
-
Falls
das Prüfdatenfeld
nicht identisch mit den Daten ist, welche von der geprüften Speicherzelle
gelesen werden, wird die Adresse der fehlerhaften Speicherzelle
im Schritt S6 durch die Diagnoseeinheit 5 gespeichert.
-
Im
Schritt S5 wird geprüft,
ob alle Speicherzellen in dem Speicherzellfeld 2 geprüft wurden.
Die Schleife zwischen den Schritten S2 bis S5 wird durchgeführt, bis
alle Speicherzellen innerhalb des Speicherzellfeldes geprüft wurden.
-
Im
Schritt S6 wird geprüft,
ob irgendwelche fehlerhaften Adressen durch die Prüfeinheit 4 in
einem Schritt S7 detektiert wurden.
-
Im
Falle, dass das Speicherzellfeld 2 nicht irgendwelche fehlerhaften
Speicherzellen enthält,
sendet die eingebaute Prüfeinheit 3 ein
Kein-Fehler-Signal und ein Prüfung-Ende-Signal
an die externe Prüfeinrichtung 8 über die
Steuerleitungen 12, 14 in einem Schritt S8.
-
Falls
in dem Schritt S7 entschieden wird, dass fehlerhafte Adressen detektiert
wurden, wendet die Diagnoseeinheit eine Tabelle von fehlerhaften
Adressen an der Reparatureinheit 6 über die Datenleitungen 16 an,
und die Reparatureinheit 6 be rechnet eine Speicherreparaturvorgehensweise
auf der Grundlage der gespeicherten Adressen im Schritt S9.
-
In
einem weiteren Schritt S10 wird von der Reparaturvorgehensweise
entschieden, ob eine berechnete Reparaturvorgehensweise gefunden
werden konnte oder nicht.
-
Wenn
keine ausreichende Reparaturvorgehensweise für das Reparieren des Speicherzellfeldes 2 berechnet
werden konnte, sendet die eingebaute Selbstprüfeinheit 3 ein Fehlerspeichersignal
und ein Prüfung-Ende-Signal
an die externe Prüfeinrichtung 8 über die
Steuerleitungen 12, 13 in einem Schritt S11. In
diesem Fall kann der Speicherchip 1 nicht repariert werden
und muss ausgesondert bzw. ausgestoßen werden.
-
Falls
entschieden wird, dass eine ausreichende Reparaturvorgehensweise
berechnet werden kann, legt im Schritt S10 die Reparatureinheit 6 die
berechnete Speicherreparaturvorgehensweise für das Auslösen der Sicherungen innerhalb
des Sicherungsauslöse-Interface 7 über die
Leitungen 17 an und sendet ein Prüfung-Ende-Signal an die externe
Prüfeinrichtung über die
Steuerleitung 12 in einem Schritt S12.
-
6 zeigt
ein weiteres Flussdiagramm einer bevorzugten Ausführungsform
des Programmlaufs in der externen Prüfeinrichtung 8.
-
Im
Schritt S1 sendet die externe Prüfeinrichtung 8 ein
Startsignal über
die Steuerleitung 11 an den Speicherchip 1.
-
Im
Schritt S2 wartet die externe Prüfeinrichtung 8,
bis ein Prüfung-Ende-Signal
von der eingebauten Selbstprüfeinheit 3 über die
Leitung 12 empfangen wurde.
-
Nachdem
das Prüfung-Ende-Signal
empfangen wurde, prüft
die externe Prüfeinrichtung 8,
ob ein Kein-Fehler-Signal über
die Leitung 14 im Schritt S3 empfangen wurde.
-
Im
Falle, dass kein Fehlersignal empfangen wurde, ist keine Reparatur
notwendig, und der Vorgang stoppt im Schritt S4.
-
Falls
im Schritt S3 entschieden wurde, dass ein Fehler aufgetreten ist,
prüft die
externe Prüfeinrichtung 8 im
Schritt S5, ob ein Fehl-Speichersignal über die Leitung 13 empfangen
wurde. Im Falle, dass ein Fehl-Speichersignal empfangen wurde, wird
für den
Speicherchip 1 durch die externe Prüfeinrichtung 8 entschieden, dass
er nicht reparierbar ist, und der Vorgang stoppt im Schritt S6.
-
Im
Fall, dass entschieden wird, dass der Speicherchip 1 reparierbar
ist, prüft
die externe Prüfeinrichtung 8 im
Schritt S5, ob im Schritt S7 ein Vorsicherungs- oder ein direktes
Auslösen
der elektrischen Sicherungen gewünscht
wird. Ob eine Vorsicherungs- oder ein direktes Auslösen durchzuführen ist,
kann von einem Benutzer durch Eingeben eines Steuersignals an die
Prüfeinrichtung 8 oder
durch den Software-Lauf innerhalb der Prüfeinrichtung 8 entschieden
werden.
-
Im
Fall, dass im Schritt S7 entschieden wird, zunächst eine Vorsicherung der
elektrischen Sicherungen durchzuführen, sendet die externe Prüfeinrichtung 8 ein
Vorsicherungsanforderungssignal an das Auslöse-Interface 7 über die
Steuerleitung 9 im Schritt S8.
-
Außerdem sendet
in einem Schritt S9 die externe Prüfeinrichtung 8 ein
weiteres Startprüfsignal über die
Steuerleitung 11 an die eingebaute Selbstprüfeinrichtung 3,
um den Prüfvorgang
erneut für
alle Speicherzellen innerhalb des Speicherzellfeldes 2 zu
starten.
-
Das
Prüfen
der Speicherzellen ist ein Wiederdurchlauf, und es wird geprüft, ob die
berechnete Reparaturvorgehensweise und die ausgelösten Sicherungen
zu einem reparierten Speicherzellfeld 2 führen.
-
Im
Schritt S10 prüft
die Prüfeinrichtung 8,
ob sie im Schritt S10 ein Kein-Fehler-Signal von der eingebauten
Selbstprüfeinheit 3 über die
Steuerleitung 14 erhalten hat.
-
Im
Fall, dass es noch einen Fehler gibt, zeigt die Prüfeinrichtung 8 in
einem Schritt S11 an, dass der Speicherchip 1 nicht repariert
werden kann. Danach stoppt der Vorgang im Schritt S12.
-
Wenn
im Schritt S10 die externe Prüfeinrichtung 8 realisiert,
dass kein Fehlersignal von der eingebauten Selbstprüfeinheit 8 empfangen
wurde, sendet sie in einem Schritt S13 ein Auslöseanforderungssignal an das
Sicherungsauslöse-Interface über die
Steuerleitung 10. Das Sicherungsauslöse-Interface 7 löst die Sicherungen
permanent aus, um das Speicherzellfeld 2 zu reparieren.
Durch das permanente Auslösen
der Sicherungen wird die Speicherreparatur-Vorgehensweise für alle Zeit
gespeichert, sogar wenn der Speicherchip 1 keine Spannungsversorgung
erhält.
Nach dem Schritt S13 stoppt der Vorgang im Schritt S14.
-
7 zeigt
ein Speicherzellfeld 2 innerhalb eines Speicherchips 1,
wie in 5 gezeigt. In der in 7 gezeigten
Ausführungsform
ist das Speicherzellfeld 2 in zwei Speicherhälften 2a, 2b aufgeteilt,
wobei jede Hälfte
eine Matrix von Speicherzellen besitzt. Die Speicherzellen sind
an x-Adress-Decoder 18 und
an Eingabe-/Ausgabeeinheiten 19 angeschlossen. Die Eingabe-/Ausgabeeinheiten 19 sind
an Eingabe-/Ausgabelötstellen 20 des
Speicherchips 1 angeschlossen. In dem gegebenen Beispiel
ist jede Eingabe-/Ausgabeeinheit 19 mit den 16 Bitleitungen
verbunden.
-
Wie
aus 7 ersehen werden kann, weist der Speicher 2 ferner
redundante X-Adress-Decoder 21 und redundante Eingabe/Ausgabeeinheiten 22a, 22b auf.
Ferner ist eine Steuer- und Vergleichseinheit 23 vorgesehen,
welche mit dem Adressbus 24 und mit dem Sicherungsauslöse-Interface 7 über Leitungen 25 verbunden
ist.
-
8 zeigt
die Architektur der Eingabe-/Ausgabeeinheiten 19 in dem
Speicherchip 1 entsprechend der vorliegenden Erfindung.
Wie aus 8 ersehen werden kann, ist eine
redundante Eingabe-/Ausgabeeinheit 22b vorgesehen, welche
durch das Auslöse-Interface 7 aktiviert
werden kann. Das Auslöse-Interface 7 ist über Steuerleitungen 26 mit
Multiplexern innerhalb einer Multiplexstufe 27 verbunden.
Das Auslöse-Interface 7 weist
die Informationsdaten auf der Eingabe-/Ausgabeeinheit 19 auf,
welche durch die redundante Eingabe-/Ausgabeeinheit 22b zu
ersetzen sind. Ein Steuersignal wird an die Multiplexerstufe 27 geliefert,
um die Eingabe-/Ausgabeeinheit 19 zu blockieren, welche
mit wenigstens einer fehlerhaften Speicherzelle innerhalb des Speicherzellfeldes 2 verbunden
ist und bei welcher entschieden ist, dass sie von dem entsprechenden
Datenlötanschluss 20 zu
ersetzen ist. Außerdem
ist die redundante Eingabe-/Ausgabeeinheit 22b mit dem
Lötanschluss 19b-7 als
Substitution verbunden. Die redundante Eingabe-/Ausgabeeinheit 22b wird
durch das Auslöse-Interface 7 aktiviert.
Das Schaffen der zusätzlichen
Multiplexerstufe 27 hat überhaupt keinen Einfluss auf die
Signalverzögerung.
-
9 zeigt
eine bevorzugte Ausführungsform
eines Diagnosefeldes innerhalb einer Diagnoseeinheit 5.
In dem Diagnosefeld ist eine Fehldiagnose-Tabelle für jede Hälfte 2a, 2b des
Speicherzellfeldes 2 gespeichert. Das Fehldiagnosefeld
hat mehrere Leitungen, in welchen die Nummer der Leitungen gleich
der Nummer der unabhängigen
Fehler ist, welche in dem fehlerhaften Hauptspeicher 2 repariert
werden können.
-
In
dem gegebenen Beispiel, welches in 9 gezeigt
wird, sind drei Leitungen, Leitung 0, Leitung 1, Leitung 2 vorgesehen
bzw. geschaffen. Das Diagnosefeld, welches in 9 gezeigt
wird, weist mehrere Spalten auf. Die erste Spalte F.WL zeigt die
Nummer einer fehlerhaften Wortleitung an, welche in dem Speicherzellfeld 2 detektiert
wurde. Die nächste
Spalte Fg.BIS ist eine Kennung, welche gesetzt wird, wenn es einen neuen
Fehler auf der gleichen Wortleitung wie in F.WL gibt, aber mit einer
unterschiedlichen Eingabe-/Ausgabeeinheit. In der nächsten Spalte
F.WL1 kann die Wortleitungsnummer einer zweiten fehlerhaften Wortleitung mit
der gleichen Eingabe/Ausgabeeinheit gespeichert werden. Fg.BIS1
ist eine Kennung, welche anzeigt, wenn sie gesetzt ist, dass es
einen neuen Fehler auf der gleichen Wortleitung wie F.WL1 gibt,
aber mit einer unterschiedlichen Eingabe-/Ausgabeeinheit. Fg.WL2
ist eine Kennung, welche gesetzt ist, wenn es eine dritte fehlerhafte
Wortleitung mit der gleichen Eingabe-/Ausgabeeinheit gibt. In der
letzten Spalte F.EA kann die Eingabe/Ausgabeeinheit-Nummer der fehlerhaften
Eingabe/Ausgabeeinheit des Speicherzellfeldes 2 gespeichert werden.
Basierend auf der Tabelle, welche in 9 gezeigt
wird, wird eine Vorgehensweise berechnet, um den Speicher zu reparieren,
welche das Format besitzt, welches in 11 gezeigt
wird.
-
10a bis 10f zeigen
ein Beispiel des Füllens
des Diagnosefeldes, welches in 9 gezeigt wird.
-
Wie
aus 10a zu ersehen ist, wenn die
Prüfeinheit 4 einen
Fehler F1 einer fehlerhaften Speicherzelle detektiert, welche mit
der Wortleitung WL2 und der Eingabe-/Ausgabeeinheit 60 in
der rechten Speicherhälfte 2b verbunden
ist, wird die X-Adresse
der detektierten Wortleitung in der ersten Spalte gespeichert, und die
Nummer der fehlerhaften Eingabe-/Ausgabeeinheit 60 wird
in der letzten Spalte der Leitung 0 in der rechten Tabelle gespeichert.
-
Wie
in 10b gezeigt wird, wird als Nächstes eine weitere defekte
Speicherzelle F2 detektiert, welche mit der Eingabe-/Ausgabeeinheit 3 und
mit der Wortleitung 3 verbunden ist. Jede Wortleitung weist
eine Anzahl von Wortleitungen für
das Liefern eines differentiellen Signals auf. Wenn der Fehler auf
der Wortleitung WL3 ist und immer eine Anzahl von Wortleitungen
repariert wird, wird WL3 gleich der Wortleitung WL2 für das Speichern
betrachtet. Die Nummer der fehlerhaften Wortleitung WL2 und die
Nummer der fehlerhaften Eingabe-/Ausgabeeinheit EA3 werden in der
linken Tabelle gespeichert.
-
Als
Nächstes,
wie aus 10c ersehen werden kann, wird
ein weiterer Fehler F3 gefunden. Die fehlerhafte Speicherzelle ist
mit der Wortleitung 8 und der Eingabe-/Ausgabeeinheit 60 verbunden.
Die Nummer der zweiten fehlerhaften Wortleitung und die Eingabe-/Ausgabeeinheit 60 werden
in der Spalte F.WL1 der rechten Tabelle gespeichert.
-
10d zeigt die Situation, nachdem ein weiterer
Fehler F4 detektiert wird. Wie aus 11d ersehen werden
kann, werden zwei defekte Speicherzellen, welche mit der Wortleitung 8 verbunden
sind, detektiert. Die linke Tabelle wird durch Speichern der Nummer
der detektierten Wortleitung WL8 aktualisiert, welche die zweite
fehlerhafte Zelle in dieser Wortleitung mit der gleichen Eingabe-/Ausgabeeinheit
EA3 anzeigt, und eine Kennung Fg.BIS1 wird gesetzt, welche anzeigt,
dass es einen neuen Fehler auf der gleichen Wortleitung WL8 gibt,
aber mit einer unterschiedlichen Eingabe-/Ausgabeeinheit (in diesem
Fall der Eingabe-/Ausgabeeinheit EA0).
-
Ein
weiterer Fehler wird detektiert, wie dies aus 10e ersehen werden kann. Der nächste Fehler F5 resultiert
aus einer fehlerhaften Speicherzelle, welche mit der Wortleitung 10 und
der Eingabe-/Ausgabeeinheit 40 verbunden ist. Da eine neue
Eingabe-/Ausgabeeinheit 40 betroffen ist, wird eine neue
Leitung in der rechten Tabelle aktiviert, und die Wortleitungsnummer
der detektierten fehlerhaften Adresse WL10 wird in diese Leitung
geschrieben.
-
10f zeigt die Situation, nachdem zwei zusätzliche
Fehler F6 gefunden sind. Die Kennung Fg.WL2 in der rechten Tabelle
zeigt an, dass eine dritte fehlerhafte Speicherzelle in der Wortleitung 10 gefunden
wurde, welche mit der gleichen Eingabe-/Ausgabeeinheit EA60 verbunden
ist. In der linken Tabelle zeigt die Kennung Fg.WL2 an, dass eine
dritte fehlerhafte Speicherzelle gefunden wurde, welche mit der
Wortleitung WL10 und der gleichen Eingabe-/Ausgabeeinheit EA3 verbunden
ist.
-
10g zeigt die Situation nach dem Finden eines
Fehlers F7, welcher aus fünf
fehlerhaften Speicherzellen besteht, welche mit der Wortleitung
Wl10 verbunden sind. Fg.BIS zeigt an, dass es einen neuen Fehler
auf der gleichen Wortleitung gibt, jedoch mit einer unterschiedlichen
Eingabe-/Ausgabeeinheit.
-
In
dem in 10a–10g gegebenen
Beispiel ist ein 4k × 64
SRAM 2, welcher zwei redundante Eingabe-/Ausgabeeinheiten und zwei
redundante Wortleitungen besitzt. Es kann eine unterschiedliche
Art von Redundanz in einem Speicherzellfeld 2 benutzt werden.
Mögliche
Redundanzen sind z.B. zwei redundante Wortleitungen und zwei redundante
Eingabe-/Ausgabeeinheiten, eine redundante Wortleitung und zwei
redundante Eingabe-/Ausgabeeinheiten, zwei redundanten Eingabe-/Ausgabeeinheiten,
zwei redundante Wortleitungen oder nur eine redundante Wortleitung.
Es ist z.B. möglich,
die drei unabhängigen
Fehler zu reparieren, wenn zwei redundante Wortleitungen und eine
redundante Eingabe-/Ausgabeeinheit vorgesehen sind. Ein unabhängiger Fehler
ist ein Fehler, wenn die unabhängigen
Adressen und die Eingabe-/Ausgabeeinheiten unterschiedlich sind.
Der erste unabhängige
Fehler kann durch Ersetzen der Wortleitung durch eine redundante Wortleitung
repariert werden. Der zweite Fehler kann auch durch Ersetzen einer
Wortleitung mit der zweiten redundanten Wortleitung repariert werden,
und ein dritter Fehler wird durch Nutzen einer redundanten Eingabe/Ausgabeeinheit
repariert. Wenn ein weiterer Fehler in dieser Situation auftritt,
sei es, dass dieser neue Fehler auf der gleichen Wortleitung oder
Eingabe-/Ausgabeeinheit wie ein vorausgegangener Fehler ist, und
es ist möglich,
diesen zusätzlichen
Fehler zu reparieren. Wenn der neue Fehler in einer neuen Wortleitung
oder die fehlerhafte Speicherzelle mit einer anderen Eingabe-/Ausgabeeinheit
wie die vorherigen Fehler auftreten, kann dieser zusätzliche
Fehler nicht repariert werden, und der Hauptspeicher 2 bleibt
defekt.
-
Jeder
Fehler wird durch Speichern seiner Wortleitung und seiner Eingabe-/Ausgabeeinheit
in einer Leitung des Diagnosefeldes festgehalten. Die Anzahl von
Leitungen, welche in dem Feld erforderlich ist, ist gleich der Anzahl
der unabhängigen
Fehler, welche mit Redundanz repariert werden sollen. Wenn entschieden wird,
drei unterschiedliche Fehler zu reparieren, muss ein Feld mit drei
Leitungen vorgesehen werden. Wenn mehr unabhängige Fehler in Betracht gezogen
werden müssen,
muss entsprechend die Anzahl der Leitungen erhöht werden.
-
Die
folgende Auflistung zeigt einen Algorithmus zum Speichern detektierter
Fehler eines Hauptspeichers 2 in dem getrennten Diagnosefeld,
wie in 9 gezeigt. In dem gegebenen Beispiel sind zwei
redundante Wortleitungen und zwei redundante Eingabe-/Ausgabeeinheiten
vorgesehen.
-
-
-
Das
nächste
Protokoll zeigt einen Algorithmus, um die detektierten Fehler zu
analysieren, welche in dem Diagnosefeld gespeichert sind.
-
-
Wenn
beispielsweise die Diagnosetabelle den Dateninhalt besitzt, wie
er in 10g in dem linken Feld gezeigt
wird, zeigt die erste Leitungskennung Fg.BSI1, welche gesetzt ist,
an, dass die Wortleitung WL8 zu reparieren ist. Die Kennung Fg.WL2,
welche auch gesetzt ist, zeigt an, dass die Eingabe/Ausgabeeinheit
EA3 zu reparieren ist. In der zweiten Zeile zeigt die Kennung Fg.BIS
an, dass die Wortleitung WL10 zu reparieren ist.
-
Das
Analysieren der rechten Hälfte
des Feldes zeigt in der ersten Leitung, dass die Kennung Fg.WL2 gesetzt
ist, so dass die Eingabe-/Ausgabeeinheit EA60 zu reparieren ist.
In der zweiten Leitung ist die Kennung Fg.BIS gesetzt, welche anzeigt,
dass die Wortleitung WL10 zu reparieren ist.
-
Der
Analysierschritt zeigt an, dass die Wortleitungen WL8, die Eingabe-/Ausgabeeinheit 3,
die Wortleitung 10, die Eingabe-/Ausgabeeinheit 60 und
die Wortleitung 10 zu reparieren sind. Da die Wortleitung 10 eine
Doppelanpassung ist, kann die Diagnoseeinheit 5 die Reparatureinheit 6 in
einer derartigen Weise steuern, dass die Reparatureinheit 6 die
Sicherungen innerhalb des Auslöse-Interface 7 programmiert,
um die Wortleitung 8, die Eingabe-/Ausgabeeinheit 3,
die Wortleitung 10 und die Eingabe-/Ausgabeeinheit 60 zu
reparieren. Die Reparatur wird durch Substituieren gefundener Wortleitungen
und Eingabe-/Ausgabeeinheiten durch redundante Wortleitungen und
redundante Eingabe-/Ausgabeeinheiten, welche in dem Hauptspeicher 2 des
Speicherchips 1 vorgesehen sind, durchgeführt.
-
Die
notwendige Speicherkapazität
des Diagnosefeldes, welches in 9 gezeigt
wird, ist niedrig, so dass die notwendige Chipfläche für das Implementieren dieses
Diagnosefeldes klein ist. Ein weiterer Vorteil des Speicherchips 1 besteht
darin, dass die notwendige Fläche
für die
Fehlerspeicherung unabhängig
von der Größe des Speichers
ist, der zu reparieren ist. Die Diagnose der besten Reparaturvorgehensweise
kann sehr schnell durchgeführt
werden, da, während
der BIST-Algorithmus durch die eingebaute Selbstprüfeinheit 3 des Speicherchips 1 ausgeführt wird,
eine Vorbehandlung bereits aufgetreten ist, z.B. die fehlerhaften
Wortleitungen und Eingabe-/Ausgabeeinheiten sind bereits detektiert.
In dem gegebenen Beispiel benötigt
die Diagnoseeinheit 5 nur fünf Taktzyklen, um die Reparaturvorgehensweise
zu berechnen. In einem herkömmlichen Speicherchip
benötigt
die Diagnoseeinheit eine Anzahl von Taktzyklen, welche von der jeweiligen
Speichergröße des Hauptspeichers
abhängt.
Das Fehlerspeicherverfahren ist unabhängig von der Architektur des
Speichers 1, unabhängig
von dem benutzten BIST-Algorithmus und unabhängig von der Art des Speichers,
d.h. das Verfahren kann für
jegliche Art von Speichern, wie z.B. SRAM, DRAM und CAM benutzt
werden. Es ist möglich,
alle detektierten Fehler in einem Speicher in einem Feld mit einer
minimalen Speichergröße zu speichern,
abhängig
nur von der Art der Redundanz, d.h. der Anzahl von redundanten Wortleitungen
und/oder redundanten Bitleitungen, welche in dem Speicher 2 vorgesehen
sind.
-
11 zeigt
die Datenstruktur einer bevorzugten Ausführungsform der Speicherreparatur-Vorgehensweise,
welche durch die Reparatureinheit 6 berechnet ist. In der
gezeigten Ausführungsform
weist das Speicherzellfeld zwei redundante Eingabe-/Ausgabeeinheiten 22 und
zwei redundante Wortleitungen für
das Speicherzellfeld 2 auf, welches 8 K × 32 Bit
besitzt. In diesem Fall weist die Speicherreparatur-Vorgehensweise 30 Bits
auf, wie in 11 gezeigt.
-
Die
Speicherreparatur-Vorgehensweise weist vier Datenfelder auf. In
dem ersten Datenfeld wird die Nummer einer ersten Eingabe-/Ausgabeeinheit 19 aufgezeigt,
welche zu ersetzen ist. Eine entsprechende Kennung zeigt an, ob
das Datenfeld einen gültigen
Wert enthält.
-
In
einem zweiten Datenfeld wird eine Nummer einer weiteren Eingabe-/Ausgabeeinheit,
welche zu ersetzen ist, festgehalten, und eine entsprechende Datenkennung
zeigt an, ob das zweite Datenfeld einen gültigen Wert enthält.
-
In
dem dritten Datenfeld wird eine Nummer einer ersten Wortleitung,
welche zu ersetzen ist, gespeichert, und eine entsprechende Kennung
zeigt an, ob das Datenfeld einen gültigen Wert enthält.
-
Das
vierte Datenfeld hält
auch eine Nummer einer Wortleitung, die zu ersetzen ist, fest, und
eine entsprechende Anzeigekennung wird geschaffen.
-
In
dem gegebenen Beispiel wird die Nummer der Eingabe-/Ausgabeeinheiten
durch einen Vier-Bit-Datenwert dargestellt. Die Nummer der Wortleitungen,
welche zu ersetzen ist, wird durch einen Neun-Bit-Datenwert dargestellt.
Entsprechend weist die Speicherreparatur-Vorgehensweise 30 Bits
auf, d.h. 4 Kennungsbits und 2 × 4
Bits für
die Eingabe-/Ausgabeeinheiten, welche zu ersetzen sind, und 2 × 9 Datenbits
für zwei
redundante Wortleitungen, welche auszutauschen sind. Die ...-Reparaturvorgehensweise,
wie sie in 12 gezeigt wird, wird durch
die Reparatureinheit 6 berechnet und wird an dem Sicherungsauslöse-Interface 7 entsprechend
der vorliegenden Erfindung über
die Datenleitungen 17 angewendet.
-
12 zeigt
eine bevorzugte Ausführungsform
des Sicherungsauslöse-Interface 7 entsprechend
der vorliegenden Erfindung. Das Sicherungsauslöse-Interface 7 ist
mit der Reparatureinheit 6 über die Datenleitungen 17 verbunden,
welche z.B. 30 Datenleitungen für jedes Datenbit der Speicherreparatur-Vorgehensweise aufweist,
wie in 11 gezeigt. Das Sicherungsauslöse-Interface 7 entsprechend
der vorliegenden Erfindung weist ein Klinkeregister 28 und
eine Sicherungsauslöseeinheit 29 auf.
Das Klinkeregister 28 ist für das Klinken der berechneten
Speicherreparatur-Vorgehensweise vorgesehen, wenn ein Vorsicherungssignal
an dem Sicherungsauslöse-Interface 7 über die
Steuerleitung 9 von der externen Prüfeinrichtung 8 angewendet wird.
Das Klinkeregister 28 weist mehrere Flip-Flop-Schaltungen 28-1, 28-2,
..., 28-N auf, welche durch ein Taktsignal CLK getriggert
werden, welches über
eine Taktsignalleitung 3 angelegt wird. Jede Flip-Flop-Schaltung 28-i weist
einen Freigabeeingang 33-i auf, welcher mit der Vorsicherungsanforderungs-Steuersignalleitung 9 verbunden
ist. Außerdem
weist jede Flip-Flop-Schaltung 28-i einen Dateneingang 32-i auf,
welcher mit einer Datenleitung des Datenbusses 17 verbunden
ist. Auf diese Weise wird an jedes Flip-Flop 28-i des Klinkeregisters 28 ein
Datenbit der berechneten Speicherreparatur-Vorgehensweise angelegt.
Die Nummer des Flip-Flops 28-i innerhalb des Klinkeregisters 28 korrespondiert
mit der Wortbreite der Speicherreparatur-Vorgehensweise, wie in
-
11 gezeigt.
In dem gegebenen Beispiel weist das Klinkeregister 28 dreißig Klinke-Flip-Flops
auf. Jeder Flip-Flop 28-i besitzt einen Datenausgang 33-i,
welcher über
die Datenleitungen 34-i eines Datenbusses 34 mit
den ersten Anschlüssen 35 eines
Multiplexers 36 innerhalb des Sicherungsauslöse-Interface 7 verbunden
ist. Der Multiplexer 36 weist zweite Anschlüsse 37 auf,
welche mit der Sicherungsauslöseeinheit 29 über die
Datenleitungen 38 verbunden ist. Außerdem weist der Multiplexer 36 Ausgangsanschlüsse 39 auf,
welche mit dem Speicherzellfeld 2 über die Reparaturdatenleitungen 25 verbunden
sind. In der gezeigten Ausführungsform
ist die Anzahl der Datenleitungen des Datenbusses 34, des
Datenbusses 38 und des Datenbusses 25 gleich 30,
entsprechend der Wortbreite der Speicherreparatur-Vorgehensweise.
Die Sicherungsauslöseeinheit 29 weist
eine Auslösesteuerlogik 40 auf,
welche an die externe Prüfeinrichtung 8 durch
die Steuerleitung 10 angeschlossen ist. Die Sicherungsauslöseeinheit 29 weist
ferner ein erstes Abtastglied 41 des taktgetriggerten Flip-Flops 41-i auf.
Jeder Flip-Flop des Abtastgliedes 41 weist einen ersten
Dateneingang 42 auf, um ein Datenbit der Speicherreparatur-Vorgehensweise 17 zu
empfangen. Außerdem
besitzt jeder Flip-Flop des Abtastgliedes 41 einen zweiten
Eingang/Ausgang 43-i, welcher mit einer entsprechenden
elektrischen Sicherung 44-i verbunden ist. Die Flip-Flops 41-i weisen
Datenausgänge 45-i auf,
welche jeweils mit einer Datenleitung des Datenbusses 38 verbunden
sind und welche mit einem Anschluss 37-i des Multiplexers 36 verbunden
sind. Die Auslösesteuerlogik 40 ist
mit einem Zeigerabtastglied 46 verbunden, welches N Flip-Flops 46-i besitzt.
Der Ausgang 47-i eines Flip-Flops 46-i ist mit
einer elektrischen Sicherung 44-i verbunden. Wenn die Auslösesteuerlogik 40 ein
Auslöseanforderungssignal
von der externen Prüfeinrichtung 8 empfängt, löst sie die
elektri schen Sicherungen 44-i sequenziell entsprechend
dem Bitdatenfeld der angelegten Speicherreparatur-Vorgehensweise
aus, welche durch das Flip-Flop-Glied 41 geklinkt ist.
In jedem Taktzyklus des Taktsignals wird eine elektrische Sicherung 44-i durch
das entsprechende Zeigerabtast-Flip-Flop 46-i aktiviert
und ausgelöst
oder nicht ausgelöst
entsprechend dem Datenbit, welches durch das entsprechende Flip-Flop 41-i festgelegt
ist. In dem ersten Taktzyklus aktiviert das erste Abtastglied-Flip-Flop 46-1 die
elektrische Sicherung 44-1, welche im Falle ausgelöst wird,
dass das Flip-Flop 41-1 einen hohen Datenbitwert des Datenbits
der Speicherreparatur-Vorgehensweise
anzeigt, welche über
die entsprechende Datenleitung 17-i angelegt ist. Das Auslösen der
elektrischen Sicherungen wird durch Anlegen einer hohen Datenspannung
durchgeführt,
welche zu einem Überstrom
führt.
Im nächsten
Schritt aktiviert der Abtastglied-Flip-Flop 46-2 die nächste elektrische
Sicherung 44-2, welche im Fall ausgelöst wird, dass das entsprechende
Datenbit der Speicherreparatur-Vorgehensweise logisch hoch ist.
Der Auslösevorgang
wird durchgeführt,
bis die letzte elektrische Sicherung 44-N erreicht ist.
In der Ausführungsform
der Speicherreparatur-Vorgehensweise, wie sie in 11 gezeigt
wird, welche eine Wortbreite von 30 Bits besitzt, fragt der Auslöseprozess
nach 30 Taktzyklen. Durch das sequenzielle Auslösen der elektrischen Sicherungen 44-i ist
es möglich,
das Auslösen
ohne Erhöhen
einer Spannungsversorgung für
die Sicherungsauslöseeinheit 29 durchzuführen. Das
Auslösen
der Sicherungen kann mit einer geschlossenen Chip-Packung bzw. -Einheit
durchgeführt
werden.
-
Das
Sicherungsauslöse-Interface 7,
wie es in 2 gezeigt wird, kann zwischen
zwei Moden geschaltet werden. In einem ersten Modus wird die berechnete
Speicherreparatur-Vorgehensweise 17 durch das Klinkeregister 28 geklinkt
und an das Speicherzellfeld 2 durch Schalten der Eingangsanschlüsse 35 an
die Ausgangsanschlüsse 39 des
Multiplexers 36 angelegt. Auf diese Weise kann geprüft werden,
ob die berechnete Speicherreparatur-Vorgehensweise 17 wirklich
das Speicherzellfeld 2 repariert, bevor ein permanentes
Auslösen
der Sicherungen 44 durchgeführt wird. Nachdem darüber entschieden
wurde, dass die Speicherreparatur-Vorgehensweise 17, welche
durch die Reparatureinheit 6 berechnet wurde und durch
das Register 28 geklinkt wurde, zu einem reparierten Speicherzellfeld
führt,
wird die gefundene Speicherreparatur-Vorgehensweise durch Auslösen der
Sicherungen 44 innerhalb der Sicherungsauslöseeinheit 29 permanent
gespeichert. Zu diesem Zweck legt die Prüfeinrichtung 8 ein
Auslöseanforderungssignal
an die Auslösesteuerlogik 40 an,
welche sequenziell die Sicherungen 44-1 bis 44-N entsprechend
dem angelegten Datenbitfeld, welches die Speicherreparatur-Vorgehensweise
darstellt, auslöst.
-
Die
automatische Prüfdiagnosereparatur
mit selbstgesteuertem elektrischen Auslösen der Sicherung entsprechend
der vorliegenden Erfindung, welche durch das Sicherungsauslöse-Interface 7 durchgeführt wird, hat
die Vorteile, dass die Berechnungen, welche zu berechnen sind, um
die Sicherungen 44 auszulösen, durch die eingebaute Selbstprüfeinheit 3 und
nicht durch die externe Prüfeinrichtung 8 durchgeführt werden.
-
Folglich
kann ein extensiver Datenaustausch zwischen der externen Prüfeinrichtung 8 und
dem Speicherchip 1 durch das Benutzen eines vorher festgelegten
Datenprotokolls vermieden werden, wodurch Zeit gespart wird, den
Speicherchip zu reparieren, und Produktionskosten reduziert werden.