DE60219437T2

DE60219437T2 - Multiplex-relais-übertragungseinrichtung

Info

Publication number: DE60219437T2
Application number: DE60219437T
Authority: DE
Inventors: Akihiko Musashino-shi MATSUURA; Tomoyoshi Musashino-shi KATAOKA; Masahito Musashino-shi TOMIZAWA; Y. Yamada; S. Aisawa; Y. Hamada
Original assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: NTT Electronics Corp; NTT Inc
Priority date: 2001-02-19
Filing date: 2002-02-19
Publication date: 2008-01-03
Anticipated expiration: 2022-02-20
Also published as: JP3586204B2; DE60219437D1; EP1363426B1; JP2002247073A; WO2002067508A1; EP1363426A1; US20040114638A1; EP1363426A4

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft einen Multiplex-Repeater mit einer schnellen optischen Schnittstelle (zum Beispiel einer OTU-(Optical Transport- Unit)-Schnittstelle des OTN (Optical Transport Network), der verwendet wird, um das Anwendungsgebiet einer langsamen Schnittstelle (zum Beispiel Gigabit-Ethernet (im Folgenden als "GbE" bezeichnet) dramatisch zu erweitern.
STAND DER TECHNIK
Physikalische Schnittstellen von GbE und anderen LAN-Ethernets sind in der Reichweite beschränkt, und die maximale Reichweite ist bei 1000 GBASE-LX ca. 5 km.
Die Verbindung zwischen zwei LANs, die weiter als ein vorgeschriebener Abstand auseinanderliegen, wird durch einen SONET (Synchronous Optical Network)/SDH (Synchronous Digital Hierarchy)-Repeater mit einem Router oder einer Schnittstelle hergestellt, der eine POS-(Packet over SONET) oder EOS-(Ethernet over SONET)-Schnittstelle hat – dies erhöht die Netzwerkkosten und stellt folglich ein Hindernis für die Implementierung eines Breitbandnetzwerkes dar.
In jüngster Zeit sind Techniken entwickelt worden, die die Einschränkung der Reichweite durch Verwendung eines Schnittstellenwandlers für das GbE-Signal überwinden, doch ist die Netzwerküberwachung schwierig, weil der SONET/SDH-Repeater nicht benutzt wird.
Andererseits sind jetzt neue Netzwerkknoten-Schnittstellenspezifikationen in der Diskussion in der ITU-T(International Telecommunication Union Telecommunication Standardization Sector) mit dem Ziel, Transparenz und Verwaltung eines WDM (Wellenlängenmultiplex)-Systems zu gewährleisten. Diese Spezifikationen werden als ITU-T-Empfehlung G.709 im Februar 2001 verabschiedet. Die Verwendung dieser Spezifikationen ermöglicht die Implementierung eines Netzwerksystems, das Netzwerküberwachung erlaubt, aber einfach strukturiert und preiswert im Vergleich zu der SONET/SDH-Rahmenstruktur ist. Außerdem kann ein WDM-Netzwerk implementiert werden, das Netzwerkkosten wirksam reduziert und verwaltbar ist.
Die Nutzlastrate der kleinsten Rahmen-OTUI(Optical Transport Unit I), die in einem OTN-Netzwerk verwendet wird, das durch den Repeater nach den neuen Spezifikationen gebildet ist, wie in 12A gezeigt, ist 2,48832 Gbit/s. Die Abbildung eines 1,25-Gbit/s-GbE-Signals aus 12B auf die OTUI-Nutzlast PA verringert den Bandausnutzungsfaktor auf ca. 50 %. Daher ist eine Technik zum Multiplexieren von GbE-Signalen zweier Kanäle und Abbilden des multiplexierten Signals auf die Nutzlast wirksam zur Kostenreduzierung.
Da aber einfaches Multiplexieren von GbE-Signalen zweier Kanäle die Bitrate auf 2,5 Gbit/s, über die Nutzlastrate des OTU1-Signals, erhöht, ist ein Mechanismus zur Ratenumwandlung erforderlich. Da ein komplexer Multiplexierungsmechanismus die Systemkosten erhöhen würde, ist es außerdem notwendig, den Multiplexiermechanismus so weit wie möglich zu vereinfachen.
Das Dokument US-A-5 757 806 beschreibt ein Datenmultiplexiersystem, in dem mehrere Kanäle mit langsamen Signalen in jeweils zugewiesene Zeitschlitze eines Hochgeschwindigkeitskanals eingefügt werden und umgekehrt.
Das Dokument CA-A1-2 298 732 offenbart Hochgeschwindigkeits-Datentransport von Ethernet-Rahmen unter Verwendung der SONET/SDH-Technologie, bei der die Datenrate, 10,0 Gb/s, durch Kompression von Zwischenrahmenlücken (Interframe Gaps, IFG) verringert wird.
Das Dokument US-A-6 111 871 betrifft eine Übertragungstechnologie zum Verringern der Bandbreite in einem ATM-Netzwerk, bei der Header von zu sendenden ATM-Zellen durch einen ATM-Schalter auf Senderseite komprimiert werden und Header der Zellen an einem ATM-Schalter auf Empfängerseite wieder hergestellt werden, wodurch die Verkehrslast verringert und die Verarbeitungskapazität an den ATM-Schaltern erhöht ist.
Das Dokument EP-A-0 982 900 beschreibt eine Verbindung zwischen einem WAN für Transport über ein synchrones digitales Langstrecken-Hochkapazitätsnetzwerk und einem LAN, dessen Datenrate von der des WAN verschieden ist, wobei ein Ratenanpassungsmittel vorgesehen ist, welches anweist, die Übertragung an einen Ethernet-Rahmen-Schalter zu verzögern, wenn aufgrund von Nichtübereinstimmung der Übertragungsrate ein Puffer überladen ist.
OFFENBARUNG DER ERFINDUNG
Ein Ziel der vorliegenden Erfindung ist, einen multiplexierenden Repeater zu schaffen, der Ratenumwandlung mit einer einfachen Konfiguration ermöglicht.
Dieses Ziel wird erreicht durch einen multiplexierenden Repeater nach Anspruch 1. Bevorzugte Ausgestaltungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Um den multiplexierenden Repeater nach der vorliegenden Erfindung zu implementieren, ist es im Fall der Multiplexierung von GbE-Signalen und des Abbildens des multiplexierten Signals auf den OTU1-Rahmen erforderlich, drei Probleme zu lösen: (a) Taktschaltung, (b) Abbildung auf dem OTU1-Rahmen und (c) Kanalidentifikation.
Das Problem (a) betrifft die Taktschaltung zu einer Zeit, wenn mehrere asynchron arbeitende GbE-Signale auf den OTU-Rahmen abgebildet werden.
Das Problem (b) betrifft den Umgang mit einem Überschuss oder Mangel an Daten, wenn die Bitrate des multiplexierten GbE-Signals nicht mit der Bitrate der OTU-Nutzlast übereinstimmt.
Das Problem (c) betrifft die Kanalidentifikation zur Zeit des Demultipiexierens des gemultiplexten GbE-Signals.
Ein anderes Problem ist, dass wenn zwei GbE-Signale mit 1,25 Gbit/s bedingungslos multiplexiert werden, die Bitrate des multiplexierten Signals 2,5 Gbit/s wird, was mehr als die durch die ITU-T-Empfehlung G.709 definierte Nutzlast-Bitrate des OTU1-Signals ist, wenn der in G.709 spezifizierte OTU1-Rahmen bedingungslos konfiguriert ist. Um die Empfehlung G.709 zu erfüllen, muss die Bitrate des GbE-Signals um ca. 0,5 % reduziert werden.
Mit der beanspruchten Anordnung können, selbst wenn die Bitrate jedes langsamen Übertragungssignals höher als die Nutzlast-Bitrate des schnellen optischen Übertragungssignals ist, die langsamen Übertragungssignale von zwei Kanälen multiplexiert und ohne Verwerfung von Daten durch das optische Hochgeschwindigkeitsübertragungssignal befördert werden. Selbst wenn das Doppelte der Bitrate des langsamen Übertragungssignals höher als die Nutzlast-Bitrate des schnellen optischen Übertragungssignals ist, ist es möglich, das langsame Übertragungssignal zu erzeugen, ohne Daten in jedem FIFO-Speicher des Sendeteiles zu erschöpfen.
In dem multiplexierenden Repeater können das erste und das zweite Steuermittel ausgelegt sein als Mittel zum Erfassen, dass die Belegungsrate des ersten bzw. zweiten FIFO-Speichers einen ersten vorgegebenen Wert überschreitet, und zum Reagieren auf die Ausgabe besagter spezieller Codeerfassungssignale durch das erste und zweite Codeerfassungsmittel durch Sperren des Schreibens der speziellen Codes in den ersten und zweiten langsamen Übertragungssignalen in den ersten und zweiten FIFO-Speicher.
In dem multiplexierenden Repeater können das dritte und vierte Steuermittel als Mittel zum Erfassen, dass die Belegungsraten des ihnen entsprechenden dritten bzw. vierten FIFO-Speichers unter einem zweiten vorgegebenen Wert sind und zum Reagieren auf die Ausgabe der speziellen Codeerfassungssignale durch das dritte und vierte Codeerfassungsmittel zum Sperren des Auslesens des dritten und vierten FIFO-Speichers und zum Einfügen von speziellen Codes aus dem speziellen Codeerzeugungsmittel in das dritte und vierte langsame Übertragungssignal ausgelegt sein.
In dem multiplexierenden Repeater kann das Empfangsteil so konfiguriert sein, dass es enthält:
erste und zweite Codegenerieungsmittel zum Erzeugen von speziellen Codes;
erste und zweite Selektoren zum selektiven Bereitstellen der Ausgaben des dritten und vierten FIFO-Speichers und der speziellen Codes von dem ersten und zweiten Codegenerator an die langsame Schnittstelle;
erste und zweite Rahmenlückenerfassungsmittel zum Erfassen von Zwischenrahmenlücken in dem aus dem dritten und vierten FIFO-Speicher gelesenen dritten und vierten langsamen Übertragungssignal und zum Ausgaben von Erfassungssignalen; und
dritte und vierte Steuermittel zum zeitweiligen Steuern des Auslesens des dritten und vierten FIFO-Speichers entsprechend den erfassten Ausgaben des ersten und zweiten Rahmenlückenerfassungsmittels und der Belegungsraten des dritten und vierten FIFO-Speichers und zum Steuern des ersten und zweiten Selektors, um von dem ersten und zweiten Codeerzeugungsmittel erzeugte spezielle Codes in das dritte und vierte langsame Übertragungssignal einzufügen.
Mit der obigen Anordnung können die Zwischenrahmenlücken der von der langsamen Schnittstelle zu sendenden langsamen Übertragungssignale auf einem Wert gleich oder größer einer vorgegebenen Zahl von Bits gehalten werden.
In dem multiplexierenden Repeater umfasst das Empfangsteil fünfte und sechste FIFO-Speicher, in die aus dem dritten und vierten FIFO-Speicher gelesene Signale geschrieben werden und aus denen die darin geschriebenen Signale ausgelesen und an die ersten und zweiten Selektoren ausgegeben werden; das erste und zweite Zwischenrahmenlückenerfassungsmittel umfasst Mittel zum Zählen von Codes während der Zeiträume der Zwischenrahmenlücken der aus dem dritten und vierten FIFO-Speicher gelesenen dritten und vierten langsamen Übertragungssignale; und wenn die Zählwerte kleiner als vorgegebene Werte sind, sperren das dritte und vierte Steuermittel das Auslesen des fünften und sechsten FIFO-Speichers und steuern den ersten und zweiten Selektor, um die von dem ersten und zweiten Codegenerierungsmittel erzeugten speziellen Codes in das dritte und vierte langsame Übertragungssignal einzufügen.
Mit der obigen Anordnung können die Zwischenrahmenlücken der auf das optische Hochgeschwindigkeitsübertragungssignal abzubildenden langsamen Übertragungssignale auf einem Wert gleich oder größer einer vorgegebenen Zahl von Bits gehalten werden.
Für die Kanalidentifizierung im Fall der Multiplexierung langsamer Übertragungssignale wird die Logik von einem derselben vor dem Multiplexieren auf Senderseite invertiert. Auf der Empfängerseite wird ein aus dem OTU1-Rahmen extrahiertes Signal durch eine Demultiplexierschaltung gedemultiplext, wonach die Kanalidentifikation durchgeführt wird durch Entscheiden über die Logik von speziellen Codes in einer Kanalidentifizierungsschaltung.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockdiagramm eines Senderteiles in einer ersten Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
2 ist ein Blockdiagramm eines Empfangsteiles in der ersten Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
3 ist ein Blockdiagramm eines Senderteiles in einer zweiten Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
4 ist ein Blockdiagramm eines Empfangsteiles in der zweiten Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
5 ist ein Blockdiagramm einer Kanalauswahlschaltung in der zweiten Ausgestaltung.
6 ist ein Blockdiagramm eines Senderteiles in einer dritten Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
7 ist ein Blockdiagramm eines Empfangsteiles in der dritten Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
8 ist ein Blockdiagramm eines Empfangsteiles in einer vierten Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
9 ist ein Blockdiagramm eines Sendeteiles in einer fünften Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
10 ist ein Blockdiagramm eines Sendeteiles in einer sechsten Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
11 ist ein Blockdiagramm eines Empfangsteiles in der sechsten Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
12A ist ein Diagramm, das eine OTN-Signalrahmenkonfiguration zeigt.
12B ist ein Diagramm, das eine GbE-Signalrahmenkonfiguration zeigt.
BESTE ART DIE ERFINDUNG AUSZUFÜHREN
Erste Ausgestaltung
1 und 2 zeigen ein Sendeteil 100T und ein Empfangsteil 100R des multiplexierenden Repeaters gemäß der vorliegenden Erfindung, der ein nach IEEE 802.3z definiertes langsames Übertragungsnetzwerk und ein nach ITU-T G.709 definiertes optisches Hochgeschwindigkeitsübertragungsnetzwerk verbindet.
In dem in 1 gezeigten Sendeteil 100T sind Blöcke 101 und 102 jeweils eine GbE-Empfangsschaltung einer Vorrichtung der physikalischen Schicht (PHY) nach 1000BASE-X, spezifiziert durch Empfehlung IEEE 802.3z. PHY besteht aus einer physikalisch medienabhängigen [Schicht] (physical media dependent, PMD) und einem physikalischen Medienanhang (physical media attachment, PMA). Blöcke 103 und 104 in dem in 2 gezeigten Empfangsteil 100R sind auch GbE-Sendeschaltungen der durch die Empfehlung IEEE 802.3z spezifizierten physikalischen 1000BASE-X- Schicht.
Die Blöcke 105 und 106 sind FIFO-Speicher, in die durch zueinander asynchrone Takte CLK1 und CLK1' geschrieben werden kann, und die durch einen davon verschiedenen Takt CLK2 ausgelesen werden können. Ein Block 109 ist eine 2:1-Multiplexierschaltung, die GbE-Signale von zwei Kanälen multiplext. Ein Block 111 ist eine OTU-Rahmenerzeugungsschaltung, die ein Eingangssignal auf die Nutzlast eines in ITU-T G.709 spezifizierten OTU1-Signalrahmen abbildet. Ein Block 115 ist eine optische Sendeschaltung, die ein durch die OTU-Rahmenerzeugungsschaltung erzeugtes elektrisches Signal OTU1 in ein optisches Signal OTU1 umwandelt.
Ein Block 113 ist eine Takterzeugungsschaltung für das OTU-Signal, die die Demultiplexierschaltung 109 und die OTU-Rahmenerzeugungsschaltung 111 mit einem Takt CLK3 (Frequenz f1) mit der Frequenz f1, die optische Übertragungsschaltung 115 mit einem Takt CLK6 mit einer Frequenz f2 und jeden der FIFO-Speicher 105 und 106 mit einem Takt CLK2 einer Frequenz f1/2 als Lesetakt versorgt.
In dem Empfangsteil 100R von 2 ist ein Block 110 eine Demultiplexierschaltung, die ein OTU1-Nutzlastsignal im Verhältnis 1:2 demultiplext. Ein Block 114 ist eine Takterzeugungsschaltung für ein GbE-Signal, die die GbE-Sendeschaltungen 103 und 104 mit einem Takt CLK7 einer Frequenz f7 und jeden der FIFO-Speicher 107 und 108 mit einem Lesetakt CLK7 mit einer Frequenz f2 versorgt. Ein Block 116 ist eine optische Empfangsschaltung, die ein optisches OTU1-Signal in ein elektrisches Signal umwandelt. Ein Block 112 ist eine OTU-Rahmenterminierschaltung, die das OTU1-Nutzlastsignal aus dem von der optischen Empfangsschaltung 116 zugeführten OTU1-Signal decodiert.
Die GbE-Empfangsschaltungen 101 und 102 in 1 und die GbE-Sendeschaltungen 103 und 104 in 2 bilden eine langsame Schnittstelle 101 des multiplexierenden Repeaters, und die optische Sendeschaltung 115 in 1 und die optische Empfangsschaltung 116 in 2 bilden eine schnelle optische Schnittstelle 10H des multiplexierenden Repeaters. Es folgt eine Beschreibung des Betriebes des multiplexierenden Repeaters.
Sendeteil 100T (1)
GbE-Signale 1 und 2 von zwei in die GbE-Empfangsschaltungen 101 und 102 eingegebenen Kanälen, die zueinander asynchron sind, werden in die FIFO-Speicher 105 bzw. 106 geschrieben. Die Schreibtakte sind in diesem Fall die aus den in die GbE-Empfangsschaltungen 101 und 102 eingegebenen GbE-Signalen 1 und 2 extrahierten Takte (CLK1, CLK1'). Die GbE-Signale 1 und 2 (im Folgenden in den Zeichnungen mit GbE1 und GbE2 bezeichnet) die in die FIFO-Speicher geschrieben sind, werden aus diesen unter Verwendung des gemeinsamen Taktes CLK2 mit der Frequenz f1/2 ausgelesen, der asynchron zu den Takten CLK1 und CLK1' in der Takterzeugungsschaltung für das OTU-Signal erzeugt wird. Dabei findet Taktumschaltung statt.
Die so ausgelesenen GbE-Signale 1 und 2 werden von der Multiplexierschaltung 109 multiplexiert, und die multiplexierte Ausgabe wird der OTU-Rahmenerzeugungsschaltung 111 zugeführt, wo sie auf die Nutzlast des in 12A gezeigten OTU1-Rahmens abgebildet wird. Der OTU1-Signalrahmen besteht aus einem Header H, Nutzlast PA und Fehlerkorrekturinformation EC, wie in 12A abgebildet. Das OTU1-Signal mit in der Nutzlast gespeicherten GbE-Signalen 1 und 2 wird synchron zum Takt CLK6 mit der Frequenz f2 durch die optische Sendeschaltung 115 in ein optisches Signal umgewandelt, das aus der erfindungsgemäßen Vorrichtung ausgegeben wird.
Die ITU-T-Empfehlung G.709 spezifiziert, dass die OTU1-Übertragungsrate 256/237 mal höher als die Nutzlastrate ist. Die Takterzeugungsschaltung 113 für das OTU-Signal erzeugt den Takt CLK3 der Frequenz f1 gleich der Nutzlastrate und den Takt CLK6 der Frequenz f2 gleich der OTU1-Signalübertragungsrate.
Empfangsteil 100R (2)
Andererseits wird ein von der optischen Empfangsschaltung 116 empfangenes optisches OTU1-Signal in ein elektrisches Signal umgewandelt, das an die OTU-Rahmenterminierschaltung 112 angelegt wird, um ein in der Nutzlast gespeichertes 2-Kanal-GbE-Signal zu decodieren. Dieses Signal wird durch die Demultiplexierschaltung 110 gedemultiplext. Die demultiplexierten GbE-Signale 1 und 2 von zwei Kanälen werden jeweils in FIFO-Speicher 107 bzw. 108 unter Verwendung eines Taktes CLK5 geschrieben, der mit einem aus dem OTU1-Signal extrahierten Takt CLK4 synchronisiert ist. Die Frequenz des Taktes CLK4 ist f2, gleich der OTU1-Signalübertragungsrate, und die Frequenz des Taktes CLK5 ist f1, gleich der Nutzlastrate.
Die so in die FIFO-Speicher 107 und 108 geschriebenen GbE-Signale 1 und 2 werden daraus unter Verwendung des asynchron zum Takt CLK5 durch die Takterzeugungsschaltung 114 für das GbE-Signal erzeugten Taktes CLK7 gelesen und als GbE-Signale 1 und 2 über GbE-Sendeschaltungen 103 und 104 übertragen.
Das Obige ist der Betrieb der Ausgestaltung 1 des multiplexierenden Repeaters gemäß der vorliegenden Erfindung. Wie oben beschrieben, werden im Sendeteil 100T die eingegebenen GbE-Signale unter Verwendung von asynchronen Takten CLK1 und CLK1', die aus den Eingangs-GbE-Signalen in den GbE-Empfangsschaltungen 101 bzw. 102 extrahiert werden, geschrieben. Die so geschriebenen GbE-Signale werden durch den mit dem OTU1-Signal synchronisierten gemeinsamen Takt CLK2 gelesen, wodurch Taktumschaltung ausgeführt wird. Entsprechend wird in dem Empfangssteil 100R das aus der Nutzlast des OTU-Rahmens extrahierte GbE-Signal in die FIFO-Speicher 107 und 108 durch Verwendung des aus dem OTU-Eingangssignal in der Empfangsschaltung 116 erzeugten Takts CLK5 geschrieben. Das so geschriebene GbE-Signal wird von dem Takt CLK7 ausgelesen, der von der Takterzeugungsschaltung für das GbE-Signal erzeugt wird, wodurch der Takt CLK5 auf den Takt CLK7 geschaltet wird.
Zweite Ausgestaltung
3 und 4 zeigen den Sendeteil 100T und den Empfangsteil 100R in der zweiten Ausgestal tung des multiplexierenden Repeaters der vorliegenden Erfindung. Die zweite Ausgestaltung ist eine abgewandelte Form des multiplexierenden Repeaters gemäß der ersten Ausgestaltung der 1 und 2, bei der eine logisch invertierende Schaltung 201 zwischen den Ausgang des FIFO-Speichers 106 und die Multiplexierschaltung 109 in dem Sendeteil 100T eingefügt ist und eine Kanalauswahlschaltung 202 zwischen die Demultiplexierschaltung 110 und die FIFO-Speicher 107 und 108 in dem Empfangsteil 100R eingefügt ist.
Sendeteil 100T (3)
Von den GbE-Eingangssignalen 1, 2 von zwei Kanälen wird das aus dem FIFO-Speicher 106 gelesene GbE-Signal 2 in der logisch invertierenden Schaltung 201 logisch invertiert und der Multiplexierschaltung 109 zugeführt, wo es mit dem anderen, nicht logisch invertierten GbE-Signal 1 multiplexiert wird. Die anderen Operationen sind dieselben wie im Fall von 1, so dass die Beschreibung nicht wiederholt wird.
Empfangsteil 100R (4)
Andererseits wird in dem Empfangsteil 100R von 4 das in der OTU-Rahmenterminierschaltung 112 decodierte multiplexierte GbE-Signal durch die Demultiplexierschaltung 110 in die GbE-Signale 1 und 2 von zwei Kanälen gedemultiplext, die in der Kanalauswahlschaltung 202 einer logischen Entscheidung unterzogen werden, das logisch invertierte Signal wird logisch rückinvertiert, das heißt, die Kanäle der Signale werden identifiziert in Abhängigkeit davon, ob sie logisch invertiert sind oder nicht, und die Signale werden in die FIFO-Speicher 107 bzw. 108 der entsprechenden Kanäle geschrieben.
Eine Ausgestaltung der Kanalauswahlschaltung 202 ist in 5 gezeigt.
Die GbE-Eingangssignale 1, 2 der zwei Kanäle werden durch Verzweigungsschaltungen 203 bzw. 204 zweigeteilt und einer Musterkollation in logischen Entscheidungsschaltungen 205 und 206 unterzogen. Die Musterkollation wird durchgeführt unter Verwendung von zwei Oktetts (20 Bits), die aus einem Sonderzeichnen K28.5 und einem Datencode 0 × 50 des GbE-Signals zusammengesetzt sind. Als IDLE-Code zur Verwendung in der Zwischenrahmenlücke zwischen MAC-Rahmen gibt es zwei Arten von IDLE-Codes, nämlich IDLE1 und IDLE2; gemäß IEEE-Standard 802.3z ist in dem Fall, dass ein RD-(running disparity)-Wert, der unmittelbar auf einen zweiten speziellen Code (das heißt Packet_Extension/R/) unter ersten und zweiten speziellen Codes (ein Oktett von End_of_Packet und Packet_Extension, bezeichnet mit /T/R/ oder zwei Oktetts von Packet_Extension, bezeichnet mit /R/R/) einer Zwischenrahmenlücke IFG folgt, positiv ist, wie in 12B gezeigt, ist der dritte Code der Zwischenrahmenlücke IDLE1, und der vierte und nachfolgende Codes sind IDLE2. Wenn der RD-Wert, der unmittelbar nach dem zweiten speziellen Code /R/ der Zwischenrahmenlücke folgt, negativ ist, ist der dritte Code der Zwischenrahmenlücke IDLE2, und der vierte und nachfolgende Code sind ebenfalls IDLE2. Folglich ist IDLE2 immer vorhanden, unabhängig vom RD-Wert unmittelbar nach dem zweiten speziellen Code /R/. Der RD-Wert ist so definiert, dass RD = + oder RD = – oder gleich dem RD-Wert des unmittelbar vorhergehenden 10-Bit-Wortes ist, je nachdem, ob die Anzahl von Einsen in dem unmittelbar vorhergehenden 10-Bit-Wort größer oder kleiner als die Anzahl von Nullen ist. Der IDLE2-Code ist eine Verkettung eines als Sonderzeichen K28.5 bezeichneten 10-Bit-Codes "0011111010" und des 10-Bit-Codes 0 × 50. Es ist definiert, dass die ersten sieben Bits "0011111" in der Bitfolge des Sonderzeichens K28.5 nicht in Bitfolgen beliebiger anderer Codezüge auftreten, und das Zeichen K28.5 wird als ein "Kommazeichen" bezeichnet, da es als Begrenzer in der Bitfolge verwendet wird.
In dieser Ausgestaltung wird der Bitzug des konstituierenden Codes K28.5 und 0 × 50 des Codes IDLE2 oder dessen logisch invertierter Code musterkollatiert, um den Code IDLE2 zu erfassen, und je nachdem, ob der Code IDLE2 logisch invertiert ist, wird entschieden, ob das GbE-Signal logisch invertiert ist.
Das Signal des durch die Musterkollation als logisch invertiert erkannten Kanals wird durch eine Logikinvertierschaltung 207 oder 208 des entsprechenden Kanals logisch invertiert und daraus ausgegeben. Die Logikinvertierschaltungen 207 und 208 sind zum Beispiel jeweils durch ein EXOR gebildet. Die GbE-Signale zweier Kanäle werden durch ein 2 × 2-SW 209 geschaltet, so dass das logisch invertierte Signal in den FIFO-Speicher 108 eingegeben wird. Mit einer Anordnung wie oben beschrieben ist es möglich, exakte Verbindungen zwischen den zwei Kanälen herzustellen, wenn zwei multiplexierende Repeater dieser Ausgestaltung miteinander verbunden sind.
Wie oben beschrieben, multiplexiert der Sendeteil die zwei GbE-Signale 1 und 2 nach logischem Invertieren von einem derselben, und der Empfangsteil erfasst Muster von speziellen Codes in den demultiplexierten GbE-Signalen der zwei Kanäle und entscheidet, ob das GbE-Signal invertiert ist oder nicht, je nachdem, ob das erfasste Muster logisch invertiert ist.
Dritte Ausgestaltung
Bei jeder der oben beschriebenen Ausgestaltungen ist, wenn die GbE-Signale von zwei Kanälen auf das OTU1-Signal abgebildet werden, wenn die Frequenzen der aus den empfangenen GbE-Signalen erzeugten Takte CLK1 und CLK1' höher als die Hälfte der Frequenz f2 des OTU1-Signaltaktes CLK6 ist, die Datenleserate der FIFO-Speicher 105 und 106 niedriger als deren Schreibrate, so dass selbst nachdem die FIFO-Speicher vollgeschrieben sind, die GbE-Signale weiter in die FIFO-Speicher geschrieben werden; infolgedessen werden die in den Speichern enthaltenen Signale nicht ausgelesen, sondern stattdessen bringen sie die Speicher zum Überlaufen und werden in chronologischer Reihenfolge verworfen.
Wenn hingegen die aus den empfangenen GbE-Signalen erzeugten Taktfrequenzen niedriger als die Hälfte der Frequenz f2 des OTU1-Signaltaktes CLK6 ist, werden, da die Datenleserate der FIFO-Speicher 105 und 106 höher als die Schreibrate ist, die Daten in den Speichern erschöpft, und es werden keine Daten bereitgestellt, um sie auf die Nutzlast des OTU-Rahmens abzubilden. Es wird nun eine Beschreibung einer Ausgestaltung geliefert, die eingerichtet ist, mit Überschuss oder Verknappung von Daten umzugehen, wenn die Bitrate des multiplexierten Signals nicht mit der Bitrate der OTU-Nutzlast wie oben erwähnt übereinstimmt.
Das GbE-Signal ist als ein 8B10B-gewandelter Code unter PMA-(Physical Media Attachment) gesetzt, wie in 12B gezeigt. Diese 10-Bit-Wandlungseinheit wird im Folgenden als ein Wort bezeichnet, aber da es einem 8-Bit-Wort vor der Umwandlung entspricht, werden die 10 Bits als ein Oktett gezählt.
Das Wort des GbE-Signals enthält Daten und spezielle Codes. Gemäß der IEEE-Spezifikation 802.3 wird das GbE-Signal als ein MAC-(Media Access Control)-Rahmen übertragen. Der MAC-Rahmen besteht aus Datencodes, Sonderzeichen, die Anfang und Ende von Daten anzeigen, und einem Overhead, und benachbarte MAC-Rahmen sind durch ein Signal zur Synchronisation, das heißt durch eine Zwischenrahmenlücke IFG, getrennt. Die Zwischenrahmenlücke unter PMD (Physical Media Dependent) ist länger oder gleich 0,096 μs spezifiziert, und es ist definiert, dass die Zwischenrahmenlücke mit 20 Bits (das heißt zwei Oktetts) Carrier_Extension/R/R/ oder 10 Bits (das heißt ein Oktett) Carrier_Extension und 10 Bits Carrier_Extension/T/R/, 20 Bits eines IDLE1- oder 2-Codes und vier oder mehr IDLE2-Codes gefüllt wird.
In Anbetracht des oben Gesagten justiert oder regelt diese Ausgestaltung einen Überschuss oder einen Mangel an Daten, der aus Nichtübereinstimmung zwischen den Bitraten resultiert, durch Löschen oder Einfügen des IDLE2-Codes.
6 und 7 zeigen den Sendeteil 100T und den Empfangsteil 100R in der dritten Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
Der Sendeteil 100T (6) dieser Ausgestaltung hat eine Konfiguration, in der Verzweigungsschaltungen 301 und 302 zum Verzweigen der empfangenen GbE-Signale auf jeweils zwei IDLE-Signalerfassungsschaltungen 303 und 304 zum Erfassen der IDLE2-Signale aus den GbE-Signalen und Steuerschaltungen 305 und 306 zum Steuern von Stopp und Start des Schreibens in die FIFO-Speicher 105 und 106 zu dem Sendeteil 100T der in 1 gezeigten ersten Ausgestaltung hinzugefügt sind. Das Empfangsteil 100R dieser Ausgestaltung, in 7 gezeigt, hat eine Konfiguration, in der Verzweigungsschaltungen 307 und 308 zum Verzweigen der gelesenen Ausgaben aus dem FIFO-Speicher 107 und 108 auf jeweils zwei IDLE-Codeerfassungsschaltungen 309 und 310 zum Erfassen von IDLE-Signalen aus den gelesenen Ausgaben, IDLE-Codeerzeugungsschaltungen 313 und 314 zum Erzeugen von IDLE2-Signalen, Selektoren 315 und 316 jeweils zum Auswählen und Ausgeben eines der zwei Eingangssignale und Steuerschaltungen 311 und 312 zum Schalten der Auswahloperation der Selektoren 315 und 316 [hinzugefügt sind].
Sendeteil 100T (6)
Das Eingangs-GbE-Signal 1 wird von der GbE-Empfangsschaltung 101 in einen NRZ-(Non Return to Zero)-Code mit 10 parallelen Bits umgewandelt. Dieses Signal wird durch die Verzweigungsschaltung 301 in zwei verzweigt, von denen eines in den FIFO-Speicher 105 geschrieben wird und das andere in die IDLE-Codeerfassungsschaltung 303 eingegeben wird. Die IDLE-Codeerfassungsschaltung 303 gibt ein IDLE-Codeerfassungssignal IDL aus, wenn das Eingangssignal das IDLE2- Signal ist. Das IDLE-Codeerfassungssignal IDL wird in die Steuerschaltung 305 eingegeben. Wenn das Doppelte der Bitrate des GbE-Signals höher als die Bitrate der Nutzlast des OTU1-Signals ist, sammeln sich noch zu lesende Daten in den FIFO-Speichern 105 und 106, da die Bitrate der Daten, die in die FIFO-Speicher 105 und 106 geschrieben werden, höher ist als die Bitrate der Daten, die daraus ausgelesen und gelöscht werden. Die Steuerschaltung 305 erhält Speicherbelegungsrateninformation von dem FIFO-Speicher 105, und wenn die Speicherbelegungsrate über einem vorgegebenen oberen Grenzwert ist und anhand des IDLE-Codeerfassungssignals IDL festgestellt wird, dass das in den FIFO-Speicher 105 zu schreibende Signal IDLE2 ist, sendet die Steuerschaltung ein Schreibstoppsteuersignal an den FIFO-Speicher 105, um das Schreiben von Signalen darin zu stoppen. Folglich werden IDLE2-Codes der Zwischenrahmenlücken der empfangenen GbE-Signale 1 und 2 verworfen, während der FIFO-Speicher zu schreiben aufhört. Wenn in der IDLE-Codeerfassungsschaltung 303 festgestellt wird, dass das als Nächstes in den FIFO-Speicher 105 zu schreibende Signal ein anderes als das IDLE2-Signal ist oder wenn die Belegungsrate des FIFO-Speichers 105 unter einen vorgegebenen unteren Grenzwert geht, steuert die Steuerschaltung 305 den FIFO-Speicher 105, um sofort zu schreiben zu beginnen. Das GbE-Signal 2 wird in der gleichen Weise wie das GbE-Signal 1 verarbeitet.
Empfangsteil 100R (7)
Das optische OTU1-Signal wird von der optischen Empfangsschaltung 116 empfangen, und das von der OTU-Rahmenterminierschaltung 112 regenerierte multiplexierte GbE-Signal wird durch die Demultiplexierschaltung 110 in zwei Kanäle von GbE-Signalen demultiplexiert, die in die FIFO-Speicher 107 und 108 geschrieben werden. Das aus dem FIFO-Speicher 107 gelesene GbE-Signal wird von der Verzweigungsschaltung 307 in zwei verzweigt, von denen eines in den Selektor 315 und das andere in die IDLE-Codeerfassungsschaltung 309 eingegeben wird. Die IDLE-Codeerfassungsschaltung 309 gibt das IDLE-Codeerfassungssignal IDL aus, wenn das Eingangssignal das IDLE2-Signal ist. Das IDLE-Codeerfassungssignal IDL wird in die Steuerschaltung 311 eingegeben.
Wenn das Doppelte der Bitrate des GbE-Signals höher als die Bitrate der Nutzlast des OTU1-Signals ist, übersteigt die Datenleserate der FIFO-Speicher 107 und 108 deren Schreibrate, was zu einer Periode der Datenerschöpfung in den FIFO-Speichern 107 und 108 führt. Um dies zu vermeiden, erhält die Steuerschaltung 311 eine Speicherbelegungsrateninformation MOC von dem FIFO-Speicher 107, und wenn die Speicherbelegungsrate niedriger als ein vorgegebener unterer Grenzwert ist und anhand des IDLE-Codeerfassungssignals festgestellt wird, dass das aus dem FIFO-Speicher 107 gelesene Signal IDLE2 ist, sendet die Steuerschaltung ein Lesestoppsteuersignal an den FIFO-Speicher 107, um das Signalauslesen zu stoppen.
Ferner sendet die Steuerschaltung 311 ein CH-Auswahlsignal an den Selektor 315, um ihn anzusteuern, seine Eingangsauswahl vom Ausgangssignal der Verzweigungsschaltung 307 auf das von der IDLE-Codeerzeugungsschaltung 313 erzeugte IDLE2-Signal umzuschalten. Wenn der Empfang in diesem Zustand weitergeht, nimmt die Belegungsrate des FIFO-Speichers 107 zu, und wenn aus der Speicherbelegungsrateninformation MOC erfasst wird, dass der Ausnutzungsfaktor einen vorgegebenen oberen Grenzwert überschreitet, steuert die Steuerschaltung 311 den FIFO-Speicher 107, um das Auslesen daraus zu beginnen, und schaltet den Selektor 315, um die Ausgabe aus der Verzweigungsschaltung 307 zu wählen. Das gleiche gilt für das in den FIFO-Speicher 108 geschriebene Signal.
Mit dem oben beschriebenen Verfahren ist es auch dann, wenn die Übertragungsrate des GbE-Signals höher als die Hälfte der OTU1-Nutzlastrate ist, möglich, die Übertragungsrate ohne Ausfall von Nutzlastdaten anzupassen, indem IDLE2 in der Zwischenrahmenlücke im Sendeteil 100T verworfen und IDLE2 in der Zwischenrahmenlücke im Empfangsteil 100R eingefügt wird. Wenn die Belegungsrate des MOC-Rahmens auf dem GbE-Signal hoch ist, das heißt, wenn die Zwischenrahmenlücke kurz und die Rate des IDLE2-Signals zum GbE niedrig ist, besteht eine Gefahr, dass der MAC-Rahmen verworfen wird, doch stellt dies in der Praxis kein ernstliches Problem dar, da in einem gewöhnlichen Nutzungszustand die Rate des über GbE übertragenen MAC-Rahmens einige zehn Prozent relativ zum GbE-Signal ist.
Um die Differenz zwischen Lese- und Schreibraten der FIFO-Speicher aufzufangen, wenn freier Platz in den FIFO-Speichern 105 und 106 klein wird (das heißt, gleich einem vorgegebenen Wert wird), erfasst das Sendeteil 100T das IDLE2-Signal aus dem GbE-Signal und sperrt ein Schreiben des IDLE2-Signals in jeden der FIFO-Speicher 105 und 106; wenn hingegen im Empfangsteil 100R aufgrund der Decodierung des GbE-Signals Mangel an Datenwörtern herrscht, stehen Mittel zur Verfügung, durch die die IDLE2-Codes von den IDLE-Codeerzeugungsschaltungen 313, 314 entsprechend den gespeicherten Kapazitäten der FIFO-Speicher in die GbE-Sendeschaltungen 103, 104 eingegeben werden – dies macht es möglich, mit einem Überschuss oder Mangel an Daten umzugehen, auch wenn die Bitrate des multiplexierten GbE-Signals nicht mit der Bitrate der OTU-Nutzlast übereinstimmt.
Vierte Ausgestaltung
8 zeigt eine abgewandelte Form des Empfangsteiles 100R von 7 in der oben beschriebenen dritten Ausgestaltung. Die dargestellte Konfiguration unterscheidet sich von der Ausgestaltung der 7 in der Verwendung von IFG-Erfassungsschaltungen 309a und 310a anstelle der IDLE-Codeerfassungsschaltungen 309 und 310, von Steuerschaltungen 311a und 312a anstelle der Steuerschaltungen 311 und 312 und eines FIFO-Speichers 317 zwischen den Verzweigungsschaltungen 307 und dem Selektor 315 und eines FIFO-Speichers 318 zwischen der Verzweigungsschaltung 308 und dem Selektor 316. Die IFG-Erfassungsschaltungen 309a führen die Musterkollation des von der Verzweigungsschaltung 307 darin eingegebenen GbE-Signals aus und bei Erfassung des End_of_Packet-Codes /T/ und des Carrier_Extension-Codes /R/ oder von zwei Carrier_Extension-Codes /R/R/, hinzugefügt an das Ende des MAC-Rahmens, entscheidet die IFG-Erfassungsschaltung, dass die Zwischenrahmenlücke beginnt, setzt dann ein Zwischenrahmenlückenerfassungssignal IFG auf "1" und liefert es an die Steuerschaltung 311a, und beginnt gleichzeitig, die Lange der Zwischenrahmenlücke zu zählen und liefert den Zählwert an die Steuerschaltung 311a. Die Zählung wird zum Beispiel in 20-Bit-Worteinheiten vorgenommen und nach Erreichen eines Maximums von 6 auf Null zurückgesetzt. Andererseits wird das Erfassungssignal IFG beim Start des nächsten zu erfassenden Rahmens auf "0" gesetzt. Wenn also die Belegungsrate MOC des FIFO-Speichers 107 während der "1"-Periode des Erfassungssignals IFG niedriger als ein vorgegebener Wert wird, sperrt die Steuerschaltung 311a das Lesen der FIFO-Speicher 107 und 317 und das Schreiben des FIFO-Speichers 317 und steuert den Selektor 315, den von der IDLE-Codeerzeugungsschaltung 313 gelieferten IDLE2-Code auszugeben. Wenn die Belegungsrate den vorgegebenen Wert überschreitet, gibt die Steuerschaltung die FIFO-Speicher zum Schreiben frei und schaltet den Selektor 315 auf die Ausgangsseite des FIFO-Speichers 107.
In dem Fall, wo der Zählwert, der geliefert wird, wenn die Folge von IDLE2-Codes auf einen anderen Code wechselt, das heißt, wenn das IFG-Signal auf "0" geht, kleiner als 6 (das heißt 12 Oktetts) ist, das heißt, wenn die Zwischenrahmenlücke kleiner als 12 Oktetts (120 Bits) ist, sperrt die Steuerschaltung 311a das Lesen des FIFO-Speichers 317 und steuert den Selektor 315, um den von der IDLE-Codeerzeugungsschaltung 313 zugeführten Code IDLE2 in das GbE-Signal einzufügen. In dieser Zeit werden GbE-Signale im FIFO-Speicher 317 gesammelt. Die IFG-Erfassungsschaltung 309a zählt weiterhin die Zahl von Auslesecodes des FIFO-Speichers 107 und setzt die Zählung auf "0" zurück, wenn der Zählwert 6 erreicht. Beim Zurücksetzen des Zählwertes nimmt die Steuerschaltung 311a das Auslesen des FIFO-Speichers 317 wieder auf und schaltet den Eingang des Selektors 315 auf die Seite des FIFO-Speichers 317. Der Teil auf Seiten der FIFO-Speicher 108 und 318 arbeitet in derselben Weise wie oben beschrieben.
Die IEEE-Empfehlung 802.3z spezifiziert, dass die Zwischenrahmenlücke gleich oder länger als 12 Oktetts sein soll, doch da bei der Ausgestaltung der 7 nicht immer sichergestellt ist, dass der Mindestwert (120 Bits) der Zwischenrahmenlücke erreicht wird, kann Signalübertragung nach den Spezifikationen von GbE-Geräten, mit denen der multiplexierende Repeater verbunden ist, manchmal unmöglich sein. Mit der Konfiguration der 8 kann die Zwischenrahmenlückenlänge gleich oder größer als ein vorgegebener Mindestwert gehalten werden.
Daher ist die Ausgestaltung der 8 frei von dem Problem, das aus dessen Verbindung mit anderen Geräten über die GbE-Schnittstelle resultiert.
Fünfte Ausgestaltung
9 zeigt eine Abwandlung des Sendeteiles 100T von 6 im multiplexierenden Repeater der dritten Ausgestaltung. In der Ausgestaltung der 8 ist beschrieben, dass das Empfangsteil 100R den Code IDLE2 in das GbE-Signal einfügt, wenn die Zwischenrahmenlücke des GbE-Signals jedes aus dem OTU1-Signal demultiplexierten Kanals kleiner als 120 Bits (12 Oktetts) wird; im Gegensatz hierzu ist jedoch bei der Ausgestaltung der 9, wenn die Zwischenrahmenlücke des empfangenen GbE-Signals in dem Sendeteil 100T 120 Bits überschreitet und die Belegungsrate des FIFO-Speichers einen vorgegebenen Wert überschreitet, das Schreiben von IDLE2 in den FIFO-Speicher gesperrt.
Diese Ausgestaltung unterscheidet sich von der dritten Ausgestaltung der 6 in der Verwendung von Zwischenrahmenlückenerfassungsschaltungen 303a und 304a anstelle der IDLE-Codeerfassungsschaltungen 303 und 304.
Die IFG-Erfassungsschaltungen 303a und 304a enthalten jeweils einen Zähler, der zu Beginn der Zwischenrahmenlücke beginnt, die Anzahl von IDLE2-Codes zu zählen und bei Erfassung eines von IDLE2 verschiedenen Codes auf Null zurückgesetzt wird. Wenn der Zählwert 6 erreicht (das heißt 20 Oktetts × 6 = 120 Bits), hört die IFG-Erfassungsschaltung zu zählen auf und setzt gleichzeitig das IFG-Erfassungssignal auf "1" und gibt es aus. In dem Fall, wenn die Belegungsrate MOC des FIFO-Speichers 105 einen vorgegebenen Wert überschreitet, wenn das IFG-Erfassungssignal IFG im "1"-Zustand ist, liefert die Steuerschaltung 305 an den FIFO-Speicher 105 ein Steuersignal INH, das ein Schreiben in den FIFO-Speicher 105 sperrt, um das Schreiben von IDLE2 darin zu sperren. Bei Beendigung der Zwischenrahmenlücke setzt die IFG-Erfassungsschaltung 303a den Zähler auf Null und das IFG-Erfassungssignal IFG auf "0", da der Code am Anfang des nächsten Rahmens nicht der IDLE2-Code ist. Dadurch wird die Schreibsperrung des FIFO-Speichers 105 gelöscht.
Die IFG-Erfassungsschaltung 304a arbeitet entsprechend. Mit der oben beschriebenen Funktion der IDLE-Codeerfassungsschaltung ist es möglich, die Zwischenrahmenlücke länger als die spezifizierten 12 Oktetts zu machen, was die Abfangung der Bitratendifferenz zwischen dem GbE-Signal und der Nutzlast des OTU-Signals ohne Verlassen der GbE-Spezifikation ermöglicht.
Sechste Ausgestaltung
10 und 11 zeigen den Sendeteil 100T und den Empfangsteil 100R einer sechsten Ausgestaltung des multiplexierenden Repeaters gemäß der vorliegenden Erfindung.
Bei dem Sendeteil 100T der 10 ist die logisch invertierende Schaltung der Ausgestaltung von 3 zur Ausgestaltung der 9 hinzugefügt, und bei dem Empfangsteil 100R von 11 ist die Kanalauswahlschaltung 202 (5) der Ausgestaltung von 4 zur Ausgestaltung von 7 hinzugefügt.
Die zuvor mit Bezug auf 5 beschriebene logische Entscheidung in den logischen Entscheidungsschaltungen 205 und 206 erfolgt durch die Musterkollation von IDLE2, und daher kann die logische Entscheidung nicht getroffen werden, wenn das IDLE2-Signal nicht vorhanden ist; da aber die Funktionen der IFG-Erfassungsschaltungen 303a und 304a in dem Sendeteil 100T von 10 gewährleisten, dass das in die Kanalauswahlschaltung 202 im Empfangsteil 100R von 11 einzugebende Signal den Code IDLE2 enthält, kann die obige logische Entscheidung erfolgen.
WIRKUNG DER ERFINDUNG
Wie oben beschrieben, ist es durch Verwendung des optischen multiplexierenden Repeaters nach der vorliegenden Erfindung, der die Multiplexierung von GbE-Signalen zweier Kanäle und das Abbilden des multiplexierten Signals auf die Nutzlast des OTU-Signals erlaubt, möglich, Verbindungen zwischen LANs über ein verwaltbares aber preiswertes Netzwerk herzustellen.

Claims

Multiplexierender Repeater mit einem Sendeteil (100T) und einem Empfangsteil (100R), die jeweils mit einer schnellen optischen Schnittstelle (10H) und einer langsamen Schnittstelle (10L) zum Senden und Empfangen von rahmenstrukturierten Sendesignalen ausgestattet sind, wobei der Sendeteil (100T) umfasst: erste und zweite langsame Sendesignalempfangsschaltungen (101, 102), die an der langsamen Schnittstelle (10L) vorgesehen sind, um erste und zweite langsame Sendesignale zu empfangen; erste und zweite FIFO-Speicher (105, 106), in denen die von der ersten und zweiten langsamen Sendesignalempfangsschaltung empfangenen ersten und zweiten langsamen Sendesignale durch einen ersten bzw. zweiten Takt (CLK1, CLK1') geschrieben werden und aus denen die gespeicherten Signale durch einen gemeinsamen, von dem ersten und zweiten Takt unabhängigen dritten Takt (CLK2) gelesen werden; eine Multiplexierschaltung (109) zum Multiplexieren der durch den dritten Takt aus dem ersten und zweiten FIFO-Speicher (105, 106) gelesenen ersten und zweiten langsamen Sendesignale und zum Ausgeben des multiplexierten Signals; und schnelle optische Sendesignalrahmenerzeugungsmittel (111) zum Abbilden des multiplexierten Signals auf die Nutzlast des Rahmens eines ersten schnellen optischen Sendesignals und zum Ausgeben desselben an die schnelle optische Schnittstelle (10H); wobei der Empfangsteil (100R) umfasst: schnelle optische Sendesignalrahmenterminier-/Demultiplexiermittel (110, 112) zum Decodieren und Demultiplexieren des auf der schnellen optischen Schnittstelle (10H) empfangenen rahmenstrukturierten schnellen optischen Sendesignals in dritte und vierte langsame Sendesignale und zum Ausgeben derselben; dritte und vierte FIFO-Speicher (107, 108) in die die durch die schnellen optischen Sendesignalrahmenterminier-/Demultiplexiermittel (110, 112) demultiplexierten Sendesignale durch einen vierten bzw. fünften Takt (CLK5) geschrieben werden und aus denen die gespeicherten Signale durch einen von dem vierten und fünften Takt unabhängigen sechsten Takt (CLK7) gelesen werden; und erste und zweite langsame Sendesignalsendeschaltungen (103, 104), die an der langsamen Schnittstelle (10L) vorgesehen sind, um das aus dem dritten bzw. vierten FIFO-Speicher (107, 108) gelesene dritte und vierte langsame Sendesignal zu senden; dadurch gekennzeichnet, dass der Sendeteil (100T) umfasst: erste und zweite Codeerfassungsmittel (303, 304) zum Erfassen vorgegebener spezieller Codes (IDLE) in dem über die langsame Schnittstelle (10L) eingegebenen ersten und zweiten langsamen Sendesignal und zum Ausgeben spezieller Codeerfassungssignale; und erste und zweite Steuermittel (305, 306) zum zeitweiligen Sperren des Schreibens der speziellen Codes in den ersten und zweiten FIFO-Speicher (105, 106) entsprechend den speziellen Codeerfassungssignalen und den Belegungsraten des ersten und zweiten FIFO-Speichers (105, 106); und der Empfangsteil (100R) umfasst: erste und zweite Codeerzeugungsmittel (313, 314) zum Erzeugen von speziellen Codes (IDLE); erste und zweite Selektoren (315, 316) zum selektiven Bereitstellen von Ausgaben aus dem dritten und vierten FIFO-Speicher (107, 108) und von speziellen Codes aus dem ersten und zweiten Codeerzeugungsmittel (313, 314) an die langsame Schnittstelle (10L); dritte und vierte Codeerfassungsmittel (309, 310) zum Erfassen von speziellen Codes in den aus dem dritten und vierten FIFO-Speicher (107, 108) gelesenen dritten und vierten langsamen Sendesignal und zum Ausgeben von Erfassungssignalen; und dritte und vierte Steuermittel (311, 312) zum zeitweiligen Sperren des Auslesens des dritten und vierten FIFO-Speichers (107, 108) gemäß der Codeerfassung durch das dritte und vierte Codeerfassungsmittel (309, 310) und den Belegungsraten des dritten und vierten FIFO-Speichers und zum Einfügen der durch das erste und zweite Codeerzeugungsmittel (313, 314) erzeugten speziellen Codes in das dritte und vierte langsame Sendesignal.
Multiplexierender Repeater nach Anspruch 1, bei dem das erste und zweite Steuermittel (305, 306) Mittel sind zum Erfassen, dass die Belegungsraten (MOC) des ihnen jeweils entsprechenden ersten und zweiten FIFO-Speichers (105, 106) einen ersten vorgegebenen Wert überschreiten und zum Reagieren auf die Ausgabe der speziellen Codeerfassungssignale (IDL) durch die ersten und zweiten Codeerfassungsmittel (303, 304), damit, dass sie sie die speziellen Codes in dem ersten und zweiten langsamen Sendesignal daran hindern, in den ersten und zweiten FIFO-Speicher (105, 106) geschrieben zu werden.
Multiplexierender Repeater nach Anspruch 1, bei dem das dritte und vierte Steuermittel Mittel sind zum Erfassen, dass die Belegungsraten (MOC) des ihnen jeweils entsprechenden dritten und vierten FIFO-Speichers (107, 108) niedriger als ein zweiter vorgegebener Wert sind und zum Reagieren auf die Ausgabe der speziellen Codeerfassungssignale (IDL) durch das dritte und vierte Codeerfassungsmittel (309, 310), damit, dass sie das Lesen der dritten und vierten FIFO-Speicher (107, 108) sperren und die ersten und zweiten Selektoren (315, 316) steuern, um spezielle Codes aus dem ersten und zweiten Codeerzeugungsmittel (313, 314) in das dritte und vierte langsame Sendesignal einzufügen.
Multiplexierender Repeater nach Anspruch 1, bei dem der Empfangsteil (100R) umfasst: erste und zweite Codeerzeugungsmittel (313, 314) zum Erzeugen von speziellen Codes; erste und zweite Selektoren (315, 316) zum selektiven Bereitstellen der Ausgaben aus dem dritten und vierten FIFO-Speicher (107, 108) und der speziellen Codes aus dem ersten und zweiten Codegenerator (313, 314) an die langsame Schnittstelle; erste und zweite Zwischenrahmenlückenerfassungsmittel (309a, 310a) zum Erfassen von Zwischenrahmenlücken in den aus dem dritten und vierten FIFO-Speicher gelesenen dritten und vierten langsamen Sendesignalen und zum Ausgeben von Erfassungssignalen; und dritte und vierte Steuermittel (311a, 312a) zum zeitweiligen Sperren des Auslesens aus dem dritten und vierten FIFO-Speicher (107, 108) entsprechend den erfassten Ausgaben aus dem ersten und zweiten Zwischenrahmenerfassungsmittel (309a, 310a) und den Belegungsraten des dritten und vierten FIFO-Speichers (107, 108) und zum Steuern des ersten und zweiten Selektors (315, 316), um die von dem ersten und zweiten Codeerzeugungsmittel erzeugten speziellen Codes in das dritte und vierte langsame Sendesignal einzufügen.
Multiplexierender Repeater nach Anspruch 4, bei dem: der Empfangsteil (100R) fünfte und sechste FIFO-Speicher (317, 318) umfasst, in die aus dem dritten und vierten FIFO-Speicher (107, 108) gelesene Signale geschrieben werden und aus denen die da hinein geschriebenen Signale ausgelesen und an den ersten und zweiten Selektor (315, 316) ausgegeben werden; wobei das erste und zweite Zwischenrahmenlückenerfassungsmittel (309a, 310a) eingerichtet sind, während der Zwischenrahmenlücken des aus dem dritten und vierten FIFO-Speicher (107, 108) ausgelesenen dritten und vierten langsamen Sendesignals Codes zu zählen, und wenn die Zählwerte kleiner als vorgegebene Werte sind, das dritte und vierte Steuermittel (311a, 312a) das Auslesen der fünften und sechsten FIFO-Speicher (317, 318) unterbinden und den ersten und zweiten Selektor (315, 316) steuern, um die von dem ersten und zweiten Codeerzeugungsmittel (313, 314) erzeugten speziellen Codes in das dritte und vierte langsame Sendesignal einzufügen.
Multiplexierender Repeater nach Anspruch 1, bei dem das erste und zweite Codeerfassungsmittel (303, 304) eingerichtet sind, Folgen von vorgegebenen speziellen Codes in dem ersten und zweiten langsamen Sendesignal zu zählen und die Erfassungssignale auszugeben, wenn die Zählwerte vorgegebene Werte erreichen.
Multiplexierender Repeater nach einem der Ansprüche 1 bis 6, bei dem: der Sendeteil (100T) erste Logik invertierende Mittel (201) umfasst, die zwischen dem Ausgang eines unter erstem und zweitem FIFO-Speicher (105, 106) vorgesehen sind, um die Logik eines der aus dem ersten und zweiten FIFO-Speicher gelesenen langsamen Sendesignale zu invertieren und die logisch invertierte Ausgabe an die Multiplexierschaltung (109) zu liefern; und der Empfangsteil (100R) umfasst: Logikentscheidungsmittel (205, 206) zum Entscheiden der Logik von vorgegebenen speziellen Codes in den dritten und vierten langsamen Sendesignalen, die durch das schnelle Sendesignalrahmenterminier-/Demultiplexiermittel (110, 112) aus dem von der schnellen optischen Schnittstelle empfangenen optischen Sendesignal decodiert werden; zweite logische Invertierungsmittel (207, 208), die auf das Entscheidungsergebnis durch das logische Entscheidungsmittel (205, 206) durch Reinvertieren der Logik desjenigen unter drittem und viertem langsamen Sendesignal, das als logisch invertiert erkannt worden ist, reagieren; und Schaltmittel (209) zum Ausgeben von jedes drittem und viertem langsamem Sendesignal an einen von drittem und viertem FIFO-Speicher (107, 108), je nachdem, ob das dritte und vierte langsame Sendesignal logisch invertiert sind.
Multiplexierender Repeater nach einem der Ansprüche 1 bis 6, bei dem: das erste und zweite schnelle optische Sendesignal optische Sendesignale mit jeweils einer durch ITU-T G.709 definierten Optical_Transport_Network_1-(im Folgenden als OTU1 bezeichneten) Rahmenstruktur sind und die langsamen Sendesignale jeweils Sendesignale mit einer durch IEEE 802.3z definierten Gigabit-Ethernet-, im Folgenden als GbE bezeichneten, Rahmenstruktur sind; das schnelle optische Signalrahmenerzeugungsmittel (111) ein OTU-Rahmenerzeugungsmittel zum Abbilden einer multiplexierten Version des ersten und zweiten GbE-Signals auf eine OTU1-Nutzlast des OTU1-Rahmens und zum Ausgeben der abgebildeten Ausgabe an die schnelle optische Schnittstelle ist; das schnelle optische Sendesignalrahmenterminier-/Demultiplexiermittel (110, 112) ein OTU1-Rahmenterminier-/Demultiplexiermittel zum Decodieren und Demultiplexieren von dritten und vierten GbE-Signalen aus dem Sendesignal der auf der schnellen optischen Schnittstelle empfangenen OTU1-Rahmenstruktur ist; und die zweite und dritte langsame Sendesignalsendeschaltung (103, 104) jeweils eine GbE-Sendeschaltung ist, die mit einem aus dem dritten oder vierten FIFO-Speicher (107, 108) gelesenen Signal versorgt ist und das eingegebene Signal an die langsame Schnittstelle ausgibt.