DE60209621T2

DE60209621T2 - Stromschaltkreis

Info

Publication number: DE60209621T2
Application number: DE60209621T
Authority: DE
Inventors: Mitsubishi Denki K.K. Miyo Miyashita; Mitsubishi Denki K.K. Kazuya Yamamoto; Mitsubishi Denki K.K. Masaaki Shimada
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-06-06
Filing date: 2002-12-02
Publication date: 2006-12-28
Also published as: DE60209621D1; EP1369998A1; JP2004015395A; US6784720B2; CN1286268C; CN1467914A; US20030227319A1; JP4115752B2; EP1369998B1; DE60209621T8

Description

HINTERGRUND DER ERFINDUNG
(Gebiet der Erfindung)
Die vorliegende Erfindung betrifft allgemein Stromschaltkreise, welche einen Inverter verwenden, der beispielsweise gebildet wird durch einen p-Kanal-MOS-Transistor und einen n-Kanal-MOS-Transistor in einem Si-CMOS oder einem pnp-bipolaren Transistor und einem npn-bipolaren Transistor in einem Si-bipolaren junction transistor (BJT), oder einen Stromschaltkreis zum Schalten von Ausgangsdaten, der in einem Strommoduslogik (CML)-Moduswahlschaltkreis verwendet wird und insbesondere einen Stromschaltkreis, bei dem, selbst wenn eine Versorgungsspannung größer als eine Durchbruchspannung der ihn bildenden Transistoren verwendet wird, garantiert ist, dass an die Transistoren angelegte Spannungen die Durchbruchspannung nicht übersteigen.
(Beschreibung des Standes der Technik)
Aufgrund des bemerkenswerten Fortschrittes bei der Miniaturisierung im Si-CMOS-Prozess und Si-BJT-Prozess in den letzten Jahren haben ein Si-CMOS und ein Si-BJT Hochgeschwindigkeits-Ansprechcharakteristiken, welche denjenigen von Vorrichtungen des GaAs-Typs äquivalent oder überlegen sind. Somit haben Si-CMOS und Si-BJT ihre Anwendungsgebiete auf optische Kommunikations-Ics und Radiokommunikations-Ics rasch ausgedehnt, deren Frequenzen mehrere GHz übersteigen und sie arbeiten als Schlüsselvorrichtungen zur Absenkung der Herstellungskosten eines jeden Systems. Eine Hochgeschwindigkeitsleistung, erhalten durch eine Miniaturisierung von Transistoren, bringt einen Abfall der Durchbruchspannung der Vorrichtung mit sich. Es war bislang übliche Praxis, dass, um die Zuverlässigkeit eines Schaltkreises sicher zu stellen, ein Regulator oder dergleichen eine Versorgungsspannung des Schaltkreises unter eine Vorrichtungsdurchbruchsspannung aus einer Versorgungsspannung, die für jedes System spezifiziert ist, reduziert. Für den Fall jedoch, dass eine Ausgangsamplitude annähernd der Durchbruchsspannung in einem Schaltkreis notwendig ist, in welchem ein Schalttransistor und ein Stromquellentransistor vertikal aufeinander gestapelt sind, wie in einem Differenzialschaltkreis, sollte die Versorgungsspannung des Schaltkreises höher gesetzt werden, als die Vorrichtungsdurchbruchspannung. Wenn der Differenzialschaltkreis und ein Stromschaltkreis in Kombination unter diesen Umständen verwendet werden, entsteht das Problem, dass eine Spannung nicht kleiner als die Durchbruchspannung mit Sicherheit an einem p-Kanal-MOS-Transistor oder einem pnp-bipolaren Transistor und an einen n-Kanal-MOS-Transistor oder einen npn-bipolaren Transistor angelegt wird, was zu einem Durchbruch der Vorrichtung führt.
17 zeigt ein Beispiel eines Aufbaus eines herkömmlichen Stromschaltkreises, der einen CMOS verwendet. Der herkömmliche Stromschaltkreis von 17 enthält eine positive Leistungsquelle 1 mit einer positiven Spannung Vdd, eine negative Leistungsquelle 2 mit einer negativen Spannung Vss, einen Signaleingangsanschluss IN, Signalausgangsanschlüsse OUT1 und OUT2, n-Kanal-MOS-Transistoren Q1, Q2 und Q10 zur Lieferung eines Ausgangsstroms an den Signalausgangsanschluss OUT1 und ein Widerstandselement 11 mit einem Widerstandswert R1. Das Widerstandselement 11 bestimmt einen Drain-Strom, der durch den n-Kanal-MOS-Transistor Q2 fließt. Der herkömmliche Stromschaltkreis enthält weiterhin einen p-Kanal-MOS-Transistor Q3, n-Kanal-MOS-Transistoren Q5 und Q13 zur Lieferung eines Ausgangsstroms an den Signalausgangsanschluss OUT 2 und ein Widerstandselement 12 mit einem Widerstandswert R2. Ein CMOS-Inverter 20 wird gebildet durch den p-Kanal-MOS-Transistor Q3 und den n-Kanal-MOS-Transistor Q4. Das Widerstandselement 12 bestimmt einen Drain-Strom, der durch den n-Kanal-MOS-Transistor Q5 fließt.
Bei dem herkömmlichen Stromschaltkreis von 16 sei beispielsweise angenommen, dass die positive Leistungsquelle 1 auf Masse liegt und die negative Spannung Vss, welche der negativen Leistungsquelle 2 zugeführt, die Beziehung von (|Vss| > 2 × Vth) erfüllt, wobei Vth beispielsweise eine positive Stellenwertspannung der Transistoren Q1 bis Q5 ist. Anfänglich sei ein Fall betrachtet, bei dem der Signaleingangsanschluss IN auf hohem Pegel bei Empfang von beispielsweise der positiven Spannung Vdd ist. Da in diesem Fall eine Gate-Source-Spannung Vgs1 des Transistors Q1 und eine Gate-Source-Spannung Vgs2 des Transistors Q2 größer als die Schwellenwertspannung Vth wird, werden die Transistoren Q1 und Q2 eingeschaltet und somit fließt ein Drain-Strom Id2 durch die beiden Transistoren Q1 und Q2. Der Drain-Strom Id2 wird bestimmt durch den Widerstandswert R1 des Widerstandselements 11 und eine Spannung über die beiden entgegengesetzten Enden des Widerstandselements 11.
Da eine Gate-Spannung Vg2 (≠Vss), die im Transistor Q2 in Antwort auf den Drain-Strom Id2 erzeugt wird, einem Gate-Anschluss des Transistors Q10 angelegt wird, fließt ein Drain-Strom Id10 durch den Transistor Q10 in Antwort auf die Gate-Source-Spannung des Transistors Q10. Wenn eine Drain-Spannung des Transistors Q10 in den Sättigungsbereich getrieben wird, wird der Drain-Strom Id10 im Wesentlichen bestimmt durch ein Verhältnis einer Gate-Breite Wq2 des Transistors Q10, d. h. (Wq2/Wq10) und eine Beziehung von {Id10 = Id2 × (Wq10/Wq2)} wird erhalten. Der Drain-Strom Id10 fließt zum Signalausgangsanschluss OUT1.
Der Signaleingangsanschluss IN ist auch mit den Gate-Anschlüssen des p-Kanal-MOS-Transistors Q3 und des n-Kanal-MOS-Transistors Q4 verbunden. Da der Signaleingangsanschluss IN die positive Spannung Vdd hat, ist eine Gate-Source-Spannung Vgs3 des p-Kanal-MOS-Transistors Q3 klei ner als die Schwellenwertspannung Vth, so dass der p-Kanal-MOS-Transistor Q3 ausgeschaltet wird. Andererseits, da eine Gate-Source-Spannung Vgs4 des n-Kanal-MOS-Transistors Q4 größer als die Schwellenwertspannung Vth wird, wird der n-Kanal-MOS-Transistor Q4 eingeschaltet und eine Drain-Spannung des n-Kanal-MOS-Transistors Q4 fällt auf die negative Spannung Vss.
Da somit ein Ausgang vom CMOS-Inverter 20, nämlich eine Verbindung des Drain-Anschlusses des p-Kanal-MOS-Transistors Q3 und eines Drain-Anschlusses des n-Kanal-MOS-Transistors Q4 die negative Spannung Vss hat, fließt kein elektrischer Strom durch das Widerstandselement 12 und den Transistor Q5, so dass eine Gate-Spannung Vg5 des Transistors Q5 auch die negative Spannung Vss hat. Da diese Gate-Spannung Vg5 (=Vss) des Transistors Q5 an einen Gate-Anschluss des Transistors Q13 angelegt wird, wird eine Gate-Source-Spannung Vgs13 des Transistors Q13 kleiner als die Schwellenwertspannung Vth und somit fließt kein Drain-Strom durch den Transistor Q13. Somit gibt es keinen elektrischen Strom, der vom Signalausgangsanschluss OUT2 zum Drain-Anschluss des Transistors Q13 fließt.
Es sein nun ein Fall betrachtet, bei dem der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang von beispielsweise der negativen Spannung Vss ist. Da in diesem Fall ein elektrischer Strom nicht durch die Transistoren Q1 und Q2 und das Widerstandselement 11 fließt, gibt es keinen elektrischen Strom, der vom Signalausgangsanschluss OUT1 fließt. Da der Signaleingangsanschluss IN die negative Spannung Vss hat, wird die Gate-Source-Spannung Vgs3 des p-Kanal-MOS-Transistors Q3 größer als die Schwellenwertspannung Vth und somit wird der p-Kanal-MOS-Transistor Q3 eingeschaltet. Da andererseits die Gate-Source-Spannung Vgs4 des n-Kanal-MOS-Transistors Q4 kleiner als die Schwellenwertspannung Vth wird, wird der n-Kanal-MOS-Transistor Q4 ausgeschaltet und die Drain-Spannung des n-Kanal-MOS-Transistors Q4 steigt auf die positive Spannung Vdd. Somit hat ein Ausgang vom CMOS-Inverter 20 die positive Spannung Vdd.
Somit wird eine Spannung über die entgegengesetzten Enden des Widerstandselementes 12 angelegt und damit fließt ein Drain-Strom Id5 durch den Transistor Q5. Der Drain-Strom Id5 wird durch den Widerstandswert R2 des Widerstandselements 12 und eine Spannung über die entgegengesetzten Enden des Widerstandselementes 12 bestimmt. Da die im Transistor Q5 in Antwort auf den Drain-Strom Id5 erzeugte Gate-Spannung Id5 an den Gate-Anschluss des Transistors Q13 angelegt wird, fließt ein Drain-Strom Id13, der in Antwort auf die Gate-Source-Spannung Vgs13 (=Vg5 – Vss) des Transistors Q13 erzeugt wird, vom Signalausgangsanschluss OUT2.
Selbst wenn der Signalausgangsanschluss in Antwort auf ein Eingangssignal auf entweder OUT1 oder OUT2 umgeändert wird, indem der Widerstandswert R1 des Widerstandselements 11 und der Widerstandswert R2 des Widerstandselements 12 so gelegt werden, dass eine Beziehung von (Id2=Id5) erfüllt ist, fließt eine im Wesentlichen identische Menge an elektrischem Strom in einen der ausgewählten Signalausgangsanschlüsse OUT1 und OUT2. Da somit der Stromschaltkreis in der Lage ist, eine Umschaltung durchzuführen, um zu veranlassen, dass elektrischer Strom durch entweder den Transistor Q2 oder den Transistor Q5 fließt, indem eine Eingangsspannung auf hohen Pegel oder niedrigen Pegel gesetzt wird, kann der Signalausgangsanschluss zur Ausgabe des elektrischen Stroms entweder auf OUT1 oder auf OUT2 umgeändert werden.
18 zeigt ein Beispiel eines Wahlschaltkreises, bei dem der herkömmliche Stromschaltkreis von 17 angewendet wird. In 18 stellt ein rechteckförmiger Abschnitt, der gestrichelt eingefasst ist, den herkömmlichen Stromschaltkreis von 17 dar. Der bekannte Wahlschaltkreis von 18 enthält n-Kanal-MOS-Transistoren Q8 und Q9, deren Source-An schlüsse miteinander verbunden sind, um ein Differentialpaar zu bilden. Ein Drain-Anschluss des n-Kanal-MOS-Transistors Q10 ist mit einer Verbindung der Source-Anschlüsse des Differentialpaars aus n-Kanal-MOS-Transistor Q8 und Q9 verbunden, so dass der n-Kanal-MOS-Transistor Q10 als Stromquellentransistor dient, um abhängig von einer Spannung am Gate-Anschluss des n-Kanal-MOS-Transistors Q10 einen elektrischen Strom zu bestimmen, der durch das Differentialpaar fließt. Die Gate-Spannung des n-Kanal-MOS-Transistors Q10 wird von einem Gate-Anschluss dem n-Kanal-MOS-Transistor Q2 zugeführt.
Der bekannte Wahlschaltkreis enthält weiterhin n-Kanal-MOS-Transistoren Q11 und Q12, deren Source-Anschlüsse miteinander verbunden sind, um ein Differentialpaar zu bilden. Ein Drain-Anschluss des n-Kanal-MOS-Transistors Q13 ist mit einer Verbindung der Source-Anschlüsse des Differentialpaars der n-Kanal-MOS-Transistoren Q11 und Q12 verbunden, so dass der n-Kanal-MOS-Transistor Q13 als Stromquellentransistor dient, um abhängig von einer dem Gate-Anschluss des n-Kanal-MOS-Transistors Q13 eingegebenen Spannung einen elektrischen Strom zu bestimmen, der durch das Differentialpaar fließt. Die Gate-Spannung des n-Kanal-MOS-Transistors Q13 wird von einem Gate-Anschluss des n-Kanal-MOS-Transistors Q5 geliefert. Der bekannte Wahlschaltkreis enthält weiterhin ein Widerstandselement 18 mit einem Lastwiderstand R8 und ein Widerstandselement 19 mit einem Lastwiderstand R9. Das Widerstandselement 18 ist zwischen die Drain-Anschlüsse der Transistoren Q8 und Q11 und die positive Leistungsquelle 1 geschaltet, wohingegen das Widerstandselement 19 zwischen die Drain-Anschlüsse der Transistoren Q9 und Q12 und die positive Leistungsquelle 1 geschaltet ist.
Der bekannte Wahlschaltkreis enthält weiterhin einen Dateneingangsanschluss DA1 für den Wahlschaltkreis, einen Dateneingangsanschluss DA2 komplementär zum Dateneingangsanschluss DA1, einen weiteren Datenein gangsanschluss DA3, einen Dateneingangsanschluss DA4 komplementär zum Dateneingangsanschluss DA3, einen Signalausgangsanschluss O1 für den Wahlschaltkreis und einen Signalausgangsanschluss O2 komplementär zum Signalausgangsanschluss O1.
Für den Fall, dass der Signaleingangsanschluss IN auf hohem Pegel bei Empfang von beispielsweise der positiven Spannung Vdd ist, wird die Gate-Spannung Vg2 (≠Vss) des Transistors Q2 an den Gate-Anschluss des Transistors Q10 angelegt und somit fließt ein Drain-Strom Id10 durch den Transistor Q10 in Antwort auf die Gate-Source-Spannung des Transistors Q10. Wenn die Drain-Spannung des Transistors Q10 in den Sättigungsbereich getrieben wird, wird der Drain-Strom Id10 im Wesentlichen bestimmt durch das Verhältnis der Gate-Breite Wq2 des Transistors Q2 zur Gate-Breite Wg10 des Transistors Q10, d.h. (Wq2/Wq10) und eine Beziehung von {Id10 = Id2 × (Wq10/Wq2)} wird erhalten. Der Drain-Strom Id10 wird auf einen der Transistoren Q8 oder Q9 in Antwort auf komplementäre Signalspannungen umgeschaltet, welche den Dateneingangsanschlüssen DA1 bzw. DA2 eingegeben werden und fließt durch das Widerstandselement 18 oder 19 in Verbindung mit dem Drain-Anschluss Q8 oder Q9. Im Ergebnis wird ein Spannungssignal mit einer Spannung gleich (R8 × Id10) oder (R9 × Id10) dem Signalausgangsanschluss O1 oder O2 ausgegeben.
Da andererseits die Gate-Spannung Vg5 (=Vss) des Transistors Q5 dem Gate-Anschluss des Transistors Q13 angelegt wird, wird eine Gate-Source-Spannung Vg13 des Transistors Q13 kleiner als die Schwellenwertspannung Vth, so dass kein Drain-Strom durch den Transistor Q13 fließt. Wenn daher irgendein Signal jedem der Dateneingangsanschlüsse DA3 und DA4 eingegeben wird, fließt kein elektrischer Strom durch die Widerstandselemente 18 und 19 über die Transistoren Q11 und Q12, so dass die den Dateneingangsanschlüssen DA3 und DA4 eingegebenen Signale kein Ein fluss auf Signale ausüben, welche von den Signalausgangsanschlüssen O1 und O2 erhalten werden.
Im Gegensatz hierzu, für den Fall, dass der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang von beispielsweise der negativen Spannung Vss ist, nimmt die Gate-Spannung des Transistors Q10 den Wert von Vss an und eine Gate-Spannung des Transistors Q13 nimmt den Wert Vg3 (≠Vss) an, so dass ein elektrischer Strom durch den Transistor Q13 fließt und somit die von dem Signalausgangsanschlüssen O1 und O2 erhaltenen Signale nur von den Signalen abhängen, die den Dateneingangsanschlüssen DA3 und DA4 eingegeben werden und überhaupt nicht von Signalen beeinflusst werden, welche den Dateneingangsanschlüssen DA1 und DA2 eingegeben werden. Durch Festsetzen der Eingangsspannung des Stromschaltkreises auf hohem Pegel oder niedrigem Pegel in dem bekannten Wahlschaltkreis von 18 ist es damit möglich, eine Umschaltung durchzuführen, um zu veranlassen, dass elektrischer Strom entweder durch den Transistor Q10 oder Q13 fließt, so dass es möglich ist, auszuwählen, ob die Eingangssignale der Dateneingangsanschlüsse DA1 und DA2 verwendet werden oder die Eingangssignale der Dateneingangsanschlüsse DA3 und DA4 verwendet werden.
Mit Blick auf die Zuverlässigkeit des bekannten Wahlschaltkreises von 18 war es übliche Praxis, eine Versorgungsspannung (= Vdd – Vss) nicht größer als eine Vorrichtungsdurchbruchspannung zu machen. Es sei hier angenommen, dass eine Drain-Source-Durchbruchspannung BVds, eine Gate-Drain-Durchbruchspannung BVgd und eine Gate-Source-Durchbruchspannung Bvgs im Wesentlichen gleich zueinander sind. Beispielsweise bei einem MOS-Transistor mit einer Gate-Länge von 2,5 μm beträgt die Vorrichtungsdurchbruchspannung 2,5 V und somit wird die Versorgungsspannung auf nicht mehr als 2,5 V gesetzt. Weiterhin ist im Fall eines MOS-Tran sistors mit einer Gate-Länge von 1,8 μm die Vorrichtungsdurchbruchspannung 1,8 V und somit wird die Versorgungsspannung auf nicht mehr als 1,8 V gesetzt.
Um die Hochgeschwindigkeits-Ansprechcharakteristik von Schaltkreisen zu verbessern, wurde ein Fortschritt bei dem Hochgeschwindigkeitsansprechen von Vorrichtungen bislang erreicht durch Miniaturisierung auf Kosten der Vorrichtungsdurchbruchspannung. Andererseits ist ein bestimmter Pegel von Ausgangsamplituden der Schaltkreise ungeachtet der Vorrichtungsdurchbruchspannung notwendig. Um die jüngeren Anforderungen nach noch schnellerem Ansprechen der Vorrichtungen zu erfüllen, muss die Vorrichtungsdurchbruchspannung auf einen Pegel gesenkt werden, der äquivalent demjenigen der Ausgangsamplituden ist.
Wenn eine Ausgangsamplitude, welche so groß ist, dass sie äquivalent zur Vorrichtungsdurchbruchspannung ist, von den Signalausgangsanschlüssen O1 und O2 bei dem bekannten Wahlschaltkreis von 18 erhalten wird, sollte eine Vorspannung annähernd der Vorrichtungsdurchbruchspannung zwischen Drain und Source eines jeden Transistors Q8, Q9, Q11 und Q12 angelegt werden. In diesem Fall sollte die Versorgungsspannung (= Vdd – Vss) auf eine Summe der Vorrichtungsdurchbruchspannung und der Drain-Source-Spannung der Transistoren Q10 und Q13 gesetzt werden, wobei die Drain-Source-Spannung eine Spannung ist, welche für einen Betrieb im Sättigungsbereich notwendig ist.
Hierbei schafft eine Durchbruchspannung des p-Kanal-MOS-Transistors Q3 und des n-Kanal-MOS-Transistors Q4 in dem CMOS-Inverter 20 des Stromschaltkreises ein Problem. Für den Fall, dass der Signaleingangsanschluss IN auf hohem Pegel bei Empfang von beispielsweise der positiven Spannung Vdd ist, nimmt die Drain-Spannung der Transistoren Q3 und Q4 den Wert Vss an, so dass eine Vorspannung nicht kleiner als die Vorrich tungsdurchbruchspannung zwischen einem Drain-Anschluss und einem Source-Anschluss und zwischen einem Gate-Anschluss und einem Drain-Anschluss des Transistors Q3, sowie zwischen einem Gate-Anschluss und einem Source-Anschluss und zwischen dem Gate-Anschluss und einem Drain-Anschluss des Transistors Q4 angelegt wird, was zu dem Nachteil eines Vorrichtungsdurchbruchs führt.
Für dem Fall, dass der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang beispielsweise der negativen Spannung Vss ist, nimmt die Drain-Spannung der Transistoren Q3 und Q4 den Wert Vdd an, so dass eine Vorspannung nicht geringer als die Vorrichtungsdurchbruchspannung zwischen dem Gate-Anschluss und dem Source-Anschluss und zwischen dem Gate-Anschluss und dem Drain-Anschluss des Transistors Q3, sowie zwischen Drain-Anschluss und dem Source-Anschluss und zwischen dem Gate-Anschluss und dem Drain-Anschluss des Transistors Q4 angelegt wird, was ebenfalls zu dem Nachteil eines Vorrichtungsdurchbruchs führt.
ZUSAMMENFASSUNG DER ERFINDUNG
Folglich ist es eine Hauptaufgabe der vorliegenden Erfindung, mit Blick auf die Beseitigung der oben erwähnten Nachteile im Stand der Technik, einen Stromschaltkreis zu schaffen, bei dem, selbst wenn eine Versorgungsspannung größer als eine Durchbruchspannung der jeweiligen Vorrichtungen verwendet wird, garantiert ist, dass den Vorrichtungen angelegte Spannungen die Durchbruchspannung nicht übersteigen.
Zur Lösung dieser Aufgabe der vorliegenden Erfindung enthält ein Stromschaltkreis gemäß der vorliegenden Erfindung einen Komplementärschaltkreis, der zwischen eine erste Energiequelle und eine zweite Energiequelle mit einem Potential niedriger als dasjenige der ersten Energiequelle geschaltet ist. Ein Paar von Stromspiegelschaltkreisen ist mit dem Komple mentärschaltkreis verbunden. Ein Pegelverschiebungsschaltkreis ist zwischen eine der ersten und zweiten Energiequellen und den Komplementärschaltkreis geschaltet und legt einen bestimmten Spannungsabfall dem Komplementärschaltkreis auf durch einen Pegelverschiebungsstrom, der durch den Pegelverschiebungsschaltkreis fließt. In Antwort auf ein Eingangssignal ändert der Komplementärschaltkreis die Stromspiegelschaltkreise in einen ersten Zustand, in welchem einer der Stromspiegelschaltkreise funktionsfähig ist, indem ihm ein ersten Stromspiegelstrom zugeliefert wird und der andere der Stromspiegelschaltkreise funktionsunfähig ist und einem zweiten Zustand um, in dem der eine der Stromspiegelschaltkreise funktionsunfähig ist und der andere der Stromspiegelschaltkreise funktionsfähig ist, indem ihm ein zweiter Stromspiegelstrom zugeführt wird. Wenigstens einer der ersten und zweiten Stromspiegelströme fließt durch den Pegelverschiebungsschaltkreis als Pegelverschiebungsstrom.
KURZE BESCHREIBUNG DER ZEICHNUNG
Diese Aufgabe und Merkmale der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung in Zusammenschau mit den bevorzugten Ausführungsformen hiervon unter Bezugnahme auf die beigefügte Zeichnung, in der:
1 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist;
2 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ist;
3 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer dritten Ausführungsform der vorliegenden Erfindung ist;
4 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer vierten Ausführungsform der vorliegenden Erfindung ist;
5 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer fünften Ausführungsform der vorliegenden Erfindung ist;
6 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer sechsten Ausführungsform der vorliegenden Erfindung ist;
7 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer siebten Ausführungsform der vorliegenden Erfindung ist;
8 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer achten Ausführungsform der vorliegenden Erfindung ist;
9 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer neunten Ausführungsform der vorliegenden Erfindung ist;
10 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer zehnten Ausführungsform der vorliegenden Erfindung ist;
11 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer elften Ausführungsform der vorliegenden Erfindung ist;
12 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer zwölften Ausführungsform der vorliegenden Erfindung ist;
13 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung ist;
14 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer vierzehnten Ausführungsform der vorliegenden Erfindung ist;
15 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer fünfzehnten Ausführungsform der vorliegenden Erfindung ist;
16 ein Schaltkreisdiagramm eines Stromschaltkreises gemäß einer sechzehnten Ausführungsform der vorliegenden Erfindung ist;
17 ein Schaltkreisdiagramm eines Stromschaltkreises nach dem Stand der Technik ist; und
18 ein Schaltkreisdiagramm eines Wahlschaltkreises nach dem Stand der Technik ist, der den Stromschaltkreis des Standes der Technik gemäß 17 verwendet.
Vor der Fortführung der Beschreibung der vorliegenden Erfindung sei festzuhalten, dass gleiche Teile in den unterschiedlichen Ansichten der beigefügten Zeichnung durchgängig mit gleichen Bezugszeichen versehen sind.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Ausführungsformen der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung beschrieben.
(Erste Ausführungsform)
1 zeigt einen Stromschaltkreis K1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Auf gleiche Weise wie der herkömmliche Stromschaltkreis von 17 enthält dieser Stromschaltkreis K1 eine positive Leistungsquelle 1 mit einer positiven Spannung Vdd, eine negative Leistungsquelle 2 mit einer negativen Spannung Vss, einen Signaleingangsanschluss IN, Signalausgangsanschlüsse OUT1 und OUT2, n-Kanal-MOS-Transistoren Q1, Q2 und Q10 zur Zufuhr eines Ausgangsstroms an den Signalausgangsanschluss OUT1, ein Widerstandselement 11 mit einem Widerstandswert R1, einen p-Kanal-MOS-Transistor Q3, einen n-Kanal-MOS-Transistor Q4, n-Kanal-MOS-Transistoren Q5 und Q13 zur Zufuhr eines Ausgangsstroms an den Signalausgangsanschluss OUT2 und ein Widerstandselement 12 mit einem Widerstandswert R2. Das Widerstandselement 11 bestimmt einen ersten elektrischen Strom (Drain-Strom) I1, der durch den n-Kanal-MOS-Transistor Q2 fließt, während das Widerstandselement 12 einen zweiten elektrischen Strom (Drain-Strom) I2 bestimmt, der durch den n-Kanal-MOS-Transistor Q5 fließt. Ein CMOS-Inverter 20 wird durch den p-Kanal-MOS-Transistor Q3 und ein n-Kanal-MOS-Transistor Q4 gebildet.
Der Stromschaltkreis K1 enthält weiterhin ein Widerstandselement 13 mit einem Widerstandswert R3. Das Widerstandselement 13 ist zwischen die positive Leistungsquelle 1 und den p-Kanal-MOS-Transistor Q3 geschaltet. Das Widerstandselement 13 wirkt als Pegelverschiebungsschaltkreis zur Auferlegung eines bestimmten Spannungsabfalls an den CMOS-Inverter 20 derart, dass die an den CMOS-Inverter 20 angelegte Spannung nicht größer als eine Durchbruchspannung ist.
Der Stromschaltkreis K1 enthält ein Paar von Stromspiegelschaltkreisen, d.h. einen ersten Stromspiegelschaltkreis mit dem Widerstandselement 11 und den n-Kanal-MOS-Transistoren Q2 und Q10 und einen zweiten Stromspiegelschaltkreis mit dem Widerstandselement 12 und den n-Kanal-MOS-Transistoren Q5 und Q13. In Antwort auf ein Eingangssignal, angelegt vom Signaleingangsanschluss IN, ändert der CMOS-Inverter 20, der als Komplementärschaltkreis wirkt, die Stromspiegelschaltkreise von einem ersten Zustand, in welchem der erste Stromspiegelschaltkreis betriebsfähig ist, indem ihm der erste elektrische Strom I1 angelegt wird und der zweite Stromspiegelschaltkreis nicht betriebsfähig ist in einen zweiten Zustand, in welchem der ersten Stromspiegelschaltkreis nicht betriebsfähig ist und der zweite Stromspiegelschaltkreis betriebsfähig ist, indem ihm der zweite elektrische Strom I2 zugeführt wird. Der erste elektrische Strom I1, der durch den ersten Stromspiegelschaltkreis fließt, fließt durch das Widerstandselement 13 als erster Pegelverschiebungsstrom, während der zweite elektrische Strom, der durch den zweiten Stromspiegelschaltkreis fließt, durch das Widerstandselement 13 als zweiter Pegelverschiebungsstrom fließt.
In dem Stromschaltkreis K1 sei beispielsweise angenommen, dass die positive Leistungsquelle 1 auf Masse liegt und die negative Spannung Vss, die der negativen Leistungsquelle 2 zugeführt wird, die Beziehung von (|Vss| > 2 × Vth) erfüllt, wobei Vth beispielsweise eine positive Schwellenwertspannung der Transistoren Q1 bis Q5 ist. Für den Fall, dass der Signaleingangsanschluss IN auf hohem Pegel bei Empfang von beispielsweise der positiven Spannung Vdd ist, werden die Stromspiegelschaltkreise in den oben erwähnten ersten Zustand versetzt, so dass eine Gate-Source-Spannung Vgs1 des Transistors Q1 und eine Gate-Source-Spannung Vgs2 des Transistors Q2 größer als die Schwellenwertspannung Vth der Transistoren Q1 und Q5 werden und somit die Transistoren Q1 und Q2 eingeschaltet werden. Im Ergebnis fließt der erste elektrische Strom I1 durch die Transistoren Q1 und Q2.
Da der erste elektrische Strom I1 durch die Transistoren Q1 und Q2 über das Widerstandselement 13 fließt, ist ein Spannungsabfall einer Drain-Spannung des Transistors Q1 von der positiven Spannung Vdd gleich einem Produkt des ersten elektrischen Stroms I1 und des Widerstandswerts R3. Da andererseits eine Ausgangsspannung des CMOS-Inverters 20 die negative Spannung Vss ist, wird der Transistor Q5 ausgeschaltet, so dass der zweite elektrische Strom I2 nicht durch den Transistor Q5 fließt.
Im Gegensatz hierzu, für den Fall, dass der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang beispielsweise der negativen Spannung Vss ist, werden die Stromspiegelschaltkreise in den oben erwähnten zweiten Zustand versetzt, so dass der Transistor Q2 ausgeschaltet ist und damit der erste elektrische Strom I1 nicht durch den Transistor Q2 fließt. Da andererseits die Ausgangsspannung des CMOS-Inverters 20 auf die positive Spannung Vdd ansteigt, wird der Transistor Q5 eingeschaltet, so dass der zweite elektrische Strom I2 durch den Transistor Q5 fließt. Wenn die Widerstandswerte R1 und R2 so gesetzt werden, dass der erste elektrische Strom I1 und der zweite elektrische Strom I2 einander gleich sind, wird ein Pegelverschiebungsbetrag am Widerstandselement 13 ungeachtet des Eingangssignals konstant gehalten, welches dem Signaleingangsanschluss IN angelegt wird.
Wenn weiterhin der Widerstandswert R3 so gewählt wird, dass nicht nur eine Differenz, erhalten durch Subtrahieren des Pegelverschiebungsbetrags am Widerstandselement 13, d.h. ein Produkt aus erstem elektrischen Strom I1 und Widerstandswert R3 oder ein Produkt aus zweitem elektrischen Strom I2 und Widerstandswert R3 von einer Versorgungsspannung (Vdd-Vss) nicht mehr als eine Vorrichtungsdurchbruchspannung beträgt, d.h. eine Drain-Source-Durchbruchspannung BVds der Transistoren Q3 und Q4 und eine Gate-Drain-Durchbruchspannung BVgd des Transistors Q1, sondern auch das Produkt aus erstem elektrischem Strom I1 und Widerstandswert R3 oder das Produkt aus zweitem elektrischem Strom I2 und Widerstandswert R3 nicht mehr als die Vorrichtungsdurchbruchspannung ist, d.h. eine Gate-Drain-Durchbruchspannung BVgd der Transistoren Q1, Q3 und Q4, arbeiten die Transistoren Q1, Q3 und Q4 zu allen Zeiten in einem Vorspannungszustand, der nicht mehr als die Vorrichtungsdurchbruchspannung beträgt. Im Ergebnis können ohne Durchbruch der Transistoren Q1, Q3 und Q4 die Transistoren Q1, Q3 und Q4 bis zu einer hohen Spannungsversorgung hinauf verwendet werden, welche maximal das Zweifache der Vorrichtungsdurchbruchspannung beträgt.
Selbst wenn bei dieser Ausführungsform die Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q1, Q3 und Q4 ist, wird garantiert, dass die Transistoren Q1, Q3 und Q4 zu allen Zeiten in dem Vorspannungszustand nicht oberhalb der Durchbruchspannung arbeiten.
(Zweite Ausführungsform)
2 zeigt einen Stromschaltkreis K2 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Wenn bei dem Stromschaltkreis K1 der ersten Ausführungsform der Signaleingangsanschluss IN auf hohem Pegel ist, wird eine Spannung über die entgegengesetzten Enden des Widerstandselements 11 kleiner als eine Differenz, erhalten durch Subtrahieren der zweifachen Schwellenwertspannung Vth von der Vorrichtungsdurchbruchspannung. Wenn die Vorrichtungsdurchbruchspannung klein ist, nähert sich eine Potentialdifferenz zwischen den entgegengesetzten Enden des Widerstandselements 11 dem Wert 0 und somit wird es extrem schwierig, den ersten elektrischen Strom I1 durch das erste Widerstandselement 11 zu bestimmen.
Daher ist bei dieser Ausführungsform ein Widerstandselement 14 mit einem Widerstandswert R4 zwischen den Signaleingangsanschluss IN und das Widerstandselement 11 anstelle des n-Kanal-MOS-Transistors Q1 des Stromschaltkreises K1 gesetzt. Durch Ersetzen des Transistors Q1 durch das Widerstandselement 14 ist der erste Stromspiegelschaltkreis mit dem Widerstandselement 11 und den Transistoren Q2 und Q10 vom Widerstandselement 13 isoliert, so dass ein elektrischer Strom I2, der durch den eingeschalteten Transistor Q2 fließt, vom ersten elektrischen Strom I1 unterschiedlich ist, der durch das Widerstandselement 13 fließt. Somit trägt der elektrische Strom I2 nicht zum Spannungsabfall am Widerstandselement 13 bei. Um daher den ersten elektrischen Strom I1 zu führen, ist in dem Stromschaltkreis K2 ein Strompfad vorgesehen, der gebildet wird durch ein Widerstandselement 15 mit einem Widerstandswert R5 und einem n-Kanal-MOS-Transistor Q6. Da der übrige Aufbau des Stromschaltkreises K2 ähnlich zu demjenigen des Stromschaltkreises K1 von 1 ist, wird die Beschreibung aus Gründen der Einfachheit hier abgekürzt.
Somit wird für den Fall, dass der Signaleingangsanschluss IN bei Empfang von beispielsweise der positiven Spannung Vdd auf hohem Pegel ist, der elektrische Strom Id2, der durch den Transistor Q2 fließt, durch einen Serienwiderstand der Widerstände R1 und R4 und eine Spannung bestimmt, welche über entgegengesetzte Enden des Serienwiderstandes anliegt. Da die über den entgegengesetzten Enden des Serienwiderstandes anliegende Spannung um die einzelne Schwellenwertspannung Vth größer als diejenige in der ersten Ausführungsform wird, kann der durch den Transistor Q2 fließende elektrische Strom Id2 einfach festgelegt werden.
Für den Fall, dass der Signaleingangsanschluss IN auf hohem Pegel bei Empfang von beispielsweise der positiven Spannung Vdd ist, ist der Gate-Anschluss des Transistors Q6 mit der Verbindung der Widerstandselemente 11 und 14 verbunden und eine Gate-Source-Spannung des Transistors Q6 ist nicht kleiner als die Schwellenwertspannung Vth, so dass der erste elektrische Strom I1 durch den Transistor Q6 fließt. Im Gegensatz hierzu, für den Fall, dass der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang von beispielsweise der negativen Spannung Vss ist, werden die Transistoren Q2 und Q6 abgeschaltet und der Transistor Q5 wird eingeschaltet, so dass der zweite elektrische Strom I2 auf gleiche Weise wie in der ersten Ausführungsform durch den Transistor Q5 fließt.
Durch Optimierung des Widerstandswerts R5 können der erste elektrische Strom I1 und der zweite elektrische Strom I2 so festgelegt werden, dass sie zueinander gleich sind. Das Widerstandselement 14 dient auch als Garantie dahingehend, dass eine Spannung der Gate-Anschlüsse der Transistoren Q3 und Q4, d.h. eine Eingangsspannung am CMOS-Inverter 20 nicht auf Vdd ansteigt.
Wenn bei dieser Ausführungsform ein Spannungsabfall am Widerstandselement 14 und ein Spannungsabfall am Widerstandselement 13 als zueinander gleich gesetzt werden, ist es möglich, die einschränkende Bedingung der ersten Ausführungsform zu vernachlässigen, dass der Widerstandswert R3 so gewählt werden sollte, dass das Produkt aus erstem elektrischen Strom I1 und Widerstandswert R3 oder das Produkt aus zweitem elektrischen Strom I2 und Widerstandswert R3 nicht größer als die Vorrichtungsdurchbruchspannung ist.
Daher kann bei dieser Ausführungsform nicht nur der elektrische Strom Id2, der durch den Transistor Q2 fließt, einfacher als in der ersten Ausführungsform gesetzt werden, sondern jegliche Versorgungsspannung, die nicht kleiner als eine Durchbruchspannung der Transistoren Q3 und Q4 ist, ermöglich den Betrieb der Transistoren Q3 und Q4 ohne Durchbruch der Transistoren Q3 und Q4.
Selbst wenn bei dieser Ausführungsform eine Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 verwendet wird, ist garantiert, dass die Transistoren Q3 und Q4 zu allen Zeiten in einem Vorspannungszustand nicht größer als die Durchbruchspannung arbeiten.
Weiterhin ist es bei dieser Ausführungsform möglich, einen gewünschten Spannungsabfall durch das Widerstandselement 13 ungeachtet des Eingangssignals zu erhalten, welches dem Signaleingangsanschluss IN angelegt wird.
(Dritte Ausführungsform)
3 zeigt einen Stromschaltkreis K3 gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K3 ist das Widerstandselement 13 zwischen die negative Leistungsquelle 2 und den Transistor Q4 gesetzt. Ein Serienschaltkreis eines Widerstandselements 16 mit einem Widerstandswert R6 und eines Widerstandselements 17 mit einem Widerstandswert R7 wirkt als Vorspannungsschaltkreis, um zu garantieren, dass eine Gate-Spannung des Transistors Q1, beispielsweise eine Gate-Drain-Spannung Vgd1 des Transistors Q1 nicht größer als die Vorrichtungsdurchbruchspannung ungeachtet des Eingangssignals ist, welches am Signaleingangsanschluss IN anliegt. Wenn ein Gate-Anschluss des Transistors Q1 auf Vss gesetzt wird, ohne dass dieser Vorspannungsschaltkreis vorgesehen wird, wird die Gate-Drain-Spannung Vgd1 des Transistors Q1 natürlicherweise nicht geringer als eine Durchbruchspannung BVgd des Transistors Q1, was zu einem Durchbruch des Transistors Q1 führt. Da der übrige Aufbau des Stromschaltkreises K3 ähnlich zu demjenigen des Stromschaltkreises K1 von 1 ist, wird die Beschreibung aus Gründen der Einfachheit hier abgekürzt.
Für den Fall, dass ein Pegelverschiebungsbetrag Vr6 am Widerstandselement 16 nicht größer als die Durchbruchspannung BVgd des Transistors Q1 ist und der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang von beispielsweise der negativen Spannung Vss ist, werden der Widerstandswert R6 des Widerstandselements 16 und der Widerstandswert R7 des Widerstandselements 17 so gesetzt, dass eine Potentialdifferenz Vr3 am Widerstandselement 13 und eine Potentialdifferenz Vr7 am Widerstandselement 17 im Wesentlichen gleich zueinander sind. Insbesondere wird der Widerstandswert R6 des Widerstandselements 16 und wird der Widerstandswert R7 des Widerstandselements 17 so gesetzt, dass die Bezie hungen {Vr6 = R6/(R6 + R7) × (Vdd – Vss) < BVgd} und (Vr7 ≈ R3 × I2) erfüllt sind. Somit ist es nicht nur für jegliches Eingangssignal am Signaleingangsanschluss IN möglich, zu garantieren, dass die Gate-Drain-Spannung Vgd1 des Transistors Q1 eine Beziehung von (Vgd1 = Vr6 < BVgd) erfüllt, sondern auch die Versorgungsspannung kann angehoben werden.
Wenn bei dieser Ausführungsform eine Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 verwendet wird, wird garantiert, dass die Transistoren Q3 und Q4 zu allen Zeiten in einem Vorspannungszustand arbeiten, der nicht mehr als die Durchbruchspannung beträgt.
Bei dieser Ausführungsform können bei jeglicher Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 die Transistoren Q3 und Q4 ohne Durchbruch der Transistoren Q3 und Q4 verwendet werden.
(Vierte Ausführungsform)
4 zeigt einen Stromschaltkreis K4 gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Dieser Stromschaltkreis K4 hat einen Aufbau, bei dem der Gate-Anschluss und ein Source-Anschluss des Transistors Q1 miteinander kurzgeschlossen sind und der Transistor Q1 in dem Stromschaltkreis K3 von 3 weggelassen ist. Für den Fall, dass der Signaleingangsanschluss IN auf hohem Pegel bei Empfang von beispielsweise der positiven Spannung Vdd unter der Annahme ist, dass "Vds2" eine Drain-Source-Spannung des Transistors Q2 bezeichnet, ist der erste elektrische Strom I1, der durch den Transistor Q2 fließt, durch einen kombinierten Widerstand der Widerstände R6 und R7 und dem Widerstand R1 und einer Spannung von (Vdd – Vss – Vds2) an den einander entgegengesetzten Enden des kombinierten Widerstands bestimmt.
Selbst wenn eine Spannung über die entgegengesetzten Enden des Widerstandselements 11 nicht ausreichend in dem Stromschaltkreis K3 sichergestellt werden kann, wird die an den entgegengesetzten Enden des kombinierten Widerstands anliegende Spannung um die einzelne Schwellenwertspannung Vth größer als bei der dritten Ausführungsform, indem die oben genannte Ausgestaltung bei der vorliegenden Ausführungsform verwendet wird, so dass der erste elektrische Strom I1, der durch den Transistor Q2 fließt, einfacher gesetzt werden kann.
Für den Fall, dass der Signaleingangsanschluss IN auf hohem Pegel bei Empfang von beispielsweise der positiven Spannung Vdd ist, werden der Widerstandswert R6 des Widerstandselements 16 und der Widerstandswert R7 des Widerstandselements 17 so gesetzt, dass der gewünschte erste elektrische Strom I1 aus der folgenden Gleichung unter Verwendung des kombinierten Widerstandswerts der Widerstände R6 und R7 und des Widerstands R1 erhalten wird: I1 = (Vdd – Vss – Vds2)/{R1 + R6 × R7/(R6 + R7)}
Für den Fall, dass der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang von beispielsweise der negativen Spannung Vss ist, werden der Widerstandswert R6 des Widerstandselements 16 und der Widerstandswert R7 des Widerstandselements 17 so gesetzt, dass nicht nur der Pegelverschiebungsbetrag Vr6 am Widerstandselement 16 nicht mehr als die Vorrichtungsdurchbruchspannung BVgd ist, sondern auch der Pegelverschiebungsbetrag Vr3 am Widerstandselement 13 und der Pegelverschiebungsbetrag Vr7 am Widerstandselement 17 im Wesentlichen gleich zueinander sind, d.h., die Beziehungen von {Vr6 = R6/(R6 + R7)·(Vdd – Vss) < BVgd} und Vr7 ≈ R3 × I2) erfüllt sind.
Selbst wenn bei dieser Ausführungsform eine Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 verwendet wird, ist garantiert, dass die Transistoren Q3 und Q4 zu allen Zeiten in einem Vorspannungszustand nicht mehr als die Durchbruchsspannung arbeiten.
Bei dieser Ausführungsform können bei jeder Versorgungsspannung nicht kleiner als die Durchbruchsspannung der Transistoren Q3 und Q4 verwendet werden, ohne dass die Transistoren Q3 und Q4 durchbrechen.
(Fünfte Ausführungsform)
5 zeigt einen Stromschaltkreis K5 gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K5 ist das Widerstandselement 13, welches in dem Stromschaltkreis K1 von 1 als Pegelverschiebungsschaltkreis arbeitet, durch eine Diode 21 ersetzt. Die Diode 21 wird beispielsweise gebildet durch die n⁺-Source- und Drain-Elektroden und einen p-Graben eines n-Kanal-MOS-Transistors oder durch die p⁺-Source- und Drain-Elektroden und einen n-Graben eines p-Kanal-MOS-Transistors. Auch mit dem Stromschaltkreis K5 lassen sich Effekte ähnlich wie bei der ersten Ausführungsform erzielen.
Bei dem Stromschaltkreis K5 wird eine maximal zulässige Versorgungsspannung durch einen Pegelverschiebungsbetrag Vdio der Diode 21 von beispielsweise 0,7 V gegenüber einem herkömmlichen Schaltkreis verbessert. Für den Fall, dass eine größere Versorgungsspannung verwendet wird, lassen sich die gleichen Effekte erhalten, in dem eine Mehrzahl der Dioden 21 in Serienverbindung miteinander verbunden wird.
Selbst wenn bei dieser Ausführungsform die Versorgungsspannung nicht kleiner als die Durchbruchsspannung der Transistoren Q1, Q3 und Q4 verwendet wird, ist garantiert, dass die Transistoren Q1, Q3 und Q4 zu allen Zeiten im Vorspannungszustand nicht mehr als die Durchbruchsspannung arbeiten.
(Sechste Ausführungsform)
6 zeigt einen Stromschaltkreis K6 gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. In diesem Stromschaltkreis K6 ist das Widerstandselement 13, das in dem Stromschaltkreis K2 von 2 als Pegelverschiebungsschaltkreis arbeitet, durch die Diode 21 ersetzt. Auch bei dem Stromschaltkreis K6 lassen sich Effekte ähnlich wie bei der zweiten Ausführungsform erreichen.
Der Widerstandswert R4 des Widerstandelements 14 wird so gesetzt, dass eine Spannung Vr4 (= R4 × Id2) über entgegengesetzten Enden des Widerstandselements 14 zum Zeitpunkt, zu dem der Signaleingangsanschluss In auf hohem Pegel bei Empfang beispielsweise der positiven Spannung Vdd ist, im wesentlichen gleich dem Pegelverschiebungsbetrag Vdio der Diode 21 ist. Somit wird eine maximal zulässige Versorgungsspannung des Stromschaltkreises K6 um den Pegelverschiebungsbetrag Vdio der Diode 21 von beispielsweise 0,7 V gegenüber einem herkömmlichen Schaltkreis verbessert.
Für den Fall, dass eine größere Versorgungsspannung verwendet wird, können die gleichen Effekte erreicht werden, in dem eine Mehrzahl der Dioden 21 in Serie miteinander verbunden wird. In diesem Fall wird der Widerstandswert R4 des Widerstandselements 14 so gesetzt, dass die Spannung Vr4 an den entgegengesetzten Enden des Widerstandselements 14 zu dem Zeitpunkt, zu dem der Signaleingangsanschluss IN auf hohem Pegel bei Empfang beispielsweise der positiven Spannung Vdd ist, im Wesentlichen gleich einem Pegelverschiebungsbetrag Vdiot einer Mehrzahl der Dioden 21 in Serienverbindung ist. Wenn beispielsweise zwei Dioden 21 miteinander in Serienverbindung sind, wird eine Beziehung von (Vdiot = Vdiox2 ≈ R4 × Id2) erhalten.
Selbst wenn bei dieser Ausführungsform eine Versorgungsspannung nicht geringer als die Durchbruchsspannung der Transistoren Q3 und Q4 verwendet wird, ist garantiert, dass die Transistoren Q3 und Q4 zu allen Zeiten in einem Vorspannungszustand nicht mehr als die Durchführungsspannung arbeiten.
Bei dieser Ausführungsform kann durch die Diode 21 ein gewünschter Spannungsabfall ungeachtet des Eingangssignal erreicht werden, das an dem Signaleingangsanschluss IN anliegt.
Bei dieser Ausführungsform können bei jeder Versorgungsspannung nicht kleiner als die Durchbruchsspannung der Transistoren Q3 und Q4 die Transistoren Q3 und Q4 verwendet werden, ohne das die Transistoren Q3 und Q4 durchbrechen.
(Siebte Ausführungsform)
7 zeigt einen Stromschaltkreis K7 gemäß einer siebten Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K7 ist das Widerstandselement 13, welches in dem Stromschaltkreis K3 von 3 als Pegelverschiebungsschaltkreis arbeitet, durch die Diode 21 ersetzt. Auch bei dem Stromschaltkreis K7 lassen sich Effekte ähnlich wie bei der dritten Ausführungsform erreichen.
Der Widerstandswert R7 des Widerstandselements 17 wird so gesetzt, dass nicht nur der Pegelverschiebungsbetrag Vr6 des Widerstandselements 16 nicht mehr als die Vorrichtungsdurchbruchspannung BVgd beträgt, sondern auch die Spannung Vr7{= R7/(R6 + R7) × (Vdd – Vss)} an einander gegenüberliegenden Enden des Widerstandselements 17 zum Zeitpunkt des Eingangssignalanschlusses IN auf niedrigem Pegel bei Empfang von beispielsweise der negativen Spannung Vss im Wesentlichen gleich dem Pegelverschiebungsbetrag Vdio der Diode 21 ist. Somit wird eine maximal zulässige Versorgungsspannung des Stromschaltkreises K7 um den Pegelverschiebungsvertrag Vdio der Diode 21 von beispielsweise 0,7V gegenüber einem herkömmlichen Schaltkreis verbessert.
Für den Fall, dass eine größere Versorgungsspannung verwendet wird, können die gleichen Effekte erreicht werden, in dem eine Mehrzahl der Dioden 21 in Serie miteinander verbunden wird. In diesem Fall wird der Widerstandswert R7 des Widerstandselements R17 so gesetzt, das die Spannung Vr7 an entgegengesetzten Enden des Widerstandselements 17 zu der Zeit, zu der der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang von beispielsweise der negativen Spannung Vss ist, im Wesentlichen gleich dem Pegelverschiebungsbetrag Vdiot einer Mehrzahl der Dioden 21 in Serienverbindung ist. Für den Fall, dass beispielsweise zwei Dioden 21 miteinander in Serie verbunden sind, wird eine Beziehung von {Vdiot = Vdiox2 Vr7 = R7/(R6 + R7) × Vdd – Vss)} erhalten.
Selbst wenn bei dieser Ausführungsform eine Versorgungspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 verwendet wird, ist garantiert, dass die Transistoren Q3 und Q4 zu allen Zeiten in einem Vorspannungszustand nicht mehr als die Durchbruchspannung arbeiten.
Auch bei einer Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 können bei dieser Ausführungsform die Transistoren Q3 und Q4 verwendet werden, ohne dass die Transistoren Q3 und Q4 durchbrechen.
(Achte Ausführungsform)
8 zeigt einen Stromschaltkreis K8 gemäß einer achten Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K8 ist das Widerstandselement 13, welches in dem Stromschaltkreis K4 von 4 als Pegelverschiebungsschaltkreis arbeitet, durch die Diode 21 ersetzt. Auch bei dem Stromschaltkreis K8 lassen sich Effekte ähnlich wie bei der vierten Ausführungsform erreichen.
Für den Fall, dass der Signaleingangseingangsanschluss IN auf hohem Pegel bei Empfang beispielsweise der positiven Spannung Vdd ist, werden der Widerstandswert R1 des Widerstandselements 11, der Widerstandswert R6 des Widerstandselements 16 und der Widerstandswert R7 des Widerstandselements 17 so gesetzt, dass der gewünschte erste elektrische Strom I1 erhalten wird durch den kombinierten Widerstandswert der Widerstände R6 und R7 und des Widerstands R1 durch die folgende Gleichung: I1 = (Vdd – Vss – Vds2)/(R1 + R6 × R7/R6 + R7)
Für den Fall, dass der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang beispielsweise der negativen Spannung Vss ist, werden der Widerstandswert R1 des Widerstandselements 11, der Widerstandswert R6 des Widerstandselements 16 und der Widerstandswert R7 des Widerstandselements 17 so gesetzt, dass der Pegelverschiebungsbetrag Vr6 am Widerstandselement 16 nicht mehr als die Vorrichtungsdurchbruchspannung BVgd beträgt und die Spannung Vr7 an den entgegengesetzten Enden des Widerstandselement 17 ist im Wesentlichen gleich dem Pegelverschiebungsbetrag Vdio an der Diode 21, d. h. die Beziehung von {Vr6 = R6/(R6 + R7) × (Vdd – Vss) < BVgd} und (Vr7 ≈ Vdio) sind erfüllt. Somit wird die maximal zulässige Versorgungsspannung des Stromschaltkreises K8 um den Pegelverschiebungsbetrag Vdio der Diode 21 um beispielsweise 0,7 gegenüber einem herkömmlichen Schaltkreis verbessert.
Für den Fall, dass eine größere Versorgungsspannung verwendet wird, können die gleichen Effekte erreicht werden, in dem eine Mehrzahl der Dioden 21 in Serie miteinander verbunden wird. In diesem Fall wird der Widerstandswert R7 des Widerstandselements 17 so gesetzt, dass die Spannung Vr7 an den entgegengesetzten Enden des Widerstandselements 17 zu der Zeit, zu der der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang beispielsweise der negativen Spannung Vss ist, im Wesentlichen gleich dem Pegelverschiebungsbetrag Vdiot einer Mehrzahl der Dioden 21 in Serienverbindung ist. Falls beispielsweise zwei Dioden 21 miteinander in Serie verbunden werden, wird die Beziehung von {Vdiot = Vdiox2 ≈ Vr7 = R7/(R6 + R7) × (Vdd – Vss)} erhalten.
Selbst wenn bei dieser Ausführungsform eine Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 verwendet wird, ist garantiert, dass die Transistoren Q3 und Q4 zu allen Zeiten in einem Vorspannungszustand nicht mehr als die Durchbruchspannung arbeiten.
In dieser Ausführungsform kann jede Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 verwendet werden und die Transistoren Q3 und Q4 können ohne Durchbruch der Transistoren Q3 und Q4 verwendet werden.
(Neunte Ausführungsform)
9 zeigt einen Stromschaltkreis K9 gemäß einer neunten Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K9 ist das Widerstandselement 13, welches als Pegelverschiebungsschaltkreis im Stromschaltkreis K1 von 1 dient, durch einen n-Kanal-MOS-Transistor 31 ersetzt, bei dem ein Gateanschluss und ein Drainanschluss miteinander kurz geschlossen sind. Auch bei dem Stromschaltkreis K9 lassen sich Effekte ähnlich wie bei der ersten Ausführungsform erreichen.
Eine maximal zulässige Versorgungsspannung des Stromschaltkreises K9 wird durch einen Pegelverschiebungsbetrag (>Schwellenwertspannung) des n-Kanal-MOS-Transistors 31 gegenüber einem herkömmlichen Schaltkreis verbessert. Für den Fall, dass eine größere Versorgungsspannung verwendet wird, lassen sich die gleichen Effekte durch Verbinden einer Mehrzahl der n-Kanal-MOS-Transistoren 31 miteinander in Serienverbindung erreichen.
Selbst wenn bei dieser Ausführungsform die Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q1, Q3 und Q4 ist, ist garantiert, dass die Transistoren Q1, Q3 und Q4 zu allen Zeiten im Vorspannungszustand nicht mehr als die Durchbruchspannung arbeiten.
(Zehnte Ausführungsform)
10 zeigt einen Stromschaltkreis K10 gemäß einer zehnten Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K10 ist das Widerstandselement K13, welches im Stromschaltkreis K2 von 2 als Pegelverschiebungsschaltkreis arbeitet, durch den n-Kanal-MOS-Transistor 31 ersetzt, bei dem der Gateanschluss und der Drainanschluss miteinander kurzgeschlossen sind. Auch bei dem Stromschaltkreis K10 können Effekte ähnlich wie bei der zweiten Ausführungsform erreicht werden. Der Widerstandswert R4 des Widerstandselements 14 wird so gesetzt, dass die Spannung über den entgegengesetzten Enden des Widerstandselementes 14 zu der Zeit, zu der der Signaleingangsanschluss IN auf hohem Pegel bei Empfang beispielsweise der positiven Spannung Vdd ist, im Wesentlichen gleich dem Pegelverschiebungsbetrag des n-Kanal-MOS-Transistors 31 ist. Somit wird eine maximal zulässige Versorgungsspannung des Stromschaltkreises K10 um den Pegelverschiebungsbetrag (>Schwellenwertspannung) des n-Kanal-MOS-Transistors 31 gegenüber einem herkömmlichen Schaltkreis verbessert.
Für den Fall, dass eine größere Versorgungsspannung verwendet wird, können die gleichen Effekte erreicht werden, in dem eine Mehrzahl der n-Kanal-MOS-Transistoren 31 miteinander in Serie verbunden wird. In diesem Fall wird der Widerstandswert R4 des Widerstandselements 14 so gesetzt, dass die Spannung über den entgegengesetzten Enden des Widerstandselements 14 zu der Zeit, zu der der Signaleingangsanschluss IN auf hohem Pegel bei Empfang beispielsweise der positiven Spannung Vdd ist, im Wesentlichen gleich einem Pegelverschiebungsbetrag einer Mehrzahl der n-Kanal-MOS-Transistoren 31 in Serienverbindung miteinander ist.
Selbst wenn bei dieser Ausführungsform eine Versorgungsspannung nicht kleiner als die Durchbruchsspannung der Transistoren Q3 und Q4 verwendet wird, ist garantiert, dass die Transistoren Q3 und Q4 zu allen Zeiten in einem Vorspannungszustand nicht mehr als die Durchbruchspannung arbeiten.
Weiterhin ist es bei dieser Ausführungsform möglich, einen gewünschten Spannungsabfall durch den n-Kanal-MOS-Transistor 31 ungeachtet des Eingangssignals zu erhalten, das an dem Signaleingangsanschluss IN anliegt.
Weiterhin können bei dieser Ausführungsform bei jeder Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 die Transistoren Q3 und Q4 verwendet werden, ohne das die Transistoren Q3 und Q4 durchbrechen.
(Elfte Ausführungsform)
11 zeigt einen Stromschaltkreis K11 gemäß einer elften Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K11 ist das Widerstandselement 13, das in dem Stromschaltkreis K3 von 3 als Pegelverschiebungsschaltkreis arbeitet, durch den n-Kanal-MOS-Transistor 31 ersetzt, bei dem der Gateanschluss und der Drainanschluss miteinander kurzgeschlossen sind. Auch bei dem Stromschaltkreis K11 lassen sich Effekte ähnlich wie bei der dritten Ausführungsform erreichen.
Der Widerstandswert R6 des Widerstandselements 16 und der Widerstandswert R7 des Widerstandselements 17 werden so gesetzt, dass die Spannung über den entgegengesetzten Enden des Widerstandselements 17 zu der Zeit, zu der der Eingangssignalanschluss IN auf niedrigem Pegel bei Empfang beispielsweise der negativen Spannung Vss ist, im Wesentlichen gleich dem Pegelverschiebungsbetrag des n-Kanal-MOS-Transistors 31 ist. Somit wird eine maximal zulässige Versorgungsspannung des Stromschaltkreises K10 um den Pegelverschiebungsbetrag (>Schwellenwertspannung) des n-Kanal-MOS-Transistors 31 gegenüber einem herkömmlichen Schaltkreis verbessert.
Für den Fall, dass eine größere Versorgungsspannung verwendet wird, werden die gleichen Effekte erreicht, in dem eine Mehrzahl der n-Kanal-MOS-Transistoren miteinander in Serie verbunden wird. In diesem Fall ist der Widerstandswert R6 des Widerstandselements 16 und der Wider standswert R7 des Widerstandselements 17 so gewählt, dass die Spannung über den entgegengesetzten Enden des Widerstandselementes 17 zu der Zeit, zu der der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang beispielsweise der negativen Spannung Vss ist, im Wesentlichen gleich einem Pegelverschiebungsbetrag einer Mehrzahl der n-Kanal-MOS-Transistoren 31 in Serienverbindung miteinander ist.
Selbst wenn bei dieser Ausführungsform eine Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 verwendet wird, ist garantiert, dass die Transistoren Q3 und Q4 zu allen Zeiten in einem Vorspannungszustand nicht mehr als die Durchbruchspannung arbeiten.
Bei dieser Ausführungsform können bei jeder Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 die Transistoren Q3 und Q4 verwendet werden, ohne das die Transistoren Q3 und Q4 durchbrechen.
(Zwölfte Ausführungsform)
12 zeigt einen Stromschaltkreis K12 gemäß einer zwölften Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K12 ist das Widerstandselement 13, das im Stromschaltkreis K4 von 4 als Pegelverschiebungsschaltkreis arbeitet, durch den n-Kanal-MOS-Transistor 31 ersetzt, bei dem der Gateanschluss und der Drainanschluss miteinander kurzgeschlossen sind. Auch bei dem Stromschaltkreis K12 lassen sich Effekte ähnlich wie bei der vierten Ausführungsform erreichen.
Der Widerstandswert R1 des Widerstandselements 11, der Widerstandswert R6 des Widerstandselements 16 und der Widerstandswert R7 des Widerstandselements 17 werden so gesetzt, dass die Spannung über den entgegengesetzten Enden des Widerstandselements 17 zu der Zeit, zu der der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang beispielsweise der negativen Spannung Vss ist, im Wesentlichen gleich dem Pegelverschiebungsbetrag des n-Kanal-MOS-Transistors 31 ist. Hierbei wird eine maximal zulässige Versorgungsspannung des Stromschaltkreises K12 um den Pegelverschiebungsbetrag (>Schwellenwertspannung) des n-Kanal-MOS-Transistors 31 gegenüber einem herkömmlichen Schaltkreis verbessert.
Für den Fall, dass eine größere Versorgungsspannung verwendet wird, können die gleichen Effekte erreicht werden, in dem eine Mehrzahl der n-Kanal-MOS-Transistoren miteinander in Serie verbunden wird. In diesem Fall werden der Widerstandswert R1 des Widerstandselements 11, der Widerstandswert R6 des Widerstandselements 16 und der Widerstandswert R7 des Widerstandselements 17 so gesetzt, dass die Spannung über den entgegengesetzten Enden des Widerstandselements 17 zu der Zeit, zu der der Signaleingangsanschluss IN auf niedrigem Pegel bei Empfang beispielsweise der negativen Spannung Vss ist, im Wesentlichen gleich einem Pegelverschiebungsbetrag einer Mehrzahl der n-Kanal-MOS-Transistoren 31 ist, die in Serienverbindung sind.
Selbst wenn bei dieser Ausführungsform eine Versorgungsspannung nicht kleiner als die Durchbruchspannung der Transistoren Q3 und Q4 verwendet wird, ist garantiert, dass die Transistoren Q3 und Q4 zu allen Seiten in einem Vorspannungszustand nicht mehr als die Durchbruchspannung arbeiten.
Bei dieser Ausführungsform können bei jeder Versorgungsspannung nicht geringer als die Durchbruchspannung der Transistoren Q3 und Q4 die Transistoren Q3 und Q4 verwendet werden, auch ohne dass die Transistoren Q3 und Q4 durchbrechen.
(Dreizehnte Ausführungsform)
13 ist zeigt einen Stromschaltkreis K13 gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K13 sind der p-Kanal-MOS-Transistor und die n-Kanal-MOS-Transistoren im Stromschaltkreis K9 jeweils ersetzt durch einen pnp-Bipolartransistor und npn-Bipolartransistoren, d.h., der p-Kanal-MOS-Transistor Q3 ist durch ein pnp-Bipolartransistor 43 ersetzt, während die n-Kanal-MOS-Transistoren 31, Q1 bis Q2, Q4 bis Q5, Q10 und Q13 entsprechend durch npn-Bipolartransistoren 51, 41 bis 42, 44 bis 45, 48 und 49 ersetzt sind.
Daher wirkt der npn-Bipolartransistor 51 entsprechend dem n-Kanal-MOS-Transistor 31 von 9 als Pegelverschiebungsschaltkreis, während der pnp-Bipolartransistor 43 und der npn-Bipolartransistor 44 entsprechend n-Kanal-MOS-Transistor Q3 bzw. dem n-Kanal-MOS-Transistor Q4 in 9 einen Komplimentärschaltkreis 30 bilden. Auch beim Stromschaltkreis K13 lassen sich Effekte ähnlich wie bei der neunten Ausführungsform erreichen.
Eine maximal zulässige Versorgungsspannung K13 ist gegenüber einem herkömmlichen Schaltkreis um einen Pegelverschiebungsbetrag des npn-Bipolartransistors 51 verbessert, bei dem der Basisanschluss und der Kollektoranschluss miteinander kurzgeschlossen sind, d. h. um eine Barrierenspannung von beispielsweise 0,7 V.
Für den Fall, dass eine größere Versorgungsspannung verwendet wird, können die gleichen Effekte erreicht werden, in dem eine Mehrzahl der npn-Bipolartransistoren 51 miteinander in Serie verbunden wird.
Selbst wenn bei dieser Ausführungsform eine Versorgungsspannung nicht kleiner als eine Durchbruchspannung der Bipolartransistoren 41, 43 und 44 verwendet wird, ist garantiert, dass die Bipolartransisoren 41, 42 und 44 zu allen Zeiten in einem Vorspannungszustand nicht mehr als die Durchbruchspannung arbeiten.
(Vierzehnte Ausführungsform)
14 zeigt einen Stromschaltkreis K14 gemäß einer vierzehnten Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K14 sind der p-Kanal-MOS-Transistor und sind die n-Kanal-MOS-Transistoren im Stromschaltkreis K10 entsprechend ersetzt durch einen pnp-Bipolartransistor und npn-Bipolartransistoren auf gleiche Weise wie bei der dreizehnten Ausführungsform, d. h., der p-Kanal-MOS-Transistor Q3 ist ersetzt durch den pnp-Bipolartransistor 43, während die n-Kanal-MOS-Transistoren 31 Q2, Q4 bis Q6, Q10 und Q13 ersetzt sind durch npn-Bipolartransistoren 51, 42, 44 bis 46, 48 und 49.
Somit wirkt der npn-Bipolartransistor 51 entsprechend dem n-Kanal-MOS-Transistor 31 von 10 als Pegelverschiebungsschaltkreis, während der pnp-Bipolartransistor 43 und der npn-Bipolartransistor 44 entsprechend dem p-Kanal-MOS-Transistor Q3 und dem n-Kanal-MOS-Transistor Q4 von 10 den Komplimentärschaltkreis bilden. Auch beim dem Stromschaltkreis K14 lassen sich Effekte ähnlich wie bei der zehnten Ausführungsform erreichen.
Eine maximal zulässige Versorgungsspannung des Stromschaltkreises K14 wird gegenüber einem herkömmlichen Schaltkreis um den Pegelverschiebungsbetrag des npn-Bipolartransistors 51 verbessert, bei dem der Basisanschluss und der Kollektoranschluss miteinander kurzgeschlossen sind, d. h. um eine Barrierenspannung von beispielsweise 0,7V.
Für den Fall, dass eine größere Versorgungsspannung verwendet wird, können die gleichen Effekte erreicht werden, in dem eine Mehrzahl der npn-Bipolartransistoren 51 miteinander in Serie verbunden wird.
Selbst wenn bei dieser Ausführungsform eine Versorgungsspannung nicht kleiner als eine Durchbruchspannung der Bipolartransistoren 43 und 44 verwendet wird, ist garantiert, dass die Bipolartransistoren 43 und 44 zu allen Zeiten in einem Vorspannungszustand nicht mehr als die Durchbruchspannung arbeiten. Bei diese Ausführungsform ist es möglich, einen gewünschten Spannungsabfall durch den npn-Bipolartransistor 51 ungeachtet des Eingangssignals zu erreichen, das am Signaleingangsanschluss IN anliegt. Weiterhin können bei dieser Ausführungsform bei jeder Versorgungsspannung nicht kleiner als die Durchbruchspannung der Bipolartransistoren 43 und 44 die Biopolartransistoren 43 und 44 verwendet werden, ohne dass die Bipolartransistoren 43 und 44 durchbrechen.
(Fünfzehnte Ausführungsform)
15 zeigt einen Stromschaltkreis K15 gemäß einer fünfzehnten Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K15 sind der p-Kanal-MOS-Transistor und sind die n-Kanal-MOS-Transistoren in dem Stromschaltkreis K11 entsprechend ersetzt durch pnp-Bipolartransistor und npn-Bipolartransistoren, und zwar auf gleiche Weise wie in der dreizehnten Ausführungsform, d. h., der p-Kanal-MOS-Transistor Q3 ist ersetzt durch den pnp-Bipolartransistor 43, während die n-Kanal-MOS-Transistoren 31, Q1 bis Q2, Q4 bis Q5, Q10 und Q13 entsprechend ersetzt sind durch die npn-Bipolartransistoren 51, 41 bis 42, 44 bis 45, 48 und 49.
Somit wirkt der npn-Bipolartransistor 51 dem n-Kanal-MOS-Transistor 31 von 11 als Pegelverschiebungsschaltkreis, während der pnp-Bipolartransistor 43 und der npn-Bipolartransistor 44 entsprechend dem p-Kanal- MOS-Transistor Q3 und den n-Kanal-MOS-Transistor Q4 von 11 den Komplementärschaltkreis 30 bilden. Auch bei dem Stromschaltkreis K15 lassen sich Effekte ähnlich wie bei der ersten Ausführungsform erhalten.
Eine maximal zulässige Versorgungsspannung des Stromschaltkreises K15 ist gegenüber einem herkömmlichen Schaltkreis um den Pegelverschiebungsbetrag des npn-Bipolartransistors 51 verbessert, bei dem der Basisanschluss und der Kollektoranschluss miteinander kurzgeschlossen sind, d. h. um eine Barrierenspannung von beispielsweise 0,7V.
Für den Fall, dass eine größere Versorgungsspannung verwendet wird, können die gleichen Effekte erreicht werden, in dem eine Mehrzahl der npn-Bipolartransistoren 51 miteinander in Serie verbunden wird.
Selbst wenn bei dieser Ausführungsform eine Versorgungsspannung nicht kleiner als Durchbruchspannung der Bipolartransistoren 43 und 44 verwendet wird, ist garantiert, dass die Bipolartransistoren 43 und 44 zu allen Zeiten in einem Vorspannungszustand nicht mehr als die Durchbruchspannung arbeiten.
Bei dieser Ausführungsform können bei jeder Versorgungsspannung nicht kleiner als die Durchbruchspannung der Bipolartransistoren 43 und 44 die Bipolartransistoren 43 und 44 ohne Durchbruch der Bipolartransistoren 43 und 44 verwendet werden.
(Sechzehnte Ausführungsform)
16 zeigt einen Stromschaltkreis K16 gemäß einer sechszehnten Ausführungsform der vorliegenden Erfindung. Bei diesem Stromschaltkreis K16 sind der p-Kanal-MOS-Transistor und sind die n-Kanal-MOS-Transistoren im Stromschaltkreis K12 entsprechend ersetzt durch einen pnp-Bipolar transistor und npn-Bipolartransistoren und zwar auf gleiche Weise wie in der dreizehnten Ausführungsform, d. h. der p-Kanal-MOS-Transistor Q3 ist ersetzt durch den pnp-Bipolartransistor 43, während die n-Kanal-MOS-Transistoren 31, Q2, Q4 bis Q5, Q10 und Q13 entsprechend ersetzt sind durch die npn-Bipolartransistoren 51, 42, 44 bis 45, 48 und 49.
Somit wirkt der npn-Bipolartransistor 51 entsprechend dem n-Kanal-MOS-Transistor 31 von 12 als Pegelverschiebungsschaltkreis, während der pnp-Bipolartransistor 43 und der npn-Bipolartransistor 44 entsprechend dem pKanal-MOS-Transistor Q3 und dem n-Kanal-MOS-Transistor Q4 in 12 den Komplementärschaltkreis 30 bilden. Auch bei dem Stromschaltkreis K16 lassen sich Effekte ähnlich wie bei der zwölften Ausführungform erreichen.
Eine maximal zulässige Versorgungsspannung des Stromschaltkreises K16 ist gegenüber einem herkömmlichen Schaltkreis um den Pegelverschiebungsbetrag des npn-Bipolartransistors 51 verbessert, bei dem der Basisanschluss und der Kollektoranschluss miteinander kurzgeschlossen sind, d. h. um eine Barrierenspannung von beispielsweise 0,7 V.
Für den Fall, dass eine größere Versorgungsspannung verwendet wird, können die gleichen Effekte erreicht werden, in dem eine Mehrzahl der npn-Bipolartransistoren 51 miteinander in Serie verbunden wird.
Wenn bei dieser Ausführungsform eine Versorgungsspannung nicht kleiner als die Durchbruchspannung der Bipolartransistoren 43 und 44 verwendet wird, ist garantiert, dass die Bipolartransistoren 43 und 44 zu allen Zeiten in einem Vorspannungszustand nicht mehr als die Durchbruchspannung arbeiten.
Bei dieser Ausführungsform können bei jeder Versorgungsspannung nicht geringer als die Durchbruchspannung der Bipolartransistoren 43 und 44 die Bipolartransistoren 43 und 44 ohne Durchbruch der Bipolartransistoren 43 und 44 verwendet werden.
Wie sich aus der vorangehenden Beschreibung ergibt, enthält der Stromschaltkreis der vorliegenden Erfindung in Komplementärschaltkreis, der zwischen die erste Leistungsquelle und die zweite Leistungsquelle mit einem Potential niedriger als die erste Leistungsquelle geschaltet ist, ein Paar der Stromspiegelschaltkreise, welche mit dem Komplementärschaltkreis verbunden sind und dem Pegelverschiebungsschaltkreis, der zwischen eine der ersten und zweiten Energiequellen und den Komplementärschaltkreis geschaltet ist und den vorbestimmten Spannungsabfall dem Komplementärschaltkreis durch den Pegelverschiebungsstrom auferlegt, der durch den Pegelverschiebungsschaltkreis fließt. In Antwort auf das Eingangssignal schaltet der Komplementärschaltkreis den Stromspiegelschaltkreis vom ersten Zustand, in welchem einer der Stromspiegelschaltkreise betriebsfähig ist, in dem der erste Stromspiegelstrom zugeführt wird und der andere der Stromspiegelschaltkreise nicht betriebsfähig ist, in den zweiten Zustand, in welchem der eine der Stromspiegelschaltkreise nicht betriebsfähig ist und der andere der Stromspiegelschaltkreise betriebsfähig ist, in dem ihm der zweite Stromspiegelstrom zugeführt wird. Wenigstens einer der ersten und zweiten Stromspiegelströme fließt als Pegelverschiebungsstrom durch den Pegelverschiebungsschaltkreis. Somit können bei der vorliegenden Erfindung herausragende Effekte erreicht werden, dass, selbst wenn die Versorgungsspannung nicht kleiner als die Durchbruchspannung der Vorrichtungen in dem Komplementärschaltkreis verwendet wird, dann garantiert ist, das die Vorrichtungen des Komplementärschaltkreises zu allen Zeiten im Vorspannungszustand nicht über der Durchbruchspannung der Vorrichtungen des Komplementärschaltkreises arbeiten, das der gewünschte Spannungsabfall durch den Pegelverschiebungsschaltkreis ungeachtet des Eingangssignals erreicht werden kann und das bei jeder Versorgungsspannung nicht geringer als die Durchbruchspannung der Vorrichtungen des Komplementärschaltkreises verwendet werden können, ohne das die Vorrichtungen des Komplementärschaltkreises verwendet werden können, ohne das die Vorrichtungen des Komplentärschaltkreises durchbrechen.
Da weiterhin gemäß der vorliegenden Erfindung der Komplementärschaltkreis durch den C-MOS-Inverter gebildet ist, kann der Leistungsverbrauch des Stromschaltkreises verringert werden.

Claims

Ein Stromschaltkreis (K1–K16), mit: einem Komplementärschaltkreis (20; 30), der zwischen eine erste Energiequelle (1) und eine zweite Energiequelle (2), welche ein Potenzial (Vss) niedriger als dasjenige (Vdd) der ersten Energiequelle (1) hat, geschaltet ist; einem Paar von Stromspiegelschaltkreisen (11, Q2, Q10; 12, Q5, Q13), welche mit dem Komplementärschaltkreis (20;30) verbunden sind; und einem Pegelverschiebungsschaltkreis (13; 21; 31; 51), der zwischen eine der ersten und zweiten Energiequellen (1, 2) und den Komplementärschaltkreis (20; 30) geschaltet ist und dem Komplementärschaltkreis (20; 30) durch einen Pegelverschiebungsstrom, der durch den Pegelverschiebungsschaltkreis (13; 21; 31; 51) fließt, einen bestimmten Spannungsabfall (I1 × R3 oder I2 × R3) auferlegt; wobei in Antwort auf ein Eingangssignal der Komplementärschaltkreis (20; 30) die Stromspiegelschaltkreise (11, Q2, Q10; 12, Q5, Q13) in einen ersten Zustand, in dem einer der Stromspiegelschaltkreise (11, Q2, Q10; 12, Q5, Q13) funktionsfähig ist, indem ein erster Stromspiegelstrom (I1) hieran geliefert wird und der andere der Stromspiegelschaltkreise (11, Q2, Q10; 12, Q5, Q13) funktionsunfähig ist und einen zweiten Zustand umschaltet, in welchem der eine der Stromspiegelschaltkreise (11, Q2, Q10; 12, Q5, Q13) funktionsunfähig ist und der andere der Stromspiegelschaltkreise (11, Q2, Q10; 12, Q5, Q13) funktionsfähig ist, indem ihm ein zweiter Stromspiegelstrom (I2) zugeführt wird; wobei wenigstens einer der ersten und zweiten Stromspiegelströme (I1, I2) durch den Pegelverschiebungsschaltkreis (13; 21; 31; 51) als Pegelverschiebungsstrom fließt.
Ein Stromschaltkreis (K1, K5, K9, K13) nach Anspruch 1, wobei der Pegelverschiebungsschaltkreis (13; 21; 31; 51) zwischen die erste Energiequelle (1) und den Komplementärschaltkreis (20; 30) geschaltet ist und der erste Stromspiegelstrom (I1) und der zweite Stromspiegelstrom (I2) durch den Pegelverschiebungsschaltkreis (13; 21; 31; 51) als erster Pegelverschiebungsstrom bzw. zweiter Pegelverschiebungsstrom fließt.
Ein Stromschaltkreis (K2, K6, K10, K14) nach Anspruch 1, wobei der Pegelverschiebungsschaltkreis (13; 21; 31; 51) zwischen die erste Energiequelle (1) und den Komplementärschaltkreis (20; 30) geschaltet ist und einer von erstem Stromspiegelstrom (I1) und zweitem Stromspiegelstrom (I2) durch den Pegelverschiebungsschaltkreis (13; 21; 31; 51) als einer von erstem Pegelverschiebungsstrom und zweitem Pegelverschiebungsstrom fließt; wobei der Stromschaltkreis (K2, K6, K10, K14) weiterhin aufweist: einen Strompfad (15, Q6; 15, 46) zum Führen des anderen von ersten und zweiten Pegelverschiebungsströmen.
Ein Stromschaltkreis (K3, K7, K11, K15) nach Anspruch 1, wobei der Pegelverschiebungsstrom (13; 21; 31; 51) zwischen die zweite Energiequelle (2) und den Komplementärschaltkreis (20; 30) geschaltet ist und der erste Stromspiegelstrom (I1) und der zweite Stromspiegelstrom (I2) durch den Pegelverschiebungsschaltkreis (13; 21; 31; 51) als erster Pegelverschiebungsstrom bzw. zweiter Pegelverschiebungsstrom fließen, wobei der Stromschaltkreis (K3, K7, K11, K15) weiterhin aufweist: einen Vorspannschaltkreis (16, 17) zur Sicherstllung einer bestimmten Vorspannung, welcher benachbart einem Eingangsanschluss (IN) zum Empfang des Eingangssignals angeordnet ist.
Ein Stromschaltkreis (K1–K12) nach Anspruch 1, wobei der Komplementärschaltkreis (20; 30) durch einen CMOS-Wandler (20) gebildet ist.