DE602004011581T2

DE602004011581T2 - Verfahren und Vorrichtung zum Entfernen von Tönen mittels Schaltverzögerung, die durch DEM (vergleich dynamische Elemente) verursacht werden bei Schaltverzögerung des Signals.

Info

Publication number: DE602004011581T2
Application number: DE602004011581T
Authority: DE
Inventors: Minsheng Wang
Original assignee: Broadcom Corp
Current assignee: Broadcom Corp
Priority date: 2003-05-09
Filing date: 2004-04-14
Publication date: 2009-02-05
Anticipated expiration: 2024-04-15
Also published as: US7030798B2; DE602004011581D1; EP1475892A1; US20040222909A1; EP1475892B1; US20050146454A1; US6864819B2

Description

Die vorliegende Erfindung betrifft ein System und ein Verfahren zum Durchführen eines dynamischen Elementabgleichs.
In hochauflösenden Digital-Analog-Umsetzern (DAU) bzw. Wandlern/Konvertern (DAC) werden die Leistungsmetriken, wie Linearität und Rauschen durch das Abgleichen von Parametern nominell bestimmt, die von physikalischen Kenngrößen im DAU-Aufbau eines integrierten Schaltkreises (IC) abhängig sind, wie zum Beispiel von Breite, Länge, Dicke, Dotierung etc. Als generelle Regel für jedes zusätzliche Leistungsbit in einem DAU muss der Parameterabgleich zweimal streng kontrolliert werden. Dies wird durch das Erhöhen mit einem vierfachen Faktor für den IC-Bereich umgesetzt, der aufgrund des DAU erforderlich ist. Wenn die DAU-Auflösung im 16-Bit-Bereich liegt, dann ist es nicht mehr praktisch bzw. ökonomisch, allein die Kenngröße anzuwenden, um die erforderlichen Abgleichung zu erzielen.
Delta-Sigma bzw. Δ-Σ-Umsetzer mit Überabtastung (Δ-Σ-DAUs) beheben die Notwendigkeit einer groben Abgleichung unter Anwendung einer Einbit-Konvertierung (eines so genannten 1-Bit-DAUs in CD-Spielern). Ein Einbit-D-A-Umsetzer weist in einer DAU-Übertragungsfunktion zwei Stellen auf und ist somit schon an sich linear. Die Funktion eines Delta-Sigma-Modulators Δ-Σ mit einem 1-Bit-Quantisierer ergibt in etwa ein Hochauflösungs-/Niederfrequenzsignal mit einem Hochfrequenz-Zweistufensignal. Der Nachteil dieses 1-Bit-DAUs besteht darin, dass dieser große Mengen von Außerband-Rauschen, zum Beispiel von Hochfrequenz-Rauschen, erzeugt.
Multibit-D-A-Umsetzer haben den Vorteil, dass sie die Genauigkeitsgrenze des 1-Bit-DAUs signifikant erhöhen können. Ein wesentlicher Nachteil eines Multibit-DAUs ist dessen Nichtlinearität, die durch die unzureichenden, analogen Schaltkreis-Fehlanpassungen hergestellt werden. Insbesondere geht die Nichtlinearität von der Fehlanpassung zwischen den verbundenen DAU-Einheitselementen aus, wobei ein erheblicher Qualitätsverlust in der Leistung verursacht wird. (Für diese Patentanmeldung werden die Begriffe „DAU-Element" und „verbundenes DAU-Einheitselement" abwechselnd benutzt).
Ein Verfahren zum Reduzieren dieser Nichtlinearität ist eine dynamische Elementabgleichung = DEM). Die DEM ist ein Verfahren der Zufallsanwendung von einzelnen, verbundenen DAU-Einheitselementen, so dass jedes DAU-Element gleich oft zur Anwendung kommt und die Fehler in jedem DAU-Element mit einem Mittelwert bestimmt werden. Zwei allgemein übliche Verfahren der DEM-Abgleichung sind baumstrukturierte DEM- und datenmittelwertgewichtete (DWA) DEM-Verfahren. Bei den baumstrukturierten DEM-Verfahren wird eine Eingangskodierung umgeschichtet, bevor sie in die verbundenen DAU-Einheitselemente eintreten kann. Das baumstrukturierte DEM-Verfahren wird so genannt, da die Eingangskodierung in zwei Teile unterteilt wird, welche dann vermischt werden und dann in vier Teile unterteilt werden, welche wieder vermischt werden und so weiter.
Beim DWA-DEM-Verfahren verfolgt ein Pointer [Zeiger] die Teile-Anzahlspur der in Anwendung befindlichen DAU-Elemente. Wenn ein Abtastwert mit einer Thermometer-Kodierung für jedes verbundene DAU-Einheitselement eingegeben worden ist, bewegt sich der Pointer zu dem nächsten DAU-Element. Falls das nächste DAU-Element in der Kennlinie nicht angewendet worden ist, dann bewegt sich der Pointer nicht weiter, sondern er verweilt anzeigend bei dem nicht angewendeten DAU-Element. Wenn der nächste Abtastwert mit Thermometer-Kodierung eingegeben worden ist, ist das erste anzuwendende DAU-Element dasjenige, auf das der Pointer zeigt und die nacheinander folgenden DAU-Elemente werden in der Kennlinien-Reihenfolge angewendet. Bei beiden Abgleichungen – sowohl in dem Baumstruktur-Verfahren als auch in dem DWA-Verfahren – kommt jedes DAU-Element genauso oft wie jedes andere DAU-Element zur Anwendung, was jede existierende Nichtlinearität reduzieren hilft.
Es ist jedoch in Bezug auf die Δ-Σ-Multibit-Modulatoren festgestellt worden, dass die Anwendung von Baumstruktur- und DWA-Algorithmen Inband-Störsignale bzw. Resttöne bei einem bestimmten Pegel in den Eingangssignalen hervorrufen. Dieser Effekt kann bis zum zyklischen Charakter in der Auswahl befindlichen, verbundenen DAU-Einheitselemente zurückverfolgt werden, wenn der Eingang in den Modulator klein bemessen ist. Falls die Eingangsmagnitude des Modulators sehr klein ist, konzentriert sich der größte Teil der DAU-Eingangskodierungen fast ausschließlich in der Mitte von den internen DAU-Elementen des groß angelegten Modulators. In Bezug auf die Daten einer Fs-Abtastrate (Fs = Signalsynchronisationsrahmen) führt das konsekutive Auftreten einer Mittelwertkodierung in dem DAU zu den bemerkenswerten Störsignalen bzw. Resttönen mit Frequenzen um den Fs/2-Rahmen, die dann wieder im Ausgangsspektrum des Modulators erscheinen.
Es wird nun von einem Ausführungsbeispiel eines neunstufigen D-A-Umsetzers ausgegangen, der acht verbundene DAU-Einheitselemente anwendet. Die digitale Eingangskodierung bewegt sich im Bereich von 0 bis 8, wobei die Mittelwertkodierung 4 beträgt. Es wird davon ausgegangen, dass die Fehler in Bezug auf die verbundenen DAU-Einheitselemente die Formel e_i, i = 0, 1, ..., 7 ergibt. Im Hinblick auf das DWA-Verfahren mit den DAU-Eingangssequenz-Kodierungen 4, 4, 4, 4, ..., weist das DAU-Ausgangsrauschen eine Fs/2-periodische Sequenz auf, d. h.
e₀ + e₁ + e₂ + e₃, e₄ + e₅ + e₆ + e₇, e₀ + e₁ + e₂ + e₃, e₄ + e₅ + e₆ + e₇, ...,
wobei der Fs (Signalsynchronisationsrahmen) die Abtastfrequenz ist. In Bezug auf das baumstrukturierte DEM-Verfahren erzeugen die gleichen Eingangskodierungen den DAU-Ausgang als eine andere Fs/2-periodische Sequenz, d. h.
e₀ + e₂ + e₄ + e₆, e₁ + e₃, + e₅ + e₇, e₀ + e₂ + e₄ + e₆, e₁ + e₃, + e₅ + e₇, ....
Das überlagerte Hilfssignal (Dither-Signal bzw. Ausgleichsmodulationssignal) des Modulators hilft nicht sehr viel, da dessen Wirksamkeit nur zur Amplituden-Modulierung des FS/2-Resttons erfolgt. Die Kodierungen 3, 5, 3, 5 für das DWA-Verfahren zum Beispiel stellen den DAU-Ausgang als eine Fs/2-periodische Sequenz her, d. h. als
e₀ + e₁ + e₂, e₃ + e₄ + e₅ + e₆ + e₇, e₀ + e₁ + e₂, e₃ + e₄ + e₅ + e₆ + e₇, ....
Die ähnlich amplitudenmodulierten Fs/2-Töne werden für die Baumstruktur mit den gleichen Eingangskodierungen generiert.
Es gibt bereits verschiedene Patentdokumentationen und andere Literaturquellen, welche diese Störsignal-Probleme und Verfahrensweisen in Bezug auf deren Beseitigung angehen: siehe hierzu zum Beispiel I. Galton: "Spectral Shaping of Circuit Errors in Digital-to-Analog Converters", IEEE Trans, an Circuits and Systems-II: Analog and Digital Signal Processing, Seite 808–817, Band 44, Nr. 10, Oktober 1997; J. Grilo und andere: "A 12-mW ADC Delta-Sigma Modulator with 80 dB of Dynamic Range Integrated in a Single-Chip Bluetooth Transceiver", IEEE Journal of Solid-State Circuits, Seite 271–278, Band 37, März 2002; J. Welz und andere: "Simplified Logic for First-Order and Second-Order Mismatch-Shaping Digital-to-Analog Converters", IEEE Trans, an Circuits and Systems-II: Analog and Digital Signal Processing, Seite 1014–1027, Band 48, Nr. 11, November 2001; R. Adams und andere: "A 113-db SNR Oversampling DAC with Segmented Noise-Shaped Scrambling", IEEE Journal of Solid State Circuits, Seite 1871–1878, Band 33, Nr. 12, Dezember 1998; T. Kwan und andere: "A Stereo Multibit ΔΣ DAC with Asynchronous Master-Clock Interface", IEEE Journal of Solid-State Circuits, Seite 1881–1887, Band 31, Nr. 12, Dezember 1996; A. Yasuda und andere: "A Third-Order ΔΣ Modulator Using Second-Order Noise-Shaping Dynamic Element Matching", IEEE Journal of Solid-State Circuits, Seite 1879–1886, Band 33, Nr. 12, Dezember 1998; R. Radke und andere: "A Spurious-Free Delta-Sigma DAC Using Rotated Data Weighted Averaging", IEEE Custom Integrated Circuits Conference, 1999, Seite 125–128; R. Baird und T. S. Fiez: "Improved AS DAC Linearity Using Data Weighted Averaging", IEEE International Symposium, Band 1, Seite 13–16, 1995; R. Radke und andere: "A 14-bit Current-Mode ΔΣ DAC Based Upon Rotated Data Weighted Averaging", IEEE Journal of Solid State Circuits, Band 35, Nr. 8, August 2000; Kuan-Dar Chen und T. Kuo: "An Improved Technique for Reducing Baseband Tones in Sigma-Delta Modulators Employing Data Weighted Averaging Algorithm Without Adding Dither", IEEE Trans. an Circuits and Systems-II: Analog and Digital Signal Processing, Band 46, Nr. 1, Januar 1999; F. Chan und B. Leung: "Some Observations an Tone Behavior in Data Weighted Averaging", Proceedings of the 1998 IEEE International Symposium an Circuits and Systems, Band 1, Seite 500–503, 1998; M. Vadipour: "Techniques for Preventing Tonal Behavior of Data Weighted Averaging Algorithm in ΔΣ Modulators", IEEE Trans, an Circuits and Systems-II: Analog and Digital Signal Processing, Band 47, Nr. 11, November 2000; G. Zelniker und F. Taylor: Advanced Digital Signal Processing: Theory and Applications, Marcel Dekker, Inc., New York, 1994, Seite 357–364; und S. R. Norsworthy und andere: Delta-Sigma Data Converters: Theory, Design, and Simulation", Seite 185–186, IEEE Press, New York, 1997.
Es ist ein Überlagern mit einem Hilfssignal (Dither-Signal bzw. Ausgleichsmodulationssignal) zum Entfernen von diesen Resttönen/Störsignalen vorgeschlagen worden (siehe R. Radke, „Improved" bzw. „Verbesserung" – wie vorstehend aufgeführt ist), aber die Verbesserung in Bezug auf die klangliche Leistung ist auch hier begrenzt und führt zu einem Qualitätsverlust im Hinblick auf den Störspannungsabstand bzw. Signal-Rausch-Abstand (SRA). Eine andere Verfahrenstechnik wendet zusätzlich verbundene DAU-Einheitselemente an, um die Störsignale aus dem Basisband hinauszubefördern (siehe hierzu Kuan-Dar Chen, der vorstehend aufgeführt ist). Ein DWA-Rotationsverfahren umfasst eine Zufallsschaltung zwischen verschiedenen Strukturen für die DAU-Auswahl (siehe hierzu R. Radke, „Spurious" und R. Radke, „14-Bit", wie vorstehend erwähnt wurde), aber die ROM-Hardware, welche die Zustände der Übergänge speichert, ist nicht einfach strukturiert. Eine andere Verfahrenstechnik fügt ein Offset [Ausgleichsversatz] hinzu, um die Signalstörung aus dem Basisband hinauszuschieben (siehe hierzu M. Vadipour, der vorstehend aufgeführt ist). Zusätzlich kommt ein zufallsgeneriertes DWA-Verfahren zum Einsatz, um die Hardware-Komplexität des DWA-Rotationsverfahrens zu verringern. Dieses Verfahren neigt jedoch dazu, die Leistungen für den Signal-Rausch-Abstand (SRA) aufzugeben. In Bezug auf die baumstrukturierten DEM-Verfahren (siehe hierzu: I. Gallon, J. Grilo, und J. Welz, die vorstehend zitiert sind) unterstützt ein überlagertes Hilfssignal (Dither-Signal bzw. Ausgleichsmodulationssignal) jede zweite Abtastrate, um Signalstörungen zu reduzieren; aber auch dieses Verfahren geht zu Lasten der SRA-Leistung.
Die europäische Patentdokumentation EP 1 202 459 beschreibt einen Mischsignalschaltkreis, wie es beispielsweise ein Digital-Analog-Umsetzer (DAU) ist, der eine Serie von Operationszyklen ausführt. Der Schaltkreis weist n-Schaltungssegmente auf, welche zusammen ein analoges Ausgangssignal erzeugen. In jedem Zyklus generiert ein Morphing-Abschnitt von einer Übertragungsfunktion – in Abhängigkeit von einem digitalen Eingangssignal – einen Satz mit n-Segment-Steuersignalen für die Anwendung auf diesbezüglichen Segmenten, um auf das erzeugte, analoge Ausgangssignal einwirken zu können.
Die britische Patentdokumentation GB 2 356 301 beschreibt einen Mischsignalschaltkreis, der eine Analog- und Digitalschaltung aufweist und dazu dient, eine Serie von Verarbeitungszyklen durchzuführen. Die Analogschaltung dient hierbei dazu, in jedem Verarbeitungszyklus einen Satz mit digitalen Signalen zu empfangen und ein oder mehrere analoge Signale in Abhängigkeit von dem empfangenen, digitalen Signal zu erzeugen. Die Digitalschaltung ist mit der Analogschaltung verbunden, um darin einen diesbezüglichen Satz mit digitalen Signalen in jedem Verarbeitungszyklus anzuwenden.
Das US-Patent 2002/180629 beschreibt einen Delta-Sigma-Modulator zum Konvertieren eines externen, analogen Signals in ein digitales Ausgangssignal, wobei der Delta-Sigma-Modulator eine erste Filterschaltung, eine zweite Filterschaltung, einen Ein-Bit-Quantisierer, einen Multi-Bit-Quantisierer, einen Digital-Analog-Umsetzer und einen digitalen Filter aufweist.
Gemäß der vorliegenden Erfindung werden ein Verfahren zum Durchführen eines dynamischen Elementabgleichs, das durch den unabhängigen Patentanspruch 1 definiert ist, und ein System, das zum Ausführen des dynamisches Elementabgleichs konfiguriert und durch den unabhängigen Anspruch 4 definiert ist, zur Verfügung gestellt.
Weitere vorteilhafte und kennzeichnende Merkmale gemäß der vorliegenden Erfindung sind in den abhängigen Unteransprüchen definiert.
Zum Reduzieren von Fs/2-Resttönen in einem Ausgangsdatenstrom, der durch dynamischen Elementabgleich („DEM") erzeugt wurde, wird eine zustandsverzögernde Technik und ein diesbezügliches System eingesetzt. Dies kann sowohl für das baumstrukturierte DEM- als auch für das datenmittelwertgewichtige DWA-DEM-Verfahren angewendet werden. Für die vorliegende Erfindung ist kein Hilfssignal (Dither-Signal oder Ausgleichsmodulationssignal) erforderlich und der Inband-SRA-Qualitätsverlust beträgt weniger als 6 dB. Der gesamte Signal-Rausch-Abstand bzw. SRA verändert sich dabei nicht. Des Weiteren sind die Kosten für die Hardware der vorliegenden Erfindung minimal. In Bezug auf einen neunstufigen Digital-Analog-Umsetzer bzw. DAU, der acht verbundene DAU-Einheitselemente anwendet, benötigt die vorliegende Ausführungsform gemäß der Erfindung nur ein 7-Bit-Schieberegister für den baumstrukturierten, dynamischen Elementabgleich DEM oder ein 3-Bit-Register für das DWA-DEM-Verfahren.
Ein Eingangsdatenstrom, der eine Datenabtastrate aufweist, die einem Fs-Rahmen (Fs = Signalsynchronisationsrahmen) entspricht, wird zu einer Eingangsstufe gesendet. Die Eingangsstufe trennt gerade und ungerade Datenabtastwerte aus dem Eingangsdatenstrom. Die geraden Abtastwerte werden in einem geraden Datenstrom zu einer ersten DEM-Stufe gesendet, wogegen die ungeraden Abtastwerte in einem ungeraden Datenstrom zu einer zweiten DEM-Stufe weitergeleitet werden. In der ersten DEM-Stufe wird jeder gerade Abtastwert in Abhängigkeit von dem Vorzustand einer geradzahligen Swap-Einrichtung umgeschichtet. In der zweiten DEM-Stufe wird jeder ungerade Abtastwert in Abhängigkeit von dem Vorzustand einer ungeradzahligen Swap-Einrichtung umgeschichtet. Die umgeschichteten geraden und ungeraden Abtastwerte werden dann zum Erzeugen eines gemischten Ausgangsstroms kombiniert. Da die geraden und ungeraden Abtastwerte separat gemischt wurden, agiert der Kombinator wie ein H(z^–2) = 1 – z^–2-Filter. Da ein H(z^–2)-Filter an dem Fs/2-Rahmen einen Nullpunktfehlerdurchgang aufweist, werden die Fs/2-Störsignale in dem umgeschichteten Ausgang drastisch reduziert.
Zusätzliche, kennzeichnende Merkmale und Vorteile gemäß der vorliegenden Erfindung werden in der nachfolgenden Beschreibung dargelegt. Für die Fachleute auf dem Gebiet werden aber noch weitergehende Besonderheiten und Vorteile offensichtlich, die auf der hierin dargelegten Beschreibung basieren, oder die durch die praktische Ausführung der Erfindung zur Kenntnis gelangen. Die Vorteile der vorliegenden Erfindung sind aufgrund des Aufbaus, der insbesondere in der dargelegten Beschreibung mit deren Patentansprüchen und in den anhängenden Zeichnungen herausgestellt wird, zu realisieren und zu erzielen.
Selbstverständlich ist davon auszugehen, dass sowohl die vorstehende, allgemeine Beschreibung als auch die nachfolgende, detaillierte Beschreibung nur exemplarisch und erklärend sind, und dass diese zum besseren Verständnis der Erfindung, wie sie in den Ansprüchen geltend gemacht wird, dienen sollen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN/FIGUREN
Die anhängenden Zeichnungen, die hierin beschrieben sind und Teil der Patentdokumentation bilden, veranschaulichen die vorliegende Erfindung und -zusammen mit der Beschreibung – dienen sie außerdem dazu, die erfindungsgemäßen Grundsätze zu erklären, und den Fachleuten auf dem relevanten Gebiet, die Anwendung und Nutzung der Erfindung zu ermöglichen.
Die vorliegende Erfindung wird nun nachstehend unter Bezug auf die zugehörigen Zeichnungen beschrieben. In den Zeichnungen kennzeichnen gleiche Bezugsziffern identische oder funktional ähnliche Elemente. Hinzu kommt, dass das/die Zeichen links außen von einer Bezugsziffer auf die Zeichnung hinweisen sollen, in der die Bezugsziffer zum ersten Mal erscheint.
1 ist ein Blockdiagramm auf höherer Ebene von einer als Beispiel gewählten, zustandsbeeinflussten Swap-Einrichtung.
2 ist ein exemplarisches und baumstrukturiertes, dynamisches Elementabgleichssystem (DEM-Verfahren).
3A ist ein Blockdiagramm eines exemplarischen Digital-Analog-Umsetzers (DAU) in Verbindung mit einem Pointer-System bzw. Zeigersystem, der in einem datenmittelwertgewichtigen (DWA)-DEM-Verfahren zum Einsatz kommt.
3B ist eine Tabelle, die Ausführungsbeispieldaten zeigt, welche von den verbundenen DAU-Einheitselementen und dem Zeigersystem der 3A verarbeitet wurden.
4 ist eine Darstellung von einem herkömmlichen DEM-H(z^–1)-Filter.
5 ist eine Darstellung von einem in dieser Beschreibung vorgestellten DEM H(z^–2) Filter.
6 ist eine grafische Darstellung der Frequenzgänge von sowohl einem herkömmlichen DEM H(z^–1)-System als auch dem hierin vorgestellten DEM H(z^–2)-System.
7 ist ein Blockdiagramm eines als Beispiel gewählten DEM H(z^–2)-Systems.
8 ist ein Ablaufdiagramm von einem Verfahren mit der Implementierung der vorliegenden Erfindung.
9 ist ein Diagramm von einem exemplarischen, baumstrukturierten DEM-System, das Zustandsregister einsetzt.
10 ist ein Diagramm von einer exemplarischen und zustandsverzögerten, baumstrukturierten Implementierung, das Schieberegister einsetzt.
11 ist ein Ablaufdiagramm von einem Verfahren, das eine exemplarische und zustandsverzögerte, baumstrukturierte Implementierung gemäß der vorliegenden Erfindung einsetzt.
12 ist ein Diagramm von einer exemplarischen und zustandsverzögerten, datenmittelwertgewichtigen (DWA) Implementierung gemäß der vorliegenden Erfindung, das Schieberegister einsetzt.
13 ist ein Ablaufdiagramm von einem Verfahren, das eine exemplarische und zustandsverzögerte DWA-Implementierung gemäß der vorliegenden Erfindung einsetzt.
14A ist eine grafische Darstellung von simulierten DAU-Fehlerspektren in Bezug auf ein herkömmliches, baumstrukturiertes DEM-System.
14B ist eine grafische Darstellung von simulierten DAU-Fehlerspektren in Bezug auf ein baumstrukturiertes DEM-System gemäß der vorliegenden Erfindung.
15 ist eine grafische Darstellung der integrierten Schmalband-Rauschleistungen von zwei baumstrukturierten DEM-Systemen für die Sinuseingänge mit unterschiedlichen Kenngrößen. Die grafische Darstellung sieht drei Datensätze vor: eine Rauschleistung auf einem Fs/2-Übertragungsband für ein System, das H(z^–1)-Filterung anwendet, eine Rauschleistung auf einem Fs/4-Band für ein System, das H(z^–2)-Filterung einsetzt sowie eine Rauschleistung auf einem Fs/2-Band für ein System, in dem eine H(z^–2)-Filterung zur Anwendung kommt.
16A ist eine grafische Darstellung von simulierten DAU-Fehlerspektren in Bezug auf ein herkömmliches DWA-DEM-System.
16B ist eine grafische Darstellung von simulierten DAU-Fehlerspektren in Bezug auf das DWA-DEM-System gemäß der vorliegenden Erfindung.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Die nachstehend verwendeten Begriffe sind wie folgt zu definieren:
Die dynamische Elementabgleichung (DEM) ist ein Verfahren der zeitlichen Zufallsanwendung von einzelnen, verbundenen Digital-Analog-Einheitselementen (DAU-Elemente) in einem Digital-Analog-Umsetzer (DAU), so dass jedes verbundene DAU-Einheitselement gleich oft zum Einsatz kommt (d. h. es wird eine logische „1" bzw. Binärwert eins in eine analoge Spannung oder in Strom umgewandelt), wodurch DAU-Elementfehler in allen verbundenen DAU-Einheitselementen mit einem Mittelwert bestimmt werden können. Der in dieser Beschreibung verwendete Begriff DEM bezieht sich auf jeden dynamischen Elementabgleichungstyp. Ausführungsbeispielstypen einer DEM umfassen baumstrukturierte DEM- und datenmittelwertgewichtete (DWA) DEM-Verfahren. Ein Element, das ein DEM-Verfahren ausführt, wird als DEM-Kodierer bezeichnet. Ein typischer DEM-Prozess, der in einer Reihe von digitalen Datenabtastungen ausgeführt wird, umfasst das Ändern oder Umstellen der Anordnung der Bits in mindestens einigen der digitalen Datenabtastungen, um eine Serie von neu angeordneten, digitalen Datenabtastwerten zu erzeugen. Dieses Verfahren wird auch als „Data Sample Rearrangement" bzw. „Datenabtastwerte-Neuanordnung" bezeichnet. Es ist von Vorteil, wenn die Datenabtastwerte-Neuanordnung so ausgeführt wird, dass ein gleichzeitiger Nutzen für die verbundenen DAU-Einheitselemente und die vorstehend erwähnten Fehlermittelwerte erhalten werden können.
„Umschichtung" wird in dieser Beschreibung mit dem Begriff „DEM" im Sinne von vertauschbarem und gleichwertigem Ersatz verwendet. Dies trifft auch dann zu, wenn – wie im Falle eines DWA-DEM-Verfahrens – eigentlich keine Datenabtastwerte-Neuanordnung erfolgt, bevor der Abtastwert in den DAU hineingelangt. Folglich ist ein „umgeschichteter Datenabtastwert" eine Datenabtastung, die einen DEM-Prozess durchlaufen hat, selbst wenn – wie im Falle eines DWA-DEM-Verfahrens – der Abtastwert nicht neu geordnet wird, bevor er in den DAU eintritt.
Die Begriffe „DAU-Element" und „verbundenes DAU-Einheitselement" können in dieser Beschreibung abwechselnd verwendet werden.
Ein „Abtastintervall" ist die Zeitspanne zwischen den aufeinander folgenden Abtastungen in einem Eingangsdatenstrom.
Ein als Ausführungsbeispiel gewähltes DEM-System, in dem die vorliegende Erfindung angewendet werden könnte, ist in der US-Patentanmeldung No. 10/354,159, eingereicht am 30. Januar 2003, mit dem Titel "Hardware-Efficient Implementation of Dynamic Element Matching in Sigma-Delta DAC's" beschrieben worden.
Zwei allgemein übliche Verfahren der DEM-Abgleichung sind baumstrukturierte DEM- und datenmittelwertgewichtete (DWA) DEM-Verfahren.
1 ist ein Blockdiagramm auf höherer Ebene von einem zustandsbasierten Swap-Einrichtungssystem 100, das zum Beispiel in einer baumstrukturierten DEM-Abgleichung angewendet werden kann. Das zustandsbasierte Swap-Einrichtungssystem 100 umfasst eine Swap-Einrichtung 102, die mit einem Zustandsregister 104 verbunden ist. Das Zustandsregister 104 trägt einen Zustandswert, der ursprünglich mit einem Wert von entweder „1" oder „0" festgelegt wurde. Das Zustandsregister 104 sendet den Zustandswert an die Swap-Einrichtung 102 über eine Schnittstelle 106. Ein Eingangsdatenstrom 108, der eingegangene Datenabtastwerte aufweist, wird sowohl an die Swap-Einrichtung 102 als auch an das Zustandsregister 104 mittels einer Fs-Abtastrate [Fs = Signalsynchronisationsrahmen] gesendet. Jeder Datenabtastwert wird mit mindestes zwei logischen Bits dargestellt.
In Abhängigkeit vom Zustandswert, der über das Zustandsregister 104 an die Swap-Einrichtung 102 gesendet wurde, wird jeder der eingehenden Datenabtastwerte mithilfe der Swap-Einrichtung 102 entweder ausgelagert (d. h. die Anordnung der logischen Bits, welche den Datenabtastwert repräsentieren, wird verändert), oder sie passieren das DAU-Element 102, ohne dass sie ausgelagert worden sind. Wenn der Zustandswert „1" ist, dann werden die eingehenden Datenabtastwerte ausgelagert. Wenn der Zustandswert „0" ist, dann werden die eingehenden Datenabtastwerte nicht ausgelagert.
Jeder von den eingehenden Datenabtastwerten im Eingangsdatenstrom 108 wird außerdem an das Zustandsregister 104 gesendet. Auf Basis des Wertes von jedem der eingehenden Datenabtastungen wird der Zustandswert aktualisiert. Die Wechselbeziehung zwischen den eingehenden Daten und dem Zustandswert ist in Tabelle 1 dargestellt, wobei X₀ und X₁ Einzelbit- oder Mehrfachbit-Vektoren sein können, die einen Eingangsdaten-Abtastwert repräsentieren (d. h. einen Eingangsdaten-Abtastwert in einem Eingangsdatenstrom 108).

Aktueller Zustand Eingangsbits/Vektoren Nächster Zustand Umschichtung?

S₀(0) x₀ = x₁ S₀(0) Nein

S₀(0) x₀ ≠ x₁ S₁(1) Ja

S₁(1) x₀ = x₁ S₁(1) Nein

S₁(1) x₀ ≠ x₁ S₀(0) Nein

TABELLE 1
2 ist ein exemplarisches, baumstrukturiertes DEM-System. Der Eingangsdaten-Abtastwert 202 enthält die Bits x₀–x₇. Die Bits x₀ und x₇ treten in die Swap-Einrichtung 204 ein. Abhängend vom Zustandswert S₁₀ der Swap-Einrichtung 204, werden die Bits x₀ und x₁ durch die Swap-Einrichtung 204 entweder ausgelagert oder in dieser weitergeleitet, um einen 2-Bit-Bus bzw. -Vektor 208 zu erzeugen. Ebenso verarbeitet die Swap-Einrichtung 210 die Bits x₂ und x₃ dem Zustand S₁₁ entsprechend, um den Bus oder Vektor 212 zu erzeugen, die Swap-Einrichtung 214 verarbeitet die Bits x₄ und x₅ entsprechend dem Zustand S₁₂, um den Bus oder Vektor 216 zu erzeugen, und die Swap-Einrichtung 218 verarbeitet die Bits x₆ und x₇ entsprechend dem Zustand S₁₃, um den Bus oder Vektor 220 zu erzeugen. Im Hinblick auf eine einfachere Beschreibung repräsentiert der Begriff „Bus" in diesem Ausführungsbeispiel sowohl einen Bus als auch einen Vektor.
Der Bus 208 sowie der Bus 212 treten dann in die Swap-Einrichtung 222 ein. Abhangend vom Zustandswert S₂₀ der Swap-Einrichtung 222 werden die Busse 208 und 212 durch die Swap-Einrichtung 224 entweder ausgelagert oder in dieser weitergeleitet, um einen 4-Bit-Bus 226 zu erzeugen. Ebenso verarbeitet die Swap-Einrichtung 228 die Busse 216 und 220 entsprechend dem Zustand S₂₁, um den 4-Bit-Bus 230 zu erzeugen.
Schließlich treten die Busse 226 und 230 in die Swap-Einrichtung 232 ein. Abhängend vom Zustandswert S₃₀ der Swap-Einrichtung 232 werden die Busse 226 und 230 durch die Swap-Einrichtung 232 entweder ausgelagert oder in dieser weitergeleitet, um einen 8-Bit-Ausgangsstrom 236 zu erzeugen. Der 8-Bit-Ausgangsstrom 236 tritt dann in den Digital-Analog-Umsetzer (DAU) 238 ein.
Das DWA-DEM-Verfahren wird anhand eines Ausführungsbeispiels mit Bezug auf die 3A und 3B veranschaulicht.
3A ist ein Blockdiagramm eines exemplarischen Digital-Analog-Umsetzers (DAU) 304, der eine Reihe von acht verbundenen DAU-Einheitselementen 306 bis 320 aufweist. Ein aktualisierbarer Pointer bzw. Zeiger 322 kann auf jedes vorgegebene der DAU-Elemente 306–320 zeigen.
3B ist eine Tabelle 350, die viele Spalten aufweist, wobei jede exemplarische Daten anzeigt, die von einem korrespondierenden DAU-Element verarbeitet worden sind. Die Zeilen geben den zeitlichen Entwicklungsverlauf von t₀–t₄ an.
Mit Bezug sowohl auf 3A als auch auf 3B zyklisiert das DWA-DEM-Verfahren die Bits sequenziell durch die verbundenen DAU-Einheitselemente 306–320 hindurch auf Basis der Daten, die in dem DAU 304 zur Anwendung kamen. Es tritt zum Beispiel ein 8-Bit-Kodierungsabtastwert 302 (3B) in den DAU 304 ein. Wenn am Zeitpunkt t₀ der Zeiger 322 auf das DAU-Element 310 zeigt, dann wird der Kodierungsabtastwert 302, der zu diesem Zeitpunkt in den DAU 304 gelangt, zuerst zu dem DAU-Element 310 gesendet. Die Position des Zeigers 322 wird jedes Mal aktualisiert, wenn ein verbundenes DAU-Einheitselement aktiviert wird, d. h. jedes Mal, wenn von dem DAU-Element eine „1" aus dem Kodierungsabtastwert verarbeitet worden ist. Da der Kodierungsabtastwert 302 in diesem Ausführungsbeispiel vier Einsen enthält, wird der Zeiger 322 anschließend zum DAU-Element 318 positioniert (d. h. zum Anzeigen aktualisiert), sobald der nächste Kodierungsabtastwert 324 am Zeitpunkt t₁ eintritt. Dieses sequenzielle Verarbeiten wird kontinuierlich fortgesetzt, wie dies für jeden Eingangskodierungsabtastwert dargestellt ist. Da der Zeiger nur aktualisiert wird, nachdem das DAU-Element aktiviert worden ist, wird jedes DAU-Element genauso oft wie jedes andere DAU-Element angewendet, was jede vorhandene Nichtlinearität reduzieren hilft.
4 zeigt einen herkömmlichen DEM-Filter, wobei die H(z^–1) = (1 – z^–1)-Filterung eine Übertragungsfunktion der ersten Ordnung ist, die von dem Rauschformungsfilter 402 (H(z¹)-Filter) angewendet wird. Ein Eingangsabtastwert X(n) tritt in den Filter 402 ein. Der Filter 402 führt anschließend das DEM-Verfahren in dem Eingangsabtastwert X(n) entsprechend der Übertragungsfunktion erster Ordnung aus, um einen Ausgangsabtastwert Y(n) erster Ordnung zu erzeugen.
5 zeigt einen DEM-Filter gemäß einer Ausführungsform der vorliegenden Erfindung, wobei H(z^–2) = (1 – z^–2) eine Übertragungsfunktion der zweiten Ordnung ist, die von dem Rauschformungsfilter 502 (H(z²)-Filter) angewendet wird. Ein Eingangsabtastwert X(n) tritt in den Filter 502 ein. Der Filter 502 führt anschließend das DEM-Verfahren in dem Eingangsabtastwert X(n) entsprechend der Übertragungsfunktion zweiter Ordnung aus, um einen Augangsabtastwert Y(n) zweiter Ordnung zu erzeugen.
6 zeigt die Auswirkung der Übertragungsfunktionen erster und zweiter Ordnung aus 4 bzw. 5. 6 ist eine grafische Darstellung der Frequenzgänge der H(z^–1) und H(z^–2)-Filter mit dem Frequenzverlauf auf der X-Achse und der Magnitude auf der Y-Achse. Der H(z^–1)-Filter wird durch die gestrichelte Linie dargestellt, wobei der H(z^–2)-Filter durch die durchgezogene Linie repräsentiert wird.
Aufgrund des begrenzten Auswirkungszyklus im H(z^–1)-Filter gibt es unerwünschte Störsignale bzw. Resttöne in der unmittelbaren Nähe des Fs/2-Signalsynchronisationsrahmens im tatsächlichen Ausgangsspektrum des H(z^–1)-Filters, insbesondere bei schwachen Eingangssignalen. Diese Resttöne können in dem Basisband eines Delta-Sigma- bzw. Δ-Σ-Modulators unter Einsatz des Filters leicht heruntergemischt werden, wobei der Modulator die Qualitätsleistung im Inband-Störspannungsabstand bzw. Signal-Rausch-Abstand (SRA) des Modulators verschlechtert. Dies würde bewirken, dass das Signal die störenden Resttöne in den Ausgang weiter befördert.
Im Gegensatz zum H(z^–1)-Filter weist der Frequenzgang der H(z^–2) Filters an dem Fs/2-Signalsynchronisationsrahmen einen empfangsfreien Nullpunktfehler bzw. Nulldurchgang 603 auf. Gemäß 6 entfernt bzw. beseitigt dieser Nullpunktdurchgang 603 die unerwünschten Resttöne um den Fs/2-Rahmen ganz wesentlich.
Es gibt aber etwas Qualitätsverlust im Inband-Signal-Rausch-Abstand [SRA] im H(z^–2)-Filter im Vergleich zum H(z^–1)-Filter, wie in 6 dargestellt ist. Der SRA- Qualitätsverlust ist das Verhältnis von zwei Rauschleistungen, da die Signalleistungen in beiden Fällen die gleichen sind.
wobei die Überabtastrate OSR = 2f₀T_s das Überabtastungsverhältnis [Quotient] darstellt. D ist die Einheit für die Überabtastrate OSR = 1. Mit anderen Worten, die gesamte Rauschleistung ist für beide Übertragungsfunktionen die gleiche. Für die OSR ≥ 10 ergibt die Anwendung der Taylor-Reihenentwicklung folgende Formel:
Daher erfolgt ein 6 dB-Qualitätsverlust in Bezug auf die die Resttöne entfernende Übertragungsfunktion für die annehmbare OSR (Überabtastungsrate). Diese Auswertung basiert auf der Annahme, dass es keine Resttöne in Bezug auf den H(z^–1)-Filter gibt. Da die Resttöne im Basisband im Hinblick auf den H(z^–1)-Filter noch mehr Rauschleistungen hinzufügen, beträgt der Einheitsquotient D in der Regel weniger als 6 dB.
7 ist ein Blockdiagramm eines als Beispiel gewählten Systems 700 für den H(z^–2) = (1 – z^–2)-Filter in Bezug auf das DEM-Verfahren. Das System 700 umfasst eine Eingangsstufe 702, eine Erststufe 704, eine Zweitstufe 704 und einen Kombinator 708. Ein Eingangsdatenstrom 710, der eine Fs-Abtastrate aufweist, beinhaltet alternierende – zeitlich gleichmäßig beabstandete – gerade und ungerade Eingangsdaten-Abtastwerte (z. B. X(n) = x₀, x₁, x₂, x₃, ...). Normalerweise ist jeder von den Datenabtastwerten von dem nächsten mit einem Abtastintervall – oder 1/Fs – zeitlich beabstandet. Die Eingangsstufe 702 unterteilt den Eingangsdatenstrom 710 in einen geraden Eingangsdatenstrom 712 und in einen ungeraden Eingangsdatenstrom 714. Ein gerader Eingangsdatenstrom 712 enthält eine Serie von geraden Eingangsdaten-Abtastwerten (d. h. X_e(n) = x₀, x₂, x₄, ...), die zeitlich voneinander mit zwei Abtastintervallen bzw. mit 1/(Fs/2) getrennt sind. Ein ungerader Eingangsdatenstrom 714 enthält eine Serie von ungeraden Eingangsdaten-Abtastwerten (d. h. X₀(n) = x₁, x₃, x₅, ...), die zeitlich voneinander mit zwei Abtastintervallen bzw. mit 1/(Fs/2) getrennt sind.
Die Erststufe 704 enthält einen DEM-Kodierer 705. Der DEM-Kodierer 705 führt eine erste DEM-Operation auf jedem der geraden Datenabtastwerte im geradzahligen Eingangsdatenstrom 712 zum Erzeugen von umgeschichteten, geraden Datenabtastwerten (d. h. X_es(n) = x_0s, x_2s, x_4s, ...) in einem umgeschichteten, geradzahligen Datenstrom 716 aus. Die Zweitstufe 706 enthält einen DEM-Kodierer 707. Der DEM-Kodierer 707 führt eine erste DEM-Operation auf jedem der ungeraden Datenabtastwerte im ungeradzahligen Eingangsdatenstrom 714 zum Erzeugen von umgeschichteten, ungeraden Datenabtastwerten (d. h. X_os(n) = x_1s, x_3s, x_5s, ...) in einem umgeschichteten, ungeradzahligen Datenstrom 718 aus. Der Kombinator 708 kombiniert alternierend die umgeschichteten, geraden Datenabtastwerte in einem umgeschichteten, geradzahligen Datenstrom 716 und die umgeschichteten, ungeraden Datenabtastwerte in einem umgeschichteten, ungeradzahligen Datenstrom 718, um einen Ausgangsdatenstrom 720 (d. h. X_s(n) = x_0s, x_1s, x_2s, x_3s, ...) zu erhalten.
8 fasst diesen Prozess in einem Verfahren 800 zusammen. Im Betriebsschritt 802 wird eine DEM-Operation in jedem geradzahligen Eingangsdaten-Abtastwert eines Eingangsdatenstrom ausgeführt, der eine Fs-Abtastrate aufweist, um umgeschichtete, gerade Datenabtastwerte zu erzeugen. Die DEM-Operationen werden mit einer Fs/2-Rate ausgeführt. Im Schritt 804 wird eine DEM-Operation in jedem ungeradzahligen Eingangsdaten-Abtastwert eines Eingangsdatenstrom ausgeführt, um umgeschichtete, ungerade Datenabtastwerte zu erzeugen. Diese DEM-Operationen werden mit einer Fs/2-Rate ausgeführt. Die Schritte 802 und 804 können hintereinander, umgekehrt oder gleichzeitig ausgeführt werden. Nach Beendigung der Schritte 802 und 804 geht das Verfahren 800 zu Schritt 806 über, in dem die umgeschichteten geraden und ungeraden Datenabtastwerte alternierend kombiniert werden.
9 ist eine Abtast-Implementierung 900 aus dem Verfahren 800. Die Implementierung 900 umfasst einen Zähler- und einen Datenableiter 902, ein geradzahliges Zustandsregister 904, ein ungeradzahliges Zustandsregister 906, eine geradzahlige Auslagerungsbank 908 und eine ungeradzahlige Auslagerungsbank 910. Jede Swap-Einrichtung in den Auslagerungsbanken 908 und 910 kann mehrfach zum Einsatz kommen. Ein Eingangsdatenstrom 912, der Eingangsdaten-Abtastwerte enthält (nicht dargestellt), tritt in den Zähler- und Datenableiter 902 ein. Der Zähler- und Datenableiter 902 umfasst einen 1-Bit-Zähler, der sich nach jedem weiteren Zählimpuls in die Ausgangsstellung zurückversetzt (Reset). Wenn daher der Zähler eine "0" ist, wird der ankommende Datenabtastwert als ein eingehender, gerader Datenabtastwert gehandhabt und über den Zähler- und Datenableiter 902 an das geradzahlige Zustandsregister 904 gesendet. Wenn der Zähler eine „1" ist, wird der ankommende Datenabtastwert als ein eingehender, ungerader Datenabtastwert gehandhabt und über den Zähler- und Datenableiter 902 an das ungeradzahlige Zustandsregister 906 weitergeleitet.
Durch das Anwenden eines geradzahligen Zustandsregisters als Ausführungsbeispiel werden die eingehenden, geraden Datenabtastwerte X_e(n) (d. h. X₀) in eine Swap-Einrichtung 914 einer geradzahligen Auslagerungsbank 908 zusammen mit einem Auslagerungszustand Zustand_e (n) der Swap-Einrichtung eingegeben. Basierend auf dem Wert der eingehenden, geraden Datenabtastwerte X_e(n) und dem Wert des Auslagerungszustands Zustand_e (n) schichtet die Swap-Einrichtung 914 entweder die eingehenden Datenabtastwerte X_e(n) um oder sie leitet diese ohne Umschichtung zu deren Ausgang weiter, um dort einen geraden Ausgangsdaten-Abtastwert Y(n) (d. h. y₀) zu erzeugen. Der Zustand_e (n) wird dann auf den Zustand_e (n + 1) entsprechend der Verknüpfung zwischen dem Wert des Zustand_e (n) und dem geraden eingehenden Datenabtastwert X_e(n + 1) (d. h. x₂) aktualisiert, wie in Tabelle 1 oberhalb dargestellt ist.
Als nächstes werden die eingehenden Datenabtastwerte X_e(n + 1) in eine Swap-Einrichtung 916 einer geradzahligen Auslagerungsbank 908 – zusammen mit einem Auslagerungszustand Zustand_e (n + 1) – eingegeben, um einen geradzahligen Ausgangsdatenabtastwert Y(n + 2) (d. h. y2) zu erzeugen. Das ungeradzahlige Zustandsregister 906 handhabt die eingehenden, ungeraden Datenabtastwerte auf die gleiche Art und Weise wie vorstehend beschrieben ist. Aufgrund der Trennung zwischen geraden und ungeraden Datenabtastwerten – und wenn die Eingangsabtastrate ein Fs-Synchronisationsrahmen ist, wird jeder gerade und ungerade Datenabtastwert mit der halbierten Abtastrate – bzw. Fs/2 – gefiltert.
10 ist ein Diagramm von einer zweiten Implementierung in Bezug auf das baumstrukturierte DEM-Verfahren, welche die Hardware-Anforderungen vereinfacht und reduzieren hilft, indem der Zähler- und Datenableiter 902 entfällt und die Zustandsregister 904 und 906 mit zwei Schieberegistern 1002 und 1004 ersetzt werden. Diese Implementierung wird in einer zeitlichen Ablauffolge ausgeführt, so dass das Zusammenwirken zwischen den zwei Schieberegistern über eine Zeitschiene – in 10 – als zeitliche Zunahme von links nach rechts anzusehen ist.
Am Zeitpunkt n enthält das Schieberegister 1002 den Zustand S(n). Nach dem herkömmlichen, baumstrukturierten DEM-Verfahren mit einem H(z^–1) Filter würde der Zustand S(n) für eine nächste Datenabtastung X(n + 1) (d. h. x₁) am Zeitpunkt n + 1 angewendet. Die nächste Datenabtastung X(n + 1) (d. h. x₁) würde zum Generieren des Zustands S(n + 1) verwendet. Der Zustand S(n + 1) würde dann für eine nächste Datenabtastung X(n + 2) (d. h. x₂) verwendet und so weiter. Bei dem herkömmlichen Strukturaufbau würde das Schieberegister 1004 nicht zur Anwendung kommen.
Die vorliegende Erfindung nutzt ein H(z^–2) Filtern, jedoch keine H(z^–1) Filterung. Zur Implementierung dieser erfindungsgemäßen Filterung kommt das Schieberegister 1004 zum Einsatz, um den Zustand S(n) um ein Abtastintervall (1/Fs) zu verzögern. Am Zeitpunkt n + 1 wird der Zustand S(n) nicht auf die nächste Datenabtastung X(n + 1) angewendet, sondern er wird stattdessen in das Schieberegister 1004 transferiert und zu dem Verzögerungszustand SQ(n) deklariert. Am Zeitpunkt n + 2 wird der Verzögerungszustand SQ(n) für die nächste Datenabtastung X(n + 2) (d. h. x₂) angewendet.
Um dies noch klarer hervorzuheben, wird der Pfad 1006 für die geradzahligen Zustande mit den fetten Pfeillinien dargestellt, wogegen der Pfad 1008 für die ungeradzahligen Zustände mit den gestrichelten Pfeillinien veranschaulicht wird. Gerade Zahlen werden durch die Aneinanderreihung n, n + 2, n + 4, ... dargestellt. Ungerade Zahlen sind mit der Reihe n, n – 1, n + 1, n + 3, ... dargestellt. Am Zeitpunkt n werden gerade Eingangsdaten-Abtastwerte X(n) zum Generieren eines geradzahligen Zustands S(n) verwendet. Am Zeitpunkt n + 1 wird der Zustand S(n) verzögert und auf den geradzahligen Verzögerungszustand SQ(n) geschaltet. Am Zeitpunkt n + 2 wird der geradzahlige Verzögerungszustand SQ(n) für die nächste geradzahlige Datenabtastung X(n + 2) angewendet.
Auf die gleiche Weise wird am Zeitpunkt n der ungeradzahlige Verzögerungszustand SQ(n – 1) in das Register 1004 geschoben. Am Zeitpunkt n + 1 wird der ungeradzahlige Verzögerungszustand SQ(n – 1) für einen eingehenden, ungeradzahligen Datenabtastwert X(n + 1) angewendet, aus dem der neue ungeradzahlige Zustand S(n + 1) generiert wird. Am Zeitpunkt n + 2 wird der ungeradzahlige Zustand S(n + 1) zum Schieberegister 1004 transferiert und zum ungeradzahligen Verzögerungszustand SQ(n + 1) deklariert. Da geradzahlige Zustände nur auf den geradzahligen Datenabtastwerten zum Einsatz kommen und die ungeradzahlige Zustande nur auf die ungeradzahligen Datenabtastwerte angewendet werden, führt die zustandsverzögerte Implementierung das H(z^–2)-Filtern in Bezug auf das baumstrukturierte DEM-Verfahren effektiv aus. Aufgrund dieses Verzögerungsvorgangs wird – wenn die Abtastrate des Eingangsdatenstroms als Fs-Synchronisationsrahmen erfolgt – jeder geradzahlige und ungeradzahlige Zustand mit einer Abtastrate aktualisiert, die Fs/2 entspricht.
11 fasst diesen Prozess in einem in zwei Schritten wiederholenden Verfahren 1100 zusammen. Im Betriebsschritt 1102 wird ein neuer Zustand für eine Swap-Einrichtung auf Basis einer eingehenden Datenabtastung und einem Verzögerungszustand in der Swap-Einrichtung ermittelt. Anschließend wird in Schritt 1104 der neue Zustand der Swap-Einrichtung für mindestens einen Abtastintervall verzögert. Das Verfahren 1100 wird für jede eingehende Datenabtastung wiederholt.
12 zeigt die korrespondierende, zustandsverzögerte Implementierung in Bezug auf das DWA-DEM-Verfahren. Genauso wie beim baumstrukturierten DEM-Verfahren kommen zwei Schieberegister 1202 und 1204 zum Einsatz. In Bezug auf die herkömmliche H(z¹)-Filterung würde eine aktuelle Zeigerposition Ptr(n), in der sich das Register 1202 befindet, für die als nächstes eingehende Datenabtastung X(n + 1) (d. h. x₁) zum Generieren einer neuen Zeigerposition Ptr(n + 1) angewendet. Das Schieberegister 1204 würde nicht verwendet werden.
Jedoch bei der vorliegenden Erfindung wird das Verzögerungsschieberegister 1204 verwendet, um darin den Wert Ptr(n) während eines Abtastintervallzyklus haltend aufzunehmen. Wie auch in 10 wird der Pfad 1206 für die geradzahligen Zustande mit den fetten Pfeillinien dargestellt, wogegen der Pfad 1208 für die ungeradzahligen Zustände mit den gestrichelten Pfeillinien veranschaulicht wird. Am Zeitpunkt n werden gerade Eingangsdaten-Abtastwerte X(n) zum Generieren einer geradzahligen Zeigerposition Ptr(n) verwendet. Am Zeitpunkt n + 1 wird – anstatt den Zustand für die nächste Eingangsdaten-Abtastung anzuwenden, welche eine ungeradzahlige sein würde – die Zeigerposition Ptr(n) zu einer geradzahligen, verzögerten Zeigerposition PtrQ(n) verschoben. Anschließend wird am Zeitpunkt n + 2 die geradzahlige, verzögerte Zeigerposition PtrQ(n) für die nächste geradzahlige Eingangsdaten-Abtastung X(n + 2) (d. h. x₂) angewendet. Die Abtastung X(n + 2) wird zum Generieren der nächsten geradzahligen Zeigerposition Ptr(n + 2) verwendet.
Ebenso wird am Zeitpunkt n die ungeradzahlige Zeigerposition im Schieberegister 1204 als ungeradzahlige Verzögerungszeigerposition PtrQ(n – 1) verzögert. Am Zeitpunkt n + 1 kommt die ungeradzahlige Verzögerungszeigerposition PtrQ(n – 1) für einen ungeradzahligen Eingangsdaten-Abtastwert X(n + 1) (d. h. x₁) zum Einsatz, die des Weiteren zum Generieren der nächsten ungeradzahligen Zeigerposition Ptr(n + 1) verwendet wird. Am Zeitpunkt n + 2 wird die ungeradzahlige Zeigerposition Ptr(n + 1) zum Schieberegister 1204 transferiert und zur ungeradzahligen Verzögerungszeigerposition PtrQ(n + 1) deklariert. Da auf diese Weise geradzahlige Zeigerpositionen nur für geradzahlige Datenabtastwerte zum Einsatz kommen und ungeradzahlige Zeigerpositionen nur auf ungeradzahlige Datenabtastwerte angewendet werden, bewirkt die vorliegende Erfindung eine H(z^–2)-Filterung im eingehenden Datenstrom.
13 fasst diesen Prozess in einem in zwei Schritten wiederholenden Verfahren 1300 zusammen. Im Betriebsschritt 1302 wird eine neue Digital-Analog-Umsetzer- bzw. DAU-Zeigerposition auf Basis einer eingehenden Datenabtastung und einer verzögerten DAU-Zeigerposition ermittelt. Anschließend wird in Schritt 1304 die neue DAU-Zeigerposition für mindestens einen Abtastintervall verzögert. Das Verfahren 1300 wird für jede eingehende Datenabtastung wiederholt.
14A ist eine grafische Darstellung von simulierten DAU-Fehlerspektren in Bezug auf ein Ausgangssignal aus einem herkömmlichen, baumstrukturierten DEM-Kodierer. Sie zeigt ein –40 dB Fs/2-Störsignal in dem Ausgangssignal, das zehn Mal größer als die Eingangssinus-Magnitude von –60 dB ist.
14B ist eine grafische Darstellung von simulierten DAU-Fehlerspektren in Bezug auf ein Ausgangssignal aus einem zustandsverzögerten, baumstrukturierten DEM-Kodierer, in dem die vorliegende Erfindung ausgeführt wird. Sie weist keine Störsignale in dem Fs/2-Rahmen auf und deren Rauschpegel liegt bei etwa Fs/4 unterhalb des Eingangssignalpegels von –60 dB, wobei kein Störsignaleffekt auftritt.
15 ist eine grafische Darstellung der integrierten Schmalband-Rauschleistungen von zwei baumstrukturierten DEM-Systemen für die Sinuseingänge mit unterschiedlichen Magnituden. Die grafische Darstellung sieht drei Datensätze vor: eine Rauschleistung auf einem Fs/2-Übertragungsband für ein System, das H(z^–1)-Filterung anwendet, eine Rauschleistung auf einem Fs/4-Band für ein System, das eine H(z^–2)-Filterung einsetzt sowie eine Rauschleistung auf einem Fs/2-Band für ein System, das eine H(z^–2)-Filterung verwendet. Eine extrem hohe Schmalband-Rauschleistung wird als riskant angesehen, da sie möglicherweise in das Basisband des Δ-Σ Delta-Sigma-Modulators abkanten und den Filter verwenden könnte, und zwar entweder aufgrund der Intermodulation zwischen allen zwei benachbarten Störsignalen oder aufgrund der Referenz-Pinmodulation. Die Rauschleistung ist in einem Fs/2/OSR-Überabtastratenbereich um Fs/2 in Bezug auf eine H(z^–1) bzw. H(z^–2)-Filterung integriert. Hierfür kommt eine Überabtastungsrate OSR = 60 zum Einsatz. Auch in Bezug auf die H(z^–2)-Filterung ist die Überabtastung im gleichen Bereich um den Fs/4-Rahmen integriert, wobei eine maximale PSD [spektrale Leistungsdichte] eintritt.
Die Rauschleistung um den Fs/4 in Bezug auf die H(z^–2)-Filterung ist um etwa 20 dB geringer als die Rauschleistung um den Fs/2-Rahmen bei einem H(z^–1)-Filter für kleine Eingangspegel, wie zum Beispiel –45 dB oder weniger. Obgleich die Rauschleistung um den Fs/2 in Bezug auf die H(z^–1)-Filterung für große Eingangssignale als gering erscheint, ist dies eigentlich nur deshalb so, da die Fs/2-Resttöne über den Integrationsbereich hinaus verteilt werden. In der Tat existieren die Fs/2-Resttöne sowohl bei den großen als auch bei den kleinen Eingängen beim H(z^–1)-Filter, aber nicht bei einem H(z^–2)-Filter. Da bei der vorliegenden Erfindung die ungeradzahligen und die geradzahligen Abtastungen eines Eingangsdatenstroms selbstständig deren eigene DAU-Einheitselemente auswählen, ist es schwieriger, die Strukturen zu bilden, die in Bezug auf die Fs/4-Resttöne sowie für die Fs/2-Resttöne benötigt wurden.
In Bezug auf den H(z^–2)-Filter ist die Rauschleistung um den Fs/2-Rahmen in der Regel niedriger als die Rauschleistung um den Fs/4. Jedoch in 15 ist die Rauschleistung um den Fs/2 für den –30 dB-Eingang höher als die Rauschleistung um den Fs/4. Dies ist tatsächlich so, da in diesem speziellen Fall das DAU-Eingangsfehlerspektrum nicht abgeflacht worden ist, wobei es eine allmählich steigende PSD [spektrale Leistungsdichte] von –90 dB bei einem DC [Gleichstrom] bis etwa –80 dB beim Fs/2 aufgrund der Zufallszahl aufweist, die in der Simulation für den DAU-Fehler ausgewählt wurde. Es gibt eine vergleichbare Rauschleistung um den Fs/2 und um den Fs/4, wenn die hohe Eingangsrauschleistung um den Fs/2 mit dem H(z^–2)-Filter kaskadenartig ausgeführt worden ist. Jedoch im Hinblick auf das normalerweise abgeflachte oder fast abgeflachte DAU-Eingangsfehlerspektrum ist die Rauschleistung um den Fs/4 niedriger als die Rauschleistung um den Fs/2-Rahmen.
16A zeigt die simulierten DAU-Fehlerspektren in Bezug auf ein herkömmliches DWA-DEM-System mit einer Eingangssinus-Magnitude von –48 dB. Die Amplitude wird mit –40 dB Fs/2-Störspannungsabstand-Resttönen moduliert.
16B zeigt die simulierten DAU-Fehlerspektren in Bezug auf ein zustandsverzögertes DWA-System, in dem die vorliegende Erfindung eingesetzt wird. Es sind in diesem Diagramm keine Störsignale um Fs/2 ersichtlich. Außerdem ist in 16B die Rauschleistung um den Fs/4 niedriger als die Rauschleistung um den Fs/2-Rahmen in 16A.
Somit nutzt die vorliegende Erfindung den empfangsfreien Nulldurchgang bzw. Nullpunktfehler an dem Fs/2 Signalsynchronisationsrahmen des H(z^–2)-Filters zum Beseitigen der Fs/2-Resttöne, die durch eine DEM-Anwendung erzeugt worden sind, wobei im Gegensatz zu herkömmlichen Systemen eine statistisch nachgewiesene Qualitätsverlustleistung im Störspannungsabstand bzw. Signal-Rausch-Abstand [SRA] von weniger als 6 dB eingehalten werden kann.
Obgleich in der bevorzugten Ausführungsform ein H(z^–1)-Filter eingesetzt wird, kann der Erfindungsgedanke leicht ausgeweitet werden, indem Filter höherer Ordnung zur Anwendung kommen. Zum Beispiel kann ein H(z^–3) = 1 – z^–3-Filter, der zwei Nulldurchgänge in dem Frequenzverlauf in 6 aufweist und bei DC und Fs die Nulldurchgänge ausschließt, auch die Störsignale entfernen. In diesem Fall gibt es in 7 nicht mehr als eine Stufe, die mit den oberen zwei Verzweigungen im Kombinator 708 kombiniert wird. Außerdem würde anstatt der Unterteilung einer jeden zweiten Abtastung in geradzahlige/ungeradzahlige Datenströme jede dritte Abtastung zu einem der drei Datenströme gesendet werden.
Im Allgemeinen weist ein H(z^–n) = 1 – z^–n-Filter n – 1-Nulldurchgänge auf, wobei bei einem DC und Fs-Rahmen die Nulldurchgänge ausgeschlossen werden, und in 7 die korrespondierende Struktur n-Verzweigungen aufweist. Leider besteht kein wirklicher Vorteil und Nutzen, wenn Filter mit einer Ordnung höher als H(z^–2) zum Einsatz kommen, da bei Filtern höherer Ordnung der Qualitätsverlust im Signal-Rausch-Abstand größer ist.

Claims

Verfahren zur Durchführung eines Vergleichs dynamischer Elemente [DEM = Dynamic Element Matching] auf einem Eingangsdatenstrom (108) mit einer Datenabtastrate, die einer Fs (Rahmensignalsynchronisation) entspricht, wobei der Eingangsdatenstrom (108) abwechselnd gerade und ungerade Eingangsdatenabtastungen umfasst und das Verfahren folgende Schritte aufweist: a) Ausführen einer DEM-Operation (802) auf jeder der geraden Eingangsdatenabtastungen zum Erzeugen von umgeschichteten, geraden Datenabtastungen durch ein Ein- und Auslagern [Swappen] der Bits in den Abtastungen in eine Swap-Einrichtung; b) Ausführen einer DEM-Operation (804) auf jeder der ungeraden Eingangsdatenabtastungen zum Erzeugen von umgeschichteten, ungeraden Datenabtastungen durch ein Ein- und Auslagern der Bit-Abtastungen in die Swap-Einrichtung; c) Kombinieren mit einer abwechselnden Art und Weise der umgeschichteten, geraden und ungeraden Datenabtastungen zum Erzeugen eines Ausgangsdatenstroms; wobei die Fs/2-Töne, die durch die DEM-Operationen während der Schritte a) und b) erzeugt wurden, in einem Ausgangsdatenstrom (720) erheblich reduziert werden können; dadurch gekennzeichnet, dass nach dem Verarbeiten einer geraden Eingangsdatenabtastung der Betriebszustand der Swap-Einrichtung in einem ersten Schieberegister (1002) gespeichert wird, und dass nach dem Verarbeiten einer ungeraden Eingangsdatenabtastung der Betriebszustand der Swap-Einrichtung in einem zweiten Schieberegister (1004) gespeichert wird, und dadurch gekennzeichnet, dass der Betriebszustand der Swap-Einrichtung für ein Ein-/Auslagern einer geraden oder ungeraden Datenabtastung jeweils in Abhängigkeit von der eingehenden, geraden oder ungeraden Datenabtastung und von dem gespeicherten Betriebszustand der Swap-Einrichtung in dem ersten oder zweiten Schieberegister (1002, 1004) bestimmt wird.
Verfahren gemäß Anspruch 1, wobei jeder der Schritte a) und b) das Ausführen einer DEM-Operation (802, 804) entsprechend einer H(z^–1)-Transferfunktion aufweist, so dass sich das Kombinieren in Schritt c) auf eine DEM-Operation in Übereinstimmung mit einer H(z^–2)-Transferfunktion auswirkt, wobei die Funktion H(z^–n) wie folgt definiert wird: H(z–n) = (1 – z–n).
Verfahren gemäß einem beliebigen der vorhergehenden Ansprüche, wobei: Schritt a) das Ausführen einer baumstrukturierten DEM-Operation auf jeder der geraden Eingangsdatenabtastungen zum Erzeugen der umgeschichteten, geraden Datenabtastungen umfasst; und Schritt b) das Ausführen einer baumstrukturierten DEM-Operation auf jeder der ungeraden Eingangsdatenabtastungen zum Erzeugen der umgeschichteten, ungeraden Datenabtastungen aufweist.
Vorrichtung, die zur Durchführung eines Vergleichs dynamischer Elemente [DEM = Dynamic Element Matching] auf einem Eingangsdatenstrom (710) mit einer Datenabtastrate konfiguriert ist, die einer Fs (Rahmensignalsynchronisation) entspricht, wobei der Eingangsdatenstrom (710) abwechselnd gerade und ungerade Eingangsdatenabtastungen umfasst, mit: einer Eingangsstufe, die so konfiguriert ist, um aus dem Eingangsdatenstrom Folgendes zu formen: einen geraden Datenstrom, der die geraden Eingangsdatenabtastungen enthält, und einen ungeraden Datenstrom, der die ungeraden Eingangsdatenabtastungen beinhaltet; einer Swap-Einrichtung, die so konfiguriert ist, um eine DEM-Operation auf jeder der geraden Eingangsdatenabtastungen zum Erzeugen der umgeschichteten, geraden Datenabtastungen durch ein Ein- und Auslagern [Swappen] der Bits auszuführen, und um eine DEM-Operation (804) auf jeder der ungeraden Eingangsdatenabtastungen zum Erzeugen von umgeschichteten, ungeraden Datenabtastungen durch ein Ein- und Auslagern der Bit-Abtastungen durchzuführen; einem Kombinator (708), der zum Kombinieren mit einer abwechselnden Art und Weise der umgeschichteten, geraden und ungeraden Datenabtastungen zum Erzeugen eines Ausgangsdatenstroms konfiguriert ist; dadurch gekennzeichnet, dass die Vorrichtung des Weiteren ein erstes Schieberegister (1002) aufweist, das zum Speichern des Betriebszustands der Swap-Einrichtung ausgelegt ist, der eine gerade Eingangsdatenabtastung verarbeitet hat, und ein zweites Schieberegister (1004) besitzt, das zum Speichern des Betriebszustands der Swap-Einrichtung ausgelegt ist, der eine ungerade Eingangsdatenabtastung verarbeitet hat, wobei das erste und das zweite Schieberegister (1002, 1004) so ausgelegt sind, dass sie den gespeicherten Betriebszustand für die Swap-Einrichtung anwenden können.
Vorrichtung gemäß Anspruch 4, die des Weiteren so ausgelegt ist, dass die Schieberegister (1002, 1004) die konsekutiven Zustande der Swap-Einrichtung alternierend speichern und die gespeicherten Zustände für die Swap-Einrichtung abwechselnd bereitstellen.