[go: up one dir, main page]

DE60130717T2 - Leiterplatte mit Kontaktflächen zur Verbindung mit einem darauf montierten elektronischen Bauteil - Google Patents

Leiterplatte mit Kontaktflächen zur Verbindung mit einem darauf montierten elektronischen Bauteil Download PDF

Info

Publication number
DE60130717T2
DE60130717T2 DE60130717T DE60130717T DE60130717T2 DE 60130717 T2 DE60130717 T2 DE 60130717T2 DE 60130717 T DE60130717 T DE 60130717T DE 60130717 T DE60130717 T DE 60130717T DE 60130717 T2 DE60130717 T2 DE 60130717T2
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
board according
line region
polygonal shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60130717T
Other languages
English (en)
Other versions
DE60130717D1 (de
Inventor
Takanori c/o DENSO CORPORATION Kariya-city Unou
Hiroyuki c/o DENSO CORPORATION Kariya-city Kawata
Kimio c/o DENSO CORPORATION Kariya-city Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Application granted granted Critical
Publication of DE60130717D1 publication Critical patent/DE60130717D1/de
Publication of DE60130717T2 publication Critical patent/DE60130717T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772Conductors directly under a component but not electrically connected to the component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10522Adjacent components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Leiterplatte, auf der ICs befestigt werden und die dazu ausgelegt ist, in einer Elektronikbaugruppe verwendet zu werden, die einen verminderten Rauschpegel aufweisen muss, wie beispielsweise ein IC zur Steuerung einer Fahrzeugbremse.
  • Seit kurzem erfordern verschiedene Elektronik betreffende Bestimmungen eine Verringerung des Rauschpegels bei ICs, als deren typisches Beispiel der Prozessor genannt werden kann. Bei einem herkömmlichen IC weisen zwei gegenüberliegende Anschlussstifte (zwei Anschlüsse, die jeweils an zwei gegenüberliegenden Seiten angeordnet sind, wenn der IC rechteckig ausgebildet ist) ein Quellen- bzw. ein Massepotential auf. Es ist jedoch angesichts der das Rauschen betreffenden Bestimmungen üblich geworden, eine Mehrzahl von Anschlüssen für das Quellen- und das Massepotential in einem IC anzuordnen.
  • Durch die erhöhte Anzahl erforderlicher Anschlussstifte werden in diesem Fall jedoch auch die Modulgröße und die Anzahl vorgesehener Ableitkondensatoren erhöht. Dies führt dazu, dass sich die Fläche eines Substrats, die von den Ableitkondensatoren und den Verdrahtungselementen zur Verbindung dieser eingenommen wird, vergrößert.
  • Ferner verringert dieser Effekt die Flexibilität bei der Auslegung des Substratmusters und erschwert dadurch die Rauschgegenmaßnahmen auf dem Substrat. Dies führt dazu, dass sich der Rauschpegel vielmehr erhöhen kann. Es ist ferner denkbar, dass das vorstehend beschriebene Problem durch ein mehrschichtiges Substrat gelöst werden kann; das mehrschichtige Substrat ist jedoch mit hohen Kosten verbunden.
  • Es ist angesichts des vorstehend beschriebenen Problems Aufgabe der vorliegenden Erfindung, den Rauschpegel zu verringern und dabei eine Vergrößerung der belegten Substratfläche zu unterdrücken.
  • Gemäß der vorliegenden Erfindung wird eine Leiterplatte bereitgestellt, auf der eine Mehrzahl von Anschlussstiften derart angeordnet sind, dass sie eine allgemein polygonale Form bilden, wobei die Anschlussstiften einen ersten Anschlussstift als Masseanschluss und einen zweiten Anschlussstift als Quellenanschluss aufweisen. Der Masseanschluss ist an einem Eckabschnitt der allgemein polygonalen Form angeordnet, und der Quellenanschluss liegt neben dem Masseanschluss. Ferner erstreckt sich ein erster Leitungsbereich radial vom Eckabschnitt der polygonalen Form, wobei er elektrisch mit dem Masseanschluss verbunden ist.
  • Da der Quellenanschluss neben dem Masseanschluss liegt, kann verhindert werden, dass sich die von einem Ableitkondensator belegte Substratfläche vergrößert. Da der Masseanschluss elektrisch mit dem ersten Leitungsbereich verbunden ist, kann ferner die Masseimpedanz verringert werden, was dazu führt, dass sich das Rauschen verringert.
  • Weitere Aufgaben und Eigenschaften der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung der bevorzugten Ausführungsformen, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde, näher ersichtlich sein. In der Zeichnung zeigt/zeigen:
  • 1 eine Draufsicht einer Leiterplatte, auf der ein QFP-IC befestigt wird, gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 2 eine Draufsicht der in der 1 gezeigten Leiterplatte;
  • 3A bis 3F schematische Darstellungen zur Veranschaulichung von Verbindungskonfigurationen von Ableitkondensatoren;
  • 4A und 4B schematische Darstellungen von Beispielen von Leiterplatten zur Untersuchung von Spannungsschwankungen dieser;
  • 5 ein Diagramm eines Verhältnisses zwischen der Frequenz und der Spannungsschwankung der in den 4A und 4B gezeigten Leiterplatten;
  • 6 eine Draufsicht einer Leiterplatte gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 7 eine Draufsicht einer Leiterplatte gemäß einer weiteren Ausführungsform der vorliegenden Erfindung; und
  • 8A und 8B schematische Darstellungen von Ausgestaltungen, bei denen ein Massedurchgangsloch oder ein Durchgangsloch zur Signalübertragung in einem Leitungsbereich auf der Leiterplatte gebildet ist.
  • Gemäß einer bevorzugten Ausführungsform, wird, wie in 1 gezeigt, ein QFP-(Quad Flat Package)-IC 2 auf einer Leiterplatte 1 befestigt. Einzelne Anschlussstifte (Anschlüsse) 3 sind in einer allgemein quadratischen Form auf der Leiterplatte 1 angeordnet. Jeder Anschlussstift 3 ist derart angeordnet, dass er sich in einer Richtung senkrecht zu einer entsprechenden Seite erstreckt, die eine quadratische Form bildet. Diese Anschlussstifte 3 sind jeweils mit elektronischen Teilen und dergleichen (nicht gezeigt) verbunden, die auf der Leiterplatter 1 und dergleichen angeordnet sind.
  • Unter diesen Anschlussstiften 3 sind Anschlussstifte 3a an Eckabschnitten der jeweiligen Seiten angeordnet, welche die allgemein quadratische Form bilden, wobei die Anschlussstifte 3a als GND-Anschlüsse (Masseanschlüsse) mit einem Massepotential verwendet werden. Die Anschlussstifte 3b sind derart angeordnet, dass sie neben den jeweiligen Anschlussstiften 3a liegen, und werden als Quellenanschlüsse mit einem Quellenpotential verwendet. Die Anschlussstifte 3a werden nachstehen als GND-Anschlüsse und die Anschlussstifte 3b als Quellenanschlüsse bezeichnet.
  • Der QFP-IC 2 wird im mittleren Abschnitt der in der allgemein quadratischen Form angeordneten Anschlussstifte 3 befestigt, und die Anschlüsse des QFP-IC 2 werden durch einen Drahtanschluss über Verdrahtungen 4 elektrisch mit den Anschlussstiften 3 verbunden. Obgleich 1 nur Verdrahtungen zeigt, die mit einem GND-Anschluss 3a und mit einem Quellenanschluss 3b verbunden sind, sind bei einer prak tischen Anwendung alle Anschlussstifte 3 über die Verdrahtungen 4 elektrisch mit dem QFP-IC 2 verbunden.
  • Auf die Leiterplatte 1 ist ein Leitungsmuster 5 gedruckt, um elektrisch mit den GND-Anschlüssen 3a verbunden zu werden. Ein mit Querstrichen markierter Abschnitt entspricht, wie in 2 gezeigt, einem Bereich, in dem das Leitungsmuster 5 auf der Leiterplatte 1 gebildet ist. Das Leitungsmuster 5 wird durch Set-Solid-Drucken an einer Innenseite der durch die Anschlussstifte 3 gebildeten allgemein quadratischen Form, an den jeweiligen Eckabschnitten der allgemein quadratischen Form und an diese Bereiche verbindenden Abschnitten vorgesehen.
  • Bei dem Leitungsmustern 5 erstrecken sich die an den Eckabschnitten angeordnete Leitungsbereiche 5a radial von den jeweiligen Eckabschnitten aus. D. h., an jedem Eckabschnitt der allgemein quadratischen Form sind zwei GND-Anschlüsse 3a derart angeordnet, dass sie sich senkrecht zu den jeweiligen Seiten der quadratischen Form und senkrecht zueinander erstrecken. D. h., die zwei GND-Anschlüsse 3a definieren einen Raum mit einer etwa rechtwinkligen Ecke zwischen sich, und in diesem Raum ist kein Anschlussstift mit einem Anschluss des QFP-IC 2 verbunden. Jeder Leitungsbereich 5a ist durch Drucken in diesem Raum gebildet. Ferner erstreckt sich jeder Leitungsbereich 5a bei der vorliegenden Ausführungsform radial, d. h. weiter nach Außerhalb der an den Ecken der Seiten angeordneten GND-Anschlüsse 3a. Genauer gesagt, die GND-Anschlüsse 3a weisen keinen Zwischenraum zu dem außerhalb von ihnen angeordneten Leitungsbereich 5a auf.
  • Das Leitungsmuster 5 weist ferner einen Leitungsbereich 5b auf, der innerhalb der allgemein quadratischen Form angeordnet ist. Der Leitungsbereich 5b ist derart durch Drucken gebildet, dass er einen Bereich enthält, der fast einer gesamten Fläche der allgemein quadratischen Form entspricht, d. h. dass er einen Bereich enthält, welcher der Rückseitenoberfläche des in der 1 gezeigten QFP-IC 2 gegenüberliegt, jedoch eine Seite aufweist, die an der Seite des QFP-IC 2 leicht kürzer als die der durch die Ecken der Anschlussstifte gebildeten allgemein quadratischen Form ist.
  • Leitungsbereiche 5c des Leitungsmusters 5, welche die Leitungsbereiche 5a mit dem Leitungsbereich 5b verbinden, sind derart durch Drucken gebildet, dass sie über Zwischenräume zwischen den GND-Anschlüssen 3a, die an den jeweiligen Eckabschnitten angeordnet sind, durch die Innenseite und die Außenseite der durch die Anschlussstifte 3 gebildeten allgemein quadratischen Form laufen. Jeder Zwischenraum, der zwischen den GND-Anschlüssen 3a definiert ist, die an jedem Eckabschnitt angeordnet sind, kann in Übereinstimmung mit der Breite des entsprechenden Leitungsbereichs 5c geändert werden. Der Zwischenraum wird hierbei derart dimensioniert, dass ein Strom über den Leitungsbereich 5c herausfließen kann und eine geringe Impedanz zwischen den GND-Anschlüssen 3a erzielt wird.
  • Ferner sind Ableitkondensatoren 6 zwischen dem Leitungsbereich 5a des Leitungsmusters 5 und den jeweiligen Quellenanschlüssen 3b angeordnet. Folglich kann die Länge eines Verdrahtungselements für jeden zwischen den Anschlüssen 3a, 3b angeordneten Ableitkondensator 6 auf einen minimalen Wert verkürzt werden, da die jeweiligen Quellenanschlüsse 3b neben den jeweiligen GND-Anschlüssen 3a liegen. Hierdurch kann verhindert werden, dass die von den Verdrahtungselementen der Ableitkondensatoren 6 eingenommene Substratfläche deutlich zunimmt.
  • Die Verbindungskonfigurationen der Ableitkondensatoren 6 werden wie folgt auf der Grundlage der Größe jedes Ableitkondensators 6 bestimmt.
  • Nachstehend wird das Verhältnis zwischen der Größe des Ableitkondensators 6 und den Verbindungskonfigurationen unter Bezugnahme auf die 3A bis 3F beschrieben. Die Verbindungskonfigurationen des Ableitkondensators 6 werden in zwei Fälle unterteilt. Beim ersten Fall entspricht eine Anordnungsrichtung der benachbarten Anschlüsse GND-Anschluss 3a und Quellenanschluss 3b einer Längsrichtung des Ableitkondensators 6 (Queranordnung), und beim zweiten Fall verläuft die Anordnungsrichtung senkrecht zur Längsrichtung des Ableitkondensators 6 (Längsanordnung).
  • Die 3A bis 3F zeigen schematisch Verbindungskonfigurationen von Ableitkondensatoren 6 verschiedener Größe für die Fälle, bei denen jeder Ableitkondensator in einer Quer- oder Längsanordnung angeordnet ist. Insbesondere zeigen die 3A und 3D einen Fall, bei welchem der Ableitkondensator 6 eine Abmessung S in der Längsrichtung aufweist, die ausreichend größer als das Intervall T zwischen dem GND-Anschluss 3a und dem Quellenanschluss 3b ist, die 3B und 3E einen Fall, bei welchem die Abmessung S größer als das Intervall T ist, und die 3C und 3F einen Fall, bei welchem die Abmessung S annähernd gleich dem Intervall T ist. Ferner zeigen die 3A bis 3C den Fall einer Queranordnung und die 3D bis 3F den Fall einer Längsanordnung.
  • Die Enden des Ableitkondensators 6 sind, wie in den 3A bis 3C gezeigt, jeweils mit einer Kontaktstelle 7a, die mit dem Leitungsmuster 5 gebildet ist, und einer Kontaktstelle 7b verbunden, die sich vom Quellenanschluss 3b aus erstreckt. Vergleicht man in den verschiedenen Fällen der 3A bis 3C die Längen der Strompfade vom Quellenanschluss 3b über den Ableitkondensator 6 zum GND-Anschluss 3a, so ist der Strompfad in der Längsanordnung kürzer als der in der Queranordnung, wenn die Abmessung S des Ableitkondensators 6 größer als das Intervall T zwischen dem GND-Anschluss 3a und dem Quellenanschluss 3b ist. Wenn die Abmessung S demgegenüber annähernd gleich dem Intervall T ist, ist der Strompfad in der Queranordnung kürzer als der in der Längsanordnung.
  • Folglich sind der Ableitkondensator 6 und das Leitungsmuster 5 und der Quellenanschluss 3b über eine Konfiguration elektrisch miteinander verbunden, die auf der Grundlage des Verhältnisses zwischen der Abmessung S des Ableitkondensators 6 und dem Intervall T zwischen dem GND-Anschluss 3a und dem Quellenanschluss 3b gewählt wird, um den Strompfad kurz auszulegen.
  • Zu diesem Zeitpunkt wird vorzugsweise kein Durchgangsloch (Kontaktloch) auf dem Strompfad angeordnet, der sich hauptsächlich zwischen der Kontaktstelle 7b des Ableitkondensators 6 als Quellenanschluss und dem Quellenanschluss 3b erstreckt. Dies dient dazu, fast den gesamten Quellenstrom durch den Nahbereich der Kontaktstellen 7b des Kondensators 6 zu führen. Eine Hauptstromlinie vom Quellenanschluss 3b sollte nicht auf dem Weg zum Ableitkondensator 6 abzweigen. Kein Durchgangsloch bedeutet keine Abzweigung auf dem Weg.
  • Die den obigen Aufbau aufweisende Leiterplatte 1 bringt die folgenden Vorteile hervor.
  • Zunächst sind die GND-Anschlüsse 3a an den Eckabschnitten der durch die Anschlussstifte 3 gebildeten allgemein quadratischen Form angeordnet und ist das auf der Leiterplatte 1 gebildete Leitungsmuster 5 an den Eckabschnitten mit den GND-Anschlüssen 3a verbunden. Hierdurch kann die Masseimpedanz zwischen den GND-Anschlüssen 3a verringert werden.
  • Folglich kann das Auftreten einer Massepotentialanhebung (Ground Bounce) eingeschränkt werden, wenn ein Signalrückstrom vom QFP-IC 2 fließt, und verhindert werden, dass sich das Rauschen auf andere Schaltungen ausbreitet. Da die Impedanzen zwischen den GND-Anschlüssen 3a des QFP-IC 2 und zwischen den Ableitkondensatoren 6 verringert werden können, kann ferner das durch einen Durchführungsstrom erzeugte Rauschen, das in einem schaltenden MOSFET und dergleichen erzeugt wird, der im QFP-IC 2 gebildet ist, verringert werden.
  • Da der Quellenanschluss 3b und der GND-Anschluss 3a nebeneinander angeordnet sind, kann die Gegeninduktivität zwischen den jeweiligen Anschlüssen erhöht werden. Die Gegeninduktivität arbeitet derart, dass sie die Selbstinduktivität aufhebt. Folglich kann das Auftreten einer gegenelektromotorischen Kraft durch Induktivität verringert werden. Da die Länge des Verdrahtungselements für den Ableitkondensator (Entstörkondensator) 6 am kürzesten ausgelegt werden kann, wenn der Ableitkondensator 6 zwischen den benachbarten Anschlüssen Quellenanschluss 3b und GND-Anschluss 3a angeordnet wird, kann ferner die ESL (parasitäre Reiheninduktivität) des Kondensators minimiert werden, was zu einer Rauschminderung führt.
  • Ferner wird der Leitungsbereich 5b durch Set-Solid-Drucken in einem Bereich gebildet, weicher den unteren Teil des QFP-IC 2 beinhaltet, und werden die jeweiligen GND-Anschlüsse 3a über den Leitungsbereich 5b miteinander verbunden, um dadurch eine geringe Impedanz zwischen den GND-Anschlüssen 3a zu erzielen. Auf diese Weise können die GND-Anschlüsse 3a stabilisiert und der Rauschbetrag verringert werden. Ferner kann eine direkte Strahlungsmenge vom QFP-IC 2 durch die Wirkung eines Bildstroms, der im Leitungsmuster 5 unmittelbar unter dem QFP-IC 2 fließt, verringert werden.
  • Der Rauschminderungseffekt bei einer Verwendung der gemäß obiger Beschreibung aufgebauten Leiterplatte 1 wurde experimentell mit dem einer herkömmlichen Leiterplatte verglichen. Insbesondere wurde unter Berücksichtigung der Leiterplatte 1 der vorliegenden Ausführungsform eine in der 4A gezeigte Leiterplatte vorbereitet. Bei der Leiterplatte sind Leitungsbereiche 5a an zwei Eckabschnitten einer quadratischen Form vorgesehen und ist ein quadratischer Leitungsbereich 5b vorgesehen und über Leitungsbereiche 5c mit den Leitungsbereichen 5a verbunden. Ferner wurde eine in der 4B gezeigte herkömmliche Leiterplatte als Vergleichsbeispiel vorbereitet, bei der benachbarte zwei Anschlussstifte 3a', 3b', die an einer Seite einer quadratischen Form angeordnet sind, derart festgelegt sind, dass sie ein Quellen- bzw. ein Massepotential aufweisen. Anschließend wurde das Rauschen der zwei Leiterplatten untersucht. Die Ergebnisse sind in der 5 gezeigt.
  • Diese Figur zeigt die Spannungsschwankungen im QFP-IC 2 in einem bestimmten Frequenzbereich und den dem Rauschen entsprechenden Schwankungsbetrag. In der 4B wurde die Schwankung an einem geerdeten Anschluss 3b'' an der gegenüberliegenden Seite der zwei Anschlussstifte 3a', 3b' gemessen. Die durchgezogene Linie beschreibt die Spannungsschwankung bei der in der 4A gezeigten Leiterplatte 1, und die gestrichelte Linie zeigt die Spannungsschwankung bei der in der 4B gezeigten herkömmlichen Leiterplatte.
  • Das Ergebnis zeigt, dass das Rauschen bei der in der 4A gezeigten Leiterplatte 1 verglichen mit dem Rauschen bei der in der 4B gezeigten herkömmlichen Leiterplatte ausreichend verringert ist. Gemäß obiger Beschreibung kann das Rauschen bei der Leiterplatte 1 der vorliegenden Ausführungsform verringert werden, ohne die von den Ableitkondensatoren 6 und den Verdrahtungselementen dieser eingenommene Substratfläche zu vergrößern.
  • Obgleich die radialen Leitungsbereiche 5a an allen Eckabschnitten der durch die einzelnen Anschlussstifte gebildeten allgemein quadratischen Form angeordnet sind, ist es bei der vorstehend beschriebenen Ausführungsform nicht immer erforderlich, dass alle Eckabschnitte die radialen Leitungsabschnitte 5a aufweisen. Die Leitungsbereiche 5a können beispielsweise, wie in 6 gezeigt, an nur zwei Eckabschnitten angeordnet sein, die an beiden Enden einer Seite der allgemein quadratischen Form angeordnet sind. Fernern können die Leitungsbereiche 5a, wie in 7 gezeigt, an nur zwei diagonalen Eckabschnitten der allgemein quadratischen Form gebildet sein.
  • Ferner sind die zwei an einer Ecke angeordneten GND-Anschlüsse 3a bei der vorstehend beschriebenen Ausführungsform mit dem Leitungsbereich 5a verbunden; der Effekt der Verringerung der Masseimpedanz der GND-Anschlüsse 3a kann jedoch erzielt werden, indem wenigstens ein GND-Anschluss 3a verbunden wird. In diesem Fall ist es nicht erforderlich, dass der Leitungsbereich 5a den gesamten Raum einnimmt, der einen Winkel von ungefähr 90 Grad aufweist und zwischen zwei Anschlüssen definiert ist, und es kann beispielsweise die Hälfte des Raumes vom Leitungsbereich 5a eingenommen werden. Ferner ist die vorliegende Erfindung nicht auf den Fall beschränkt, bei welchem jeweilige Ende der einen Eckabschnitt bildenden Seiten mit Masseanschlüssen verbunden sind, sondern kann auf einen Fall angewandt werden, bei dem nur ein Ende mit einem Masseanschluss verbunden ist.
  • Bei der vorstehend beschriebenen Ausführungsform ist der Leitungsbereich 5a radial ausgebildet, mit einem Winkel von ungefähr 90 Grad; die vorliegende Erfindung ist jedoch dann nicht hierauf beschränkt, wenn die Verdrahtungsbreite bei einer Anordnung des Ableitkondensators auf W/21/2 gesetzt werden kann, wobei W die maximale Länge zwischen den GND-Anschlüssen 3a (2) ist, d. h., der Leitungsbereich 5a weist eine Abmessung in radialer Richtung auf, die wenigstens annähernd W/21/2 beträgt. D. h., die minimale Verdrahtungsbreite (Massebreite) sollte auch dann sichergestellt sein, wenn die Leitungsbereiche 5a nicht ideal angeordnet sind, bedingt durch die verschiedenen Teile, die auf der Leiterplatte und dem Layout dieser angeordnet sind. Anschließend sollten die Anordnungen der Ableitkondensatoren 6 (Längsanordnung, Queranordnung) angemessen bestimmt werden, um das obige Verhältnis zu erfüllen.
  • Ferner kann, wie in 8A gezeigt, ein Massedurchgangsloch 10 gebildet werden, um den Leitungsbereich 5a elektrisch mit einem Leitungsmuster zu verbinden, das auf einer anderen Schicht gebildet ist und ein Massepotential aufweist. Ferner kann, wie in 8B gezeigt, ein Durchgangsloch 11 zur Signalübertragung für eine elektrische Verbindung zwischen weiteren Schichten (z. B. zwischen der zweiten und der dritten Schicht) gebildet werden, obgleich hierdurch keine elektrische Verbindung des Leitungsbereichs 5a erreicht wird.
  • Obgleich die vorstehend beschriebene Ausführungsform beispielhaft den Fall beschreibt, bei welchem die einzelnen Anschlussstifte derart angeordnet sind, dass sie eine allgemein quadratische Form bilden, können die einzelnen Anschlussstifte derart angeordnet werden, dass sie eine allgemein polygonale Form (beispielsweise ein Viereck) bilden, auf welche die vorliegende Erfindung ebenso anwendbar ist.
  • Obgleich die vorliegende Erfindung anhand ihrer bevorzugten Ausführungsformen offenbart wurde, wird Fachleuten ersichtlich sein, dass sie auf verschiedene Weisen ausgestaltet werden kann, ohne ihren Schutzumfang zu verlassen, so wie er in den beigefügten Ansprüchen dargelegt ist.

Claims (14)

  1. Leiterplatte zur Befestigung eines elektronischen Bauteils (2), mit: – einer Platine (1); – einer Mehrzahl von Anschlussstiften (3), die derart auf der Platine (1) angeordnet sind, dass sie eine allgemein polygonale Form bilden, und dazu ausgelegt sind, elektrisch mit dem elektronischen Bauteil (2) verbunden zu werden, wobei die Mehrzahl von Anschlussstiften (3) wenigstens einen ersten Anschlussstift als Masseanschluss (3a) und wenigstens einen zweiten Anschlussstift als Quellenanschluss (3b) aufweisen, der Masseanschluss (3a) an einem Eckabschnitt der allgemein polygonalen Form angeordnet ist, und der Quellenanschluss (3b) neben dem Masseanschluss (3a) liegt; und – wenigstens einem ersten Leitungsbereich (5a), der sich vom Eckabschnitt der polygonalen Form radial erstreckt und elektrisch mit dem jeweiligen Masseanschluss (3a) verbunden ist.
  2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, dass sie ferner aufweist: – einen zweiten Leitungsbereich (5b), der innerhalb der allgemein polygonalen Form vorgesehen ist, die durch die Mehrzahl von Anschlussstiften (3) gebildet wird; und – einen dritten Leitungsbereich (5c), der sich derart erstreckt, dass er durch den Eckabschnitt führt und den ersten Leitungsbereich (5a) und den zweiten Leitungsbereich (5b) elektrisch verbindet.
  3. Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die allgemein polygonale Form eine allgemein rechteckige Form ist.
  4. Leiterplatte nach Anspruch 3, dadurch gekennzeichnet, dass der erste Leitungsbereich (5a) einen Winkel von ungefähr 90 Grad aufweist.
  5. Leiterplatte nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass wenigstens zwei Eckabschnitte der allgemein rechteckigen Form jeweils den sich radial von dieser erstreckenden ersten Leitungsbereich (5a) aufweisen.
  6. Leiterplatte nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass – der Eckabschnitt der allgemein polygonalen Form durch eine erste und eine zweite Seite definiert ist; – zwei Masseanschlüsse (3a) jeweils an Enden der ersten und der zweiten Seite angeordnet und elektrisch mit dem ersten Leitungsbereich (5a) verbunden sind.
  7. Leiterplatte nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass – der Eckabschnitt der allgemein polygonalen Form durch eine erste und eine zweite Seite definiert ist; – zwei Masseanschlüsse (3a) jeweils an Enden der ersten und der zweiten Seite angeordnet sind; und – nur einer der Masseanschlüsse (3a) elektrisch mit dem ersten Leitungsbereich (5a) verbunden ist.
  8. Leiterplatte nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass sie ferner einen Ableitkondensator (6) aufweist, der zwischen dem Masseanschluss (3a) und dem Quellenanschluss (3b) angeordnet ist.
  9. Leiterplatte nach Anspruch 8, dadurch gekennzeichnet, dass der Ableitkondensator (6) eine Kontaktstelle (7b) aufweist, die elektrisch mit dem Quellenanschluss 3b) verbunden ist, um einen Strompfad zu bilden, wobei der Strompfad ohne ein Durchgangsloch darauf gebildet ist.
  10. Leiterplatte nach Anspruch 8, dadurch gekennzeichnet, dass – der Eckabschnitt der allgemein polygonalen Form durch eine erste und eine zweite Seite definiert ist; – ein erster und ein zweiter Masseanschluss (3a) jeweils an Enden der ersten und der zweiten Seite angeordnet sind; und – der erste Leitungsbereich (5a) in seiner radialen Richtung eine Abmessung von wenigstens W/21/2 aufweist, wobei W einer maximalen Länge zwischen dem ersten und dem zweiten Anschluss (3a) entspricht.
  11. Leiterplatte nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass – der Ableitkondensator (6) derart angeordnet ist, dass seine Längsrichtung annähernd senkrecht zur Anordnungsrichtung des Masseanschlusses (3a) und des Quellenanschlusses (3b) verläuft, wenn eine Abmessung S des Ableitkondensators (6) in der Längsrichtung größer als ein Intervall T zwischen dem Masseanschluss (3a) und dem Quellenanschluss (3b) in der Anordnungsrichtung ist; und – der Ableitkondensator (6) in der Längsrichtung angeordnet ist, die annähernd parallel zur Anordnungsrichtung verläuft, wenn die Abmessung S annähernd dem Intervall T entspricht.
  12. Leiterplatte nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass der erste Leitungsbereich (5a) ein Durchgangsloch (10) aufweist, durch welches der erste Leitungsbereich (5a) elektrisch mit einer vom ersten Leitungsbereich (5a) verschiedenen Schicht verbunden ist.
  13. Leiterplatte nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass der erste Leitungsbereich (5a) ein Durchgangsloch (11) aufweist, durch welches eine erste und eine zweite Schicht, die sich von dem ersten Leitungsbereich (5a) unterscheiden, elektrisch miteinander verbunden sind.
  14. Leiterplatte nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass sich der erste Leitungsbereich (5a) an einer Außenseite der allgemein polygonalen Form erstreckt.
DE60130717T 2000-08-10 2001-08-03 Leiterplatte mit Kontaktflächen zur Verbindung mit einem darauf montierten elektronischen Bauteil Expired - Lifetime DE60130717T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000243282A JP3514221B2 (ja) 2000-08-10 2000-08-10 プリント配線基板
JP2000243282 2000-08-10

Publications (2)

Publication Number Publication Date
DE60130717D1 DE60130717D1 (de) 2007-11-15
DE60130717T2 true DE60130717T2 (de) 2008-07-17

Family

ID=18734158

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60130717T Expired - Lifetime DE60130717T2 (de) 2000-08-10 2001-08-03 Leiterplatte mit Kontaktflächen zur Verbindung mit einem darauf montierten elektronischen Bauteil

Country Status (4)

Country Link
US (1) US6582238B2 (de)
EP (1) EP1179971B1 (de)
JP (1) JP3514221B2 (de)
DE (1) DE60130717T2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6793500B1 (en) * 2003-09-18 2004-09-21 International Business Machines Corporation Radial contact pad footprint and wiring for electrical components
JP4707095B2 (ja) 2005-05-09 2011-06-22 ルネサスエレクトロニクス株式会社 半導体回路
JP5084153B2 (ja) * 2005-08-15 2012-11-28 キヤノン株式会社 プリント基板
US8063480B2 (en) 2006-02-28 2011-11-22 Canon Kabushiki Kaisha Printed board and semiconductor integrated circuit
DE102007032092A1 (de) 2006-11-27 2008-05-29 Conti Temic Microelectronic Gmbh Schaltungsanordnung zur Energieversorgung eines integrierten Schaltkreises
JP2009004689A (ja) * 2007-06-25 2009-01-08 Mitsubishi Electric Corp プリント配線基板
CN102282671B (zh) * 2009-02-23 2014-03-12 飞思卡尔半导体公司 封装组件和调谐封装的固有共振频率的方法
US9014085B2 (en) * 2011-11-28 2015-04-21 At&T Intellectual Property I, L.P. Internet protocol session persistence for mobile communications

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142894A (ja) * 1986-12-06 1988-06-15 株式会社東芝 フラツトパツケ−ジ集積回路の配線基板
FR2620587B1 (fr) * 1987-09-16 1993-07-02 Telemecanique Electrique Circuit imprime equipe d'un drain thermique
US4880386A (en) * 1988-11-18 1989-11-14 Amp Incorporated Socketing a semiconductor device
US5138429A (en) * 1990-08-30 1992-08-11 Hewlett-Packard Company Precisely aligned lead frame using registration traces and pads
US5131852A (en) * 1991-08-23 1992-07-21 Amp Incorporated Electrical socket
JPH0745936A (ja) * 1993-07-31 1995-02-14 Nippon Seiki Co Ltd プリント配線基板
JPH07142673A (ja) * 1993-11-15 1995-06-02 Matsushita Electric Ind Co Ltd 集積回路装置
JPH08288626A (ja) * 1995-04-19 1996-11-01 Canon Inc Ic及びプリント配線基板
JP3231225B2 (ja) * 1995-09-18 2001-11-19 アルプス電気株式会社 プリント配線基板
US5777853A (en) * 1996-05-03 1998-07-07 Ast Research, Inc. Printed circuit board having a dual square pattern footprints for receiving one of two electronic components having equal printouts per size
JPH10223997A (ja) 1997-02-12 1998-08-21 Canon Inc プリント配線基板

Also Published As

Publication number Publication date
JP2002057418A (ja) 2002-02-22
EP1179971A3 (de) 2005-12-07
US6582238B2 (en) 2003-06-24
US20020019155A1 (en) 2002-02-14
EP1179971B1 (de) 2007-10-03
JP3514221B2 (ja) 2004-03-31
DE60130717D1 (de) 2007-11-15
EP1179971A2 (de) 2002-02-13

Similar Documents

Publication Publication Date Title
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE10019840B4 (de) Mehrschichtkondensator, dessen Verwendung als Entkopplungskondensator und eine Verdrahtungsplatine mit dem Mehrschichtkondensator
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE10027870B4 (de) Laminierter Kondensator und Montageanordnung
EP1110277B1 (de) Leiterplattenanordnung mit mehrpoligem steckverbinder
DE10019838B4 (de) Mehrschichtkondensator, Verdrahtungssubstrat damit und Verwendung eines derartigen Mehrschichtkondensators
DE69403981T2 (de) Montagestruktur von Kondensatoren für Leiterplatten
EP3361836B1 (de) Niederinduktive halbbrückenanordnung
EP0459179B1 (de) IC-Gehäuse, bestehend aus drei beschichteten dielektrischen Platten
DE10019229A1 (de) Mehrschichtkondensator
DE19911731A1 (de) Gedruckte Leiterplatte
DE10317101A1 (de) On-Chip-Rauschunterdrückungssystem und ein Verfahren, dieses herzustellen
DE69429065T2 (de) Hochfrequenz-Sperrschaltung
DE102004045719A1 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
DE102005036834A1 (de) Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine
DE10207957A1 (de) Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern
EP0471982B1 (de) Einbausystem für elektrische Funktionseinheiten insbesondere für die Datentechnik
DE60029011T2 (de) Leiterplattenanordnung mit verbesserter überbrückungsentkopplung für bga-packungen
DE10252831A1 (de) Festkörper-Bildaufnahmevorrichtung
DE69637246T2 (de) Leiterplatte zur montage elektronischer bauelemente
WO2002074025A2 (de) Mehrschichtige leiterplatte
DE60130717T2 (de) Leiterplatte mit Kontaktflächen zur Verbindung mit einem darauf montierten elektronischen Bauteil
DE10012700A1 (de) Halbleitervorrichtung
DE112017007145T5 (de) Zwischenplattenverbindungsstruktur
DE3443813A1 (de) Elektronische baugruppe aus integrierten schaltbausteinen und entkopplungskondensatoren, sowie entkopplungskondensatoren fuer derartige baugruppen

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition