DE60129913T2

DE60129913T2 - ZF FSK Empfänger mit Schaltungen für Differenzierer und Spitzenwertdetektor

Info

Publication number: DE60129913T2
Application number: DE60129913T
Authority: DE
Inventors: Hooman El Segundo Darabi; Shahla El Segundo Khorram; Maryam Irvine Rofougaran
Original assignee: Broadcom Corp
Current assignee: Broadcom Corp
Priority date: 2000-11-27
Filing date: 2001-11-26
Publication date: 2008-05-08
Anticipated expiration: 2021-11-27
Also published as: US6968019B2; EP1209869B1; EP1209869A1; ATE370591T1; US7447275B2; US20060002491A1; DE60129913D1; US20020094037A1

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft Kommunikationssysteme. Insbesondere betrifft die Erfindung einen Empfänger gemäß Anspruch 1 und ein Demodulationsverfahren gemäß Anspruch 7.
HINTERGRUND DER ERFINDUNG
Einige Funkübertragungsstandards, wie z.B. der Bluetooth Standard, spezifizieren ein 2,4 GHz System mit Frequenzsprung und Spreizspektrum (FHSS-System), das ein Gaußsches FSK-(GFSK-)Modulationsverfahren mit einer Datenübertragungsrate von 1 MBit/s verwendet. Die Frequenz-Offsets betragen ± 160 kHz, was einem nominellen Modulationsindex von 0,32 entspricht, und die Datenbandbreite ist etwa 1 MHz. Folglich weist ein beispielhafter Bluetooth-Empfänger eine Zwischenfrequenz (ZF) von 2 MHz auf, was bewirkt, dass das Spiegelsignal innerhalb des ISM-Bandes von 80 MHz liegt. Die Spiegelfrequenzunterdrückungsanforderung ist daher entspannt und kann durch ein chipinternes Komplex-Bereich-Bandpassfilter (BPF) erzielt werden. Wenn der gewünschte Kanal einmal ausgewählt ist, verstärkt ein Begrenzer diesen auf einen wohldefinierten Pegel, und die empfangene Signalstärke wird angezeigt.
Ein allgemein verwendeter Typ von Pulscodemodulation ist FSK, bei dem sich die Trägerfrequenz plötzlich um einen Betrag von Δf ändert, wenn sich das Modulationssignal von dem Nullpegel auf den Einspegel ändert oder umgekehrt. Eine FSK-Demodulation verwendet typischerweise einen Differenzierer, gefolgt von I- und Q-Multiplizierschaltungen. Aber wenn sie bei einem Basisband implementiert wird, wird das gewünschte Signal bei 2 MHz auf null ZF herunterkonvertiert. Bei diesem Lösungsweg müssen vier zusätzliche Mischer für eine Einseitenband-Quadratur-Herunterkonvertierung und ein 2 MHz-Taktgenerator verwendet werden. Dies erhöht den Stromverbrauch des Empfängers und führt zu einer größeren Siliziumfläche. Außerdem ist der Basisbanddemodulator empfindlicher gegenüber einem Gleichstrom-Offset und einem Niederfrequenzrauschen sowie einer Interferenz.
Typischerweise kann ein analoger Differenzierer gefolgt von einem Hüllkurvendetektor verwendet werden, um ein FM-moduliertes Signal zu erfassen. Dies ist einfach und stromsparend, aber seine Leistung ist, wenn er einmal in einem IC reali siert ist, infolge der Ungenauigkeit der Komponenten begrenzt. Im Gegensatz dazu kann ein FSK-Demodulator digital implementiert werden, was robuster ist, aber mehr Strom verbraucht und komplexer ist.
Des Weiteren weist ein Direktkonvertierungsempfänger auch einige Nachteile auf. Da zum Beispiel das GFSK-Spektrum eine Energie bei null ZF aufweist, können der Gleichstrom-Offset und das Niederfrequenzrauschen die Empfängerleistung herabsetzen. Auch ist ein Begrenzer beim Basisband im Allgemeinen nicht für ein GFSK-Signal geeignet, das auf null ZF herunterkonvertiert ist, da die Harmonischen des begrenzten Signals in das Innere des gewünschten Bandes fallen, wodurch die Empfänger-BER verschlechtert wird. Diesem Problem kann aus dem Weg gegangen werden, wenn der Begrenzer durch eine automatische Verstärkungsregelungseinrichtung (AGC; automatic gain controller) ersetzt wird. Aber eine AGC ist kompliziert und verbraucht mehr Strom.
Die WO 97 32 422 betrifft eine Schaltungsanordnung zum Erzeugen eines Steuersignals für einen steuerbaren Oszillator einer Empfängeranordnung. Die Schaltungsanordnung ist so ausgelegt, dass sie die Frequenz eines FSK-modulierten Eingangsignals, das wenigstens zwei vorbestimmte Eingangsfrequenzen aufweist, durch eine Oszillation herabsetzt, die von einem steuerbaren Oszillator ausgesendet wird, um so ein Zwischenfrequenzsignal zu bilden. Die Schaltungsanordnung ist des Weiteren so ausgelegt, dass sie ein Datensignal, dessen Augenblickswert aus der Frequenz des Zwischenfrequenzsignals bestimmt wird, und ein Demodulatorimpulssignal ableitet, dessen Frequenz und/oder Phase ein Maß für die Frequenz und/oder Phase des Zwischenfrequenzsignals ist. Aber die Frequenz des Zwischenfrequenzsignals ist die Frequenz des Basisbandes.
Die US 4,254,503 betrifft einen Funkempfänger für frequenzmodulierte (FM) Töne. Die empfangenen Signale werden aufgeteilt, und ein aufgeteilter Teil des Signals wird relativ zu den anderen phasenverschoben und mit dem Empfängeroszillator gemischt. Da das Eingangssignal mit einem FM-Ton moduliert worden ist, der um die Frequenz des Empfängeroszillators herum schwingt, ist der Ausgang des Flip-flops eine digitale Wellenform, deren Frequenz die gleiche wie die des Modulationstons ist.
Die US 3,947,769 betrifft einen Demodulator, der Zeichensignale (mark signals) und Pausensignale (space signals) in Reaktion auf Zeichen- und Tonsignale erzeugt, die von einem Funkempfänger empfangen werden. Die Signale liegen nach der Erfassung in der Form von charakteristischen Tönen vor und sind durch entsprechende Bandpassfilter voneinander getrennt.
Deshalb besteht ein Bedarf an einem Funktransceiver, der die Charakteristiken einer geringen Größe, eines niedrigen Preises und eines niedrigen Strombedarfs aufweist.
Eine Aufgabe der vorliegenden Erfindung liegt darin, einen Empfänger und ein Verfahren zum Demodulieren bereitzustellen, die die oben genannten Charakteristiken aufweisen. Diese Aufgabe wird jeweils von dem Empfänger nach Anspruch 1 und dem Verfahren nach Anspruch 7 erfüllt. Weitere Ausführungsbeispiele sind in den jeweiligen Unteransprüchen definiert.
ZUSAMMENFASSUNG DER ERFINDUNG
In einem Ausführungsbeispiel beschreibt die vorliegende Erfindung einen stromsparenden Hochleistungsempfänger, der einen ZF-Demodulator für frequenzmodulierte Systeme mit einer hohen Datenübertragungsrate, wie etwa Bluetooth, umfasst. Der ZF-Demodulator ist aus Gründen der Einfachheit und des niedrigeren Stromverbrauchs in einem analogen Bereich implementiert und arbeitet bei einer ZF-Frequenz.
In einer Ausführungsform ist ein ZF-Demodulator in der vorliegenden Erfindung offenbart, der Folgendes umfasst: einen ersten ZF-Differenzierer zum Differenzieren eines I-Signals; einen zweiten ZF-Differenzierer zum Differenzieren eines Q-Signals; eine kreuzgekoppelte Multiplizierschaltung zum Multiplizieren des differenzierten I-Signals mit dem Q-Signal und zum Multiplizieren des differenzierten Q-Signals mit dem I-Signal, um Frequenzinformationen aus dem I-Signal und dem Q-Signal zu extrahieren; und einen Slicer zum Umwandeln der Frequenzinformationen in digitale Daten.
In einer anderen Ausführungsform ist ein Verfahren zum Demodulieren eines ZF FSK Signals in der vorliegenden Erfindung beschrieben, das die folgenden Schrit te umfasst: Empfangen eines ZF-I-Signaleingangs und eines ZF-Q-Signaleingangs; Differenzieren des I-Signals bei der Frequenz des I-Signals durch einen ersten ZF-Differenzierer; Differenzieren des Q-Signals bei der Frequenz des Q-Signals durch einen zweiten ZF-Differenzierers; Multiplizieren des differenzierten I-Signals mit dem Q-Signal und Multiplizieren des differenzierten Q-Signals mit dem I-Signal zum Extrahieren von Frequenzinformationen aus dem I-Signal und dem Q-Signal; und Umwandeln der Frequenzinformationen in digitale Daten.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Aufgaben, Vorteile und Merkmale der vorliegenden Erfindung werden aus einer Betrachtung der nachfolgenden ausführlichen Beschreibung und der Zeichnungen deutlicher, in denen:
1 eine beispielhafte Empfängerarchitektur mit niedriger ZF gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist;
2 ein beispielhaftes Blockdiagramm eines ZF-Demodulators gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist;
3 ein beispielhaftes Blockdiagramm eines ZF-Differenzierers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist;
4 ein beispielhaftes Blockdiagramm eines Slicer gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist;
5 ein beispielhaftes vereinfachtes Schaltbild eines ZF-Differenzierers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist;
6 ein beispielhaftes vereinfachtes Schaltbild einer Multiplizierschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist;
7 ein beispielhaftes vereinfachtes Schaltbild eines Offset-Tracker gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist; und
8 ein beispielhaftes vereinfachtes Schaltbild eines Spitzenwert-/Talwertdetektors gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist.
AUSFÜHRLICHE BESCHREIBUNG
Um die Größe, die Kosten und den Energieverbrauch von tragbaren Vorrichtungen mit drahtloser Konnektivität herabzusetzen, werden alle Komponenten in einem einzigen Chip integriert. Eine vollständige Integration eines Funktransceiversystems kann die Kosten und den Stromverbrauch verringern, was dadurch erreicht werden kann, dass die großen und teuren externen Spiegelfrequenzsignalunterdrückungs-Kanalauswahlfilter und Baluns auf einen einzigen HF-Chip umgelagert werden und die Anzahl an chipexternen passiven Elementen wie etwa Kondensatoren, Induktoren und Widerstände beseitigt wird, indem diese auf den Chip verlagert werden und alle Komponenten einschließlich HF, analog, Basisband und digitale Signalverarbeitung (DSP) auf dem Chip integriert werden.
Die vorliegende Erfindung offenbart einen Empfänger, der einen FSK-Demodulator zur Verwendung bei verschiedenen Anwendungen einschließlich Bluetooth umfasst. 1 zeigt eine beispielhafte Niedrig-ZF-Empfängerarchitektur in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung. Ein Verstärker mit niedrigem Eigenrauschen (LNA; low noise amplifier) (10) verstärkt das Eingangssignal bei 2,4 GHz. Herunterkonvertierer 12 und 14 konvertieren das verstärkte Eingangssignal auf ein Signal mit einer niedrigeren Frequenz, zum Beispiel ein 2 MHz Signal, indem sie das Eingangssignal mit jeweiligen Signalen mit niedrigerer Frequenz, LOI und LOQ, mischen, die lokal erzeugt werden. Ein Kanalwähler-Filter 16 wählt einen gewünschten Frequenzkanal aus, z.B. einen 2 MHz Kanal. Das Kanalwähler-Filter ist im Wesentlichen ein Bandpassfilter (BPF), das durch die ausgewählte Frequenz durchlässt und andere Frequenzen ausfiltert.
Verstärker 18 und 19 verstärken jeweils die I- und Q-Signale weiter. In einer Implementierung werden Begrenzer, die eine spezielle Form von Verstärkern sind, verwendet, weil sie einfacher sind, weniger Strom verbrauchen und leichter zu implementieren sind. Der Demodulator 11 nutzt das verstärkte 2 MHz Signal, um die Amplitude des differenzierten Signals zu erfassen. Da das Eingangssignal zu dem Demodulator 11 bei 2 MHz liegt, ist der Demodulator in so einer einzigartigen Art und Weise ausgelegt, dass er bei 2 MHz arbeitet, ohne dass er das 2 MHz Signal in das Basisbandsignal umwandeln muß. Eine RC-Kalibrierungs-13-Schaltung überwacht die Prozessschwankung und Fehlanpassungsschwankungen und stimmt den Empfänger ab, um Störsignale zu vermeiden. In einem Ausführungsbeispiel kalibriert die RC-Kalibrierung 13 alle aktiven Widerstände und Kondensatoren auf eine gewisse Referenzfrequenz, die ein wohldefiniertes Verhalten aufweist. Eine Eigenkalibrierung kann in dem Empfänger für eine optimale Leistung und programmiert durch Software verwendet werden.
2 ist eine beispielhafte Implementierung des Demodulators 11 in 1. Das BPF 21 wird verwendet, um die begrenzte Eingangssignalwellenform in eine sinusförmig geformte Wellenform zu formen. Dieses BPF filtert die Harmonischen des gewünschten Kanals heraus. Darüber hinaus dämpft es die restliche Nachbarinterferenz infolge der unvollständigen Kanalauswahl an dem BPF. Die Differenzierer 22 und 23 nehmen das I-Signal und das Q-Signal und differenzieren diese, um die Frequenzinformationen (φ(t)) aus den sinusförmigen Eingangssignalen I und Q herauszuziehen. Aber diese Frequenzinformationen können einige unerwünschte Signale und Rauschen enthalten. Die kreuzgekoppelten Multiplizierschaltungen 24 und 25 multiplizieren die I- und Q-Signale jeweils mit dem differenzierten Q und I, und das Subtrahierglied 26 subtrahiert die multiplizierten Signale, so dass der Sinus und der Kosinus einander aufheben, um ein nichtsinusförmiges Signal A φ(t) plus nicht-harmonische Nebenwellenverzerrungen (Spurs) an dem Ausgang des Subtrahierglieds 26 zu erzeugen.
Da Quadratursignale an dem Eingang des Demodulators 11 zur Verfügung stehen, verschieben die Differenzierer 22 und 23 ihre Mittenfrequenz auf eine gewünschte Zwischenfrequenz ZF, z.B. 2 MHz. Wie in 3 veranschaulicht ist, setzt ein Widerstand (R1), der mit dem Q-(und dem I-)Eingang (jV₁ ist das Eingangssignal vom Q-Kanal) verbunden ist, den Basisband-Frequenzgang auf eine Zwischenfrequenz ZF um, die durch 1/R1C gesetzt ist. Der Frequenzgang des ZF-Differenzierers ist in der folgenden Gleichung ausgedrückt:
Somit bewegt sich die Mittenfrequenz des ZF-Differenzierers zu 1/R1C. Diese Mittenfrequenz kann durch das Auswählen geeigneter Werte für R1 und C auf jede ZF-Frequenz eingestellt werden. In einer Implementierung werden die Werte für R1 und C so ausgewählt, dass man eine ZF-Frequenz von 2 MHz erhält.
Unter Rückbezug auf 2 reinigt ein Tiefpassfilter (LPF) 27 das demodulierte Spektrum, dessen Bandbreite bei etwa ± 550 kHz liegt, um die nicht-harmonischen Nebenwellenverzerrungen loszuwerden. Das LPF 27 ist scharf genug, um die unerwünschten Signale auszufiltern, die infolge der nicht idealen Mischaktion in den Multiplizierschaltungen und von Fehlanpassungen erzeugt werden, ist jedoch weit genug, um nicht das gewünschte Signal auszufiltern oder Settling-Angelegenheiten zu verursachen. Im Anschluss an das LPF 27 wird ein Slicer 28 verwendet, um den analogen erfassten Ausgang in digitale Bits umzuwandeln.
4 ist ein beispielhaftes Blockdiagramm für den Slicer 28 der 2. Wie in 4 gezeigt ist, umfasst der Slicer einen Spitzenwertdetektor 41, einen Talwertdetektor 42, eine Offset-Tracking-Schaltung 43 an dem Ausgang des Spitzenwert- und Talwertdetektors und einen Komparator 44 an dem Ausgang des Offset-Tracking. Die Offset-Tracking-Schaltung 43 stellt den Gleichstrompegel des analogen Auges ein, indem sie den Mittelwert der Spitzenwert- und Talwertdetektorausgänge ermittelt. Das digitale Auge wird erzeugt, indem dieser Gleichstrom-Offset mit dem analogen Auge verglichen wird.
Ein φ(t), das analoge Signal an dem Eingang des Slicer 28 in 2, wird an die Eingänge des Spitzenwertdetektors 41 und des Talwertdetektors 42 in 4 angelegt. Der Spitzenwertdetektor 41 erfasst den Spitzenwert des analogen Eingangssignals V_P, und der Talwertdetektor 42 erfasst die Talwerte (Minima) des analogen Eingangssignals V_V. Die Offset-Tracking-Schaltung 43 ermittelt den Mittelwert aus V_P und V_V ((V_P + V_V)/2), um einen Gleichstrom-Mittelwert des Spitzenwertes und des Talwertes zu erzeugen. Dieses Gleichstrom-Mittelwertsignal wird mit dem ursprünglichen analogen Signal durch den Komparator 44 verglichen, um die gewünschte digitale Ausgabe zu erzeugen. An dem Ausgang des Komparators wird ein hohes Signal erzeugt, wenn das analoge Eingangssignal höher als sein Gleichstrom-Mittelwert ist, und ein niedriges Signal wird erzeugt, wenn das analoge Eingangssignal niedriger als sein Gleichstrom-Mittelwert ist. Das Langsam-/Schnell-Signal, das in 4 veranschaulicht ist, gibt an, ob der Slicer in einen schnellen Einschwingmodus oder in einen langsamen Ausschwingmodus gehen muß, was unten beschrieben wird.
Jeder Frequenzfehler, der von der Quarzungenauigkeit verursacht wird, würde zu einer Gleichstromkomponente an dem analogen Ausgang des Demodulators 11 führen. Aber da der Slicer den Gleichstrompegel des analogen Auges erfasst, werden beide Eingänge des Komparators aufgrund dieses Gleichstrom-Offset verschoben, und das digitale Auge bleibt unberührt.
Um eine robuste Leistung zu erzielen und die Empfindlichkeit gegenüber Prozessschwankungen zu minimieren, werden in einem Ausführungsbeispiel die einzelnen Blöcke unter Verwendung eines lokalen Feedback implementiert. Auf diese Weise werden die Demodulatorcharakteristiken, wie etwa die Amplitude des analogen Auges oder der Gleichstrompegel lediglich durch das Verhältnis der Widerstände oder Vorrichtungen eingestellt, die in einem IC exakt definiert sind.
5 ist eine beispielhafte Schaltungsimplementierung eines Differenzierers (Blöcke 22 oder 23 in 2) gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der ZF-Differenzierer verwendet einen einstufigen Operationsverstärker (Op-Amp) gefolgt von einer Source-Schaltungs-Stufe in einem Verstärkungs-Feedback mit dem Verstärkungsfaktor Eins, wie in 5 gezeigt ist. Die differentiellen Eingangspaare I+, I-, Q+ und Q- sind mit dem differentiellen Op-Amp 51 jeweils über R1, C1, R2 und C2 verbunden, wobei R1=R2 und C1=C2. Es gibt eine Rückkopplungsschleife von jedem Eingang des Op-Amp 51 zu seinem jeweiligen Ausgang durch jeweils die Transistoren M1 und M2. Diese Rückkopplungsschleife bewahrt die gleiche Wechselstromspannung an den Gates der Transistoren M1 und M3.
Die Transistoren M3 und M4 bilden die Eingangsstufe einer Multiplizierschaltung (Blöcke 24 oder 25 in 2). Die Werte für die vier Transistoren M1, M2, M3 und M4 sind die gleichen, so dass der gleiche Betrag an Strom, nämlich I_M3, durch alle diese Transistoren fließt. Somit wird dann, wenn das Signal an dem Differenzierereingang V_i ist, der Wechselstrom, der durch die Transistoren M1/M2 fließt, gleich dem Folgenden sein:
Dieser Strom wird in die Eingabevorrichtungen (M3/M4) der Multiplizierschaltungen gespiegelt, die als Mischer des Gilbert-Typs implementiert sind, wie in 6 gezeigt ist.
6 ist eine beispielhafte Schaltungsimplementierung für die Multiplizierschaltung 22 (I-Multiplizierschaltung) von 2. Die Q-Multiplizierschaltung 24 weist eine ähnliche Schaltungsimplementierung auf. Die Eingangsstufe der Multipli zierschaltung (M3/M4) nimmt den Differenzeingang IN+ und IN-, der der Ausgang des BPF 21 in 2 ist. Die Transistoren M5/M6 und M7/M8 bilden die differentiellen Paar-Mischer des Gilbert-Typs, die den Differenzeingang LO+ und LO- nehmen, um das LO-Signal mit dem IN-Signal zu multiplizieren. Wie gezeigt ist, sind die Ausgänge der I-Multiplizierschaltung mit den Ausgängen der Q-Multiplizierschaltung (nicht gezeigt) verbunden, um auf einfache Weise den Subtrahiergliedblock 26 von 2 zu bilden. Die Gleichtaktrückkopplung (CMFB; common mode feedback) 61 wird verwendet, um die Gleichstrom-Ausgangspegel einzustellen.
Wenn man eine ideale Schaltverlustleistung von 2/π und einen Belastungswiderstand von R in den Multiplizierschaltungen annimmt, dann wird das Signal an dem Ausgang der Multiplizierschaltungen folgendermaßen sein:
Wobei A die Amplitude des Signals an dem Differenzierereingang (Vi) ist und φ(t) seine Frequenzinformation ist. In der Gleichung 2 wird 1/R1C auf 2 MHz gesetzt.
Jede Fehlanpassung zwischen I- und Q-Wegen bewirkt eine unvollständige Addition von Cos² und Sin²-Komponenten an dem Ausgang der Multiplizierschaltungen, was ein unerwünschtes Signal bei 2ω_ZF erzeugt. Außerdem verursacht ein Gleichstrom-Offset an dem Multiplizierschaltungs-LO oder -Eingangsport ein unerwünschtes Signal bei ωZF an dem Ausgang der Multiplizierschaltung. Aber für eine ZF von 2 MHz befinden sich alle diese nicht-harmonischen Nebenwellenverzerrungen bei 2 MHz oder darüber, und das LPF 27, dessen Bandbreite bei etwa 550 kHz liegt, filtert diese aus.
Da die Verstärkung und die Mittenfrequenz des Differenzierers sowie auch die Bandbreite und die Mittenfrequenz der Filter von den RCs bestimmt werden, ist eine chipinterne Kalibrierungsschaltung so ausgelegt, dass sie die RC-Zeitkonstanten in der Gegenwart von Temperatur- und Prozessschwankungen einstellt, wie in 1 gezeigt ist. In einem Ausführungsbeispiel werden alle Kondensatoren als digital gesteuerte binäre Arrays von Kondensatoren implementiert. Die RC-Kalibrierungs-Schaltung stimmt 1/RC auf eine Referenzquarzfrequenz ab.
Bei diesem Ausführungsbeispiel werden sowohl das Nachbegrenzer-BPF als auch das LPF nach den Multiplizierschaltungen als eine aktive RC-Konfiguration realisiert. Deshalb wird ihre Durchlassbereichverstärkung exakt durch das Verhältnis der Widerstände festgelegt. Darüber hinaus wird die Eingangssignalamplitude (A in der Gleichung 3) von dem Begrenzer festgelegt, der durch Prozess- oder Temperaturschwankungen hindurch konstant ist, und ist unabhängig von der empfangenen Signalleistung. Als Folge davon hängt die Verstärkung des Demodulators nur von der Differenziererverstärkung, das heißt der RC ab, die von der chipinternen Kalibrierungsschaltung exakt geregelt wird.
7 ist eine beispielhafte Schaltungsimplementierung für den Offset-Tracker 43 von 4. Die Drains der Transistoren M1 & M2 sind verbunden und ihre Sources sind mit zwei Gleichwertwiderständen R verbunden. Der Strom I1 ist proportional zu V_P+V_V/R, und deshalb proportional zu dem Mittelwert von V_P und V_V. Die Transistoren M3 und M4 weisen eine ähnliche Anordnung wie die M1- und M2-Anordnung auf, mit der Ausnahme, dass ihre Gates miteinander verbunden sind und von V_a, dem analogen Eingang, gesteuert werden. Als eine Folge davon ist der I2-Strom proportional zu 2V_a/R.
8 ist ein beispielhaftes vereinfachtes Schaltbilddiagramm für einen Spitzenwertdetektor (oder Talwertdetektor) (Blöcke 41 und 42 in 4). Die Spitzenwert-/Talwertdetektoren nehmen den Spitzenwert (oder den Talwert) des Eingangssignals als eine Eingabe und laden den Kondensator C auf einen Spitzenwert (oder einen Talwert) unter Verwendung des OpAmp 81 und des PMOS-Transistors M80. Aber da der Verluststrom des Kondensators C klein ist, braucht der Kondensator C eine lange Zeit für das Laden oder Entladen im Ansprechen auf Änderungen in den Spitzenwerten oder Talwerten. Der OpAmp 81 ist ein differentieller Paar-OpAmp mit unsymmetrischem Ausgang. Wenn das Signal an dem Eingang des OpAmp aufgrund der hohen Verstärkung des OpAmps ansteigt, geht sein Ausgang auf Null, was wiederum den Transistor M80 einschaltet. Dies zieht die Ausgangsspannung hoch, um den Spitzenwert einzustellen.
Zur Verbesserung der langsamen Natur der Spitzenwert-/Talwertdetektoren werden den Detektoren zwei Zeitkonstante, nämlich schnelles Einschwingen und langsames Ausschwingen, zugewiesen, wie in 8 gezeigt ist. Beim Start des Empfängers werden die Detektoren durch den schnellen Schalter S1, der mit einer großen Stromsenke verbunden ist, in den schnellen Einschwingmodus geschaltet, was deren Ausgänge schnell auf den Spitzenwert und den Talwert des empfangenen analogen Auges regulieren wird. Wenn diese anfängliche Einstellung erreicht ist, schalten die Detektoren mittels S2, der mit einer kleinen Stromsenke verbunden ist, in den langsamen Ausschwingmodus, wodurch der Spitzenwert-/Talwertdetektor-Kondensator C an dem AUS-Knoten langsam durch den Verluststrom I_klein entladen wird. Diese Zeitkonstanten werden adaptiv durch das Erfassen der Amplitude des empfangen Auges und auf der Basis des Empfängerstartsignals durch das Steuern des Timing der beiden Schalter S1 und S2 eingestellt.
In einem Ausführungsbeispiel ist ein FSK-Demodulator zur Verwendung in verschiedenen Anwendungen einschließlich Bluetooth in einem 0,35 μm CMOS-Prozess implementiert. Der gesamte beispielhafte Demodulator, der als ein Teil eines Niedrig-ZF-Empfängers mit 2 MHz Zwischenfrequenz integriert ist, verbraucht 3 mA von einer 2,7 V Stromzufuhr. Der benötigte Rauschabstand (SNR) für eine 0,1 % Bitfehlerrate (BER) liegt in dieser Implementierung bei etwa 18 dB.
Es wird von den Fachleuten auf diesem Gebiet erkannt werden, dass verschiedene Modifikationen bei den veranschaulichten und anderen Ausführungsbeispielen der oben beschriebenen Erfindung durchgeführt werden können, ohne dass von dem breiten erfinderischen Schutzumfang davon abgewichen wird. Es wird daher verstanden, dass die Erfindung nicht auf die bestimmten offenbarten Ausführungsbeispiele oder Anordnungen beschränkt ist, sondern dass es eher so gedacht ist, dass sie jegliche Änderungen, Anpassungen oder Modifikationen abdeckt, die im Schutzumfang der Erfindung liegen, wie sie von den Ansprüchen definiert ist.

Claims

Ein ZF-Empfänger, mit: einem Verstärker (10) mm Empfangen eines analogen HF-Eingangssignals und zum Verstärken des empfangenen analogen HF-Signals, wobei das analoge HF-Eingangssignal unter Verwendung eines FSK-Modulationsverfahrens moduliert wird; einem I-Mischer (12), der mit dem Verstärker (10) zum Herunterkonvertieren des Eingangssignals auf ein erstes niedrigeres Zwischenfrequenzsignal gekoppelt ist; einem Q-Mischer (14), der mit dem Verstärker (10) zum Herunterkonvertieren des Eingangssignals auf ein zweites niedrigeres Zwischenfrequenzsignal gekoppelt ist; einem Kanalwähler-Filter (16), das mit dem I-Mischer (12) und dem Q-Mischer (14) zum Auswählen eines gewünschten Frequenzkanals für das erste niedrigere Zwischenfrequenzsignal zum Erzeugen eines I-Signals und zum Auswählen eines gewünschten Frequenzkanals für das zweite niedrigere Zwischenfrequenzsignal zum Erzeugen eines Q-Signals gekoppelt ist; einem ZF-Demodulator (11) zum Empfangen des I-Signals und des Q-Signals und zum Extrahieren von Informationen aus dem Eingangssignal im Ansprechen auf das I-Signal und das Q-Signal; und einer RC-Kalibrierung (13) zum Abstimmen des Empfängers; wobei der ZF-Demodulator (11) einen ersten ZF-Differenzierer (22) zum Differenzieren des I-Signals und einen zweiten ZF-Differenzierer (23) zum Differenzieren des Q-Signals umfasst; kreuzgekoppelten Multiplizierschaltungen (24, 25) jeweils zum Multiplizieren des differenzierten I-Signals mit dem Q-Signal und zum Multiplizieren des differenzierten Q-Signals mit dem I-Signal, um Frequenzinformationen aus dem I-Signal und dem Q-Signal zu extrahieren; und einem Slicer (28) zum Unwandeln der Frequenzinformationen in digitale Daten, wobei der Slicer (28) Folgendes umfasst: einen Spitzenwertdetektor (41), der die Spitzenspannung (Vp) der analogen Eingabedaten ausgibt; und einen Talwertdetektor (42), der die Talspannung (Vv) der analogen Eingabedaten ausgibt; und einen Offset-Tracker (43), der mit dem Ausgang des Spitzenwertdetektors (41) und des Talwertdetektors (42) gekoppelt ist, um den Mittelwert des Spitzensignals und des Talsignals zu ermitteln; und einen Komparator (44), der mit dem Ausgang des Offset-Trackers und der analogen Dateneingabe gekoppelt ist, um ein hohes Signal zu erzeugen, wenn die analoge Dateneingabe höher als ihr Mittelwert ist, und um ein niedriges Signal zu erzeugen, wenn die analoge Dateneingabe niedriger als ihr Mittelwert ist, dadurch gekennzeichnet, dass der Offset-Tracker (43) ein erstes Paar von Transistoren (M1, M2) und ein zweites Paar von Transistoren (M3, M4) umfasst, wobei die Transistoren jedes Paares durch ihre Drains miteinander gekoppelt sind und wobei jeder Transistor (M1, M2, M3, M4) jedes Paares mit seiner Source über einen separaten Gleichwertwiderstand (R) mit einer Referenzspannung gekoppelt ist, und wobei einer der Transistoren (M1) des ersten Paares mit seinem Gate mit der Spitzenspannung (Vp) gekoppelt ist, der andere der Transistoren (M2) mit seinem Gate mit der Talspannung (Vv) gekoppelt ist und ihre gekoppelten Drains mit einem ersten Eingang des Komparators (44) gekoppelt sind, und die Gates des zweiten Paares von Transistoren (M3, M4) mit dem analogen Eingang gekoppelt sind und ihre gekoppelten Drains mit einem zweiten Eingang des Komparators (44) gekoppelt sind.
ZF-Empfänger nach Anspruch 1, wobei jeder der ersten (22) und zweiten (23) ZF-Differenzierer Folgendes umfasst: einen Operationsverstärker zum Empfangen eines Eingangssignals und zum Erzeugen eines Ausgangssignals an einem Ausgangsknoten; einen ersten Widerstand (R), der parallel zwischen dem Ausgangsknoten und einem negativen Eingang gekoppelt ist; einen Kondensator, der zwischen dem negativen Eingang und dem Eingangssignal gekoppelt ist; und einen zweiten Widerstand (R1), der zwischen dem negativen Eingang und dem Q-Signal gekoppelt ist.
ZF-Empfänger nach Anspruch 2, wobei der Frequenzgang für jeden der ersten (22) und zweiten (23) ZF-Differenzierer definiert ist durch:
wobei V_o das Ausgangssignal ist, V_i das Eingangssignal ist, R, R₁ und C jeweils die Werte für den ersten Widerstand (R), den zweiten Widerstand (R1) und den Kondensator (C) sind.
ZF-Empfänger nach einem der vorhergehenden Ansprüche, wobei der Spitzenwertdetektor (41) Folgendes umfasst: einen Kondensator, der von einer Stromquelle angetrieben wird; eine erste Entladestromsenke zum Entladen des Kondensators wählbar durch einen ersten Schalter (S1); und eine zweite Entladestromsenke zum Entladen des Kondensators wählbar durch einen zweiten Schalter (S2), wobei der erste Schalter und der zweite Schalter (S1, S2) adaptiv aktiviert werden, um selektiv den Kondensator entweder in einem schnellen Entlademodus durch den ersten Entladestrom oder in einem langsamen Entlademodus durch den zweiten Entladestrom zu entladen.
ZF-Empfänger nach Anspruch 1, wobei der ZF-Demodulator des Weiteren ein Basisbandfilter zum Formen des I-Signals und des Q-Signals umfasst.
ZF-Empfänger nach Anspruch 1, der des Weiteren Folgendes umfasst: einen ersten Begrenzer (18) zum Verstärken des I-Signals; und einen zweiten Begrenzer (19) zum Verstärken des Q-Signals.
Verfahren zum Empfangen und Demodulieren eines ZF FSK Signals, das die folgenden Schritte umfasst: Empfangen eines analogen HF-Eingangssignals und Verstärken des empfangenen analogen HF-Signals mittels eines Verstärkers (10), wobei das analoge HF-Eingangssignal unter Verwendung eines FSK-Modulationsverfahrens moduliert wird; Herunterkonvertieren des Eingangssignals auf ein erstes niedrigeres Zwischenfrequenzsignal durch einen I-Mischer (12), der mit dem Verstärker (10) gekoppelt ist; Herunterkonvertieren des Eingangssignals auf ein zweites niedrigeres Zwischenfrequenzsignal durch einen Q-Mischer (14), der mit dem Verstärker (10) gekoppelt ist; Auswählen eines gewünschten Frequenzkanals für das erste niedrigere Zwischenfrequenzsignal zum Erzeugen eines I-Signals und Auswählen eines gewünschten Frequenzkanals für das zweite niedrigere Zwischenfrequenzsignal zum Erzeugen eines Q-Signals durch ein Kanalwähler-Filter (16), das mit dem I-Mischer (12) und dem Q-Mischer (14) gekoppelt ist; Empfangen des I-Signals und des Q-Signals und Extrahieren von Informationen aus dem Eingangssignal im Ansprechen auf das I-Signal und das Q-Signal mittels eines ZF-Demodulators (11); Abstimmen des Empfängers mittels einer RC-Kalibrierung (13); Empfangen des ZF-I-Signaleingangs und des ZF-Q-Signaleingangs; Differenzieren des I-Signals bei der Frequenz des I-Signals durch einen ersten ZF-Differenzierer (22); Differenzieren des Q-Signals bei der Frequenz des Q-Signals durch einen zweiten ZF-Differenzierer (23); Multiplizieren des differenzierten I-Signals mit dem Q-Signal und Multiplizieren des differenzierten Q-Signals mit dem I-Signal zum Extrahieren von Frequenzinformationen aus dem I-Signal und dem Q-Signal, und Subtrahieren des multiplizierten Q-Signals von dem multiplizierten I-Signal, um ein nichtsinusförmiges analoges Signal zu erzeugen; und Umwandeln des analogen Signals in digitale Daten, dadurch gekennzeichnet, dass die Spitzenspannung (Vp) und die Talspannung (Vv) des analogen Signals erfasst werden, und dass die Spitzenspannung (Vp) dem Gate eines ersten Transistors (M1) zugeführt wird, die Talspannung (Vv) dem Gate eines zweiten Transistors (M2) eines ersten Paares von Transistoren (M1, M2) zugeführt wird, wobei die Drains des ersten Paares von Transistoren (M1, M2) gekoppelt sind und des Weiteren mit einem ersten Eingang eines Komparators (44) verbunden sind; und dass das analoge Signal den gekoppelten Gates eines zweiten Paares von Transistoren (M3, M4) zugeführt wird, wobei die Drains des zweiten Paares von Transistoren (M3, M4) gekoppelt sind und mit einem zweiten Eingang des Komparators (44) verbunden sind, und wobei die Source jedes Transistors (M1, M2, M3, M4) jedes Paares mit der gleichen Referenzspannung jeweils über einen separaten Gleichwertwiderstand (R) gekoppelt ist, so dass der Komparator (44) die digitalen Daten ausgibt.
Verfahren nach Anspruch 7, wobei der Schritt des Differenzierens des I Signals den Schritt des Anwenden einer Übertragungsfunktion von
auf das I-Signal umfasst.
Verfahren nach Anspruch 7, wobei der Schritt des Differenzierens des Q-Signals den Schritt des Anwenden einer Übertragungsfunktion von
auf das Q-Signal umfasst.
Verfahren nach Anspruch 7, das des Weiteren den Schritt des Verstärken des I-Signals und des Q-Signals umfasst.