DE60122646T2

DE60122646T2 - Signalkompensierungsschaltung und Demodulatorschaltung

Info

Publication number: DE60122646T2
Application number: DE60122646T
Authority: DE
Inventors: Akira Yoshida
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2000-10-17
Filing date: 2001-03-27
Publication date: 2007-09-27
Anticipated expiration: 2021-03-28
Also published as: DE60122646D1; EP1199799B1; EP1199799A2; JP4321959B2; US20020044013A1; US6445246B1; JP2002124857A; EP1199799A3

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Signalkompensatorschaltung und auf eine Demodulatorschaltung, die z. B auf einen Empfänger für die Mobilkommunikation anwendbar sind.
2. Beschreibung des verwandten Gebiets
FSK-Signale (Frequenzumtastungssignale), die in der Funkkommunikation häufig verwendet werden, leiden an Offset-Änderungen, die wegen Einflüssen wie etwa einer Differenz zwischen einer Empfangssignalfrequenz und einer vorgegeben Trägerfrequenz in einem Gleichspannungspotential eines erfassten Signals auftreten können.
Das US-Patent Nr. 6.104.238 (im Folgenden "Literaturhinweis 1" genannt) offenbart eine Technik zum Unterdrücken von Änderungen eines Gleichspannungspotentials eines Ausgangs einer Detektorschaltung, die das Glätten der erfassten Ausgabe, das Addieren einer Gleichspannungskomponente der erfassten Ausgabe zu einem Frequenzsteuersignal für ein Kanalauswahlfilter oder dergleichen in der vorgeschalteten Stufe und das Ändern der Mittenfrequenz des Kanalauswahlfilters, um den Änderungen des Gleichspannungs-Offsets zu folgen, umfasst.
Das US-Patent Nr. 5.412.692 (im Folgenden "Literaturhinweis 2" genannt) offenbart wiederum, dass ein Maximalpegel und ein Minimalpegel eines erfassten Ausgangssignals erfasst werden und ein Zwischenpotential zwischen dem Maximalpegel und dem Minimalpegel zur Verwendung als ein Referenzpotential für einen Komparator zum Ableiten eines Endausgangssignals erzeugt wird. Das Zwischenpotential folgt Änderungen eines Gleichspannungspotentials der erfassten Ausgabe.
Das US-Patent Nr. 5.767.751 offenbart eine Signalkompensatorschaltung, die eine Verstärkungseinrichtung mit variablem Verstärkungsfaktor und eine Verstärkungsfaktor-Steuereinrichtung umfasst.
Einige Typen von Funkkommunikationssystemen zeitmultiplexieren einen Sendezustand und einen Empfangszustand. Außerdem kann außer dem sequentiellen Umschalten zwischen dem Sendezustand und dem Empfangszustand in einigen Fällen während des Umschaltens ein Pausenzustand (ein Zustand, in dem eine Versorgungsspannung angelegt ist, aber weder eine Sendung noch ein Empfang ausgeführt wird) vorhanden sein. Aus diesem Grund erreicht zu der Zeit, zu der eine Kommunikationsvorrichtung in den Empfangszustand umschaltet, plötzlich ein Empfangssignal eine Empfängereinheit der Kommunikationsvorrichtung, wodurch zu dieser Zeit eine plötzliche Änderung eines Gleichspannungspotentials eines erfassten Signals verursacht wird.
Im Allgemeinen wird in einem Funkkommunikationssystem zu dem Beginn seines Sendesignals davon ein Präambelmuster hinzugefügt und zum Kompensieren der oben erwähnten plötzlichen Änderung eines Gleichspannungspotentials verwendet.
Allerdings unterscheidet sich die Länge des Präambelmusters in besonderen Anwendungen von einem Funkkommunikationssystem zu einem anderen. Für die zuverlässige Demodulation eines Signals mit einer äußerst kurzen Musterlänge (z. B. näherungsweise vier Bits) ist es notwendig, der plötzlichen Änderung des Gleichspannungspotentials schnell zu folgen.
Ein Sendesignal kann wiederum ein so genanntes Muster einer Sequenz gleichen Codes enthalten, das aus einer Sequenz von Hochpegeln oder aus einer Sequenz von Tiefpegeln besteht. Eine Demodulatorschaltung muss selbst für dieses Muster einer Sequenz gleichen Codes bis zu einer für ein angewendetes System definierten Sequenzlänge ohne Signalfehler arbeiten. Im Allgemeinen läuft eine Toleranz für einen durch das Muster einer Sequenz gleichen Codes verursachten Signalfehler (im Folgenden einfach die "Toleranz für eine Sequenz gleichen Codes" genannt) der oben erwähnten Operation, die an der schnellen Kompensation einer plötzliche Änderung eines Gleichspannungspotentials beteiligt ist, zuwider.
In der im Literaturhinweis 1 beschriebenen Schaltungskonfiguration ist eine Zeit, die für die Gleichspannungspotentialkompensation erforderlich ist, die Summe einer Zeit, die für die Glättung einer erfassten Ausgabe erforderlich ist, und einer absoluten Verzögerungszeit, die einem Kanalauswahlfilter und einer Detektor schaltung inhärent ist. Somit erfährt eine Demodulatorschaltung, die ein Filter höherer Ordnung nutzt, Schwierigkeiten bei der schnellen Kompensation eines Gleichspannungspotentials, da sie eine große Verzögerungszeit erfordert.
Andererseits muss die im Literaturhinweis 2 beschriebene Schaltungskonfiguration die Zeitkonstante einer Integratorschaltung zum Erfassen eines Maximalpegels und eines Minimalpegels einer erfassten Ausgabe verringern, um eine schnelle Gleichspannungspotentialkompensation zu realisieren, was zu einer Verschlechterung der Toleranz für eine Sequenz gleichen Codes führt.
AUFGABE UND ZUSAMMENFASSUNG DER ERFINDUNG
Somit ist es eine Aufgabe der vorliegenden Erfindung, eine Signalkompensatorschaltung, die eine schnelle Gleichspannungspotentialkompensation ausführen kann und die sogar Gleichspannungsänderungen wegen eines Musters einer Sequenz gleichen Codes oder dergleichen kompensieren kann, und eine Demodulatorschaltung, die die Signalkompensatorschaltung enthält, zu schaffen.
Zur Lösung der obigen Aufgabe umfasst eine Signalkompensatorschaltung gemäß der vorliegenden Erfindung eine Verstärkungseinrichtung mit variablem Verstärkungsfaktor zum Verstärken eines Eingangssignals mit einem Verstärkungsfaktor, der in Abhängigkeit von einem Verstärkungsfaktor-Steuersignal variabel ist, eine erste Signalerzeugungseinrichtung zum Erfassen von Änderungen eines Gleichspannungspegels eines Ausgangssignals von der Verstärkunkseinrichtung, um ein Gleichspannungspegel-Änderungssignal zu erzeugen, das die Größe der erfassten Änderungen des Gleichspannungspegels angibt, eine zweite Signalerzeugungseinrichtung zum Erfassen von Änderungen eines Amplitudenpegels des Ausgangssignals von der Verstärkungseinrichtung, um ein Amplitudenpegel-Änderungssignal zu erzeugen, das die Größe der erfassten Änderungen des Amplitudenpegels angibt, und eine Verstärkungsfaktorsteuersignal-Erzeugungseinrichtung zum Integrieren des Gleichspannungspegel-Änderungssignals mit einer vorgegebenen Zeitkonstante, zum Integrieren des Amplitudenpegel-Änderungssignals mit einer Zeitkonstante, die kleiner als die vorgegebene Zeitkonstante ist, und zum Erzeugen des Verstärkungsfaktor-Steuersignals anhand der Integrationsergebnisse.
Außerdem umfasst eine Demodulatorschaltung gemäß der folgenden Erfindung eine Erfassungseinrichtung zum Erfassen eines modulierten Eingangssignals, eine Verstärkungseinrichtung mit variablem Verstärkungsfaktor, die einen Ausgang von der Erfassungseinrichtung als ein Eingangssignal verwendet, um das Eingangssignal mit einem Verstärkungsfaktor zu verstärken, der in Abhängigkeit von einem Verstärkungsfaktorsteuersignal variabel ist, eine erste Signalerzeugungseinrichtung zum Erfassen von Änderungen eines Gleichspannungspegels eines Ausgangssignals von der Verstärkungseinrichtung, um ein Gleichspannungspegel-Änderungssignal zu erzeugen, das die Größe der erfassten Änderungen des Gleichspannungspegels angibt, eine zweite Signalerzeugungseinrichtung zum Erfassen von Änderungen eines Amplitudenpegels des Ausgangssignals von der Verstärkungseinrichtung, um ein Amplitudenpegel-Änderungssignal zu erzeugen, das die Größe der erfassten Änderungen des Amplitudenpegels angibt, eine Verstärkungsfaktorsteuersignal-Erzeugungseinrichtung zum Integrieren des Gleichspannungspegel-Änderungssignals mit einer vorgegebenen Zeitkonstante, zum Integrieren des Amplitudenpegel-Änderungssignals mit einer Zeitkonstante, die kleiner als die vorgegebene Zeitkonstante ist, und zum Erzeugen des Verstärkungsfaktorsteuersignals anhand der Integrationsergebnisse und eine Vergleichseinrichtung zum Vergleichen des Ausgangssignals von der Verstärkungseinrichtung mit einem vorgegebenen Referenzpegel, um ein digitales Signal auszugeben, das einen definierten Logikpegel besitzt.
KURZBESCHREIBUNG DER ZEICHNUNG
1 ist ein Blockschaltplan, der die Konfiguration einer Demodulatorschaltung gemäß einer ersten Ausführungsform veranschaulicht;
2 ist ein Signalformdiagramm (1), das Signalformen an verschiedenen Punkten in der Demodulatorschaltung der ersten Ausführungsform zur Erläuterung von deren Betrieb zeigt;
3 ist ein Signalformdiagramm (2), das Signalformen an verschiedenen Punkten in der Demodulatorschaltung der ersten Ausführungsform zur Erläuterung von deren Betrieb zeigt;
4 ist ein Signalformdiagramm (3), das Signalformen an verschiedenen Punkten in der Demodulatorschaltung der ersten Ausführungsform zur Erläuterung von deren Betrieb zeigt;
5 ist ein Signalformdiagramm (4), das Signalformen an verschiedenen Punkten in der Demodulatorschaltung der ersten Ausführungsform zur Erläuterung von deren Betrieb zeigt;
6 ist ein Stromlaufplan, der die Konfiguration einer Demodulatorschaltung gemäß einer zweiten Ausführungsform veranschaulicht.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Anhand der beigefügten Zeichnung wird im Folgenden eine erste Ausführungsform einer Demodulatorschaltung gemäß der vorliegenden Erfindung beschrieben.
1 ist ein Blockschaltplan, der allgemein die Konfiguration der Demodulatorschaltung gemäß der ersten Ausführungsform veranschaulicht. Die Demodulatorschaltung gemäß der ersten Ausführungsform in 1 umfasst eine Detektorschaltung 1, eine Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, einen ersten Komparator 3, einen zweiten Komparator 4, eine Signalpegel-Abtastschaltung 5, einen Widerstand R1 und einen Kondensator C1. Der Widerstand R1 und der Kondensator C1 bilden eine Integratorschaltung 6. Die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, der erste Komparator 3, die Signalpegel-Abtastschaltung 5, der Widerstand R1 und der Kondensator C1 bilden eine Signalkompensatorschaltung.
Die Detektorschaltung 1 demoduliert ein Eingangssignal (z. B. ein FSK-moduliertes Signal) und gibt das demodulierte Signal als ein analoges Signal an die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor aus.
Die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor verstärkt das demodulierte analoge Signal auf einen Amplitudenpegel, der ermöglicht, dass die erste Komparatorschaltung 3 und die zweite Komparatorschaltung 4 arbeiten, und gibt das verstärkte Signal an die erste Komparatorschaltung 3 und an die zweite Komparatorschaltung 4 sowie an die Signalpegel-Abtastschaltung 5 aus. Die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor besitzt einen Ausgangssignal-Einstellanschluss 2a. Der Verstärkungsfaktor der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor ändert sich in Übereinstimmung mit einer Spannung, die in den Ausgangsspannungs-Einstellanschluss 2a eingegeben wird, um die Ausgangsspannung zu ändern. Die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor arbeitet so, dass sie die Ausgangsspannung verringert, während die in den Ausgangsspannungs-Einstellanschluss 2a eingegebene Spannung erhöht wird, und die Ausgangsspannung erhöht, während die in den Ausgangsspannungs-Einstellanschluss 2a eingegebene Spannung verringert wird.
Die Signalpegel-Abtastschaltung 5 treibt einen Ausgangsstrom heraus, wenn eine daran angelegte Eingangssignalspannung (die Ausgangsspannung der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor) ein hohes Referenzpotential Vhigh übersteigt, und zieht den Ausgangsstrom hinein, wenn die Eingangssignalspannung unter ein tiefes Referenzpotential Vlow verringert wird. Wenn die Eingangssignalspannung in einem Bereich von dem tiefen Referenzpotential Vlow bis zu dem hohen Referenzpotential Vhigh liegt, treibt die Signalpegel-Abtastschaltung 5 keinen Strom heraus oder zieht keinen hinein. Mit anderen Worten, die Signalpegel-Abtastschaltung 5 tastet ab, zu welchem der drei Bereiche die Ausgangsspannung der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor gehört. In Übereinstimmung mit dem Ergebnis der Abtastung treibt die Signalpegel-Abtastschaltung 5 daraufhin den Ausgangsstrom heraus und löscht den Ausgangsstrom (hält einen hochimpedanten Ausgangszustand) oder zieht den Ausgangsstrom hinein.
Die erste Komparatorschaltung 3 vergleicht eine daran angelegte Eingangssignalspannung (die Ausgangsspannung der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor) mit einem den Logikpegel bestimmenden Referenzpotential Vth. Die erste Komparatorschaltung 3 erhöht eine Ausgangsspannung, wenn die Eingangssignalspannung das den Logikpegel bestimmende Referenzpotential Vth übersteigt, und verringert die Ausgangsspannung, wenn die Eingangssignalspannung unter das den Logikpegel bestimmende Referenzpotential Vth verringert wird.
Die zweite Komparatorschaltung 4 vergleicht wie die erste Komparatorschaltung 3 eine daran angelegte Eingangssignalspannung (die Ausgangsspannung der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor) mit dem den Logikpegel bestimmenden Referenzpotential Vth. Die zweite Komparatorschaltung 4 stellt das Ergebnis des Vergleichs als einen Logikpegel (z. B. als einen CMOS-Pegel) dar und liefert es als ein Ausgangssignal der Demodulatorschaltung.
Der Widerstand R1 und der Kondensator C1 bilden wie oben erwähnt die Integratorschaltung 6. Die Integratorschaltung 6 besitzt einen Eingangsanschluss (einen Anschluss des Widerstands R1), der mit einem Ausgangsanschluss der ersten Komparatorschaltung 3 verbunden ist. Somit wird der Kondensator C1 in Übereinstimmung mit der Ausgangsspannung von der ersten Komparatorschaltung 3 und gemäß einer Zeitkonstante R1·C1 geladen und entladen. Dies veranlasst eine Änderung eines Potentials (Integrationsspannung) an einem Verbindungspunkt (Punkt C) des Widerstands R1 und des Kondensators C1. Außerdem ist der Verbindungspunkt (Punkt C) des Widerstands R1 und des Kondensators C1 ebenfalls mit einem Ausgangsanschluss der Signalpegel-Abtastschaltung 5 verbunden. Somit wird der Kondensator C1 ebenfalls in Reaktion auf den Ausgangsstrom, der durch die Signalpegel-Abtastschaltung 5 herausgetrieben oder hineingezogen wird, geladen und entladen, was ebenfalls zu einer Änderung des Potentials an dem Punkt C (Integrationsspannung) führt. Das Potential an dem Punkt C wird an den Ausgangsspannungs-Einstellanschluss 2a der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor angelegt.
Wie oben erwähnt wurde, bilden die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, der erste Komparator 3 und die Integratorschaltung 6 eine Gegenkopplungsschaltung. Diese Gegenkopplungsschaltung stabilisiert ein Gleichspannungspotential eines demodulierten Signals (ein Gleichspannungspotential an einem Punkt B) auf einem Potential, das gleich dem den Logikpegel bestimmenden Referenzpotential Vth ist. Ihre Einstellgeschwindigkeit ist durch die durch den Widerstand R1 und den Kondensator C1 definierte Zeitkonstante R1·C1 bestimmt und entspricht langsamen Gleichspannungsänderungen an dem Punkt B. Mit anderen Worten, die durch den Widerstand R1 und durch den Kondensator C1 definierte Zeitkonstante R1·C1 ist so ausgewählt, dass sie den langsamen Gleichspannungspotentialänderungen an dem Punkt B entspricht.
Außerdem bilden die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, die Signalpegel-Abtastschaltung 5 und der Kondensator C1 in der Integratorschaltung 6 eine Gegenkopplungsschaltung. Diese Gegenkopplungsschaltung steuert eine Spannungsamplitude des demodulierten Signals in der Weise, dass sie in einem Bereich von dem tiefen Referenzpotential Vlow bis zu dem hohen Referenzpotential Vhigh begrenzt ist. Es wird angemerkt, dass ein Medianpotential zwischen dem tiefen Referenzpotential Vlow und dem hohen Referenzpotential Vhigh gleich dem den Logikpegel bestimmenden Referenzpotential Vth ist. Da diese Rückkopplungsschaltung nicht den Widerstand R1 in der Rückkopplungsschleife enthält, wird das Ergebnis der Abtastung durch die Signalpegel-Abtastschaltung 5 äußerst schnell zu dem Wert des Potentials an dem Punkt C (zu der Integrationsspannung) widerspiegelt.
Wie oben beschrieben wurde, ist die erste Ausführungsform dadurch charakterisiert, dass die Demodulatorschaltung zwei Rückkopplungsschleifen besitzt, so dass eine langsame Schleife verwendet wird, um langsamen Gleichspannungsänderungen zu folgen, während eine schnelle Schleife verwendet wird, um schnellen Gleichspannungsänderungen zu folgen.
Nachfolgend wird der Betrieb der Demodulatorschaltung gemäß der ersten Ausführungsform erläutert.
Zunächst wird anhand von 2 der Grundbetrieb der Demodulatorschaltung gemäß der ersten Ausführungsform erläutert. 2 zeigt Signalformen an verschiedenen Punkten in der Demodulatorschaltung der ersten Ausführungsform während einer normalen Kommunikationsoperation in Übereinstimmung mit Änderungen des Gleichspannungspotentials und der Amplitude eines demodulierten Signals.
Ein moduliertes Einganssignal wird durch die Detektorschaltung 1 demoduliert. Das demodulierte analoge Signal wird durch die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor verstärkt. 2A zeigt hier die Signalform eines Ausgangssignals von der Detektorschaltung 1 (Signalform einer Spannung an einem Punkt A); und 2B zeigt die Signalform eines Ausgangssignals von der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor (Signalform einer Spannung an einem Punkt B). Während 2A veranschaulicht, dass sich die Spannungsamplitude des demodulierten Signals ändert, kann sich ein Gleichspannungspotential des Signals ebenfalls ändern.
Selbst dann, wenn sich das Gleichspannungspotential des von der Detektorschaltung 1 ausgegeben demodulierten Signals ändert, bleibt das Gleichspannungspotential des Ausgangssignals der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor (an dem Punkt B) auf folgende Weise auf dem Potential, das gleich dem den Logikpegel bestimmenden Referenzpotential Vth ist.
Das Potential an dem Punkt B wird durch den ersten Komparator 3 mit dem den Logikpegel bestimmenden Referenzpotential Vth verglichen. Wenn das Potential an dem Punkt B höher als das den Logikpegel bestimmenden Referenzpotential Vth ist, wird der Kondensator C1 über den Widerstand R1 durch eine Ausgangsspannung des ersten Komparators 3 geladen, wodurch das Integrationspotential (das Potential an dem Punkt C) erhöht wird. Da das erhöhte Integrationspotential in den Ausgangsspannungs-Einstellanschluss 2a der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor eingegeben wird, verringert die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor das Potential an dem Punkt B. Wenn andererseits das Potential an dem Punkt B niedriger als das den Logikpegel bestimmende Referenzpotential Vth ist, wird der Kondensator C1 durch die Ausgangsspannung des ersten Komparators 3 über den Widerstand R1 entladen, wodurch die Integrationsspannung verringert wird. Da die verringerte Integrationsspannung in den Ausgangsspannungs-Einstellanschluss 2a der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor eingegeben wird, erhöht die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor das Potential an dem Punkt B. Die wie beschriebene Gegenkopplungsoperation wird normalerweise wiederholt, um das Potential an dem Punkt B gleich dem Referenzpotential Vth zu halten.
Außerdem bleibt die Amplitude des Ausgangssignals der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor (an dem Punkt B) bei der oben beschriebenen Operation selbst dann in dem Bereich von dem tiefen Referenzpotential Vlow bis zu dem hohen Referenzpotential Vhigh, wenn sich die Signalamplitude eines von der Detektorschaltung 1 ausgegebenen demodulierten Signals über eine gewünschte Amplitude hinaus ändert.
Das Ausgangssignal der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor (an dem Punkt B) wird in die Signalpegel-Abtastschaltung 5 eingegeben und mit dem tiefen Referenzpotential Vlow und mit dem hohen Referenzpotential Vhigh verglichen. Da die Signalpegel-Abtastschaltung 5 einen Ausgangsstrom heraustreibt, wenn das Potential an dem Punkt B das hohe Referenzpotential Vhigh übersteigt, wird der Kondensator C1 direkt geladen, wodurch die Integrationsspannung schnell erhöht wird. Da die Integrationsspannung in den Ausgangsspannungs-Einstellanschluss 2a der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor eingegeben wird, arbeitet die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor so, dass sie das Potential an dem Punkt B verringert. Zu dem Zeitpunkt, zu dem das Potential an dem Punkt B auf das hohe Referenzpotential Vhigh oder tiefer verringert wird, wird der Ausgangsstrom von der Signalpegel-Abtastschaltung 5 null. Zu diesem Zeitpunkt ist die Integrationsspannung an dem Kondensator C1 auf einem konstanten Wert und ist gleichzeitig das Potential an dem Punkt B auf einem konstanten Wert (Vhigh) (eine Zeitdauer α in 2B).
Wenn im Gegensatz dazu das Potential an dem Punkt B unter die tiefe Referenzspannung Vlow verringert wird, zieht die Signalpegel-Abtastschaltung 5 einen Ausgangsstrom hinein, um den Kondensator C1 direkt zu entladen, wodurch die Integrationsspannung schnell verringert wird. Da die Integrationsspannung in den Ausgangsspannungs-Einstellanschluss 2a der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor eingegeben wird, arbeitet die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor so, dass sie das Potential an dem Punkt B erhöht. Zu dem Zeitpunkt, zu dem das Potential an dem Punkt B auf das Referenzpotential Vlow oder höher erhöht wird, wird der Ausgangsstrom der Signalpegel-Abtastschaltung 5 null. Zu diesem Zeitpunkt ist die Integrationsspannung an dem Kondensator C1 auf einem konstanten Wert und ist gleichzeitig das Potential an dem Punkt B auf einem konstanten Wert (Vlow) (eine Zeitdauer β in 2B).
Außerdem wird der Ausgangsstrom der Signalpegel-Abtastschaltung 5 null, wenn das Potential an dem Punkt B in dem Bereich von dem tiefen Referenzpotential Vlow bis zu dem hohen Referenzpotential Vhigh liegt, so dass er keinen Einfluss auf den Kondensator C1 ausübt (eine Zeitdauer γ in 2B).
Wie in 2B veranschaulicht ist, bleibt die Spannungsamplitude an dem Punkt B bei der vorstehenden Operation innerhalb des Bereichs von dem tiefen Referenzpotential Vlow bis zu dem hohen Referenzpotential Vhigh.
Das demodulierte Signal an dem Punkt B wird für den Vergleich mit dem den Logikpegel bestimmenden Referenzpotential Vth in die zweite Komparatorschaltung 4 eingegeben, wobei die zweite Komparatorschaltung 4 ein Ausgangssignal ausgibt, das einen Logikpegel angibt (die Ausgangssignalform aus 2C).
Selbst wenn das demodulierte Signal von der Detektorschaltung 1 an Gleichspannungsänderungen oder Amplitudenänderungen leidet, unterdrücken die zwei Typen von Gegenkopplungsschaltungen, die unabhängig voneinander arbeiten, wie oben beschrieben die Gleichspannungsänderungen und die Amplitudenänderungen des demodulierten Signals. Das demodulierte Signal mit den unterdrückten Änderungen wird mit dem den Logikpegel bestimmenden Referenzpotential Vth verglichen, um den Logikpegel des demodulierten Signals zu bestimmen, wodurch es möglich wird, die Genauigkeit des Ausgangssignals (digitalen Ausgangssignals) von der Demodulatorschaltung zu verbessern.
Nachfolgend wird anhand von 3 der Betrieb für die Kompensation einer plötzlichen Gleichspannungspotentialänderung beschrieben, die auftreten kann, wenn ein Empfangssignal auf Burst-Weise ankommt.
Es wird angenommen, dass ein Eingangssignal durch die Detektorschaltung 1 demoduliert wird und dass sich ein Gleichspannungspotential des Ausgangssignals der Detektorschaltung 1 (ein Potential an dem Punkt A) zum Zeitpunkt t = 0, wie in 3A gezeigt ist, plötzlich nach unten ändert. Eine solche Änderung kann z. B. zu dem Zeitpunkt auftreten, zu dem die Demodulatorschaltung von einem Empfangssignal-Wartezustand in einen Empfangssignal-Ankunftszustand übergeht. Es wird angemerkt, dass ein Gleichspannungspotential an dem Punkt B zu einer Zeit t < 0 durch die aus der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, aus dem ersten Komparator 3 und aus der Integratorschaltung 6 gebildete Rückkopplungsschleife auf dem Potential bleibt, das gleich dem den Logikpegel bestimmenden Referenzpotential Vth ist.
Wegen der Gleichspannungspotentialänderung, die zum Zeitpunkt t = 0 aufgetreten ist, wird das Ausgangspotential der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor (Potential an dem Punkt B) als Reaktion ebenfalls verringert, so dass das Gleichspannungspotential an dem Punkt B auf Vth oder tiefer verringert wird. Allerdings entlädt die Signalpegel-Abtastschaltung 5 zu dem Zeitpunkt, zu dem das Potential an dem Punkt B auf das tiefe Referenzpotential Vlow oder tiefer verringert wird, wie oben beschrieben schnell den Kondensator C1, wodurch verhindert wird, dass das Potential an dem Potential B unter das tiefe Referenzpotential Vlow fällt. Mit anderen Worten, das Gleichspannungspotential an dem Punkt B wird schnell kompensiert (3B). Daraufhin wird das Potential an dem Punkt B durch den zweiten Komparator 4 in einen Logikpegel umgesetzt.
Ähnlich funktioniert dann, wenn das Gleichspannungspotential an dem Punkt A (das modulierte Signal) plötzlich ansteigt, eine Spannungsbegrenzung durch die Wirkung des hohen Referenzpotentials Vhigh der Signalpegel-Abtastschaltung 5, obgleich dies nicht gezeigt ist, wodurch das Gleichspannungspotential an dem Punkt B durch die zu der Vorstehenden symmetrische Operation schnell kompensiert wird.
Somit zwingt die vorstehende schnelle Kompensationsoperation das Gleichspannungspotential an dem Punkt B selbst dann, wenn ein Signal mit plötzlich zunehmendem Gleichspannungspotential empfangen wird und Änderungen des Gleichspannungspotentials an dem Punkt A verursacht, in den Bereich von dem tiefen Referenzpotential Vlow bis zu dem hohen Referenzpotential Vhigh zu fallen. Auf diese Weise kann die zweite Komparatorschaltung 4 den Logikpegel eines demodulierten Signals ausreichend identifizieren.
Nachfolgend wird anhand von 4 der Betrieb der Demodulatorschaltung erläutert, wenn ein demoduliertes Signal von der Detektorschaltung 1 ein Muster einer Sequenz gleichen Codes besitzt. In diesem Fall wird die Erläuterung unter der Annahme gegeben, dass ein Gleichspannungspotential an dem Punkt B bereits gleich dem den Logikpegel bestimmenden Referenzpotential Vth ist.
Wenn ein durch die Detektorschaltung 1 demoduliertes Signal ein Muster einer Sequenz gleichen Codes hat, hat das Signal eine Signalform (Signalform an dem Punkt A), wie sie in 4A gezeigt ist. Wie zu sehen ist, zeigt 4A, dass der Logikpegel "0" fortgesetzt ist.
In einer Periode einer Sequenz gleichen Codes sind in einem demodulierten Signal keine Wechselspannungssignalkomponenten enthalten. Aus diesem Grund konvergiert das Ausgangssignal der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor (das Potential an dem Punkt B) durch die langsame Rückkopplungsschleife, die durch die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, durch den ersten Komparator 3 und durch die Integratorschaltung 6 gebildet ist, mit einer Geschwindigkeit, die durch die Zeitkonstante τ (= R1·C1) bestimmt ist, die durch den Widerstand R1 und durch den Kondensator C1 definiert ist, wie in 4B gezeigt ist, auf das den Logikpegel bestimmende Referenzpotential Vth. Falls die Zeitkonstante τ hier so gewählt ist, dass sie größer als eine geforderte Zeit für eine durch ein Funksystem, auf das die Kompensatorschaltung der vorliegenden Erfindung angewendet wird, definierte Länge einer Sequenz gleichen Codes ist (und kleiner als langsame Gleichspannungspotentialänderungen, später beschrieben, ist), konvergiert das Potential an dem Punkt B nicht vollständig auf das den Logikpegel bestimmende Referenzpotential Vth. Somit kann die zweite Komparatorschaltung 4 ein demoduliertes Signal nach der Verstärkung in einen Logikpegel umsetzen, ohne den Logikpegel fehlerhaft zu identifizieren.
Unmittelbar nach dem Ende der Periode einer Sequenz gleichen Codes veranlasst ein ankommendes Signal wegen einer langsamen Zunahme des Potentials an dem Punkt B während dieser Periode, dass das Potential an dem Punkt B das hohe Referenzpotential Vhigh übersteigt. Da das Gleichspannungspotential an dem Punkt B in diesem Fall aber wie in dem oben erwähnten Fall einer Gleichspannungspotentialänderung, die auftritt, wenn ein Empfangssignal auf Burst-Weise ankommt, schnell kompensiert wird, tritt in der zweiten Komparatorschaltung 4 keine fehlerhafte Codeidentifizierung auf.
4 zeigt ein Beispiel, in dem der Logikpegel "0" als ein Muster einer Sequenz gleichen Codes fortgesetzt wird. Bei einem Muster einer Sequenz gleichen Codes mit einem fortgesetzten Logikpegel "1" wird die zu der Vorstehenden symmetrische Operation ausgeführt, so dass in der zweiten Komparatorschaltung 4 keine fehlerhafte Codeidentifizierung stattfindet.
Schließlich wird anhand von 5 der Betrieb der Demodulatorschaltung erläutert, wenn sich ein Gleichspannungspotential in einem Empfangssignal langsam ändert.
Wenn ein Empfangssignal langsame Gleichspannungspotentialänderungen (eine Gleichspannungsdrift) enthält, steigt (fällt) ein demoduliertes Signal von der Detektorschaltung 1 (ein Gleichspannungspotential an dem Punkt A), wie in 5A veranschaulicht ist, langsam. Falls hier die Zeitkonstante τ der Integratorschaltung 6 so eingestellt ist, dass sie kleiner als die langsame Gleichspannungspotential-Änderungszeit ist, ändert sich ein Gleichspannungspotential eines Ausgangssignals von der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor (ein Gleichspannungspotential an dem Punkt B) durch die Wirkung der langsame Rückkopplungsschleife, die durch die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, durch den ersten Komparator 3 und durch die Integratorschaltung 6 gebildet ist, wie in 5B gezeigt ist, nicht. Wie in 5C gezeigt ist, kann die zweite Komparatorschaltung 4 somit einen Logikpegel ausgeben, ohne den Logikpegel fehlerhaft zu identifizieren.
Wie oben beschrieben wurde, umfasst die Demodulatorschaltung gemäß der ers ten Ausführungsform eine Gegenkopplungsschleife, die ein Gleichspannungspotential eines demodulierten Signals durch eine aus einem Widerstand und einem Kondensator gebildete Integratorschaltung langsam kompensiert, und eine Gegenkopplungsschleife, die eine Spannungsamplitude eines demodulierten Signals abtastet und den Kondensator in Reaktion auf das Ergebnis der Abtastung schnell lädt oder entlädt, wobei die zwei Gegenkopplungsschleifen unabhängig voneinander arbeiten. Somit können durch Auswahl des Widerstandswerts und des Kapazitätswerts sowie der Schnell-Lade/Entlade-Fähigkeiten vorteilhaft eine schnelle Gleichspannungspotentialkompensation und die Toleranz für eine Sequenz gleichen Codes flexibel unabhängig voneinander eingestellt werden.
Im Folgenden wird anhand der beigefügten Zeichnung eine zweite Ausführungsform einer Demodulatorschaltung gemäß der vorliegenden Erfindung beschrieben.
6 veranschaulicht allgemein die Konfiguration der Demodulatorschaltung gemäß der zweiten Ausführungsform. 6 ist ein Stromlaufplan, der einen Abschnitt der Demodulatorschaltung in Funktionsblockform veranschaulicht, wobei entsprechende Teile, die gleich jenen in 1 gemäß der oben erwähnten ersten Ausführungsform sind, mit den gleichen Bezugszeichen bezeichnet sind.
Die Demodulatorschaltung gemäß der zweiten Ausführungsform in 6 umfasst ebenfalls eine Detektorschaltung 1, eine Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, einen ersten Komparator 3, einen zweiten Komparator 4 (den Komparator Comp3) und eine Signalpegel-Detektorschaltung 5. Zusätzlich enthält 6 außerdem einen Kondensator C1, der dem Kondensator C1 entspricht, der einen Teil der Integratorschaltung 6 in der ersten Ausführungsform bildet. Die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, die erste Komparatorschaltung 3, die Signalpegel-Abtastschaltung 5 und eine später beschriebene Integratorschaltung bilden eine Signalkompensatorschaltung.
Die Grundfunktionen der Detektorschaltung 1, der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, der ersten Komparatorschaltung 3, der zweiten Komparatorschaltung 4 (des Komparators Comp3), der Signalpegel-Abtastschaltung 5 usw. sind ähnlich jenen in der ersten Ausführungsform.
In der zweiten Ausführungsform ist die Detektorschaltung 1 nur erforderlich, um ein Eingangssignal (z. B. ein FSK-moduliertes Signal) erfassen zu können und um eine ausgeglichene Ausgabe des resultierenden demodulierten Signals zu liefern, so dass die Beschreibung ihrer inneren Konfiguration weggelassen ist.
Die zweite Komparatorschaltung 4 kann einen einfachen Komparator Comp3 enthalten, der ein demoduliertes Signal nach der Verstärkung mit einer den Logikpegel bestimmenden Referenzspannung Vth vergleicht, um in Übereinstimmung mit einer Größenbeziehung dazwischen einen Logikpegel "1" oder "0" auszugeben. Somit konzentriert sich die Beschreibung im Folgenden auf die ausführliche Konfiguration der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, der ersten Komparatorschaltung 3 und der Signalpegel-Abtastschaltung 5.
Die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor besitzt vier NMOS-Transistoren N1–N4, drei PMOS-Transistoren P1–P3, drei Konstantstromquellen I1–I3, drei Widerstände R6, R2, R3 und eine Konstantspannungsquelle Vbias.
Die erste Komparatorschaltung 3 besitzt zwei NMOS-Transistoren N5, N6, zwei PMOS-Transistoren P4, P5, eine Konstantstromquelle I1 und zwei Widerstände R4, R5.
Ferner besitzt die Signalpegel-Abtastschaltung 5 einen PMOS-Transistor P6 und einen NMOS-Transistor N7, zwei Konstantspannungsquellen Vhigh, Vlow und zwei Komparatoren Comp1, Comp2.
Die Detektorschaltung 1 besitzt einen Ausgangsanschluss (einen Punkt A), der mit einem Gate-Anschluss des NMOS-Transistors N1 verbunden ist, und die Detektorschaltung 1 besitzt den anderen Ausgangsanschluss (einen Punkt A'), der mit einem Gate-Anschluss des NMOS-Transistors N2 verbunden ist. Die jeweiligen Source-Anschlüsse dieser NMOS-Transistoren N1, N2 sind mit "+"-Anschlüssen der Konstantstromquellen I1 bzw. I2 verbunden und sind außerdem über den Widerstand R6 miteinander verbunden. Ein Anschluss der Konstantstromquelle I1 und ein Anschluss der Konstantstromquelle I2 sind zusammen geerdet. Der NMOS-Transistor N1 besitzt einen Drain-Anschluss, der mit einem "–"-Anschluss der Konstantstromquellen I3 verbunden ist und der außerdem mit einem Source-Anschluss des PMOS-Transistors P2 verbunden ist. Der NMOS-Transistor N2 besitzt einen Drain-Anschluss, der mit einem Drain-Anschluss des PMOS-Transistors P1 verbunden ist und der außerdem mit einem Source-Anschluss des PMOS-Transistors P3 verbunden ist.
Die Gate-Anschlüsse der PMOS-Transistoren P2 und P3 sind mit einem "–"-Anschluss der Konstantstromquelle Vbias verbunden, während die Konstantstromquelle Vbias einen "+"-Anschluss besitzt, der mit einem Leistungsversorgungsanschluss Vdd verbunden ist.
Der PMOS-Transistor P2 besitzt einen Drain-Anschluss, der mit einem Drain-Anschluss und mit einem Gate-Anschluss des NMOS-Transistors N3 verbunden ist und der außerdem mit einem Gate-Anschluss des NMOS-Transistors N4 verbunden ist. Die Source-Anschlüsse der NMOS-Transistoren N3 und N4 sind zusammen geerdet. Der NMOS-Transistor N4 besitzt einen Drain-Anschluss, der mit einem Drain-Anschluss des PMOS-Transistors P3 verbunden ist und der außerdem mit einem Anschluss des Widerstands R2 und mit einem Anschluss des Widerstands R3 verbunden ist. Ferner besitzt der NMOS-Transistor N4 einen Drain-Anschluss, der mit einem Gate-Anschluss des NMOS-Transistors N5 verbunden ist und der außerdem mit den "–"-Eingangsanschlüssen der Komparatoren Comp1 bzw. Comp2 verbunden ist und der ferner mit einem Eingangsanschluss des Komparators Comp3 verbunden ist. Der Widerstand R2 besitzt einen anderen Anschluss, der mit dem Leistungsversorgungsanschluss Vdd verbunden ist, während der andere Anschluss des Widerstands R3 geerdet ist.
Ein "+"-Anschluss der Konstantstromquelle I3 und ein Source-Anschluss des PMOS-Transistors P1 sind mit dem Leistungsversorgungsanschluss Vdd verbunden. Der PMOS-Transistor P1 besitzt einen Gate-Anschluss, der mit einem Anschluss des Kondensators C1 verbunden ist und mit einem Drain-Anschluss des PMOS-Transistors P5 verbunden ist. Ferner besitzt der PMOS-Transistor P1 einen Gate-Anschluss, der mit einem Drain-Anschluss des NMOS-Transistors N6 verbunden ist, der mit einem Drain-Anschluss des PMOS-Transistors P6 verbunden ist und der mit einem Drain-Anschluss des NMOS-Transistors N7 verbunden ist. Der andere Anschluss des Kondensators C1 ist geerdet.
Der NMOS-Transistor N5 besitzt einen Drain-Anschluss, der mit einem Drain-Anschluss und mit einem Gate-Anschluss des PMOS-Transistors P4 verbunden ist und der außerdem mit einem Gate-Anschluss des PMOS-Transistors P5 verbunden ist. Die Source-Anschlüsse der PMOS-Transistoren P4 und P5 sind mit dem Leistungsversorgungsanschluss Vdd verbunden. Der NMOS-Transistor N5 besitzt einen Source-Anschluss, der mit einem Source-Anschluss des NMOS- Transistors N6 verbunden ist und der außerdem mit einem "+"-Anschluss der Konstantstromquelle I4 verbunden ist. Ferner besitzt die Konstantstromquelle I4 einen geerdeten "–"-Anschluss.
Der NMOS-Transistor N6 besitzt einen Gate-Anschluss, der mit einem Anschluss des Widerstands R4 und mit einem Anschluss des Widerstands R5 verbunden ist und der außerdem mit dem anderen Eingangsanschluss des Komparators Comp3 verbunden ist. Das andere Ende des Widerstands R4 ist mit dem Leistungsversorgungsanschluss Vdd verbunden, während der andere Anschluss des Widerstands R5 geerdet ist.
Der Komparator Comp1 besitzt einen "+"-Eingangsanschluss, der mit einem "–"-Anschluss der Konstantstromquelle Vhigh verbunden ist, während die Konstantstromquelle Vhigh einen "+"-Anschluss besitzt, der mit dem Leistungsversorgungsanschluss Vdd verbunden ist. Der Komparator Comp2 besitzt einen "+"-Eingangsanschluss, der mit einem "+"-Anschluss der Konstantspannungsquelle Vlow verbunden ist, während die Konstantspannungsquelle Vlow einen geerdeten "–"-Anschluss besitzt. Der Komparator Comp1 besitzt einen Ausgangsanschluss, der mit einem Gate-Anschluss des PMOS-Transistors P6 verbunden ist. Der Komparator Comp2 besitzt einen Ausgangsanschluss, der mit einem Gate-Anschluss des NMOS-Transistors N7 verbunden ist. Der PMOS-Transistor P6 besitzt einen Source-Anschluss, der mit dem Leistungsversorgungsanschluss Vdd verbunden ist, während der NMOS-Transistor N7 einen geerdeten Source-Anschluss besitzt.
Nachfolgend wird der Betrieb der Demodulatorschaltung gemäß der zweiten Ausführungsform und insbesondere der Betrieb der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, der ersten Komparatorschaltung 3 und der Signalpegel-Abtastschaltung 5 beschrieben.
Es wird hier angenommen, dass die "+"-Anschlüsse der Konstantstromquellen I1–I4 als Stromhineinziehanschlüsse wirken, während die "–"-Anschlüsse derselben Funktion als Stromlieferanschlüsse wirken. Außerdem wird angenommen, dass der Widerstand R2 und der Widerstand R3 den gleichen Widerstandswert haben und dass der Widerstand R4 und der Widerstand R5 ebenfalls den gleichen Widerstandswert haben.
Die Detektorschaltung 1 besitzt eine Funktion zum Demodulieren eines Eingangs signals und zum Liefern symmetrischer Ausgaben als analoge Signale (ein Potential an den Punkt A und ein Potential an den Punkt A' sind ausgeglichen). Der Komparator Comp3, der als die zweite Komparatorschaltung 4 dient, gibt ein Ausgangssignal auf einem Logikpegel (z. B. auf einem CMOS-Pegel) aus. Da diese Schaltungen allgemein bekannt sind, ist eine weitere Beschreibung des Betriebs der Detektorschaltung 1 und der Komparatorschaltung Comp3 weggelassen.
Zunächst wird der Betrieb der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor beschrieben. Der Verstärkungsfaktor der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor ist durch das Verhältnis des Widerstands R6 zu dem Widerstand R2 (oder R3) bestimmt. Wie später beschrieben wird, ist ein Potential an einem Punkt B durch eine Potentialdifferenz zwischen den Punkten A-A' und durch ein Potential an dem Gate-Anschluss des PMOS-Transistors P1 bestimmt. Das Potential an dem Punkt B ist ein demoduliertes Signal nach der Verstärkung.
Selbstverständlich entsprechen die Punkte A und A' dem Punkt A in der ersten Ausführungsform und entspricht der Punkt B dem Punkt B in der ersten Ausführungsform.
Der PMOS-Transistor P1 bildet funktional eine variable Stromquelle. In einem stabilen Zustand ist an den Gate-Anschluss des PMOS-Transistors P1 eine stabile Integrationsspannung an dem Kondensator C1 angelegt, so dass der PMOS-Transistor P1 als eine Konstantstromquelle betrachtet werden kann, die einen konstanten Strom gleich dem der Konstantstromquelle I3 erzeugt.
Wenn zwischen den Punkten A-A' eine Potentialdifferenz vorhanden ist, fließt über den Widerstand R6 in Übereinstimmung mit der Potentialdifferenz in einer Richtung in Übereinstimmung mit dem Positiv-/Negativsein der Potentialdifferenz ein Strom. Im Ergebnis unterscheidet sich ein an dem Punkt B fließender Strom von einem über die Source/den Drain des PMOS-Transistors P1 fließenden Strom. Im Ergebnis unterscheidet sich das Potential an dem Punkt B von einem durch die Widerstände R2 und R3 erzeugten geteilten Spannungswert Vdd/2. Diese Änderung entspricht der Potentialdifferenz zwischen den Punkten A-A', d. h., das Potential an dem Punkt B ist ein demoduliertes Signal nach der Verstärkung.
Nachfolgend wird eine Ausgangsspannungs-Einstelloperation in der Verstärkerschaltung 2 mit variablem Verstärkungsfaktor (eine Operation zum Einstellen des Potentials an dem Punkt B) beschrieben.
Wenn eine Potentialdifferenz zwischen den Punkten A-A' null bleibt, fließt dann, wenn ein Drain-Source-Strom des PMOS-Transistors P1 gleich dem der Konstantstromquelle I3 ist, kein Strom von einer Reihenschaltung der Widerstände R2 und R3 in den Punkt B und fließt durch die Wirkung einer Stromspiegelschaltung, die aus den NMOS-Transistoren N3 und N4 besteht, kein Strom von dem Punkt B zu der Reihenschaltung, die aus den Widerständen R2 und R3 besteht. Somit ist das Potential an dem Punkt B gleich dem geteilten Spannungswert Vdd/2, der durch die Widerstände R2 und R3 erzeugt wird.
Während hier eine Gate-Spannung des PMOS-Transistors P1 (eine geladene Spannung an dem Kondensator C1) ansteigt, wird der Source-Drain-Strom verringert. Dies veranlasst, dass ein über den Widerstand R2 fließender Strom größer als ein über den Widerstand R3 fließender Strom ist, so dass das Potential an dem Punkt B fällt. Es wird angemerkt, dass der Gate-Anschluss des PMOS-Transistors P1 dem Ausgangsspannungs-Einstellanschluss 2a in der ersten Ausführungsform entspricht. Umgekehrt wird dann, während die Gate-Spannung des PMOS-Transistors P1 fällt, dessen Drain-Source-Strom erhöht, was veranlasst, dass das Potential an dem Punkt B ansteigt. Aus dem Vorstehenden kann das Potential an dem Punkt B (die Potentialdifferenz zwischen den Punkten A-A') durch Einstellen der Gate-Spannung des PMOS-Transistors P1 eingestellt werden.
Nachfolgend wird der Betrieb der ersten Komparatorschaltung 3 beschrieben. Hier wird ein Vergleichsreferenzpotential (das dem den Logikpegel bestimmenden Referenzpotential Vth in der ersten Ausführungsform entspricht und im Folgenden mit "Vth" bezeichnet wird) als der durch die Widerstände R4 und R5 erzeugte geteilte Spannungswert Vdd/2 gewählt.
Die PMOS-Transistoren P4 und P5 bilden eine Stromspiegelschaltung. Somit kann dann, wenn es eine Differenz zwischen dem Potential an dem Punkt B, das an den Gate-Anschluss des NMOS-Transistors N5 angelegt wird, und dem den Logikpegel bestimmenden Referenzpotential Vth, das an den Gate-Anschluss des NMOS-Transistors N6 angelegt wird, gibt, von einem Verbindungspunkt des Drain-Anschlusses des PMOS-Transistors P5 mit dem Drain-Anschluss des NMOS-Transistors N6 ein Strom in den Kondensator C1 fließen oder kann ein Strom von dem Kondensator C1 in den Verbindungspunkt fließen. Dies veranlasst, dass sich eine geladene Spannung (Integrationsspannung) an dem Kondensator C1 ändert. An dem NMOS-Transistor N6 wird an den Gate-Anschluss die konstante Referenzspannung Vth angelegt. Aus diesem Grund hängt die Größe des Lade/Entlade-Stroms zu/von dem Kondensator C1 von den Charakteristiken des NMOS-Transistors N5 ab, an den an dem Gate-Anschluss das Potential an dem Punkt B angelegt wird.
Mit anderen Worten, der NMOS-Transistor N5 und der Kondensator C1 können in der Weise betrachtet werden, dass sie eine Integratorschaltung bilden. Unter der Annahme, dass eine Steilheit des NMOS-Transistors N5 gm5 ist, wird eine Änderung der Spannung an dem Gate-Anschluss des NMOS-Transistors N5 durch den Kondensator C1 in Übereinstimmung mit einer durch gm5 und C1 definierten Zeitkonstante integriert.
In der oben beschriebenen Weise kann die Lade/Entlade-Spannung an den/von dem Kondensator C1 in Übereinstimmung mit dem Ergebnis eines durch die erste Komparatorschaltung 3 ausgeführten Vergleichs geändert werden. Daraufhin kann der Source-Drain-Strom des PMOS-Transistors P1 geändert werden, um unter Verwendung der Änderung der geladenen Spannung an dem Kondensator C1 das Potential an dem Punkt B zu ändern.
Nachfolgend wird der Betrieb der Signalpegel-Abtastschaltung 5 beschrieben.
Der Komparator Comp1 vergleicht eine durch die Konstantspannungsquelle Vhigh (deren Wert ebenfalls durch Vhigh dargestellt ist) erzeugte konstante Spannung mit dem Potential an dem Punkt B. Wenn das Potential an dem Punkt B die konstante Spannung Vhigh übersteigt, macht der Komparator Comp1 den PMOS-Transistor P6 leitend. Andererseits vergleicht der Komparator Comp2 eine durch die Konstantspannungsquelle Vlow (deren Wert ebenfalls durch Vlow dargestellt ist) erzeugte konstante Spannung mit dem Potential an dem Punkt B. Wenn das Potential an dem Punkt B niedriger als die konstante Spannung Vlow ist, macht der Komparator Comp2 den NMOS-Transistor N7 leitend.
Somit ist nur der PMOS-Transistor P6 leitend, wenn das Potential an dem Punkt B die konstante Spannung Vhigh übersteigt, und ist nur der NMOS-Transistor N7 leitend, wenn das Potential an dem Punkt B niedriger als die konstante Spannung Vlow ist. Wenn das Potential an dem Punkt B in einem Bereich von der konstanten Spannung Vlow bis zu der konstanten Spannung Vhigh liegt, ist sowohl der PMOS-Transistor P6 als auch der NMOS-Transistor N7 nicht leitend.
Wenn sowohl der PMOS-Transistor P6 als auch der NMOS-Transistor N7 nicht leitend sind, d. h., wenn das Potential an dem Punkt B ein Bereich von der konstanten Spannung Vlow bis zu der konstanten Spannung Vhigh ist, wird selbst dann, wenn ein Verbindungspunkt des Drain-Anschlusses des PMOS-Transistors P6 mit dem Drain-Anschluss des NMOS-Transistors N7 mit einem Ende des Kondensators C1 verbunden ist, kein Einfluss auf die geladene oder resultierende Spannung (integrierte Spannung) an dem Kondensator C1 ausgeübt.
Außerdem fließt dann, wenn nur der PMOS-Transistor P6 leitend ist, d. h., wenn das Potential an dem Punkt B die konstante Spannung Vhigh übersteigt, ein Strom von dem Leistungsversorgungsanschluss Vdd über den PMOS-Transistor P6 in den Kondensator C1. Dies lädt den Kondensator C1, was veranlasst, dass die geladene Spannung (Integrationsspannung) an dem Kondensator C1 sofort ansteigt.
Ferner fließt dann, wenn nur der NMOS-Transistors N7 leitend ist, d. h., wenn das Potential an dem Punkt B unter der konstanten Spannung Vlow liegt, ein entladener Strom von dem Kondensator C1 über den NMOS-Transistors N7 zu dem Massepunkt. Dies entlädt den Kondensator C1, was veranlasst, dass die geladene Spannung (Integrationsspannung) an dem Kondensator C1 sofort fällt.
Durch die wie oben beschriebene Änderung der geladenen Spannung (Integrationsspannung) an dem Kondensator C1 ist das Potential an dem Punkt B in dem Bereich von der konstanten Spannung Vlow bis zu der konstanten Spannung Vhigh beschränkt. Mit anderen Worten, die Amplitude des Potentials an dem Punkt B wird durch den Komparator Comp1 und durch den Komparator Comp2 begrenzt.
An den Komparator Comp3, der als der zweite Komparator 4 dient, wird ein fester geteilter Spannungswert Vdd/2 (Vth) angelegt, der durch die Widerstände R4 und R5 und durch das Potential an dem Punkt B erzeugt wird. Daraufhin wird das Ergebnis eines Vergleichs zwischen den beiden durch einen Logikpegel dargestellt und an dem Ausgangsanschluss OUT ausgegeben.
Wie oben beschrieben wurde, bilden in der zweiten Ausführungsform die Verstär kerschaltung 2 mit variablem Verstärkungsfaktor, die erste Komparatorschaltung 3 und eine Integratorschaltung, die die Steilheit (gm5) des NMOS-Transistors N5 und des Kondensators C1 enthält, gleichfalls eine Gegenkopplungsschaltung. Die Wirkung dieser Gegenkopplungsschaltung stabilisiert ein Gleichspannungspotential an dem Punkt B so, dass es bei der durch die Widerstände R4 und R5 bestimmten festen Spannung Vdd/2 stabil bleibt. Seine Änderungsrate ist durch eine durch gm5 und C1 definierte Zeitkonstante bestimmt und entspricht langsamen Gleichspannungspotentialänderungen.
Außerdem bilden in der zweiten Ausführungsform die Verstärkerschaltung 2 mit variablem Verstärkungsfaktor, die Signalpegel-Abtastschaltung 5 und der Kondensator C1 ebenfalls eine Gegenkopplungsschaltung. Die Wirkung dieser Gegenkopplungsschaltung beschränkt die Amplitude der Spannung an dem Punkt B innerhalb des Bereichs von dem Referenzpotential Vhigh bis zu dem Referenzpotential Vlow. In diesem Fall steuert die Ausgabe der Signalpegel-Abtastschaltung 5 direkt den Kondensator C1 an. Aus diesem Grund wird das Ergebnis eines Vergleichs der Referenzpotentiale (Vhigh und Vlow) mit dem Potential an dem Punkt B äußerst schnell an dem Ausgang der zweiten Komparatorschaltung 4 widerspiegelt.
Somit liegt das Wesen der zweiten Ausführungsform ebenfalls in der Bereitstellung von zwei Rückkopplungsschleifen, so dass eine langsame Rückkopplungsschleife verwendet wird, um langsamen Gleichspannungsänderungen zu folgen, während eine schnelle Schleife verwendet wird, um schnellen Änderungen der Amplitude des Signals zu folgen.
Obgleich die Veranschaulichung der Signalformdiagramme in der zweiten Ausführungsform weggelassen ist, werden die in der ersten Ausführungsform erläuterten vier Operationstypen in 2 bis 5 in der zweiten Ausführungsform auf ähnliche Weise ausgeführt. Somit ist die Erläuterung der vier Operationstypen für die zweite Ausführungsform weggelassen.
Wie oben beschrieben wurde, besitzt die Demodulatorschaltung gemäß der zweiten Ausführungsform eine Gegenkopplungsschleife, die ein demoduliertes Signal für ein Gleichspannungspotential über eine Integratorschaltung langsam kompensiert. Außerdem besitzt die Demodulatorschaltung eine Gegenkopplungsschleife, die eine Spannungsamplitude eines demodulierten Signals abtastet und einen Kondensator in der Integratorschaltung in Reaktion auf das Ergebnis der Abtastung schnell lädt oder entlädt. Mit diesen Gegenkopplungsschleifen können in der zweiten Ausführungsform durch Auswahl der Zeitkonstante der Integratorschaltung sowie der Schnell-Lade/Entlade-Fähigkeiten eine schnelle Gleichspannungspotentialkompensation und die Toleranz für eine Sequenz gleichen Codes unabhängig voneinander flexibel eingestellt werden.
Da die Zeitkonstante der Integratorschaltung durch den Kondensator und durch den Steilheitswert des Transistors in der ersten Komparatorschaltung bestimmt ist, kann insbesondere eine vereinfache Integratorschaltung erwartet werden.
Obgleich die erste und die zweite Ausführungsform für ein Beispiel beschrieben worden sind, in dem die vorliegende Erfindung auf ein Funkkommunikationssystem angewendet wird, kann die vorliegende Erfindung ähnlich auf andere Kommunikationssysteme wie etwa auf ein optisches Übertragungssystem angewendet werden. Außerdem erzeugt die Anwendung der vorliegenden Erfindung auf ein anderes Kommunikationssystem größere Wirkungen, falls das System Signale aussetzend empfängt.
Obgleich die zweite Ausführungsform für die Konfiguration beschrieben worden ist, die Unipolartransistoren auf MOS-Grundlage verwendet, kann die vorliegende Erfindung außerdem unter Verwendung anderer Vorrichtungen wie etwa von Bipolartransistoren usw. realisiert werden. Außerdem können auch andere Typen von Unipolartransistoren verwendet werden.
Die vorliegende Erfindung hat als ihre Merkmale in den Ausführungsformen einen Abschnitt, der die Verstärkerschaltung mit variablem Verstärkungsfaktor, die erste Komparatorschaltung, die Signalpegel-Abtastschaltung und die Integratorschaltung (d. h. die Signalkompensatorschaltung) enthält. Außerdem ist die Schaltung auf der Eingangsstufenseite nicht auf die Detektorschaltung beschränkt. Ferner ist die Schaltung auf der Ausgangsstufenseite ebenfalls nicht auf die in den Ausführungsformen gezeigte zweite Komparatorschaltung beschränkt.
Wie oben beschrieben wurde, ist es gemäß der Signalkompensationsschaltung und der Demodulatorschaltung der vorliegenden Erfindung möglich, ein Gleichspannungspotential in einem Empfangssignal schnell zu kompensieren sowie Gleichspannungsschwankungen wegen einer Sequenz gleichen Codes usw. zu kompensieren.
Selbstverständlich legen die vorstehende Beschreibung und die beigefügte Zeichnung die derzeit bevorzugten Ausführungsformen der Erfindung dar. Natürlich gehen für den Fachmann auf dem Gebiet im Licht der vorstehenden Lehren verschiedene Abwandlungen, Hinzufügungen und alternative Entwürfe hervor.
Somit ist klar, dass die Erfindung nicht auf die offenbarten Ausführungsformen beschränkt ist, sondern im vollen Umfang der beigefügten Ansprüche verwirklicht werden kann.

Claims

Signalkompensatorschaltung, die umfasst: eine Verstärkungseinrichtung (2) mit variablem Verstärkungsfaktor zum Verstärken eines Eingangssignals mit einem Verstärkungsfaktor, der in Abhängigkeit von einem Verstärkungsfaktor-Steuersignal (2a) variabel ist; eine erste Signalerzeugungseinrichtung (3) zum Erfassen von Änderungen eines Gleichspannungspegels eines Ausgangssignals von der Verstärkunkseinrichtung, um ein Gleichspannungspegel-Änderungssignal zu erzeugen, das eine Größe der erfassten Änderungen des Gleichspannungspegels angibt; eine zweite Signalerzeugungseinrichtung (5) zum Erfassen von Änderungen eines Amplitudenpegels des Ausgangssignals von der Verstärkungseinrichtung, um ein Amplitudenpegel-Änderungssignal zu erzeugen, das eine Größe der erfassten Änderungen des Amplitudenpegels angibt; und eine Verstärkungsfaktorsteuersignal-Erzeugungseinrichtung (6) zum Integrieren des Gleichspannungspegel-Änderungssignals mit einer vorgegebenen Zeitkonstante, zum Integrieren des Amplitudenpegel-Änderungssignals mit einer Zeitkonstante, die kleiner als die vorgegebene Zeitkonstante ist, und zum Erzeugen des Verstärkungsfaktor-Steuersignals (2a) anhand der Integrationsergebnisse.
Signalkompensatorschaltung nach Anspruch 1, bei der die erste Signalerzeugungseinrichtung als das Gleichspannungspegel-Änderungssignal ein positives Spannungssignal erzeugt, wenn ein Ausgangssignalpegel von der Verstärkungseinrichtung einen vorgegebenen Schwellenwert übersteigt, und ein negatives Spannungssignal erzeugt, wenn der Ausgangssignalpegel unter dem vorgegebenen Schwellenwert liegt.
Signalkompensatorschaltung nach Anspruch 1, bei der die zweite Signalerzeugungseinrichtung als das Amplitudenpegel-Änderungssignal ein positives Spannungssignal erzeugt, wenn ein Amplitudenpegel eines Ausgangssignals von der Verstärkungseinrichtung einen vorgegebenen Obergrenzen-Schwellenwert übersteigt, ein negatives Spannungssignal erzeugt, wenn der Amplitudenpegel unter einem vorgegebenen Untergrenzen-Schwellenwert liegt, und ein Nullspannungssignal erzeugt, wenn der Amplitudenpegel zwischen dem vorgegebenen Obergrenzen-Schwellenwert und dem vorgegebenen Untergrenzen-Schwellenwert liegt.
Demodulatorschaltung, die umfasst: eine Erfassungseinrichtung zum Erfassen eines modulierten Eingangssignals; eine Verstärkungseinrichtung mit variablem Verstärkungsfaktor, die einen Ausgang von der Erfassungseinrichtung als ein Eingangssignal verwendet, um das Eingangssignal mit einem Verstärkungsfaktor zu verstärken, der in Abhängigkeit von einem Verstärkungsfaktorsteuersignal variabel ist; eine erste Signalerzeugungseinrichtung zum Erfassen von Änderungen eines Gleichspannungspegels eines Ausgangssignals von der Verstärkungseinrichtung, um ein Gleichspannungspegel-Änderungssignal zu erzeugen, das eine Größe der erfassten Änderungen des Gleichspannungspegels angibt; eine zweite Signalerzeugungseinrichtung zum Erfassen von Änderungen eines Amplitudenpegels des Ausgangssignals von der Verstärkungseinrichtung, um ein Amplitudenpegel-Änderungssignal zu erzeugen, das eine Größe der erfassten Änderungen des Amplitudenpegels angibt; eine Verstärkungsfaktorsteuersignal-Erzeugungseinrichtung zum Integrieren des Gleichspannungspegel-Änderungssignals mit einer vorgegebenen Zeitkonstante, zum Integrieren des Amplitudenpegel-Änderungssignals mit einer Zeitkonstante, die kleiner als die vorgegebene Zeitkonstante ist, und zum Erzeugen des Verstärkungsfaktorsteuersignals anhand der Integrationsergebnisse; und eine Vergleichseinrichtung zum Vergleichen des Ausgangssignals von der Verstärkungseinrichtung mit einem vorgegebenen Referenzpegel, um ein digitales Signal auszugeben, das einen definierten Logikpegel besitzt.
Demodulatorschaltung nach Anspruch 4, bei der die erste Signalerzeugungseinrichtung als das Gleichspannungspegel-Änderungssignal ein positives Spannungssignal erzeugt, wenn ein Ausgangssignalpegel von der Verstärkungseinrichtung einen vorgegebenen Schwellenwert übersteigt und ein negatives Spannungssignal erzeugt, wenn der Ausgangssignalpegel unter dem vorgegebenen Schwellenwert liegt.
Demodulatorschaltung nach Anspruch 4, bei der die zweite Signalerzeugungseinrichtung als das Amplitudenpegel-Änderungssignal ein positives Spannungssignal erzeugt, wenn ein Amplitudenpegel eines Ausgangssignals von der Verstärkungseinrichtung einen vorgegebenen Obergrenzen-Schwellenwert übersteigt, ein negatives Spannungssignal erzeugt, wenn der Amplitudenpegel unter einem vorgegebenen Untergrenzen-Schwellenwert liegt, und ein Nullspannungssignal erzeugt, wenn der Amplitudenpegel zwischen dem vorgegebenen Obergrenzen-Schwellenwert und dem vorgegebenen Untergrenzen-Schwellenwert liegt.