DE4314324C1 - Collision-free test operation of analog and pref. digital circuits - Google Patents
Collision-free test operation of analog and pref. digital circuitsInfo
- Publication number
- DE4314324C1 DE4314324C1 DE19934314324 DE4314324A DE4314324C1 DE 4314324 C1 DE4314324 C1 DE 4314324C1 DE 19934314324 DE19934314324 DE 19934314324 DE 4314324 A DE4314324 A DE 4314324A DE 4314324 C1 DE4314324 C1 DE 4314324C1
- Authority
- DE
- Germany
- Prior art keywords
- test
- data
- ate
- test device
- collision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1.The invention relates to a method according to the preamble of claim 1.
Beim Testen von analogen und vorzugsweise digitalen Schaltun gen, z. B. im Rahmen von Bauteil- und Modultestvorhaben, kommt es unter Umständen auf der die automatische Testeinrichtung und den Prüfling verbindenden Datenleitung zu einer Überlage rung von Datensignalen. Von der Testeinrichtung werden soge nannte Stimulidaten zum Prüfling übertragen, dessen Antwort daten auf der gleichen Datenleitung zur Testeinrichtung ge langen. Wenn aufgrund einer gewählten Betriebsfunktion des Prüflings nach einer Sendeperiode des Prüflings eine Empfangs periode folgt, überlagern sich die Antwortdaten des Prüflings und die Stimulidaten der Testeinrichtung. Hierdurch kann es zu einer Kollision der Stimuli- und der Antwortdaten an der Pin-Elektronik der Ausgangssignaltreiberschaltung der Test einrichtung kommen.When testing analog and preferably digital circuits gene, e.g. B. comes as part of component and module test projects it may be on the automatic test facility and data line connecting the test subject to a blanket tion of data signals. From the test facility, so-called called stimulant data to the test subject, whose answer data on the same data line to the test device long. If due to a selected operating function of the DUT received a reception after a DUT broadcast period period follows, the respondent's response data overlap and the stimulant data of the test device. This can to a collision of the stimulus and response data on the Pin electronics of the output signal driver circuit the test furnishing come.
Es ist bekannt, eine oder mehrere Perioden zwischen Sende- und Empfangszyklus auszutasten, wodurch jedoch diese zuvor beschriebene Betriebsfunktion nicht überprüft werden kann.It is known that one or more periods between transmission and blanking the receive cycle, but doing so beforehand described operating function can not be checked.
Der Erfindung liegt die Aufgabe zugrunde, bei einem Verfahren der eingangs genannten Art eine Kollision von Antwort- und Stimulidaten zu verhindern, ohne daß Sende- und Empfangszy klen ausgelassen werden müssen.The invention has for its object in a method a collision of response and To prevent stimulants without sending and receiving cycles must be left out.
Diese Aufgabe wird erfindungsgemäß durch die im Patentan spruch 1 angegebenen Verfahrensschritte gelöst.This object is achieved by the in patent Proceed 1 specified process steps solved.
Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels beschrieben. In the following the invention based on one in the drawing illustrated embodiment described.
Dabei zeigenShow
Fig. 1 eine automatische Testeinrichtung mit einem Prüfling, und Fig. 1 is an automatic test device with a test specimen, and
Fig. 2 bis 5 verschiedene Kombinationen von Antwort- und Sti mulidaten auf einer Datenleitung. Fig. 2 to 5 different combinations of response and Sti mulidaten on a data line.
In Fig. 1 ist eine Anordnung zum Testen eines Prüflings P dar gestellt, wie sie dem erfindungsgemäßen Verfahren zugrunde liegt. Die Anordnung enthält eine automatische Testeinrich tung ATE, die eine Ausgangssignaltreiberschaltung AT auf weist. Die automatische Testeinrichtung ATE ist beispielswei se durch ein IC-Verifikationstestsystem realisiert.In Fig. 1, an arrangement for testing a test object P is shown, as it is the basis of the inventive method. The arrangement includes an automatic test device ATE, which has an output signal driver circuit AT. The automatic test device ATE is implemented, for example, by an IC verification test system.
Die Testeinrichtung ATE bzw. die Ausgangssignaltreiberschal tung AT ist über eine bidirektionale Datenleitung DL mit dem Prüfling P verbunden. Der Prüfling P kann durch ein Modul, ein Bauteil, oder durch ein oder mehrere bestückte Leiter platten realisiert sein.The test device ATE or the output signal driver scarf device AT is connected via a bidirectional data line DL Test object P connected. The device under test P can be a component, or by one or more assembled conductors plates can be realized.
In den Fig. 2 bis 5 ist der Datenstrom auf der Datenleitung DL in Bezug zur Zeitachse t (eingeteilt in Nanosekunden) und zur Leitungslänge (eingeteilt in Meter) der Datenleitung DL dar gestellt. Von der Testeinrichtung ATE werden Stimulidaten SD an den Prüfling P übertragen. Vom Prüfling P werden daraufhin Antwortdaten AD an die Testeinrichtung ATE übertragen und dort abgespeichert.In Figs. 2 to 5 of the data stream on the data line DL with respect to the time axis t (divided in nanoseconds) and the line length (divided in meters) of the data line DL is provided. Stimulus data SD are transmitted from the test device ATE to the test object P. Response data AD are then transmitted from the test object P to the test device ATE and stored there.
Die Daten AD, SD werden jeweils während eines Zustandes "Senden" auf der Zeitachse t vom Prüfling P bzw. von der Testeinrichtung ATE abgegeben und während eines Zustandes "Empfangen" von der Testeinrichtung ATE bzw. dem Prüfling P empfangen. Die Daten AD, SD werden mit einer endlichen Ge schwindigkeit durch die die Datenleitung DL bildenden Verbin dungskabel transportiert. Die Zeitdifferenz zwischen dem Ab senden und dem Empfangen der Daten AD, SD wird als Phasen laufzeit bezeichnet. Die Phasenlaufzeit bestimmt bei einer vorgegebenen Länge der Datenleitung DL die Winkel α in Fig. 2. Die Zeitachse t ist in fortlaufend numerierte Perioden einge teilt. Eine Periode hat eine Zeitdauer von beispielsweise 20 Nanosekunden (Fig. 4 15 Nanosekunden).The data AD, SD are each output by the test object P or by the test device ATE during a “send” state on the time axis t and received by the test device ATE or the test object P during a “receive” state. The data AD, SD are transported at a finite speed through the connecting cable forming the data line DL. The time difference between sending and receiving the data AD, SD is called the phase runtime. For a given length of the data line DL, the phase delay determines the angle α in FIG. 2. The time axis t is divided into consecutively numbered periods. A period has a duration of, for example, 20 nanoseconds ( FIG. 4 15 nanoseconds).
Aufgrund einer gewählten Betriebsfunktion des Prüflings P folgen periodisch Sende- und Empfangsperioden aufeinander. Der Prüfling P ist beispielsweise während der Periode 1 im Zustand "Senden" und während der folgenden Periode 2 im Zu stand "Empfangen" (siehe Fig. 2). Der Zustand "Senden" der Testeinrichtung ATE ist dabei immer derart gewählt, daß die Stimulidaten SD erst nach dem Zustand "Senden" des Prüf lings P an diesem eintreffen. Die hierzu benötigte Zeitdiffe renz kann an der Testeinrichtung ATE vorgewählt werden. Durch die Wiederholfrequenz der Sende- und Empfangsperioden ist die Dauer dieser Perioden festgelegt.Due to a selected operating function of the test object P, transmission and reception periods follow one another periodically. The device under test P is, for example, during the period 1 in the "send" state and during the following period 2 in the "receive" state (see FIG. 2). The "send" state of the test device ATE is always selected such that the stimulant data SD only arrive at the test object P after the "send" state. The time difference required for this can be preselected on the ATE test facility. The duration of these periods is determined by the repetition frequency of the transmission and reception periods.
Bei hohen Wiederholfrequenzen in dieser Betriebsfunktion, beispielsweise im 50 MHz-Betrieb (siehe Fig. 2), können sich die Antwortdaten AD des Prüflings P mit den Stimulidaten SD der Testeinrichtung ATE überlagern, da mit der gleichen Wie derholfrequenz die Testdaten (d. h. die Testvektoren) als Sti mulidaten SD an den Prüfling P übertragen werden. Es kann hierdurch zu einer Treiberkollision an der Ausgangssignal treiberschaltung AT der Testeinrichtung ATE kommen, wodurch diese Treiberschaltung AT zerstört werden kann.At high repetition frequencies in this operating function, for example in 50 MHz operation (see FIG. 2), the response data AD of the test object P can overlap with the stimulant data SD of the test device ATE since the test data (ie the test vectors) has the same repetition frequency. as Sti mulidaten SD to the device under test P. This can lead to a driver collision at the output signal driver circuit AT of the test device ATE, whereby this driver circuit AT can be destroyed.
Bei einer möglichen Ausführungsform nach Fig. 1 beträgt die effektive Länge der Datenleitung DL 2,15 Meter (siehe auch Fig. 2) von der Pin-Elektronik der Testeinrichtung ATE bis zur Schnittstelle am Prüfling P. Unter der Annahme einer Phasen geschwindigkeit von 14,3 cm/ns für die in der Datenleitung DL verwendeten Koaxialleitungen errechnet sich eine Phasenlauf zeit von ca. 15 Nanosekunden. In a possible embodiment according to FIG. 1, the effective length of the data line DL is 2.15 meters (see also FIG. 2) from the pin electronics of the test device ATE to the interface on the test object P. Assuming a phase speed of 14, 3 cm / ns for the coaxial lines used in the data line DL, a phase transit time of approximately 15 nanoseconds is calculated.
Bei den periodisch aufeinanderfolgenden Sende- und Empfangs perioden von Testeinrichtung ATE und Prüfling P kommt es in diesem Fall zu einem Konflikt an der Testeinrichtung ATE, an der gleichzeitig empfangene und zu sendende Daten AD, SD an liegen (siehe Fig. 2).In the case of the periodically consecutive transmission and reception periods of the test device ATE and test object P, there is a conflict in the test device ATE in this case, at which data AD, SD received and to be transmitted are present (see FIG. 2).
Dieser Zustand kann bei der im Ausführungsbeispiel verwende ten Testeinrichtung ATE gemäß Fig. 3 dadurch verhindert wer den, daß zwei Perioden zwischen einem Zustand "Senden" und einem Zustand "Empfangen" beim Prüfling P ausgetastet werden. Hierdurch kann - wie eingangs schon erwähnt - die gewählte Betriebsfunktion mit aufeinanderfolgenden Sende- und Emp fangsperioden nicht getestet werden.This state can be prevented in the test device used in the exemplary embodiment ATE shown in FIG. 3 who the that two periods between a state "send" and a state "receive" are blanked at the test object P. As a result, as previously mentioned, the selected operating function cannot be tested with successive transmission and reception periods.
Es werden entweder die Leitungslänge der Daten leitung DL oder die Wiederholfrequenz bei der gewählten Be triebsart des Prüflings P mit aufeinanderfolgenden Sende- und Empfangsperioden derart verändert, daß an der Testeinrich tung ATE empfangene Antwortdaten AD erst nach dem Zustand "Senden" der Testeinrichtung ATE eintreffen (siehe Fig. 4 und 5).Either the line length of the data line DL or the repetition frequency in the selected operating mode of the test object P are changed with successive transmission and reception periods such that response data AD received at the test device ATE only arrive after the state "transmission" of the test device ATE ( see Figs. 4 and 5).
In Fig. 4 wurde, verglichen mit Fig. 2, die Leitungslänge der Datenleitung DL beibehalten, und die Wiederholfrequenz auf 65 MHz erhöht, so daß sich eine Periodendauer von ca. 15 Nanose kunden ergibt. Da sich jetzt der Prüfling P und die Testein richtung ATE gleichzeitig im Zustand "Senden" befinden, tref fen die Antwortdaten AD von Prüfling P mit einer Phasenlauf zeit von 15 Sekunden erst nach der Sendeperiode von ebenfalls 15 Sekunden an der Testeinrichtung ATE ein.In Fig. 4, compared to Fig. 2, the line length of the data line DL was maintained, and the repetition frequency increased to 65 MHz, so that there is a period of about 15 nanos customers. Since the device under test P and the test device ATE are in the "transmit" state at the same time, the response data AD from the device under test P arrive at the test device ATE with a phase delay time of 15 seconds only after the transmission period of also 15 seconds.
In Fig. 5 wurde, verglichen mit Fig. 2, die Wiederholfrequenz beibehalten, und die Leitungslänge der Datenleitung DL auf 2,80 Meter erhöht. Da sich jetzt der Prüfling P und die Test einrichtung ATE wiederum gleichzeitig im Zustand "Senden" be finden, treffen die Antwortdaten AD vom Prüfling P mit einer Phasenlaufzeit von 20 Nanosekunden erst nach der Sendeperiode von ebenfalls 20 Nanosekunden an der Testeinrichtung ATE ein.In FIG. 5, the repetition frequency was maintained compared to FIG. 2, and the line length of the data line DL was increased to 2.80 meters. Since the device under test P and the test device ATE are again in the "transmit" state at the same time, the response data AD from the device under test P with a phase delay of 20 nanoseconds only arrive at the test device ATE after the transmission period of likewise 20 nanoseconds.
Es wird also jeweils die durch die Wiederholfre quenz vorgegebene Periodendauer des Zustandes "Senden" am Prüfling P in Übereinstimmung gebracht mit der durch die Lei tungslänge der Datenleitung DL vorgegebenen Phasenlaufzeit vom Prüfling P zur Testeinrichtung ATE, so daß die Antwortda ten AD erst nach dem Zustand "Senden" der Testeinrichtung ATE an dieser eintreffen.So it becomes the repetitive frequency frequency specified period of the "Send" state on Test piece P brought into line with that by the Lei tion length of the data line DL predetermined phase delay from the test object P to the test device ATE, so that the answer da ten AD only after the state "send" of the test device ATE arrive at this.
Claims (1)
und der mit einer Wiederholfrequenz periodisch aufeinander folgende Antwortdaten (AD) an die Testeinrichtung (ATE) sen det und Stimulidaten (SD) davon empfängt,
dadurch gekennzeichnet,
daß die Wiederholfrequenz und/oder die Leitungslänge der Da tenleitung (DL) derart gewählt sind, daß die Sendedauer des Prüflings (P) in Übereinstimmung gebracht wird mit der Phasenlaufzeit in der Datenleitung (DL).Method for collision-free test operation of a test object (P) which is connected to an automatic test device (ATE) via a data line (DL),
and which periodically sends successive response data (AD) to the test device (ATE) at a repetition frequency and receives stimulant data (SD) therefrom,
characterized,
that the repetition frequency and / or the line length of the Da tenleitung (DL) are selected such that the transmission time of the device under test (P) is brought into agreement with the phase delay in the data line (DL).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19934314324 DE4314324C1 (en) | 1993-04-30 | 1993-04-30 | Collision-free test operation of analog and pref. digital circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19934314324 DE4314324C1 (en) | 1993-04-30 | 1993-04-30 | Collision-free test operation of analog and pref. digital circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4314324C1 true DE4314324C1 (en) | 1994-07-28 |
Family
ID=6486867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19934314324 Expired - Fee Related DE4314324C1 (en) | 1993-04-30 | 1993-04-30 | Collision-free test operation of analog and pref. digital circuits |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4314324C1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999049330A1 (en) * | 1998-03-26 | 1999-09-30 | Teradyne, Inc. | Compensating for the effects of round-trip delay in automatic test equipment |
| WO2001023902A1 (en) * | 1999-09-28 | 2001-04-05 | Aehr Test Systems | Enhancements in testing devices on burn-in boards |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0293260A2 (en) * | 1987-05-29 | 1988-11-30 | Zehntel, Inc. | Digital in-circuit tester having a channel-driver inhibitor |
| DE3718114A1 (en) * | 1987-05-29 | 1988-12-08 | Siemens Ag | METHOD FOR DETERMINING THE ELECTRICAL RUNNING TIME OF SIGNAL ROUTES |
| DE3800544A1 (en) * | 1988-01-12 | 1989-07-20 | Horst Dipl Ing Janssen | A digital meter and test device having temporally variable input and output of digital signals |
| EP0466939A1 (en) * | 1990-02-02 | 1992-01-22 | Advantest Corporation | Ic testing device |
-
1993
- 1993-04-30 DE DE19934314324 patent/DE4314324C1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0293260A2 (en) * | 1987-05-29 | 1988-11-30 | Zehntel, Inc. | Digital in-circuit tester having a channel-driver inhibitor |
| DE3718114A1 (en) * | 1987-05-29 | 1988-12-08 | Siemens Ag | METHOD FOR DETERMINING THE ELECTRICAL RUNNING TIME OF SIGNAL ROUTES |
| DE3800544A1 (en) * | 1988-01-12 | 1989-07-20 | Horst Dipl Ing Janssen | A digital meter and test device having temporally variable input and output of digital signals |
| EP0466939A1 (en) * | 1990-02-02 | 1992-01-22 | Advantest Corporation | Ic testing device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999049330A1 (en) * | 1998-03-26 | 1999-09-30 | Teradyne, Inc. | Compensating for the effects of round-trip delay in automatic test equipment |
| WO2001023902A1 (en) * | 1999-09-28 | 2001-04-05 | Aehr Test Systems | Enhancements in testing devices on burn-in boards |
| US6292415B1 (en) | 1999-09-28 | 2001-09-18 | Aehr Test Systems, Inc. | Enhancements in testing devices on burn-in boards |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4404445C2 (en) | Semiconductor integrated circuit and method for testing the same | |
| DE3700251A1 (en) | METHOD AND DEVICE FOR DIAGNOSTIC LOGICAL CIRCUITS | |
| DE3217861A1 (en) | METHOD AND APPARATUS FOR COMPENSATING SIGNAL RECORDING CHANGES WITHIN THE CHANNELS OF A MULTI-CHANNEL DEVICE | |
| DE3027755A1 (en) | METHOD FOR MONITORING INTERIM REGENERATORS | |
| DE19726539C2 (en) | Method and circuit arrangement for localizing a short circuit or cable break in a bus system | |
| DE10102871A1 (en) | Semiconductor component for connection to a test system | |
| DE4314324C1 (en) | Collision-free test operation of analog and pref. digital circuits | |
| DE19718467A1 (en) | Frequency-independent scan chain | |
| DE2827422A1 (en) | METHOD AND CIRCUIT FOR MEASURING THE VALUES OF MESSAGE TRANSMISSION DEVICES | |
| EP0354214A1 (en) | METHOD FOR DETERMINING THE ELECTRICAL DURATION OF SIGNAL PATHS. | |
| DE3325247C2 (en) | ||
| EP0107040B1 (en) | Method and device for recording signal variations from a cyclically driven probe dependent on sporadically occurring events | |
| DE4210797B4 (en) | Method and circuit arrangement for monitoring a line for a pulse-shaped signal | |
| DE3439918C2 (en) | Method for measuring the frequency response of a digital transmission system | |
| DE2849060C2 (en) | Process for evaluating information sent over a transmission link using pulse signals of different lengths and sequences | |
| DE19502149C1 (en) | Control device testing system | |
| DE102007007776B3 (en) | Test system and method for testing an assembly | |
| DD253334A1 (en) | METHOD AND ARRANGEMENT FOR MEASURING SIGNAL CLEARANCE | |
| EP0840204A2 (en) | Electrical circuit for serial bit stream evaluation | |
| EP0810446A2 (en) | Method of testing module interconnections | |
| DE2721353A1 (en) | Tester for insulator for internal discharges - is by short circuiting path to indicator when external discharges occur | |
| DE19706405C2 (en) | Method and device for recognizing and adapting the running time of several channels bundled to transmit a digital signal | |
| DE2204423C3 (en) | Arrangement for checking the electrical connections in devices | |
| DE10105251A1 (en) | Electronic component, test configuration and method for testing connections of electronic components on a printed circuit board | |
| DE19753033A1 (en) | Method and device for measuring electromagnetic compatibility |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: EADS DEUTSCHLAND GMBH, 80995 MUENCHEN, DE |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: EADS DEUTSCHLAND GMBH, 85521 OTTOBRUNN, DE |
|
| 8339 | Ceased/non-payment of the annual fee |