DE4304273A1 - - Google Patents
Info
- Publication number
- DE4304273A1 DE4304273A1 DE4304273A DE4304273A DE4304273A1 DE 4304273 A1 DE4304273 A1 DE 4304273A1 DE 4304273 A DE4304273 A DE 4304273A DE 4304273 A DE4304273 A DE 4304273A DE 4304273 A1 DE4304273 A1 DE 4304273A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- region
- gate electrode
- thyristor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
- H10D18/65—Gate-turn-off devices with turn-off by field effect
- H10D18/655—Gate-turn-off devices with turn-off by field effect produced by insulated gate structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/40—Thyristors with turn-on by field effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/80—Bidirectional devices, e.g. triacs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/131—Thyristors having built-in components
- H10D84/135—Thyristors having built-in components the built-in components being diodes
Landscapes
- Thyristors (AREA)
Description
Die Erfindung betrifft eine Schaltvorrichtung, wie einen
Phototriac oder einen Photothyristor, mit einem MOSFET zum
Schalten beim Nulldurchgang. Spezieller betrifft sie das
Verhindern des Durchbruchs des Gateisolierfilms eines
MOSFET.
Fig. 5 zeigt schematisch einen Querschnitt eines herkömmli
chen Phototriacs. Dieser Phototriac weist einen ersten und
einen zweiten p⁺-Gatebereich 2 bzw. 3 sowie p⁺-Anodenberei
che 4 bzw. 5 auf, die symmetrisch außerhalb derselben in der
Oberflächenschicht eines n-Halbleitersubstrats 1 ausgebildet
sind. Ein erster und ein zweiter n⁺-Kathodenbereich 14 bzw.
15 sind in der Oberflächenschicht des ersten bzw. zweiten
p⁺-Gatebereichs 2 bzw. 3 ausgebildet.
Spezieller weist ein erster Thyristor den p⁺-Anodenbereich
4, das n-Substrat 1, den p⁺-Gatebereich 2 und den n⁺-Katho
denbereich 14 auf. Ein zweiter Thyristor weist den p⁺-Ano
denbereich 5, das n-Substrat 1, den p⁺-Gatebereich 3 und den
n⁺-Kathodenbereich 15 auf.
Vom ersten und zweiten p⁺-Anodenbereich 4 bzw. 5 weist jeder
rechteckige Ringform auf. Spezieller repräsentieren die Ano
denbereiche 4 und 5, die im Querschnitt von Fig. 1 als zwei
voneinander isolierte Bereiche dargestellt sind, verschiede
ne Abschnitte eines kontinuierlichen Rings. Ein erster und
ein zweiter p⁻-Wannenbereich 6 bzw. 7 sind innerhalb des er
sten und zweiten Anodenbereichs 4 bzw. 5 angeordnet.
In der Oberflächenschicht des ersten und des zweiten Wannen
bereichs 6 bzw. 7 sind ein erster und ein zweiter Source
bereich 8 bzw. 9 vom n⁺-Typ ausgebildet, und dann sind je
weils ein erster und ein zweiter Drainbereich 10 bzw. 11 vom
n⁺-Typ ausgebildet. Zwischen dem ersten Sourcebereich 8 und
dem ersten Drainbereich 10 sind ein erster Gateoxidfilm und
eine erste Gateelektrode 19 über den ersten Wannenbereich 6
gestapelt. In ähnlicher Weise sind zwischen dem zweiten
sourcebereich 9 und dem zweiten Drainbereich 11 ein zweiter
Gateoxidfilm 13 und eine zweite Gateelektrode 20 auf dem
zweiten Wannenbereich 7 aufgestapelt.
Spezieller weist ein erster MOSFET die Wanne 6, die Source
8, den Drain 10, den Gateoxidfilm 12 und die Gateelektrode
19 auf. Ähnlich weist ein zweiter MOSFET die Wanne 7, die
Source 9, den Drain 11, den Gateoxidfilm 13 und die Gate
elektrode 20 auf. Diese MOSFETs verleihen dem Phototriac von
Fig. 5 eine Nulldurchgang-Schaltfunktion.
Die Oberfläche des n-Substrats 1 ist mit halbisolierendem
Polysilizium 16 mit zur Passivierung eindotiertem Sauer
stoff abgedeckt. Die Fremdstoffkonzentration des n-Substrats
1 liegt ungefähr zwischen 1013-1015 cm-3. Der halbisolie
rende Polysiliziumfilm 16 mit dem eindotierten Sauerstoff
wird als Passivierungsfilm zum Unterdrücken einer Verringe
rung der Durchbruchspannung des Bauelements dadurch verwen
det, daß verhindert wird, daß das Potential des mit den
Gateelektroden 19 und 20 des MOSFET verbundenen Anschluß
drahts die Oberfläche des n-Substrats 1 beeinflußt.
Ein Siliziumnitridfilm 17 ist auf dem halbisolierenden Poly
siliziumfilm 16 angeordnet, welche Filme von einem Silizium
oxidfilm 18 abgedeckt werden.
Eine erste und eine zweite Anschlußklemme T1 und T2 werden
zum elektrischen Verbinden mit einer externen Schaltung ge
nutzt. Die erste Klemme T1 ist mit dem ersten Anodenbereich
4, dem zweiten Kathodenbereich 15 und dem ersten Sourcebe
reich 8 über jeweils entsprechende Elektroden verbunden (in
Fig. 5 schraffiert). Die zweite Klemme T2 ist mit dem zwei
ten Anodenbereich 5, dem ersten Kathodenbereich 14 und dem
zweiten Sourcebereich 9 über jeweilige Elektroden verbunden.
Der erste Drainbereich 10 ist mit dem zweiten Gatebereich 3
verbunden, und der zweite Drainbereich 11 ist mit dem ersten
Gatebereich 2 verbunden. Der erste Gatebereich und der erste
Kathodenbereich 14 sind über einen ersten Widerstand 21 mit
einander verbunden, und der zweite Gatebereich 3 und der
zweite Kathodenbereich 15 sind über einen zweiten Widerstand
22 miteinander verbunden. Obwohl die Widerstände 21 und 22
in Fig. 5 als Schaltungselementsymbole dargestellt sind,
werden sie tatsächlich durch Ionenimplantation in die Ober
flächenschicht des n-Substrats 1 gebildet. Gateelektroden 19
und 20 sind mit einem n⁺-Kanalstopper 23 verbunden, der im
Randabschnitt des n-Substrats 1 ausgebildet ist.
Fig. 6 ist ein Ersatzschaltbild, das das Schalt-Bauelement
von Fig. 5 repräsentiert. Aus Fig. 6 ist erkennbar, daß ein
Paar Thyristoren mit jeweils pn-pn-Struktur an die parallel
zwischen die zwei Klemmen T1 und T2 geschaltet ist. Diese
Thyristoren werden von zwei MOSFETs mit entsprechenden Gate
elektroden 19 und 20 gesteuert. Spezieller arbeiten diese
Thyristoren so, daß sie Strom nur dann durchlassen, wenn die
zwischen die Anschlüsse T1 und T2 gelegte Spannung niedriger
ist als die Schwellenspannung des entsprechenden MOSFET und
wenn die jeweiligen Gatebereiche 2 und 3 Licht empfangen.
Die Durchbruchspannung des Phototriacs von Fig. 5 wird durch
folgende Faktoren bestimmt:
- 1) die Fremdstoffkonzentration des n-Substrats 1;
- 2) die Tiefe der p-Gatebereiche 2 und 3 sowie der Anoden bereiche 4 und 5;
- 3) das Planarmuster der p-Gateelektroden 2 und 3 sowie der Anodenbereiche 4 und 5;
- 4) die Sauerstoffkonzentration im halbisolierenden Polysi liziumfilm 16;
- - wobei (1) den größten Einfluß hat.
Die Durchbruchspannung des Gates des MOSFET wird durch fol
gende Faktoren bestimmt:
- 1) die Dicke der Gateoxidfilme 12 und 13; und
- 2) die Dicke des Siliziumoxidfilms 18 (üblicherweise durch CVD hergestellt) unterhalb des Anschlußdrahtes, der die Gateelektroden 19 und 20 mit dem Kanalstopper 23 verbindet.
Der Gateoxidfilm muß ein Oxidfilm hoher Qualität sein; er
wird üblicherweise durch thermische Oxidation gebildet. Die
Dicke des Gateoxidfilms beträgt angesichts des Herstellpro
zesses etwa 1,2 µm. Phosphor ist von der Oberfläche des
Gateoxidfilms her leicht eindiffundiert, um Na⁺-Ionen im
Gateoxidfilm zu gettern, die die Ursache für Instabilitäten
der Schwellenspannung des MOSFET sind. Die Diffusionstiefe
des Phospors in den Gateoxidfilm beträgt z. B. etwa 100 nm
(1000 Å). Hierbei beträgt die Durchbruchspannung des Gate
oxidfilms ungefähr 900-1000 Volt.
Wenn der spezifische Widerstand des n-Substrats 1 ungefähr
400 Ω·cm beträgt und ungefähr 30% Sauerstoff in den halb
isolierenden Polysiliziumfilm eindotiert ist, beträgt die
Durchbruchspannung des Phototriacs ungefähr 700-900 Volt.
Das bedeutet, daß dann, wenn die Durchbruchspannung des Pho
totriacs aufgrund von Schwankungen im spezifischen Wider
stand des n-Substrats 1 einen höheren Wert als etwa 900 Volt
annimmt, keine Spanne für die Durchbruchspannung von unge
fähr 900-1000 Volt des MOSFET ist. Daher bestand eine
Schwierigkeit dahingehend, daß der MOSFET vor dem Phototriac
durchbricht, da beim Schalt-Bauelement von Fig. 5 die zwi
schen die Klemmen T1 und T2 gelegte Spannung an beiden Sei
ten des Gateoxidfilms des MOSFET anliegt.
Angesichts des Vorstehenden liegt der Erfindung die Aufgabe
zugrunde, Durchbrüche in einem Gateisolierfilm eines MOSFET
in einem Schalt-Bauelement, wie einem Phototriac oder einem
Photothyristor mit einem MOSFET zum Schalten beim Nulldurch
gang zu verhindern.
Das erfindungsgemäße Schalt-Bauelement ist in einer Haupt
fläche eines n-Halbleitersubstrats ausgebildet und weist
einen Thyristor und einen MOSFET für Nulldurchgang-Schalt
funktion für diesen Thyristor auf, wobei der MOSFET eine
Gateelektrode aufweist, die während des normalen Betriebszu
standes elektrisch mit dem n-Substrat verbunden ist.
Das Schalt-Bauelement weist ferner eine Spannungsklemmschaltung
auf, um zu verhindern, daß die an die Gateelektrode des
MOSFET gelegte Spannung eine vorgegebene Spannung über
schreitet. Die Spannungsklemmschaltung beinhaltet einen n⁺-
Kontaktbereich, der in der Oberflächenschicht des n-Sub
strats ausgebildet ist und elektrisch mit der Gateelektrode
verbunden ist, sowie einen p-Schutzring, der den n⁺-Kontakt
bereich umgibt, wodurch sich eine Verarmungsschicht über die
gesamte Innenseite des p-Schutzrings erstreckt, wenn die an
die Gateelektrode gelegte Spannung die vorgegebene Spannung
überschreitet, und wobei der n⁺-Kontaktbereich elektrisch
vom n-Substrat isoliert ist.
Beim erfindungsgemäßen Schalt-Bauelement wird die maximale
an das Gate des MOSFET gelegte Spannung durch eine Klemm
schaltung festgeklemmt, so daß Durchbrüche des Gateoxidfilms
des MOSFET verringert werden können. Darüber hinaus kann, da
der Einfluß des Potentials des mit der Gateelektrode des
MOSFET verbundenen Anschlußdrahtes verringert werden kann,
ein Siliziumoxidfilm statt des halbisolierenden Polysili
ziumfilms 16 und des Silziumnitridfilms 17 auf der Oberflä
che des n-Substrats verwendet werden, was zu einer Verringe
rung der Herstellkosten des Schalt-Bauelements führt.
Die vorstehenden sowie andere Aufgaben, Merkmale, Erschei
nungsformen und Vorteile der Erfindung werden aus den fol
genden detaillierten Beschreibung der Erfindung in Verbin
dung mit den beigefügten Zeichnungen deutlicher erkennbar.
Fig. 1 ist ein schematischer Querschnitt eines Schaltbauele
ments gemäß einem Ausführungsbeispiel der Erfindung.
Fig. 2 ist ein perspektivischer Querschnitt einer Spannungs
klemmschaltung im Schalt-Bauelement von Fig. 1;
Fig. 3 ist ein perspektivischer Querschnitt, der ein anderes
Beispiel einer Spannungsklemmschaltung zeigt;
Fig. 4 ist ein Diagramm, das die Beziehung zwischen dem Ab
stand und der Durchschlagspannung in der Spannungsklemm
schaltung von Fig. 2 zeigt;
Fig. 5 zeigt schematisch einen Querschnitt durch ein her
kömmliches Schalt-Bauelement;
Fig. 6 ist ein Ersatzschaltbild, das das Schalt-Bauelement
von Fig. 5 repräsentiert.
In diesen Zeichnungen werden gleiche oder entsprechende Kom
ponenten mit denselben Bezugszeichen bezeichnet.
Unter Bezugnahme auf Fig. 1 wird nachfolgend ein Schalt-Bau
element gemäß einem Ausführungsbeispiel der Erfindung be
schrieben.
Das Schalt-Bauelement von Fig. 1 ist dem von Fig. 5 ähnlich
und weist zusätzlich zwei Spannungsklemmschaltungen auf, die
nachfolgend beschrieben werden.
Im Schalt-Bauelement von Fig. 1 liegt ein n-Substrat 1 vor,
das aus einem mit einem n-Fremdstoff mit einer Konzentration
von z. B. 1013-1015 cm-3 dotierten Siliziumeinkristall be
steht. In der Oberflächenschicht des n-Substrats 1 sind
durch Dotieren mit Bor symmetrisch ein erster und ein zwei
ter p-Gatebereich 2 bzw. 3, ein erster und ein zweiter Ano
denbereich 4 bzw. 5 sowie ein erster und ein zweiter p-
Schutzring 24 bzw. 25 ausgebildet. Jeder der Anodenbereiche
4 und 5 weist eine integrierte Konfiguration zweier Ringe
auf. Der erste p-Schutzring 24 wird vom linken Ring des er
sten Anodenbereichs 4 umgeben, und der zweite p-Schutzring
25 wird vom rechten Ring des zweiten Anodenbereichs 25 umge
ben. Diese p-Schutzringe 24 und 25 können in der Nähe der
p-Gatebereiche 2 und 3 ausgebildet sein.
Durch Eindotieren von Bor wird eine erste p⁻-Wanne 6 im
rechten Ring des ersten Anodenbereichs 4 ausgebildet. Ähn
lich wird eine zweite p⁻-Wanne 7 im linken Ring des zweiten
Anodenbereichs 5 ausgebildet. Durch Eindotieren von Phosphor
werden ein erster und ein zweiter n⁺-Kathodenbereich 14 bzw.
15 in der Oberflächenschicht des ersten bzw. zweiten p-Gate
bereichs 2 bzw. 3 ausgebildet. Gleichzeitig wird ein n⁺-
Kanalstopper 23 ausgebildet.
Durch Eindotieren von Phosphor werden ein erster und ein
zweiter n⁺-Sourcebereich 8 bzw. 9 sowie ein erster und ein
zweiter n⁺-Drainbereich 10 bzw. 11 in der Oberflächenschicht
des ersten bzw. zweiten Wannenbereichs 6 und 7 ausgebildet.
Ein erster und ein zweiter n⁺-Kontaktbereich 28 bzw. 29 wer
den jeweils so ausgebildet, daß sie vom ersten bzw. zweiten
p-Schutzring 24 bzw. 25 umgeben werden. Die n⁺-Kontaktberei
che 28 und 29 können in einem anderen Dotierschritt als dem
jenigen zum Ausbilden der Sourcebereiche 8 und 9 und der
Drainbereiche 10 und 11 hergestellt sein, um die Schwellen
spannung eines MOSFET unabhängig steuern zu können.
Ein erster, flacher p⁺-Bereich 26 wird entlang dem Innenum
fang des linken Rings des ersten Anodenbereichs 4 und ent
lang des Außenumfangs des umgebenden ersten p-Schutzrings 24
ausgebildet. Gleichzeitig wird ein zweiter, flacher p⁺-Be
reich 27 entlang dem Innenumfang des rechten Rings des zwei
ten Anodenbereichs 5 und entlang des Außenumfangs des zwei
ten p-Schutzrings 25 ausgebildet.
Beim Ausführungsbeispiel von Fig. 1 befinden sich der erste
und der zweite p-Schutzring 24 und 25 in einem potentialun
gebundenen Zustand. Die Durchbruchspannung zwischen den p⁺-
Schutzringen 24 und 25 sowie den Anodenbereichen 4 und 5
wird so eingestellt, daß eine vorgegebene Spannung durch die
Tiefe, die Fremdstoffkonzentration und den Abstand der fla
chen p⁺-Bereiche 26 und 27 erzielt wird. Die Durchbruchspan
nung innerhalb der p-Schutzringe 24 und 25 wird so einge
stellt, daß eine vorgegebene Spannung durch die Dotiertiefe,
die Fremdstoffkonzentration und den Abstand der inneren Um
fangsflächen erzielt wird. Ferner wird die Durchbruchspan
nung des pn-Übergangs zwischen den n⁺-Kontaktbereichen 28
und 29 sowie den p-Schutzringen 24 und 25 auf einen vorgege
benen Wert eingestellt.
Genauer gesagt, weist eine erste Spannungsklemmschaltung den
ersten p-Schutzring 24, den ersten, flachen p⁺-Bereich 26
und den ersten n⁺-Kontaktbereich 28 auf. Ähnlich weist eine
zweite Spannungsklemmschaltung den zweiten p-Schutzring 25,
den zweiten, flachen p⁺-Bereich 27 sowie den zweiten n⁺-
Kontaktbereich 29 auf. Die Schwellenspannungen der zwei
MOSFETs werden dadurch genau eingestellt, daß die Fremd
stoffkonzentration der Wannenbereiche 6 und 7, der Kanalab
stand zwischen der Source und dem Drain sowie die Dicke des
Gateoxidfilms eingestellt werden. Das Dotieren der oben an
gegebenen p- und n-Fremdstoff kann unter Verwendung von
Ionenimplantation und thermischer Diffusion erfolgen.
Auf der Oberfläche des n-Substrats 1 wird ein Siliziumoxid
film 18 ausgebildet. Zwischen den Sourcebereichen 8 und 9
sowie den Drainbereichen 10 und 11 wird der Siliziumoxidfilm
18 als Gateoxidfilm 12 bzw. 13 verwendet. Auf den Gateoxid
filmen 12 und 13 werden jeweils Gateelektroden 19 bzw. 20
ausgebildet. An einer gewünschten Stelle wird im Silizium
oxidfilm 18 ein Kontaktloch ausgebildet, und es wird eine
Aluminiumelektrode hergestellt. Durch einen Aluminiuman
schlußdraht auf dem Siliziumoxidfilm 18 werden der erste n⁺-
Kontaktbereich 28 und die Gateelektrode 19 des ersten MOSFET
angeschlossen. Ähnlich werden der zweite n⁺-Kontaktbereich
29 und die Gateelektrode 20 des zweiten MOSFET angeschlos
sen.
Obwohl die erste und die zweite Spannungsklemmschaltung vom
ersten bzw. zweiten Anodenbereich 4 bzw. 5 im Ausführungs
beispiel von Fig. 1 umgeben werden, können die Klemmschal
tungen in der Nähe der p-Gatebereiche 2 und 3 ausgebildet
sein, oder sie können von den p-Gatebereichen 2 und 3 um
schlossen werden. Obwohl in Fig. 1 ein Phototriac mit zwei
Photothyristoren dargestellt ist, kann die Erfindung auf
einen einzelnen Photothyristor angewendet werden.
Fig. 2 zeigt ein vergrößertes Diagramm der ersten Spannungs
klemmschaltung von Fig. 1. Der Einfachheit halber ist nur
der Bereich dargestellt, der vom linken Ring des ersten Ano
denbereichs 4 umgeben wird. Aus demselben Grund ist nur ein
Querschnitt des ersten, flachen p⁺-Bereichs 26 dargestellt.
Wenn eine zwischen die Klemmen T1 und T2 des Schalt-Bauele
ments gelegte Vorspannung kleiner als eine Durchschlagspan
nung VP ist, die eine Durchschlagspannung VP1 über den Ab
stand L1 zwischen dem p-Schutzring 24 im potentialfreien Zu
stand und dem Anodenbereich 4, sowie eine Durchschlagspan
nung VP2 über den Abstand L2 der Innenumfangsflächen des p-
Schutzrings 24 beinhaltet, ist der n⁺-Kontaktbereich 28 ge
genüber dem n-Substrat 1 leitend, so daß das Potential VG
dieses n⁺-Kontaktbereichs 28 mit demjenigen des n-Substrats
1 identisch wird. Wenn eine Vorspannung angelegt wird, die
die Durchschlagspannung VP überschreitet, erstreckt sich
eine Verarbeitungsschicht ganz zwischen dem Anodenbereich 4
und dem p-Schutzring 24. Auch erstreckt sich eine Verar
mungsschicht durch das Innere des p-Schutzrings 24, so daß
der n⁺-Kontaktbereich 28 elektrisch vom n-Substrat 1 iso
liert ist. Im Ergebnis wird der n⁺-Kontaktbereich 28 auf
eine konstante Spannung geklemmt. Der flache p⁺-Bereich 26,
von dem nur der Querschnitt zu sehen ist, wird durch Ionen
implantation oder dergleichen gebildet, um die Durchschlag
spannung genauer einzustellen.
Fig. 3 veranschaulicht ein anderes Beispiel einer Spannungs
klemmschaltung bei der Erfindung. Bei der Spannungsklemmschaltung
von Fig. 3 dient die Anode 4 auch als den n⁺-Kon
taktbereich 28 umschließender Schutzring. Anders gesagt,
entspricht die Spannungsklemmschaltung von Fig. 3 derjenigen
von Fig. 2, wobei der Abstand L1 weggefallen ist. Daher wird
bei der Spannungsklemmschaltung von Fig. 3 die maximale an
den n⁺-Kontaktbereich 28 gelegte Klemmspannung zum Erzielen
eines vorgegebenen Wertes eingestellt, was dadurch erfolgt,
daß der Abstand L3 der Innenumfangsflächen des Anodenbe
reichs 4 eingestellt wird. Anders gesagt, erstreckt sich,
wenn die Vorspannung einen vorgegebenen Wert überschreitet,
eine Verarbeitungsschicht durch das Innere des Anodenbe
reichs 4, wodurch der n⁺-Kontaktbereich 28 elektrisch vom
n-Substrat 1 isoliert wird.
Fig. 4 ist ein Diagramm, das die Beziehung zwischen dem Ab
stand W=L1+(L2/2) und der Durchschlagspannung VP in der
Spannungsklemmschaltung von Fig. 2 zeigt. Die Abszisse re
präsentiert den Abstand W (µm), und die Ordinate repräsen
tiert die Durchschlagspannung VP (V). Die geneigte gerade
Linie repräsentiert die Beziehung, wie sie durch Berechnung
bestimmt wurde, und die zwei schwarzen Punkte repräsentieren
experimentelle Daten. Eine Spannungsklemmschaltung kann un
ter Verwendung dieses Diagramms entworfen werden.
Bei der Messung der experimentellen Daten von Fig. 4 betrug
der spezifische Widerstand des n-Siliziumsubstrats 1
50 Ω·cm; die Fremdstoffkonzentration in der Nähe der Ober
fläche des p-Schutzrings 24 betrug 2×1017 cm-3; der p-
Schutzring 24 wies eine Tiefe von 37 µm und eine Fremdstoff
konzentration von 2×1017 cm-3 an der Oberfläche auf; der
n-Kontaktbereich 28 wies eine Tiefe von 3,8 µm und eine
Fremdstoffkonzentration von 3×1019 cm-3 an der Oberfläche
auf.
Gemäß der Erfindung wird die maximale an das Gate des MOSFET
mit Nulldurchgang-Schaltfunktion eines Schalt-Bauelements
gelegte Spannung begrenzt, wodurch Durchschläge des Gate
oxidfilms dieses MOSFET verringert werden können. Auch wird
das auf das Substrat bezogene Potential des mit dem Gate des
MOSFET verbundenen Anschlußdrahtes verringert, um das Erfor
dernis eines Passivierungsfilms aus halbisolierendem Poly
silizium auf dem n-Substrat sowie eines Siliziumnitridfilms
zu vermeiden, was dazu führt, daß die Herstellkosten des
Schalt-Bauelements verringert werden.
Claims (8)
1. Schalt-Bauelement, das auf der Hauptfläche eines n-
Halbleitersubstrats (1) ausgebildet ist, gekennzeichnet
durch
- - einen Thyristor (4, 1, 2, 14);
- - einen MOSFET (7, 9, 11, 13, 20) zum Versehen des Thyri stors (4, 1, 2, 14) mit einer Nulldurchgang-Schaltfunktion, welcher MOSFET eine während des normalen Betriebszustandes mit dem n-Substrat elektrisch verbundene Gateelektrode (20) aufweist; und
- - eine Spannungsklemmschaltung (25, 29; 5, 29) zum Verhin
dern, daß die an die Gateelektrode (20) gelegte Spannung
einen vorgegebenen Wert überschreitet, welche Spannungs
klemmschaltung folgendes aufweist:
- - einen n⁺-Kontaktbereich (29), der in der Oberflächen schicht des n-Substrats (1) ausgebildet ist und mit der Gateelektrode (20) verbunden ist; und
- - einen p-Schutzring (25; 5), der den n⁺-Kontaktbereich (29) umgibt;
- - wobei sich eine Verarmungsschicht durch das gesamte In nere des p-Schutzrings (25; 5) erstreckt, wenn die an die Gateelektrode (20) angelegte Spannung eine vorgegebene Span nung überschreitet, um den n⁺-Kontaktbereich (29) elektrisch vom n-Substrat (19) zu isolieren.
2. Schalt-Bauelement nach Anspruch 1, gekennzeichnet
durch:
- - einen zweiten Thyristor (5, 1, 3, 15), der so ausgebildet ist, daß er zusammen mit dem ersten Thyristor (4, 1, 2, 14) einen Triac bildet;
- - einen zweiten MOSFET (6, 8, 10, 12, 19) zum Versehen des zweiten Thyristors (5, 1, 3, 15) mit einer Nulldurchgang- Schaltfunktion, welcher zweite MOSFET eine während des nor malen Betriebszustandes mit dem n-Substrat elektrisch ver bundene zweite Gateelektrode (19) aufweist; und
- - eine zweite Spannungsklemmschaltung (24, 28) zum Verhin
dern, daß die an die zweite Gateelektrode (19) gelegte Span
nung einen vorgegebenen Wert überschreitet, welche zweite
Spannungsklemmschaltung folgendes aufweist:
- - einen zweiten n⁺-Kontaktbereich (28), der in der Oberflä chenschicht des n-Substrats (1) ausgebildet ist und mit der zweiten Gateelektrode (19) verbunden ist; und
- - einen zweiten p-Schutzring (24), der den zweiten n⁺-Kon taktbereich (28) umgibt;
- - wobei sich eine Verarmungsschicht durch das gesamte In nere des zweiten p-Schutzrings (24) erstreckt, wenn die an die zweite Gateelektrode (19) angelegte Spannung eine vorge gebene Spannung überschreitet, um den zweiten n⁺-Kontaktbe reich (28) elektrisch vom n-Substrat (19) zu isolieren.
3. Schalt-Bauelement nach Anspruch 1, dadurch gekennzeich
net, daß sich der erste p-Schutzring (25) im potentialfreien
Zustand befindet.
4. Schalt-Bauelement nach Anspruch 2, dadurch gekennzeich
net, daß sich der erste und der zweite p-Schutzring (25, 24)
im potentialfreien Zustand befinden.
5. Schalt-Bauelement nach Anspruch 4, dadurch gekennzeich
net, daß ein erster und ein zweiter Thyristor (4, 1, 2, 14;
5, 1, 3, 15) einen ersten bzw. einen zweiten Anodenbereich
(4, 5) aufweisen, die den ersten bzw. zweiten p-Schutzring
(25, 24) umgeben.
6. Schalt-Bauelement nach Anspruch 5, dadurch gekennzeich
net, daß erste, flache p⁺-Bereiche (27) entlang dem Außen
umfang des ersten p-Schutzrings (25) und dem Innenumfang des
gegenüberliegenden zweiten Anodenbereichs (5) ausgebildet
sind und zweite, flache p⁺-Bereiche (26) entlang dem Außen
umfang des zweiten p-Schutzrings (24) und dem Innenumfang
des gegenüberliegenden ersten Anodenbereichs (4) ausgebildet
sind.
7. Schalt-Bauelement nach Anspruch 2, dadurch gekennzeich
net, daß der erste und der zweite Thyristor (4, 1, 2, 14; 5,
1, 3, 15) einen ersten bzw. zweiten Anodenbereich (4, 5)
aufweisen und der erste und der zweite p-Schutzring (25, 24)
integral mit dem zweiten bzw. ersten Anodenbereich (5, 4)
ausgebildet sind.
8. Schalt-Bauelement nach Anspruch 2, dadurch gekennzeich
net, daß der erste und der zweite Thyristor (4, 1, 2, 14; 5,
1, 3, 15) einen ersten bzw. einen zweiten Anodenbereich (4,
5) aufweisen, die in der Oberflächenschicht des n-Substrats
(1) ausgebildet sind, und daß der zweite und der erste
MOSFET (6, 8, 10, 12, 19; 7, 9, 11, 13, 20) in p-Wannen (6,
7) ausgebildet sind, die vom ersten bzw. zweiten Anodenbe
reich (4, 5) umgeben werden.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2813092 | 1992-02-14 | ||
| JP18370692A JP2863041B2 (ja) | 1992-02-14 | 1992-07-10 | スイッチング素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4304273A1 true DE4304273A1 (de) | 1993-08-19 |
| DE4304273C2 DE4304273C2 (de) | 1999-06-10 |
Family
ID=26366175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4304273A Expired - Fee Related DE4304273C2 (de) | 1992-02-14 | 1993-02-12 | Schalt-Bauelement |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5293051A (de) |
| DE (1) | DE4304273C2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19807569C2 (de) * | 1997-02-24 | 2001-07-26 | Sharp Kk | Zweirichtungs-Thyristor-Vorrichtung |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5372955A (en) * | 1993-08-02 | 1994-12-13 | United Microelectronics Corporation | Method of making a device with protection from short circuits between P and N wells |
| EP0673072B1 (de) * | 1994-03-18 | 2003-05-28 | Hitachi, Ltd. | Halbleiteranordnung mit einem lateralen Bipolartransistor |
| US5629536A (en) * | 1995-11-21 | 1997-05-13 | Motorola, Inc. | High voltage current limiter and method for making |
| US5686857A (en) * | 1996-02-06 | 1997-11-11 | Motorola, Inc. | Zero-crossing triac and method |
| US5841176A (en) * | 1996-03-01 | 1998-11-24 | Foveonics, Inc. | Active pixel sensor cell that minimizes leakage current |
| US20010048140A1 (en) * | 1997-04-10 | 2001-12-06 | Inao Toyoda | Photo sensing integrated circuit device and related circuit adjustment |
| DE69838978D1 (de) * | 1998-06-19 | 2008-02-21 | St Microelectronics Srl | Monolitische integrierte Anordnung mit Schutzstruktur |
| TW451423B (en) * | 2000-02-01 | 2001-08-21 | Ind Tech Res Inst | Latch-up structure for improving CMOS processing using latch-up ion implantation and the manufacturing method thereof |
| FR2819102B1 (fr) * | 2000-12-29 | 2003-04-04 | St Microelectronics Sa | Commutateur electronique bidirectionnel bistable a commande par impulsions |
| US10411694B2 (en) | 2016-07-22 | 2019-09-10 | Abb Schweiz Ag | Solid state switch system |
| US10554201B2 (en) | 2016-07-22 | 2020-02-04 | Abb Schweiz Ag | Solid state switch system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4489340A (en) * | 1980-02-04 | 1984-12-18 | Nippon Telegraph & Telephone Public Corporation | PNPN Light sensitive semiconductor switch with phototransistor connected across inner base regions |
| US4612562A (en) * | 1984-06-05 | 1986-09-16 | Kabushiki Kaisha Toshiba | PNPN switch device with capacitor formed outside active device areas |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4622568A (en) * | 1984-05-09 | 1986-11-11 | Eaton Corporation | Planar field-shaped bidirectional power FET |
-
1993
- 1993-02-11 US US08/016,546 patent/US5293051A/en not_active Expired - Lifetime
- 1993-02-12 DE DE4304273A patent/DE4304273C2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4489340A (en) * | 1980-02-04 | 1984-12-18 | Nippon Telegraph & Telephone Public Corporation | PNPN Light sensitive semiconductor switch with phototransistor connected across inner base regions |
| US4612562A (en) * | 1984-06-05 | 1986-09-16 | Kabushiki Kaisha Toshiba | PNPN switch device with capacitor formed outside active device areas |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19807569C2 (de) * | 1997-02-24 | 2001-07-26 | Sharp Kk | Zweirichtungs-Thyristor-Vorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| US5293051A (en) | 1994-03-08 |
| DE4304273C2 (de) | 1999-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69230362T2 (de) | Konstantspannungsdiode, diese enthaltender Leistungswandler und Verfahren zur Herstellung einer Konstantspannungsdiode | |
| DE3878037T2 (de) | Vertikaler mosfet mit einer spannungsregler-diode, die sich nicht tief unter der oberflaeche befindet. | |
| DE3852986T2 (de) | Vertikale MOSFET-Vorrichtung mit Schutz. | |
| DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
| DE2226613C3 (de) | Schutzvorrichtung für einen Isolierschicht-Feldeffekttransistor | |
| DE19903028A1 (de) | MOS-Halbleiteranordnung | |
| DE3806164C2 (de) | ||
| DE2047166A1 (de) | Halbleitervorrichtung | |
| DE1918222A1 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
| DE2832154C2 (de) | ||
| DE2536277A1 (de) | Halbleiteranordnung | |
| DE4304273C2 (de) | Schalt-Bauelement | |
| DE4230319A1 (de) | Leistungsschaltende halbleitereinrichtung mit einem si-thyristor und einem in kaskade angeschlossenen mos-feldeffekttransistor | |
| DE2604088B2 (de) | Integrierte Halbleiterschaltung | |
| DE19528998A1 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
| DE2030423A1 (de) | Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc | |
| EP0017980B1 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
| DE1539070A1 (de) | Halbleiteranordnungen mit kleinen Oberflaechenstroemen | |
| DE2136509A1 (de) | Halbleitervorrichtung | |
| DE3102916C2 (de) | Thyristor | |
| EP0179099B1 (de) | Monolithisch integrierte planare halbleiteranordnung und verfahren zu deren herstellung | |
| DE1910447A1 (de) | Halbleiterbauelement | |
| DE3147505C2 (de) | ||
| DE2002841A1 (de) | Halbleitervorrichtung | |
| DE2718185A1 (de) | Halbleiter-verbundanordnung fuer hohe spannungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8128 | New person/name/address of the agent |
Representative=s name: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |