[go: up one dir, main page]

DE4139031A1 - Verfahren zur herstellung eines gedruckten substrats - Google Patents

Verfahren zur herstellung eines gedruckten substrats

Info

Publication number
DE4139031A1
DE4139031A1 DE4139031A DE4139031A DE4139031A1 DE 4139031 A1 DE4139031 A1 DE 4139031A1 DE 4139031 A DE4139031 A DE 4139031A DE 4139031 A DE4139031 A DE 4139031A DE 4139031 A1 DE4139031 A1 DE 4139031A1
Authority
DE
Germany
Prior art keywords
solder
substrate
conductor structure
mol
electroless plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4139031A
Other languages
English (en)
Inventor
Minoru Fujita
Naoshige Kawasaki
Masatoshi Sunamoto
Takeshi Morita
Takashi Takahama
Osamu Hayashi
Syunsuke Uzaki
Toshihide Sudou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4139031A1 publication Critical patent/DE4139031A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48Coating with alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0392Pretreatment of metal, e.g. before finish plating, etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0571Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines gedruckten Substrats. Insbesondere betrifft sie ein Verfahren zur Herstellung eines gedruckten Substrats, bei dem Lot auf eine Leiterstruktur aufgetragen wird.
Ein konventionelles Verfahren zum Auftragen von Lot auf eine aus Kupfer bestehende Leiterstruktur auf einem Substrat wird unter Bezugnahme auf Fig. 7 am Beispiel eines Heißluftauf­ schmelzverfahrens beschrieben.
Das strukturierte und mit einem Lötabdecklack beschichtete gedruckte Substrat 1 wird für eine vorbestimmte Zeit in einen Behälter 2 getaucht, in dem sich geschmolzenes Lot 3 befin­ det. Wenn das gedruckte Substrat 1 aus dem Behälter gehoben wird, wird Gas 4 hoher Temperatur und hohen Drucks auf die Substratoberfläche geblasen, um überschüssiges Lot, das sich auf der Kupferleiterstruktur abgesetzt hat, wegzublasen; da­ durch erfolgt ein Abdecken eines vorbestimmten Teils der Kupferleiterstruktur mit Lot.
Nachstehend wird ein Verfahren zur Herstellung eines gedruck­ ten Vielschichtsubstrats beschrieben, bei dem die oben ge­ nannte Lotüberzugstechnik angewandt wird.
Schritt 1: Strukturieren elektrisch leitfähiger Platten, die Innenschichten bilden.
Schritt 2: Behandeln der Oberflächen der Innenschichten bil­ denden elektrisch leitfähigen Platten (Anoxidieren).
Schritt 3: Laminieren von Schichten einschließlich der Innen­ schichten und Verpressen des Laminats.
Schritt 4: Bilden eines Durchgangslochs in dem Laminat.
Schritt 5: Verkupfern des Laminats.
Schritt 6: Strukturieren von Leiterzügen auf dem Laminat.
Schritt 7: Aufdrucken eines Lötabdecklacks und von Symbolen.
Schritt 8: Heißluftaufschmelzen von Lot.
Schritt 9: Bearbeiten der Außenkonfiguration des gedruckten Substrats.
Bei dem konventionellen Verfahren zur Herstellung eines ge­ druckten Substrats bestanden jedoch folgende Probleme. Wie Fig. 8 und 9 zeigen, war es schwierig, die Kupferleiterstruktur 5 gleichmäßig mit dem Lot 6 zu überziehen, und die Lötschicht tendierte zu großer Dicke, und zwar aufgrund der Grenzflä­ chenspannung des Lots 6 an dem Teil, an dem der Oberflächen­ bereich der Kupferleiterstruktur klein und der Abstand zwi­ schen den strukturierten Leitern gering war, wodurch die Ge­ fahr eines Kurzschlusses zwischen benachbarten Leitern be­ stand (wie durch A in Fig. 8 angedeutet ist). Eine hohe Ein­ stellung des Drucks des Gases 4 zum Wegblasen von überschüs­ sigem Lot 6 zur Vermeidung der Gefahr eines Kurzschlusses führte dagegen zu einer unzureichenden Dicke der Lötschicht auf der Leiterstruktur (wie durch B in Fig. 9 angedeutet ist), einer verschlechterten Benetzbarkeit bei der Montage von Bauelementen und einer verminderten Zuverlässigkeit der Anschlüsse der Bauelemente.
Bei Festlegung der Bauelement-Befestigungspositionen durch eine Bilderkennungseinrichtung konnten ferner keine genauen Positionen erhalten werden, weil das Lot eine gekrümmte Ober­ fläche hat, die zum Glänzen tendiert, so daß ein Bereich um das Lot herum reflektiert wurde.
Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung eines gedruckten Substrats bereitzustellen, das ein gleich­ mäßiges Auftragen von Lot auf die Leiterstruktur ermöglicht, und zwar ungeachtet der Größe des Oberflächenbereichs, in dem die Leiterstruktur gebildet ist, und ohne in der Lotober­ fläche Unebenheiten zu verursachen, wobei die Gefahr eines Kurzschlusses auch an einem Teil vermieden wird, an dem der Oberflächenbereich der Leiterstruktur klein und der Abstand zwischen benachbarten Leitern gering ist, wobei eine hohe Zuverlässigkeit der Anschlüsse der Bauelemente gewährleistet, das Erkennungsvermögen einer Bilderkennungseinrichtung beim Anbringen der Bauelemente verbessert und die Lagegenauigkeit der Bauelemente erhöht werden.
Gemäß der Erfindung wird ein Verfahren zur Herstellung eines gedruckten Substrats bereitgestellt, das folgende Schritte umfaßt: Bilden einer Leiterstruktur auf einem Substrat und Auftragen einer Zinn und Blei als Hauptkomponenten enthal­ tenden Lotlegierung auf die Leiterstruktur durch stromloses Plattieren.
Gemäß der Erfindung wird ein Verfahren zur Herstellung eines gedruckten Substrats bereitgestellt, das folgende Schritte umfaßt: Bilden einer Leiterstruktur auf einem Substrat, Auf­ bringen eines Lötabdecklacks auf einen Teil der Leiterstruk­ tur und Auftragen einer Zinn und Blei als Hauptkomponenten enthaltenden Lotlegierung auf den übrigen freiliegenden Teil der Leiterstruktur durch stromloses Plattieren.
Bei dem erfindungsgemäßen Verfahren zur Herstellung eines gedruckten Substrats wird zum stromlosen Plattieren eine Badlösung mit 0,1 mol/l Zinn, 0,01 mol/l Blei, 0,2 mol/l organischer Sulfonsäure und 2 mol/l Thioharnstoff als Haupt­ komponenten eingesetzt.
Da bei der Erfindung stromloses Plattieren angewandt wird, hat auf eine freiliegende metallische Leiterstruktur auf­ getragenes Lot eine ebene Oberfläche und gleichmäßige Dicke.
Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausfüh­ rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1 ein Flußdiagramm, das die Schritte des stromlosen Plattierens als Hauptschritte bei einem Verfahren zur Herstellung eines gedruckten Substrats gemäß Beispiel 1 der Erfindung im einzelnen zeigt;
Fig. 2 einen Querschnitt eines Oberflächenteils des durch das stromlose Plattieren gemäß Beispiel 1 herge­ stellten gedruckten Substrats;
Fig. 3A ein Bild des Oberflächenbereichs einer auf dem gedruckten Substrat gebildeten Lötschicht;
Fig. 3B ein Bild eines Teils der Lötschicht in vergrößer­ tem Maßstab;
Fig. 4 eine Tabelle der Beziehungen zwischen der Dicke der Lötschicht und des Zinnanteils in der Schicht gemäß Fig. 3;
Fig. 5 ein Diagramm der Beziehung zwischen der Plattier­ zeit und der Dicke der Lötschicht bei einem strom­ losen Plattierschritt gemäß Fig. 1;
Fig. 6 ein durch Löten eines IC-Gehäuses auf die Löt­ schicht von Fig. 3 erhaltenes Beispiel, wobei Fig. 6A einen Zustand an einem gelöteten Teil und Fig. 6B einen Teil des gelöteten Teils in vergrößertem Maßstab zeigt;
Fig. 7 eine Darstellung, die das Auftragen von Lot auf ein gedrucktes Substrat durch Heißluftaufschmelzen zeigt;
Fig. 8 einen Querschnitt, der einen Oberflächenbereich eines durch ein konventionelles Verfahren herge­ stellten gedruckten Substrats zeigt; und
Fig. 9 einen Querschnitt, der ein weiteres Beispiel eines Oberflächenbereichs eines durch ein konventionel­ les Verfahren hergestellten gedruckten Substrats zeigt.
BEISPIEL 1
Es wird ein Beispiel der Herstellung eines gedruckten Substrats mit einer Kupferleiterstruktur beschrieben.
Schritt 1: Strukturieren von Innenschichten bildenden elektrisch leitenden Platten.
Schritt 2: Behandeln der Oberfläche jeder elektrisch lei­ tenden Platte.
Schritt 3: Laminieren von Platten einschließlich der leit­ fähigen Innenplatten und Verpressen derselben.
Schritt 4: Bohren eines Durchgangslochs in das Laminat.
Schritt 5: Verkupfern einer Platte.
Schritt 6: Strukturieren einer elektrisch leitfähigen Vielschichtplatte (durch ein Strukturmetallisierungs- oder ein Überdeckungsverfahren).
Schritt 7: Aufdrucken eines Lötabdecklacks und von Symbolen.
Schritt 8: Stromloses Aufbringen einer Lötschicht.
Schritt 9: Bearbeiten der Außenkonfiguration der elektrisch leitenden Vielschichtplatte.
Die oben genannten Schritte resultieren in einer gedruckten Leiterplatte, bei der Lot durch stromloses Plattieren auf die Kupferleiterstruktur aufgetragen ist.
Bei den oben genannten Schritten sind Schritt 8 und Schritt 9 gegeneinander austauschbar.
Nachstehend wird das stromlose Aufbringen einer Lötschicht gemäß Schritt 8 im einzelnen beschrieben.
Schritt 8-1: Entfetten (mit einer Säure).
Dabei werden Flecken und Öl auf der Oberfläche der gedruckten Leiterplatte und Oxide auf der Kupferleiterstruktur entfernt.
Schritt 8-2: Sanft-Ätzen (wäßrige Ammoniumpersulfatlösung).
Dabei wird die Oberfläche der Kupferleiterstruktur um ca. 0,5-2 µm unter Freilegung einer sauberen Kupferoberfläche geätzt.
Schritt 8-3: Beizen (verdünnte Schwefelsäure).
Dabei werden Oxide auf der Kupferoberfläche entfernt.
Schritt 8-4: Vortauchen.
Vor dem regulären Tauchen des gedruckten Substrats wird dieses in eine Flüssigkeit, die den gleichen pH-Wert und die gleiche Konzentration eines Zusatzstoffs wie das reguläre Lötbad hat, zum Benetzen des gedruckten Substrats getaucht, um das Abscheiden des Lots zu stabilisieren, den Eintritt von Verunreinigungen in das reguläre Lötbad zu verhindern und die Lebensdauer der Badlösung zu verlängern.
Schritt 8-5: Stromloses Aufbringen einer Lötschicht (mit einer Säure).
Zum stromlosen Plattieren wurde eine Badlösung mit 0,1 mol/l Zinn, 0,01 mol/l Blei, 0,2 mol/l organischer Sulfonsäure und 2 mol/l Thioharnstoff als Hauptkomponenten eingesetzt. Das stromlose Plattieren wurde auf einem Kupferlötaugenbild auf einem Substrat mit einer Teilung von 250 µm und einer Breite von 100 µm bei einer Plattiertemperatur von 70°C für die Dauer von 15 min durchgeführt.
Fig. 3 zeigt einen Zustand der auf das Kupferlötaugenbild aufgetragenen Lötschicht, die gemäß dem oben genannten Schritt erhalten wurde. Fig. 4 zeigt die Beziehung zwischen der Dicke der Lötschicht und dem Zinnanteil.
Wenn zum stromlosen Plattieren die Badlösung mit der oben beschriebenen Zusammensetzung verwendet wird, kann die Löt­ schicht mit der gewünschten Dicke auf dem Kupferlötaugenbild durch Einstellen einer Plattierzeit gemäß Fig. 5 gebildet werden.
Beim stromlosen Plattieren läuft an der Kupfer/Badlösungs- Grenzfläche eine Reaktion ab, wodurch eine Lötschicht ge­ bildet wird, auf die ein benachbartes Kupferlötaugenbild keinen Einfluß hat. Da die Reaktion nur an der Kupfer/Bad­ lösungs-Grenzfläche abläuft, kann ferner die ursprüngliche Form des Kupferlötaugenbilds erhalten bleiben, auch wenn die Lötschicht abgeschieden wird, und der obere Teil des Kupfer­ lötaugenbilds 5 kann seine ebene Form beibehalten (Fig. 2).
Gemäß diesem Beispiel kann also eine ebene Lötschicht 7 auf dem Kupferlötaugenbild mit einer sehr kleinen Teilung präzise gebildet werden.
Fig. 6A und 6B zeigen ein Beispiel, bei dem ein IC-Gehäuse durch ein Impulsaufheizverfahren bei 270°C für die Dauer von 5 min auf das Lötaugenbild gelötet wird, auf dem gemäß den oben beschriebenen Schritten eine Lötschicht aufgebracht ist.
Beim Messen der Ablösefestigkeit an dem gelöteten Teil wurde gefunden, daß ein Anschlußdraht des IC-Gehäuses ohne ein Ablösen an dem gelöteten Teil gebrochen war. Es konnte also ein ausgezeichnetes Ergebnis erzielt werden.
Wie oben beschrieben wurde, kann bei diesem Beispiel eine Lötschicht mit einer genau eingestellten Dicke auf einem Lötaugenbild mit einer sehr kleinen Teilung eines gedruckten Substrats gebildet und infolgedessen ein IC-Gehäuse mit einer sehr kleinen Teilung leicht durch Löten an dem Lötaugenbild befestigt werden.
Schritt 8-6: Aktivieren der Lötfläche (mit einer Säure).
Dabei werden Flecken und Oxide auf der Lötschicht entfernt.
BEISPIEL 2
Beim obigen Beispiel 1 wird der Lötabdecklack auf einen Teil der Leiterstruktur aufgebracht und die Lotlegierung durch stromloses Plattieren auf den übrigen freiliegenden Teil auf­ getragen. Jedoch wird bei diesem Beispiel die Lotlegierung durch stromloses Plattieren auf die gesamte Leiterstruktur ohne Aufbringen des Lötabdecklacks aufgetragen. Bei diesem Beispiel kann die gleiche Wirkung erzielt werden.
Die auf die Kupferleiterstruktur aufgetragene Lotlegierung kann 1 Gew.-% oder weniger Antimon enthalten.
Das für den Schritt 8-1 verwendete Entfettungsmittel kann alkalisch sein.
Zum Sanft-Ätzen in Schritt 8-2 kann eine Lösung eingesetzt werden, die Natriumpersulfat, Kaliumpersulfat, Schwefelsäure + Wasserstoffperoxid oder Ammoniumpersulfat + Schwefelsäure als Hauptkomponenten umfaßt.
Zum Beizen in Schritt 8-3 kann organische Säure, Salzsäure oder Salpetersäure eingesetzt werden.
Die Kupferleiterstruktur kann durch Volladditiv- oder Halb­ additivtechnik gebildet werden.
Ein oder mehrere der Schritte 8-1 bis 8-6 zum stromlosen Aufbringen einer Lötschicht können entfallen.
Bei dem gedruckten Substrat kann eine Kupferleiterstruktur auf einer einzigen Oberfläche oder auf beiden Oberflächen des Substrats gebildet werden. Ferner kann das gedruckte Substrat ein Vielschichtsubstrat sein, das beispielsweise aus vier oder mehr Laminatschichten besteht. Außerdem kann das Sub­ strat aus Keramik, spritzgegossenem Kunststoff oder Glas be­ stehen. Das Substrat kann auch eine gekrümmte Oberfläche haben.
Wie oben beschrieben wurde, wird gemäß der Erfindung eine Leiterstruktur auf einem Substrat gebildet und eine Zinn und Blei als Hauptkomponenten enthaltende Lotlegierung durch stromloses Plattieren entweder auf die gesamte Leiterstruktur oder einen Teil davon aufgetragen, wobei nach dem Bilden der Leiterstruktur ein Lötabdecklack aufgebracht werden kann. Infolgedessen kann die Lotlegierung ungeachtet der Dimen­ sionen der Leiterstruktur und des Abstands zwischen ihren benachbarten Leitern gleichmäßig und eben auf die Leiter­ struktur aufgetragen werden, wodurch die Zuverlässigkeit der Anschlüsse der Bauelemente bei der Montage und die Genauig­ keit der Lagebeziehungen zwischen den Bauelementen verbessert werden können.

Claims (7)

1. Verfahren zur Herstellung eines gedruckten Substrats, gekennzeichnet durch folgende Schritte:
Bilden einer Leiterstruktur auf einem Substrat und
Auftragen einer Zinn und Blei als Hauptkomponenten enthalten­ den Lotlegierung auf die Leiterstruktur durch stromloses Plattieren.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat ein Vielschichtsubstrat ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat vor dem stromlosen Plattieren zum Benetzen in eine Lösung getaucht wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum stromlosen Plattieren eine Badlösung mit 0,1 mol/l Zinn, 0,01 mol/l Blei, 0,2 mol/l organischer Sulfonsäure und 2 mol/l Thioharnstoff als Hauptkomponenten eingesetzt wird.
5. Verfahren zur Herstellung eines gedruckten Substrats, gekennzeichnet durch folgende Schritte:
Bilden einer Leiterstruktur auf einem Substrat,
Aufbringen eines Lötabdecklacks auf einen Teil der Leiter­ struktur und
Auftragen einer Zinn und Blei als Hauptkomponenten enthalten­ den Lotlegierung auf den übrigen freiliegenden Teil der Lei­ terstruktur durch stromloses Plattieren.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Substrat ein Vielschichtsubstrat ist.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zum stromlosen Plattieren eine Badlösung mit 0,1 mol/l Zinn, 0,01 mol/l Blei, 0,2 mol/l organischer Sulfonsäure und 2 mol/l Thioharnstoff als Hauptkomponenten eingesetzt wird.
DE4139031A 1990-11-27 1991-11-27 Verfahren zur herstellung eines gedruckten substrats Ceased DE4139031A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32118390 1990-11-27
JP3285718A JPH04363093A (ja) 1990-11-27 1991-10-04 プリント基板の製造方法

Publications (1)

Publication Number Publication Date
DE4139031A1 true DE4139031A1 (de) 1992-06-11

Family

ID=26556002

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4139031A Ceased DE4139031A1 (de) 1990-11-27 1991-11-27 Verfahren zur herstellung eines gedruckten substrats

Country Status (6)

Country Link
JP (1) JPH04363093A (de)
KR (1) KR940009173B1 (de)
AU (1) AU8807891A (de)
CA (1) CA2056218A1 (de)
DE (1) DE4139031A1 (de)
GB (1) GB2250866A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4142658A1 (de) * 1991-12-19 1993-06-24 Siemens Ag Verfahren zum aufbringen von lot auf eine leiterplatte

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114885510B (zh) * 2022-04-18 2023-07-04 安捷利美维电子(厦门)有限责任公司 一种减少铜面油墨黑点污染的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH597361A5 (de) * 1975-05-06 1978-03-31 Amp Inc
DE3425214A1 (de) * 1984-07-09 1986-02-06 Riedel-De Haen Ag, 3016 Seelze Mittel fuer die stromlose abscheidung von zinn und/oder blei
DE4001876A1 (de) * 1989-01-24 1990-07-26 Okuno Chem Ind Co Zusammensetzung zum stromlosen verzinnen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1690274A1 (de) * 1967-06-28 1971-05-13 Telefunken Patent Verfahren zur Herstellung von mehr als zwei Leitungsebenen aufweisende Verdrahtungsplatten (Mehrschichtleiterplatten)
GB1310880A (en) * 1969-06-13 1973-03-21 Microponent Dev Ltd Multi-layer printed circuit board assemblies
GB2137421A (en) * 1983-03-15 1984-10-03 Standard Telephones Cables Ltd Printed circuits
DE3716640C2 (de) * 1986-05-19 1996-03-28 Harima Chemicals Inc Verfahren zur Herstellung eines Metallüberzuges auf einem Substratmetall

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH597361A5 (de) * 1975-05-06 1978-03-31 Amp Inc
DE3425214A1 (de) * 1984-07-09 1986-02-06 Riedel-De Haen Ag, 3016 Seelze Mittel fuer die stromlose abscheidung von zinn und/oder blei
DE4001876A1 (de) * 1989-01-24 1990-07-26 Okuno Chem Ind Co Zusammensetzung zum stromlosen verzinnen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hummel. M., Einführung in die Leiterplattentech- nologie, Eugen G. Leuze Verlag, Saulgau 1985, S. 89-91 *
JP-Abstract, Oct. 25, 1989, Vol. 13/No. 472, Appl. NO. 63-8125 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4142658A1 (de) * 1991-12-19 1993-06-24 Siemens Ag Verfahren zum aufbringen von lot auf eine leiterplatte

Also Published As

Publication number Publication date
GB9125275D0 (en) 1992-01-29
JPH04363093A (ja) 1992-12-15
KR940009173B1 (ko) 1994-10-01
AU8807891A (en) 1992-06-04
KR920011299A (ko) 1992-06-27
GB2250866A (en) 1992-06-17
CA2056218A1 (en) 1992-05-28

Similar Documents

Publication Publication Date Title
DE69125233T2 (de) Verfahren zur Herstellung von gedruckten Schaltungen
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE3016132C2 (de) Verfahren zur Herstellung von gegen Hitzeschockeinwirkung widerstandsfähigen gedruckten Schaltungen
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE3421988C2 (de)
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE68918210T2 (de) Selektive Lötmetallbildung auf Leiterplatten.
DE2509912A1 (de) Elektronische duennfilmschaltung
DE10236201A1 (de) Verfahren zur Schmutzentfernung aus Durchgangslöchern
DE2725096A1 (de) Verfahren zum praeparieren der oberflaeche eines dielektrischen materials fuer das stromlose aufbringen von metallschichten
DE19833593C2 (de) Verfahren zur selektiven Metallisierung
EP0279432B1 (de) Verfahren zur Herstellung einer stromlos abgeschiedenen, lötbaren Metallschicht
DE3536821C2 (de)
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE4139031A1 (de) Verfahren zur herstellung eines gedruckten substrats
DE19950562A1 (de) Verfahren zur Herstellung von chipartigen elektronischen Bauteilen
EP0757885B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE4201129A1 (de) Verdrahtungsplatten und verfahren zur herstellung derselben
DE3034175C2 (de)
DE4113261C2 (de)
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
EP0370133A1 (de) Verfahren zur Herstellung von Leiterplatten
DE3522852C2 (de) Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper
EP0202623B1 (de) Verfahren zur Metallisierung eines Substrates

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection