[go: up one dir, main page]

DE4120058A1 - CENTRAL UNIT - Google Patents

CENTRAL UNIT

Info

Publication number
DE4120058A1
DE4120058A1 DE19914120058 DE4120058A DE4120058A1 DE 4120058 A1 DE4120058 A1 DE 4120058A1 DE 19914120058 DE19914120058 DE 19914120058 DE 4120058 A DE4120058 A DE 4120058A DE 4120058 A1 DE4120058 A1 DE 4120058A1
Authority
DE
Germany
Prior art keywords
memory
central unit
microcode
erasable programmable
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19914120058
Other languages
German (de)
Inventor
Masayuki Hirokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4120058A1 publication Critical patent/DE4120058A1/en
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7828Architectures of general purpose stored program computers comprising a single central processing unit without memory
    • G06F15/7832Architectures of general purpose stored program computers comprising a single central processing unit without memory on one IC chip (single chip microprocessors)
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/24Loading of the microprogram

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)

Description

Die Erfindung bezieht sich auf eine preisgünstige Zen­ traleinheit (CPU), die Befehlssysteme enthält, welche je­ weils entsprechenden Verwendungszwecken angepaßt sind.The invention relates to an inexpensive Zen traleinheit (CPU), which contains command systems, each because appropriate uses are adapted.

Fig. 3 ist eine Draufsicht auf einen Universal-Mikrocompu­ ter, der eine Zentraleinheit (CPU) 40, eine Ein­ gabe/Ausgabe-Schaltung 41, einen Festspeicher (ROM) 42 und einen Schreib/Lesespeicher (RAM) 43 enthält und der ein breites Anwendungsgebiet in Nachrichtenübertragungsgeräten wie Faksimilegeräten, in Werkzeugmaschinen oder dgl. hat. Bei dem kürzlichen praktischen Einsatz eines derartigen Mi­ krocomputers wird entsprechend den Arten der verwendeten Mikrocomputer ein Mikrocode in einen nichtflüchtigen Spei­ cher wie einen Festspeicher oder dgl. eingeschrieben, der in der Zentraleinheit 40 enthalten ist. Fig. 3 is a plan view of a universal microcomputer which includes a CPU 40 , an input / output circuit 41 , a read only memory (ROM) 42 and a random access memory (RAM) 43 , and which is wide Field of application in communication devices such as facsimile devices, in machine tools or the like. Has. With the recent practical use of such Mi krocomputers microcode in a non-volatile SpeI is cher as a solid memory or the like according to the kinds of the microcomputer used. Enrolled included in the central unit 40.

Fig. 4 ist eine Blockdarstellung, die als Beispiel die Steuerung einer Zentraleinheit nach dem Stand der Technik durch einen solchen Mikrocode veranschaulicht. Diese Figur zeigt einen Mikrocode-Festspeicher 1, in dem Mikrocodes ge­ speichert sind, einen Decodierer 2 zum Decodieren eines Mi­ krocomputer-Befehls zu einem Mikrobefehl für eine Mikroope­ ration, ein Steuersignal 3 aus dem Decodierer, eine Sammel­ leitung 4 für das Lesen von von außen her zugeführten Be­ fehlen und dgl., eine interne Sammelleitung 5, ein Rechen- und Steuerwerk (ALU) 6 für das Ausführen eines jeden Mikro­ codes, eine Mikrobefehl-Übertragungsleitung 7 für das Über­ tragen eines Mikrobefehls, der einem jeweiligen Befehl aus dem Mikrocode-Festspeicher entspricht, eine Datensammellei­ tung 8 für die Ausgabe eines Ausführungsergebnisses des Re­ chen- und Steuerwerks, eine Kennungsleitung 9 zur Anzeige des Zustands des Ausführungsergebnisses, ein Kennungsregi­ ster 10 für das Speichern des Ausführungsergebniszustands und ein Register 11 zum Speichern von für das Ausführen ir­ gendeines Befehls benötigten Daten oder von Befehlsausfüh­ rungsergebnissen. Fig. 4 is a block diagram illustrating, by way of example, the control of a prior art central processing unit by such a microcode. This figure shows a microcode read-only memory 1 in which microcodes are stored, a decoder 2 for decoding a microcomputer instruction to a microinstruction for a microoperation, a control signal 3 from the decoder, a collecting line 4 for reading from Be supplied from the outside and the like., An internal bus 5 , an arithmetic and control unit (ALU) 6 for executing each micro code, a microinstruction transmission line 7 for the transmission of a microinstruction, the respective command from the microcode Read-only memory corresponds to a data collection line 8 for outputting an execution result of the arithmetic and control unit, an identification line 9 for displaying the state of the execution result, an identification register 10 for storing the execution result state and a register 11 for storing for executing ir Data required by a command or command execution results.

Die Funktion der Zentraleinheit nach dem Stand der Technik ist folgende:
Die Zentraleinheit liest einen Befehl ein, mit dem die Sam­ melleitung 4 beschickt ist. Der Decodierer 2 decodiert den Befehl und gibt das Steuersignal 3 an den Mikrocode-Fest­ speicher 1 ab. Der Mikrocode-Festspeicher 1 führt der Mi­ krobefehl-Übertragungsleitung 7 einen dem Steuersignal 3 entsprechenden Mikrobefehl zu. Das Rechen- und Steuerwerk 6 führt eine dem Mikrobefehl entsprechende Operation aus. Die für diese Operation erforderlichen Daten werden von der in­ ternen Sammelleitung 5 abgenommen, während ein Ergebnis dieser Operation der Datensammelleitung 8 und der Kennungs­ leitung 9 zugeführt wird. Das Kennungsregister 10 speichert einen gerade bestehenden Zustand. Falls bei dem Ausführen des Befehls der Inhalt des Registers 11 benötigt wird, wird er zu der internen Sammelleitung 5 ausgegeben, deren Inhalt in dem Register 11 gespeichert wird. Hierbei ist angenom­ men, daß der Mikrocode-Festspeicher 1 nicht veränderbar ist.
The function of the central unit according to the prior art is as follows:
The central unit reads a command with which the Sam melleitung 4 is loaded. The decoder 2 decodes the command and outputs the control signal 3 to the microcode read-only memory 1 . The microcode read-only memory 1 leads the micro command transmission line 7 to a micro command corresponding to the control signal 3 . The arithmetic and control unit 6 carries out an operation corresponding to the microinstruction. The data required for this operation are taken from the internal bus 5 , while a result of this operation is supplied to the data bus 8 and the identification line 9 . The identification register 10 stores a current state. If the content of the register 11 is required when the command is executed, it is output to the internal bus 5 , the content of which is stored in the register 11 . Here it is assumed that the microcode read-only memory 1 cannot be changed.

Infolgedessen wurde eine Zentraleinheit vorgeschlagen, die anstelle des Mikrocode-Festspeichers 1 einen löschbaren programmierbaren Mikrocode-Festspeicher (Mikrocode-EPROM) 12 gemäß der Darstellung in Fig. 5 enthält. Diese Figur zeigt eine Schreibsteuerschaltung 13 zum Steuern des Ein­ schreibens in den löschbaren programmierbaren Festspeicher 12, Daten- und Steuersignale 14 aus der Schreibsteuerschal­ tung und Schreibsteuersignale und Datensignale 15, die in den Mikrocomputer von außen her eingegeben werden.As a result, a central processing unit has been proposed which instead of the microcode read-only memory 1 contains an erasable programmable microcode read-only memory (microcode EPROM) 12 as shown in FIG. 5. This figure shows a write control circuit 13 for controlling the write in the erasable programmable read-only memory 12 , data and control signals 14 from the write control circuit and write control signals and data signals 15 which are input into the microcomputer from the outside.

Fig. 6A und 6B zeigen ein Gehäuse für das Anbringen der Zentraleinheit an einem Substrat in Draufsicht bzw. in Schnittansicht. Diese Figuren zeigen eine Zentraleinheit 21, ein Keramiksubstrat 22 zum Festlegen der Zentralein­ heit, eine obere Abdeckung 23, ein Klebemittel 25 zum Fest­ legen der oberen Abdeckung, Zuleitungsdrähte 26 für die Eingabe und Ausgabe von Signalen für die Zentraleinheit 21 und zur Stromversorgung sowie ein für Ultraviolett-Strahlen durchlässiges Glas 24. FIGS. 6A and 6B show a housing for attaching the central unit to a substrate in plan view and in sectional view. These figures show a central unit 21 , a ceramic substrate 22 for fixing the central unit, an upper cover 23 , an adhesive 25 for fixing the upper cover, lead wires 26 for the input and output of signals for the central unit 21 and for the power supply, and one for Ultraviolet rays transmissive glass 24 .

Die normale Funktion dieser Zentraleinheit als Zentralver­ arbeitungseinheit ist die gleiche wie bei dem vorstehend beschriebenen Fall, bei dem der Mikrocode-Festspeicher ver­ wendet ist. Wenn es erwünscht ist, den Mikrocode-Inhalt zu ändern, wird diese Funktion unterbrochen und der löschbare programmierbare Mikrocode-Festspeicher 12 von außen mit Ul­ traviolett-Strahlen bestrahlt, um dessen Inhalt zu löschen. Hierfür ist das in Fig. 6 gezeigte Gehäuse mit dem Glas 24 erforderlich. Nachdem der Inhalt gelöscht ist, werden von außen her die Schreibsteuerungs- und Datensignale 15 einge­ geben, wodurch die Schreibsteuerschaltung 13 die für das Einschreiben benötigten Daten- und Steuersignale 14 erzeugt und die erforderlichen Daten (Codes) in den löschbaren pro­ grammierbaren Mikrocode-Festspeicher 12 einschreibt.The normal function of this central processing unit as the central processing unit is the same as that in the case described above in which the microcode read only memory is used. If it is desired to change the microcode content, this function is interrupted and the erasable programmable microcode memory 12 is externally irradiated with ultraviolet rays to erase its content. The housing with the glass 24 shown in FIG. 6 is required for this. After the content is deleted, the write control and data signals 15 are entered from the outside, whereby the write control circuit 13 generates the data and control signals 14 required for writing and the required data (codes) in the erasable programmable microcode fixed memory 12 enroll.

In Zentraleinheiten nach dem Stand der Technik, die an­ stelle des in Fig. 4 gezeigten Mikrocode-Festspeichers einen Masken-Festspeicher enthalten, kann der Mikrocode nicht geändert werden. Außerdem haben die anderen Zen­ traleinheiten nach dem Stand der Technik, die gemäß Fig. 5 anstelle des Mikrocode-Festspeichers den löschbaren pro­ grammierbaren Festspeicher 12 enthalten, Nachteile wegen des komplizierten Arbeitsaufwands, weil für das Ändern des Inhalts des Festspeichers die Bestrahlung mit den Ultravio­ lett-Strahlen erforderlich ist, sowie ferner wegen des benötigten teuren Gehäuses.The microcode cannot be changed in central processing units according to the prior art, which contain a mask read-only memory instead of the microcode read-only memory shown in FIG. 4. In addition, the other central units according to the prior art, which, according to FIG. 5, contain the erasable programmable read-only memory 12 instead of the microcode read-only memory, have disadvantages because of the complicated work involved because the radiation with the Ultravio lett for changing the content of the read-only memory -Beams is required, as well as because of the expensive housing required.

Im Hinblick auf die Mängel beim Stand der Technik liegt der Erfindung die Aufgabe zugrunde, eine Zentraleinheit zu schaffen, bei der ein preisgünstiges Kunststoffgehäuse ver­ wendet werden kann und die das Ändern einer Befehlsfolge auf eine für den jeweiligen Anwendungszweck geeignete Folge ermöglicht.In view of the shortcomings in the prior art, the Invention the task of a central unit create, in which an inexpensive plastic housing ver can be used and changing a command sequence  in a sequence suitable for the respective application enables.

Bei der erfindungsgemäßen Zentraleinheit werden Mikrobe­ fehle in einen schnellen elektrisch löschbaren bzw. elek­ trisch parallel löschbaren programmierbaren Festspeicher (flash E2PROM) eingeschrieben, der auf elektrische Weise im ganzen löschbar ist. Daher kann durch ein elektrisches Si­ gnal der Mikrocode-Inhalt gelöscht und neu eingeschrieben werden.In the central unit according to the invention, microbes are written into a fast, electrically erasable or electrically parallel erasable programmable read-only memory (flash E 2 PROM), which can be erased in an electrical manner. Therefore, the microcode content can be erased and rewritten by an electrical signal.

Die Erfindung wird nachstehend anhand eines Ausführungsbei­ spiels unter Bezugnahme auf die Zeichnung näher erläutert.The invention is illustrated below by means of an embodiment game explained with reference to the drawing.

Fig. 1 ist eine Blockdarstellung eines Ausführungsbei­ spiels einer erfindungsgemäßen Zentraleinheit. Fig. 1 is a block diagram of an exemplary embodiment of a central processing unit according to the invention.

Fig. 2A und 2B sind eine Draufsicht bzw. eine Schnittan­ sicht der in einem Gehäuse aufgenommenen erfin­ dungsgemäßen Zentraleinheit. Figs. 2A and 2B are a plan view and a view of the Schnittan accommodated in a housing OF INVENTION to the invention the central unit.

Fig. 3 ist eine Draufsicht auf einen Mikrocomputer gemäß einem Beispiel. Fig. 3 is a top view of a microcomputer according to an example.

Fig. 4 und 5 sind Blockdarstellungen von Zentraleinheiten nach dem Stand der Technik. FIGS. 4 and 5 are block diagrams of central processing units according to the prior art.

Fig. 6A und 6B sind eine Draufsicht bzw. eine Schnittan­ sicht einer in einem Gehäuse untergebrachten Zen­ traleinheit nach dem Stand der Technik. FIGS. 6A and 6B are a plan view and a view of a Schnittan accommodated in a housing Zen traleinheit according to the prior art.

Im folgenden wird ein Ausführungsbeispiel der erfindungsge­ mäßen Zentraleinheit anhand der Fig. 1 und 2 beschrieben.An exemplary embodiment of the central unit according to the invention is described below with reference to FIGS . 1 and 2.

Die Fig. 1 zeigt einen Mikrocode-Speicherabschnitt 16, der einen elektrisch parallel löschbaren programmierbaren Fest­ speicher (flash E2PROM) enthält, ein Signal 18 zum Löschen des Inhalts des elektrisch löschbaren programmierbaren Festspeichers 16, eine Lösch/Schreibsteuerschaltung 17 zum Löschen und Einschreiben des Inhalts des Festspeichers und ein externes Löschsignal 19. Außerdem zeigt die Figur einen Decodierer 2 für das Decodieren eines Befehls eines Mikro­ computers zu einem Mikrobefehl für das Bestimmen einer Mi­ krooperation, ein Steuersignal 3 aus dem Decodierer, eine Sammelleitung 4 für das Einlesen eines externen Befehls oder dgl., eine interne Sammelleitung 5, ein Rechen- und Steuerwerk (ALU) 6 für das Ausführen eines jeden Mikrocode- Befehls, eine Mikrobefehl-Übertragungsleitung 7 für das Übertragen eines Mikrobefehls, der einem jeweiligen Befehl aus dem Mikrocode-Festspeicher entspricht, eine Datensam­ melleitung 8 für die Ausgabe eines Ausführungsergebnisses des Rechen- und Steuerwerks, eine Kennungsleitung 9 für die Anzeige des Zustands des Ausführungsergebnisses, ein Kennungsregister 10 zum Speichern des Ausführungsergebnis­ zustands, ein Register 11 zum Speichern von für die Ausfüh­ rung irgendeines Befehls benötigten Daten oder von Ausfüh­ rungsergebnissen und ein Daten- und Steuersignal 14. Fig. 1 shows a microcode storage portion 16 (flash E 2 PROM) an electrically parallel erasable programmable read only memory contains a signal 18 to erase the contents of the electrically erasable programmable read only memory 16, an erase / write control circuit 17 for deleting and writing the contents of the read-only memory and an external erase signal 19 . The figure also shows a decoder 2 for decoding an instruction from a microcomputer to a microinstruction for determining a microoperation, a control signal 3 from the decoder, a bus 4 for reading in an external command or the like, an internal bus 5 , an arithmetic and control unit (ALU) 6 for executing each microcode command, a microinstruction transmission line 7 for transmitting a microinstruction corresponding to a respective command from the microcode read-only memory, a data collection line 8 for outputting an execution result of the Computing and control unit, an identification line 9 for displaying the status of the execution result, an identification register 10 for storing the execution result state, a register 11 for storing data required for the execution of any command or execution results and a data and control signal 14 .

Diese Zentraleinheit 21 ist derart aufgebaut, daß sie mit einem Kunststoff 27 vergossen ist, wie es in Fig. 2A und 2B in Draufsicht bzw. Schnittansicht gezeigt ist. In diesen Figuren sind Zuleitungsanschlüsse mit 26 bezeichnet.This central unit 21 is constructed in such a way that it is cast with a plastic 27 , as shown in FIGS. 2A and 2B in plan view and sectional view. In these figures, lead connections are designated by 26 .

Die Funktion des auf die beschriebene Weise gestalteten Ausführungsbeispiels ist folgende:
Die normale Funktion ist die gleiche wie bei der Zen­ traleinheit nach dem Stand der Technik. Wenn es erwünscht ist, den Mikrocode-Inhalt zu ändern, wird die Befehlsaus­ führung unterbrochen und das externe Löschsignal 19 einge­ geben. Die durch das Löschsignal 19 gesteuerte Lösch/Schreibsteuerschaltung 17 gibt das elektrische Signal lS für das Löschen des Inhalts des elektrisch parallel löschbaren programmierbaren Festspeichers 16 ab. Der Inhalt des Festspeichers 16 wird durch eine Reihe von Operationen gelöscht. Darauffolgend wird das externe Schreibsteuerungs- und Datensignal 15 zum Steuern der Lösch/Schreibsteuer­ schaltung 17 eingegeben, die ihrerseits das Daten- und Steuersignal 14 für das Einschreiben in den Festspeicher 16 abgibt. Hierdurch wird irgendein erforderlicher Mikrocode in den elektrisch löschbaren programmierbaren Festspeicher (flash E2PROM) 16 eingeschrieben.
The function of the exemplary embodiment designed in the manner described is as follows:
The normal function is the same as that of the prior art central unit. If it is desired to change the microcode content, the command execution is interrupted and the external delete signal 19 is entered. The erase / write control circuit 17 controlled by the erase signal 19 emits the electrical signal IS for erasing the contents of the programmable read-only memory 16 which can be erased in parallel. The contents of the ROM 16 are cleared through a series of operations. Subsequently, the external write control and data signal 15 for controlling the erase / write control circuit 17 is input, which in turn emits the data and control signal 14 for writing into the ROM 16 . As a result, any required microcode is written into the electrically erasable programmable read-only memory (flash E 2 PROM) 16 .

Sobald das Einschreiben beendet ist, werden die für den Lösch- und Schreibvorgang erforderlichen Signale 14 bis 19 schaltungsmäßig getrennt und es wird wieder die Funktion als Zentraleinheit aufgenommen.As soon as the writing is finished, the signals 14 to 19 required for the erasing and writing process are separated in terms of circuitry and the function as a central unit is resumed.

Gemäß der vorstehenden Beschreibung wird der Mikrocode (Befehl) für die Zentraleinheit in dem schnellen elektrisch löschbaren programmierbaren Festspeicher gespeichert. Da­ her ist eine Inhaltsänderung ermöglicht und ein preisgün­ stiges Gehäuse verwendbar.As described above, the microcode (Command) for the central unit in the fast electrical erasable programmable memory. There Herewith a change of content is possible and an inexpensive permanent housing usable.

Es wird eine Zentraleinheit angegeben, die als eine in der Zentraleinheit vorgesehene Speichereinrichtung einen schnellen elektrisch löschbaren programmierbaren Festspei­ cher zum Speichern von Mikrobefehlen und zum Einschreiben der Mikrobefehle mit einem elektrischen Signal enthält.A central unit is specified that acts as one in the Central unit provided a memory device fast, electrically erasable programmable fixed memory for storing microinstructions and for writing that contains microinstructions with an electrical signal.

Claims (2)

1. Zentraleinheit zum Lesen eines externen Programms und zum Decodieren von Operationsbefehlen für das Ausführen der dem jeweiligen Befehl entsprechenden Operation, wobei die Zentraleinheit bei der Steuerung der Ausführung des Deco­ dierens und der Operation für einen jeden Befehl in einer Kombination von Mikrooperationen dadurch ausführt, daß die tatsächliche Operation in der Zentraleinheit in feinere Mi­ krooperationen zerlegt wird, um die Mikrooperationen gemäß Mikrobefehlen auszuführen, dadurch gekennzeichnet, daß die Mikrobefehle in einem schnellen elektrisch löschbaren pro­ grammierbaren Festspeicher (flash E2PROM) (16) gespeichert sind.1. A CPU for reading an external program and decoding operation instructions for performing the operation corresponding to each instruction, the CPU executing a combination of micro-operations in controlling the execution of the decoding and the operation for each instruction in that the actual operation in the central unit is broken down into finer micro-operations in order to carry out the micro-operations according to microinstructions, characterized in that the microinstructions are stored in a fast, electrically erasable programmable read-only memory (flash E 2 PROM) ( 16 ). 2. Zentraleinheit nach Anspruch 1, gekennzeichnet durch eine Lösch/Schreibsteuerschaltung (17) zur Abgabe eines elektrischen Löschsignals (18) und von Daten (14) an den elektrisch löschbaren programmierbaren Festspeicher (16).2. Central unit according to claim 1, characterized by an erase / write control circuit ( 17 ) for emitting an electrical erase signal ( 18 ) and data ( 14 ) to the electrically erasable programmable read-only memory ( 16 ).
DE19914120058 1990-06-18 1991-06-18 CENTRAL UNIT Ceased DE4120058A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2159358A JPH0448331A (en) 1990-06-18 1990-06-18 Central processing unit

Publications (1)

Publication Number Publication Date
DE4120058A1 true DE4120058A1 (en) 1991-12-19

Family

ID=15692101

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914120058 Ceased DE4120058A1 (en) 1990-06-18 1991-06-18 CENTRAL UNIT

Country Status (3)

Country Link
JP (1) JPH0448331A (en)
DE (1) DE4120058A1 (en)
GB (1) GB2246222B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1046168C (en) * 1993-07-29 1999-11-03 爱特梅尔股份有限公司 Remotely re-programmable program memory for a microcontroller
JPH08137763A (en) * 1994-11-04 1996-05-31 Fujitsu Ltd Flash memory controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825356A (en) * 1987-03-27 1989-04-25 Tandem Computers Incorporated Microcoded microprocessor with shared ram

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2075729B (en) * 1980-05-12 1984-08-08 Suwa Seikosha Kk Microprogramm control circuit
GB2138978A (en) * 1983-03-19 1984-10-31 Fabri Tek International Bv Digital computer memory
AU7129487A (en) * 1986-03-10 1987-09-28 Data Card Corporation Smart card apparatus and method of programming same
EP0316549A2 (en) * 1987-11-03 1989-05-24 Motorola, Inc. A single-chip microprocessor having secure on-chip PROM
GB8901932D0 (en) * 1989-01-28 1989-03-15 Int Computers Ltd Data processing system
JPH04114289A (en) * 1990-09-04 1992-04-15 Mitsubishi Electric Corp Data rewriting circuit for microcomputer integrated circuit device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825356A (en) * 1987-03-27 1989-04-25 Tandem Computers Incorporated Microcoded microprocessor with shared ram

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-B.: "Mikroprogrammierung" R.Klar, H.Wichmann, Vorlesungsskripten, Bd. 8, Nummer 3, Erlagen, Juni 1975, S. 68-85 *
DE-Firmenschrift der Siemens AG, "Aufbau und Architektur von mikroprogrammierten Rechnern" 1978, S. 1-13 *
US-Z Electronic Design, 3.3.83, S. 123-128 *

Also Published As

Publication number Publication date
GB2246222A (en) 1992-01-22
GB2246222B (en) 1994-08-17
JPH0448331A (en) 1992-02-18
GB9112910D0 (en) 1991-07-31

Similar Documents

Publication Publication Date Title
DE69032342T2 (en) Microprocessor and method for setting up its peripheral functions
DE2621271C2 (en) Portable data carrier
DE4115152C2 (en) Card-shaped data carrier with a data-protecting microprocessor circuit
EP1011080B1 (en) Method for bidirectional datatransfer between a terminal and an ic-card and ic-card therefor
DE3127825C2 (en)
DE2504627C2 (en) Autonomous data processing device
DE69230773T2 (en) Data processing device with progressively programmable non-volatile memory and method therefor
EP0195885B1 (en) Method and device for the non-volatile memorizing of the counting state of an electronic counter circuit
DE10115729B4 (en) Versatile boot procedure for an application software of a microcontroller
DE10052877A1 (en) Microcontroller
DE2540975A1 (en) MULTI-MICRO-PROCESSOR UNIT
DE69231227T2 (en) MICRO-CONTROLLERS WITH MELT-LOCK-EMULATING STORAGE AND TEST PROCEDURE
DE2753650C2 (en) Time keeping device with a register for storing time counting data
DE69327924T2 (en) Method for automatically initializing a microprocessor system and corresponding system
DE60224937T2 (en) METHOD AND ARRANGEMENT FOR ASSOCIATING APPROVED APPLET FILES
DE3121046C2 (en)
DE4120058A1 (en) CENTRAL UNIT
CH632349A5 (en) MICRO COMMAND CONTROL DEVICE.
DE68924257T2 (en) PROGRAMMABLE CONTROL DEVICE.
DE69032753T2 (en) Integrated circuit with CPU and memory arrangement
DE4122371A1 (en) Microprocessor-controlled electronic measurement appts. - involves operating, control and measurement programme stored in internal memory, flash memory erasure and programme logic
DE3149926A1 (en) PROGRAMMABLE COMPARISON
DE1806464A1 (en) Address generator for a digital computer
DE2858818C2 (en) Data carrier with microprocessor
EP0353530B2 (en) Method for differentiating between electronic circuits with non-volatile memories

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection