[go: up one dir, main page]

DE4013929C2 - Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens - Google Patents

Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens

Info

Publication number
DE4013929C2
DE4013929C2 DE4013929A DE4013929A DE4013929C2 DE 4013929 C2 DE4013929 C2 DE 4013929C2 DE 4013929 A DE4013929 A DE 4013929A DE 4013929 A DE4013929 A DE 4013929A DE 4013929 C2 DE4013929 C2 DE 4013929C2
Authority
DE
Germany
Prior art keywords
type
diffusion
silicon oxide
layer
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4013929A
Other languages
English (en)
Other versions
DE4013929A1 (de
Inventor
Yoshitaka Tsunashima
Kenji Todori
Kikuo Yamabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP01202883A external-priority patent/JP3077760B2/ja
Priority claimed from JP1-320654A external-priority patent/JP3029267B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE4013929A1 publication Critical patent/DE4013929A1/de
Application granted granted Critical
Publication of DE4013929C2 publication Critical patent/DE4013929C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/045Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10P32/141
    • H10P32/171
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/014Capacitor

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Einbringen von Stör­ stoffen in eine Halbleitermaterial-Schicht beim Herstellen ei­ nes Halbleiterbauelements nach dem Oberbegriff des Anspruchs 1, wie es beispielsweise aus der US-Z: BERKENBLIT, M., et al.: Device fabrication using painton diffusion sources in: IBM Technical Disclosure Bulletin 1971, Vol. 14, No. 6, S. 1709, bekannt ist und die Anwendung des Verfahrens.
In jüngster Zeit wurden die Bauteile von integrierten Halb­ leiterschaltungen mehr und mehr miniaturisiert und die In­ tegrationsdichte wurde erhöht. Derzeit erscheint es fast unmöglich, eine weitere Miniaturisierung der Bauteile zu erreichen. Um deshalb das Leistungsvermögen und die Zuver­ lässigkeit hochintegrierter Schaltungen zu verbessern, ist es notwendig, andere Maßnahmen als die weitere Miniaturi­ sierung der Bauteile zu ergreifen. Um dieser Situation ge­ recht zu werden, wurden Technologien zur Ausbildung von Nu­ ten in der Oberfläche eines Halbleitersubstrats und das La­ minieren einer Halbleiterschicht, einer Isolierschicht, ei­ ner Metallschicht etc. in einer dreidimensionalen Struktur entwickelt.
So wurde beispielsweise bei einem MOS-Kondensator als Be­ standteil eines dynamischen RAM (DRAM) ein Verfahren stu­ diert, welches auf einer Oberfläche eines Halbleitersub­ strats Nuten vorsieht und Kondensatoren in den Nuten aus­ bildet, um die Kapazität der Kondensatoren zu erhöhen und gleichzeitig die von den Kondensatoren belegte Fläche zu vergrößern. Um aber die Zuverlässigkeit zu erhöhen und ei­ nen Schutz gegen ein Durchschlagen der Kondensatoren auf­ grund deren Alterung zu erlangen, ist es erforderlich, das Potential der oberen Elektrode auf 0 bis 5 Volt zu legen, um den Inhalt des Speichers erkennen zu können. Aus diesem Grund wurde ein Verfahren entwickelt, nach dem auf einer Oberfläche des Siliciumsubstrats eine Störstellen-Diffu­ sionsschicht gebildet wurde, deren Dichte 10×10¹⁸ cm-3 bei dem Leitungstyp des Substrats entgegengesetztem Lei­ tungstyp betrug.
Da in einem DRAM mehrere Zellen angeordnet sind, ergibt sich jedoch das Problem, daß die Isolations-Stehspannung zwischen den Störstellen-Diffusionsschichten der in den Nu­ ten gebildeten Kondensatoren absinkt, wenn der Abstand zwi­ schen den Nuten bei der Bildung dicht angeordneter Bauteile reduziert wird.
Es sei zum Beispiel angenommen, daß eine n-leitende Stör­ stellen-Diffusionsschicht an einer Nutenfläche eines p-lei­ tenden Substrats gebildet ist. Um das oben erwähnte Problem zu lösen, wird von einem Verfahren Gebrauch gemacht, bei dem auf der Nutenfläche eine p-leitende Störstellen-Diffu­ sionsschicht gebildet wird, die in der Dichte geringfügig höher ist als das unterhalb der Störstellen-Diffusions­ schicht liegende Substrat, um eine Doppel-Diffusionsschicht oder eine sogenannte HIC-Struktur (High Capacity) zu schaffen. Die HIC- Struktur ist bekanntlich gekennzeichnet durch die hervorra­ gende Vermeidung von sogenannten Softfehlern, selbst wenn die Kapazität der Kondensatoren reduziert ist.
Allerdings ist es äußerst schwierig, eine Doppel-Diffu­ sionsschicht auf der Oberfläche der Nuten mit hoher Genau­ igkeit auszubilden. So zum Beispiel vermag die Ionenimplan­ tation, eine allgemein bekannte Dotiermethode, keine gleichförmige Störstellen-Dichte in die Boden- und die Sei­ tenwände der Nut einzubringen. Um eine gleichförmige Stör­ stellen-Dichte in den Boden und in die Seitenwände der Nut einzubringen, kann man ein sogenanntes dotiertes Glas, das ist eine Störstellen (Störstoffe) enthaltende Siliciumoxid­ schicht, verwenden. Um jedoch die in dem dotierten Glas enthaltenen Störstoffe aus dem Glas herauszudiffundieren, um eine Diffusionsschicht zu bilden, ist es notwendig, eine Schichtbildung (aus dotiertem Glas), eine Störstellendiffu­ sion und eine Schichttrennung für jede Art von zu diffun­ dierenden Störstoffen durchzuführen, was die Anzahl der Schritte beträchtlich erhöht.
Es erscheint möglich, die Anzahl der Schritte zu reduzie­ ren, wenn ein dotiertes Glas verwendet wird, welches meh­ rere Arten von Dotierstoffen enthält. Allerdings ist es beim derzeitigen Stand der Technik äußerst schwierig, die Diffusion mehrerer Arten von Störstoffen aus dem dotierten Glas heraus so zu steuern, daß man ein gewünschtes Profil der diffundierten Störstellen erhält. Aus diesem Grund wurde diese Methode bislang noch nicht in die Praxis umge­ setzt.
In der Tat wurde nicht nur die oben erläuterte Störstoff- Diffusionsmethode unter Verwendung von mehrere Arten von Störstoffen enthaltendem dotiertem Glas, sondern auch die Methode des Diffundierens von Störstoffen aus einem dotier­ ten Glas jeglicher Art als nicht praktikabel angesehen, da diese Methoden nicht imstande sind, die Diffusion der Stör­ stoffe in zufriedenstellender Weise zu steuern.
Es wurde also bislang als unmöglich erachtet, ein Halblei­ terbauelement mit einer Doppel-Diffusionsschicht auf der Nutenoberfläche herzustellen. In der Tat war es praktisch unmöglich, eine Doppel-Diffusionsschicht geeigneter Gestalt auf der Nutenoberfläche zu bilden.
Weiterhin werden ohne Beschränkung auf das obige Beispiel eines DRAM Methoden zum Diffundieren von Störstellen aus einer Siliciumoxidschicht, die mehrere Arten von Störstof­ fen enthält, als nicht praktikabel angesehen, da keine Mög­ lichkeit der Steuerung der Störstoffdiffusion besteht.
Die Methode des Diffundierens einer einzelnen Art von Stör­ stoffen weist folgende Probleme auf: Ein Problem liegt in der Steuerung der Tiefe der Störstoff-Diffusionsschicht. Die Tiefe dieser Störstoff-Diffusionsschicht muß gering sein, um die Komponenten des Bauelements zu miniaturisie­ ren. Es ist aber sehr schwierig, eine flache Implantation von Störstoffen mit relativ hoher Dichte zu erreichen.
Zum Beispiel ist in einem von einem dotierten Oxid Gebrauch machenden Verfahren, bei dem allgemein für p-Störstellen verwendetes Bor in ein Siliciumsubstrat diffundiert wird, indem als Diffusionsquelle eine Bor enthaltende, Glasschicht (BSG) verwendet wird, der Diffusionskoeffizient in der Glas­ schicht ein Hundertstel oder kleiner als der Diffusions­ koeffizient im Siliciumsubstrat. Daher bestimmt sich in vielen Fällen die Geschwindigkeit einer solchen Störstoff­ diffusion durch die Störstellen in der Glasschicht.
Wenn daher Bor-Störstellen mit hoher Dichte, zum Beispiel mit einer Dichte 10²⁰ cm-3, in ein Siliciumsubstrat einge­ bracht werden, so muß die Diffusion in einer Atmosphäre re­ lativ hoher Temperatur von mehr als 1000°C durchgeführt werden, wobei eine Bor mit einer Dichte von mehr als 10²⁰ cm-3 enthaltende BSG-Schicht verwendet wird. Bei einer sol­ chen Diffusion ist es notwendig, einen Wafer langsam in den Diffusionsofen hinein oder aus ihm herauszubewegen, um Spannungen in dem Wafer zu unterdrücken. Während der lang­ samen Bewegung des Wafers breiten sich die Störstellen we­ sentlich aus, und die Fläche, in die die Störstellen einge­ bracht sind, erweitert sich in unerwünschter Weise. Es ist daher äußerst schwierig, eine flache Störstellen-Diffusi­ onsschicht zu bilden.
Es gibt ein Verfahren zum thermischen Diffundieren von Störstellen innerhalb kurzer Zeit. Dieses Verfahren macht Gebrauch von einem Lampenheizungsofen und ist in der Lage eine flache Störstellenschicht zu bilden. Allerdings be­ steht der Nachteil, daß die Qualität der Produkte stark schwankt und es schwierig ist, die gewünschten Störstellen­ schichten mit Konstanz zu erhalten. Die Ausbeute ist also gering.
Aus der US-Z: BERKENBLIT, M., et al, "Device fabrication using painton diffusion sources" in IBM Technical Dis­ ciosure Bulletin 1971, Vol. 14, Nr. 6, S. 1709 ist es be­ kannt, in einem einzigen Schritt mehrere Dotierstoffe in ein Halbleitermaterial einzubringen. Zunächst wird eine do­ tierte Oxidschicht mit einem ersten Muster auf der Halblei­ teroberfläche ausgebildet und von einer dünnen Glasschicht abgedeckt. Dann wird eine zweite dotierte Oxidschicht mit einem Muster ausgebildet. Durch das anschließende Erwärmen diffundieren die Störstoffe aus den verschiedenen Oxid­ schichten in das Halbleitermaterial.
Aus der DE-OS 24 39 535 ist es bekannt, aktive Störelemente in ein Halbleitersubstrat dadurch einzudiffundieren, daß zwei übereinanderliegende Isolierschichten aus dem Substrat erzeugt, Teile der Schichten entfernt und dann die so er­ haltene Struktur in einer inerten Gasatmosphäre in Anwesen­ heit von Chlorwasserstoff und Sauerstoff erhitzt wird. Aus der CH 519 249 ist ein Verfahren zum Einbringen von Fremd­ stoffen in ein Halbleitermaterial bekannt, bei dem eben­ falls der Störstoff in Form seines Oxids auf die Halblei­ termaterialoberfläche aufgebracht wird, bevor eine Erwär­ mung des Materials erfolgt, um die Störstoffe in den Halb­ leiter einzudiffundieren.
Ähnliche Verfahren sind aus den US-PS 4 236 948, 4 152 286 und 4 676 847 bekannt.
Aufgabe der Erfindung angesichts der oben aufgezeigten Situa­ tion ist es, ein Verfahren der eingangs genannten Art anzuge­ ben, bei dem die Störstoffdiffusion gut steuerbar ist, wenn Störstellen aus einer Siliciumoxidschicht in eine Halbleiter­ schicht diffundiert werden.
Die Lösung dieser Aufgabe ist im Anspruch 1 angegeben. Anspruch 14 gibt die Anwendung des Verfahrens auf die Herstellung eines MOS-Transistors, Anspruch 15 auf die Ausbildung einer Graben­ kondensatorstruktur an.
Erfindungsgemäß wird die Diffusionsatmosphäre derart ge­ steuert, daß spezifische Störstoffe oxidiert oder reduziert werden, um so den Diffusionskoeffizienten der Störstoffe in der Siliciumoxidschicht zu steuern, wenn die Störstoffe aus der die Störstoffe enthaltenden Siliciumoxidschicht in die Halbleiterschicht diffundiert werden.
Als Diffusionsquelle verwendetes dotiertes Glas wird übli­ cherweise unter Anwendung des CVD-Verfahrens oder eines so­ genannten Spin-on-glass-Verfahrens (SOG-Verfahren) gebil­ det. Die in dem Glas enthaltenen Störstoffe nehmen ver­ schiedene chemische Zustände ein, abhängig von Verfahren und Erfordernissen für die Bildung des dotierten Glases. Die chemischen Zustände der dotierten Störstoffe beeinflus­ sen in starkem Maße das Diffusionsverhalten der Dotier­ stoffe in dem Glas.
Mit Arsen als Störstoff wurde ein Experiment durch­ geführt, um das Diffusionsverhalten des Arsens in dem do­ tierten Glas zu studieren. Man beobachtete, daß die Arsen- Störstoffe mit hoher Geschwindigkeit in dotiertem Glas im oxidierten Zustand diffundiert wurden, wenn Arsen-Stör­ stoffe mit Sauerstoffatomen in dem Siliciumoxidverband eine Verbindung eingingen, während im reduzierten Zustand der Arsen-Störstoffe, bei dem sich die Arsen-Störstoffe mit Wasserstoffatomen in dem Siliciumoxidverband verbanden, die Diffusion der Arsenstörstoffe in dem dotierten Glas stark retardiert war. Ein ähnliches Phänomen war bei anderen Do­ tierstoffen als Arsen zu beobachten.
Die vorliegende Erfindung macht Gebrauch von diesem Phäno­ men. Erfindungsgemäß wird die Diffusionsatmosphäre während der Warmbehandlung so gesteuert, daß der chemische Zustand der Dotierstoffe in dotiertem Glas auf einen Zustand fest­ gelegt ist oder sonst in den anderen Zustand geändert wird, um das Verhalten der Diffusion zu steuern und dadurch die Dotierstoffe unter guter Steuerung in die Halbleiterschicht einzubringen.
Wird dotiertes Glas mit mehreren Arten von Störstoffen ver­ wendet, so wird die Diffusionsatmosphäre so ausgewählt, daß lediglich die Diffusion der spezifizierten Arten von Störstoffen gefördert wird, während die Diffusion der übrigen Dotierstoffe unterdrückt wird.
Durch Ändern der Diffusionsatmosphäre im Zuge der Wärmebe­ handlung wird die Diffusion eines spezifischen Dotierstof­ fes für ein gewisses Zeitintervall gefördert und anschlie­ ßend für ein weiteres gewisses Zeitintervall unterdrückt, und umgekehrt, um dadurch eine Diffusionsschicht mit einem speziellen Dichteprofil zu erhalten.
Vorzugsweise enthält die Diffusionsatmosphäre 2-60% Was­ serstoff zum Zwecke der Reduzierung von Störstoffen.
Durch Verwendung einer solchen Diffusionsatmosphäre werden der Störstoff-Diffusionskoeffizient in einer Störstoffe enthaltenden Schicht und ein Segregationskoeffizient an der Grenzschicht der die Störstoffe enthaltenden Schicht und der Halbleiterschicht erhöht, wodurch eine gute Steuerung des Diffusionsprofils ermöglicht wird, was beispielsweise eine Herabsetzung der Diffusionstiefe gestattet.
Im folgenden werden Ausführungsbeispiele der Erfindung an­ hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1(a) bis 1(d) Schritte bei der Herstellung eines MOS­ FET nach dem erfindungsgemäßen Verfahren;
Fig. 2(a) eine grafische Darstellung des Störstoffprofils in einer Störstoff-Diffusionsschicht eines nach dem Verfahren nach Fig. 1 hergestellten MOSFET;
Fig. 2(b) eine grafische Darstellung des Störstoffprofils in der Störstoff-Diffusionsschicht eines nach einem herkömmlichen Verfahren gebildeten MOSFETs;
Fig. 3 eine grafische Darstellung des Meßergebnisses der chemischen Kombination von Arsen in dotiertem Glas, ermittelt durch eine durch Röntgenstrahlen ange­ regte Elektronen-Spektralanalyse;
Fig. 4(a) bis 4(d) Schritte bei der Herstellung eines MOS- Kondensators nach dem erfindungsgemäßen Verfahren;
Fig. 5(a) eine grafische Darstellung des Störstoffprofils in der durch die Schritte nach Fig. 4(b) gebildeten Diffusionsschicht;
Fig. 5(b) eine grafische Darstellung des Störstoffprofils in der durch die Schritte nach Fig. 4(c) gebildeten Diffusionsschicht;
Fig. 6(a) bis 6(d) die Schritte der Herstellung eines soge­ nannten Graben-MOS-Kondensators nach dem erfindungsgemäßen Verfahren;
Fig. 7(a) eine grafische Darstellung des Dichteprofils der Diffusionsschicht des Graben-MOS-Kondensators gemäß der Erfindung;
Fig. 7(b) und 7(c) grafische Darstellungen der entsprechen­ den Dichteprofile der Diffusionsschichten zweier verschiedener Kontrollbeispiele;
Fig. 8(a) bis 8(d) Schritte der Herstellung eines weiteren MOS-FET nach dem erfindungsgemäßen Verfahren; und
Fig. 9 eine grafische Darstellung der jeweiligen Dichte­ profile der Diffusionsschichten des MOS-FET unter verschiedenen Atmosphären.
Fig. 1(a) bis 1(d) sind dem Verfahrensfortschritt entspre­ chende Querschnittansichten, welche die Bildung sehr dünner n⁺- und n⁻-Diffusionsschichten, die als Source- bzw. Drain- Zonen eines MOS-FET dienen, gemäß dem erfindungsgemäßen Verfahren.
Wie in Fig. 1(a) zu sehen ist, wird in einem p-leitenden (100)-Siliciumsubstrat, das einen spezifischen Widerstand von 10 Ω·cm aufweist, mit Hilfe eines herkömmlichen LOCOS-Verfahrens (local oxidation of silicon) eine Bauelement-Trennisolierschicht 2 gebildet. Dann wird eine Siliciumoxidschicht mit einer Dicke von 10 nm sowie eine Poly-Siliciumschicht mit einer Dicke von 300 nm aufgebracht. Das sich dadurch ergebende halbfertige Pro­ dukt wird mittels Fotolithografie und reaktivem Ionenätzen mit einem Muster versehen, um eine Gateisolierschicht 3 und eine Gateelektrode 4 zu erhalten.
Anschließend wird gemäß Fig. 1(b) auf der gesamten Oberflä­ che des Substrats eine Siliciumnitridschicht gebildet, und diese wird mit einem Resistmaterial-Film überzogen. An­ schließend erfolgt ein an sich bekannter Musterbildungspro­ zeß, bei dem der Resistfilm 6 als Ätzmaske in einer Bau­ element-Trennzone stehenbleibt. Die Siliciumnitridschicht wird mit der Ausnahme der von dem Resistfilm bedeckten Si­ liciumnitridschicht 5a sowie mit Ausnahme der Siliciumni­ tridschicht 5b an dem Seitenwandabschnitt der Gateelektrode durch reaktives Ionenätzen fortgeätzt.
Dann wird der Resistfilm 6 fortgeätzt, und es wird dotier­ tes Glas 8 mit einer Dicke von 100 nm, dem Arsen mit einer Dichte von 6×10²⁰ cm-3 hinzugefügt ist, unter Verwendung des LPCVD-Verfahrens (chemisches Niederdruck-Aufdampfen) aufgebracht. Wie in Fig. 1(c) gezeigt ist, wird eine Heiz­ vorrichtung mit einer Lampe dazu verwendet, das sich erge­ bende Produkt 60 Minuten lang in einer Stickstoffatmosphä­ re, die 10% Sauerstoff enthält und eine Temperatur von 1000°C hat, einer Wärmebehandlung zu unterwerfen. Es erfolgt ein rasches thermisches Glühen (RTA = Rapid Thermal Annea­ ling) bei 1200°C während 2 Minuten in einer 100%-Stick­ stoffatmosphäre, um Arsen-Störstellen sehr flach aus dem dotierten Glas 8 in das Siliciumsubstrat einzubringen und die Source- und Drainzonen einer DDD-Struktur (doppelt dif­ fundierten Drain-Struktur) zu bilden, welche eine n⁻-Diffu­ sionsschicht 9 und eine n⁺-Diffusionsschicht 10 umfaßt. Es erfolgt eine Wärmebehandlung in einer reduzierenden Atmo­ sphäre bei sehr niedriger Temperatur während einer langen Zeitspanne, um die Diffusion von Arsen aus dem dotierten Glas 8 zu unterdrücken und dadurch eine n⁻-Diffusions­ schicht 9 zu erhalten, in welcher Arsen-Störstellen mit ge­ ringer Tiefe und niedriger Dichte diffundiert sind. An­ schließend wird mit einer Hochtemperatur-Wärmebehandlung, bei der die Fest-Lösungsdichte (Dichte der festen Lösung) von Arsen in dem Siliciumsubstrat hoch ist, dazu verwendet, eine Diffusionsschicht mit hoher Arsendichte auf der Ober­ fläche der Siliciumschicht zu bilden, was zu einer tieferen n⁻-Diffusionsschicht 9 relativ geringer Dichte mit einer Arsendichte von 1×10¹⁸ cm-3 und einer Arsen-Diffusions­ tiefe von 0,1 µm, sowie zu einer flachen n⁺-Diffusions­ schicht 10 hoher Dichte mit einer Arsen-Diffusionstiefe von 0,07 µm und einer Arsendichte von 1×10²⁰ cm-3 führt, die so laminiert sind, daß ein stufenähnliches Dichteprofil vorhanden ist.
Anschließend wird dotiertes Glas mit dem hinzugegebenen Ar­ sen unter Verwendung einer verdünnten Flußsäure fortgeätzt, es wird eine isolierende Zwischenschicht 11 aufgebracht, und es wird ein Kontaktloch für die Verdrahtung gebildet.
Anschließend werden gemäß Fig. 1(d) mit herkömmlichen Ver­ fahren ein Barrierenmetall 12 und eine Leitung 13 gebildet, um einen MOS-Transistor zu vervollständigen.
Fig. 2(a) zeigt das Dichteprofil des Arsens in den so ge­ bildeten n⁻- und n⁺-Diffusionsschichten. Zu Vergleichszwecken zeigt Fig. 2(b) die Dichteprofile von Phosphor und Ar­ sen in einer n⁻-Diffusionsschicht (Phosphor) und einer n⁺- Diffusionsschicht (Arsen), die man erhält, wenn man Phos­ phor bzw. Arsen aus einer Siliciumoxidschicht, die Phosphor und Arsen enthält, in das Siliciumsubstrat bei einer ra­ schen hohen Erhitzung auf 1200°C während 2 Minuten nach herkömmlichen Verfahren diffundiert.
Wie aus dem Vergleich ersichtlich ist, werden flachere n⁻- und n⁺-Diffusionsschichten durch das erfindungsgemäße Ver­ fahren erhalten.
Fig. 3 zeigt die Meßergebnisse der chemischen Zustände von Arsenatomen in dem dotierten Glas mit Hilfe einer Röntgen­ strahl-Fotoelektrodenspektrokopie (XPS). In Fig. 3 zeigt die Abszisse die Bindungsenergie. Die Kurve a veranschau­ licht die chemischen Zustände der Arsenatome, wenn in einer Stickstoffatmosphäre bei 1000°C 4 Stunden lang eine Wärme­ behandlung durchgeführt wird, während die Kurve b die chemi­ schen Zustände der Arsenatome zeigt, wenn eine Wärmebehand­ lung in einer 10% Wasserstoff enthaltenden Stickstoffatmos­ phäre bei 1000°C 1 Stunde lang durchgeführt wird. Wie aus Fig. 3 ersichtlich ist, bleibt das Arsen im Fall der Kurve a oxidiert, während im Fall der Kurve b das Arsen reduziert bleibt.
Während bei dem oben beschriebenen Ausführungsbeispiel das Einbringen von Störstoffen in das Siliciumsubstrat beschrie­ ben wurde, so kann es sich bei dem Gegenstand, in dem die Störstellen einzudiffundieren sind, um irgendein anderes Substrat als ein Siliciumsubstrat handeln, zum Beispiel um eine Dünnschicht, ein einkristallines oder ein polykristal­ lines Schichtsubstrat oder um eine amorphe Siliciumschicht oder ein von Silicium verschiedenes Halbleitermaterial.
Während bei dem obigen Ausführungsbeispiel die Diffusion für eine wasserstoffhaltige Atmosphäre beschrieben wurde, so kann die Diffusion auch in einer anderen Atmosphäre als einer wasserstoffhaltigen Atmosphäre durchgeführt werden, solange diese Atmosphäre gewünschte Störstoffe zu reduzie­ ren vermag.
Während bei dem oben beschriebenen Ausführungsbeispiel die Bildung der Diffusionsschicht mit dem stufenähnlichen Dich­ teprofil lediglich unter Verwendung von Arsen als Störstoff erläutert wurde, können auch andere Stoffe als Arsen ver­ wendet werden. Alternativ ist eine Kombination verschiede­ ner Arten von Störstoffen möglich.
Die Bildung eines Graben-MOS-Kondensators mit einer HIC- Struktur in einem Siliciumsubstrat soll im folgenden als zweite Ausführungsform der Erfindung erläutert werden.
Fig. 4(a) bis 4(d) sind dem Fortschritt des Herstellungs­ verfahrens entsprechende Querschnittansichten eines in der Herstellung befindlichen Graben-MOS-Kondensators, der nach nach dem erfindungsgemäßen Verfahren hergestellt wird.
Nach Fig. 4(a) wird in einem p-leitenden (100)-Siliciumsub­ strat 21, das einen spezifischen Widerstand von 10 Ω·cm aufweist, unter Verwendung des herkömmlichen LOCOS-Verfah­ rens eine Bauelement-Trennschicht 22 gebildet. Dann wird als Maske bei der Bildung der Gräben oder Nuten eine Sili­ ciumoxidschicht 23 aufgebracht. Das sich ergebende Produkt wird dann unter Anwendung der Fotolithografie und des reak­ tiven Ionenätzens mit einem Muster versehen, und anschlie­ ßend werden mit der Siliciumoxidschicht als Maske Nuten 24 gebildet, wobei ein Ätzgas verwendet wird, welches als Hauptkomponente Kohlenstofftetrachlorid (CCl₄) enthält.
Anschließend wird gemäß Fig. 4(b) die maskierende Silicium­ oxidschicht 23 mit verdünnter Flußsäure fortgeätzt. An­ schließend wird dotiertes Glas 25 mit einer Dicke von 100 nm aufgebracht, wobei dem Glas Bor und Arsen mit Dichten von 2×10²⁰ cm-3 bzw. 6×10²⁰ cm-3 hinzugefügt sind. Dies geschieht mit Hilfe des Niederdruck-CVD-Verfahrens. Es er­ folgt eine 60 Minuten andauernde Wärmebehandlung bei 1000°C in einer 10% Wasserstoff enthaltenden Stickstoffatmosphäre innerhalb eines herkömmlichen Thermodiffusionsofens, um Ar­ sen in dem dotierten Glas 25 zu reduzieren und dadurch die Diffusion des Arsens in dem dotierten Glas zu unterdrücken, und um lediglich unreduziertes Bor selektiv aus dem dotier­ ten Glas heraus in das Siliciumsubstrat zu diffundieren und so eine p⁻-Zone 26 in der Oberfläche des Substrats zu bil­ den.
Weiterhin wird gemäß Fig. 4(c) die Temperatur auf 900°C ge­ ändert, es wird eine Stickstoffatmosphäre, die 10% Sauer­ stoff enthält, ausgewählt, um so das Arsen in dem dotierten Glas 25 zu oxidieren und in einen einfach zu diffundierenden Zustand zu bringen. Anschließend wird die Temperatur auf 1000°C an­ gehoben, es wird eine andere Stickstoffatmosphäre ausge­ wählt, und es erfolgt eine Wärmehandlung während 30 Minu­ ten, um dadurch Arsen und Bor gleichzeitig aus dem dotier­ ten Glas in das Siliciumsubstrat zu diffundieren und so eine doppelt diffundierte Schicht zu bilden, die eine n⁺- Zone 27 und eine p⁻-Zone 26 umfaßt.
Weiterhin wird gemäß Fig. 4(d) dotiertes Glas 25, dem Arsen und Bor hinzugefügt sind, mit verdünnter Flußsäure fortge­ ätzt, und dann wird das sich ergebende Produkt in einer 50%-Trockenatmosphäre, in der Argongas verdünnt vorliegt, auf 900°C erwärmt, um eine Siliciumoxidschicht 28 mit einer Dicke von 10 nm als Kondensator-Isolierschicht zu bilden. Zur Vervollständigung des Graben-MOS-Kondensators wird eine Plattenelektrode 29 aus einer polykristallinen Silicium­ schicht, der Phosphor hinzugefügt ist, gebildet.
Das sich ergebende Produkt wird dann 60 Minuten lang in ei­ ner 10% Wasserstoff enthaltenden Stickstoffatmosphäre ei­ ner Wärmebehandlung bei 1000°C unterzogen, um in dem dotier­ ten Glas 25 Arsen zu reduzieren und dessen Diffusion in das dotierte Glas zu unterdrücken, und um selektiv lediglich Bor aus dem dotierten Glas in das Siliciumsubstrat zu dif­ fundieren (Fig. 4(b)). Fig. 5(a) zeigt die Dichteprofile des Arsens und des Bors in dem so erhaltenen Siliciumsub­ strat. Fig. 5(b) zeigt die Profile der Dotierstoff-Stör­ stellen, die 30 Minuten lang in einer ausgewählten Stick­ stoffatmosphäre einer Wärmebehandlung unterzogen wurden (Fig. 4(c)). Aus den Profilen der Störstoffe in Fig. 5(a) ist ersichtlich, daß das Arsen in dem dotierten Glas 25 in der 10% Wasserstoff enthaltenden Stickstoffatmosphäre re­ duziert wird, und daß die Diffusion von Arsen derart unter­ drückt wird, daß das Arsen lediglich in dem dotierten Glas verbleibt und nur Bor selektiv aus dem dotierten Glas in das Siliciumsubstrat diffundiert. Man ersieht außerdem aus dem Dotierstoffprofil in Fig. 5(b), daß Arsen durch die Wärmebehandlung in der sauerstoffhaltigen Atmosphäre erneut oxidiert wird, und daß anschließend Arsen und Bor gemeinsam durch die Wärmebehandlung in der Stickstoffatmosphäre in das Siliciumsubstrat 21 diffundiert werden, um eine hervorra­ gende Doppel-Diffusionsschicht zu bilden, die die n⁺-Zone 27 und die p⁻-Zone 26 enthält.
Es ist verständlich, daß durch das erfindungsgemäße Verfah­ ren eine Vielzahl von Arten von Dotierstoffen in einer kom­ plizierten Konfiguration bei guter Steuerung mit einem ein­ fachen Prozeß diffundiert werden.
Bei der obigen Beschreibung des Ausführungsbeispiels sind die Atmosphäre zum Reduzieren der Störstoffe, die Atmo­ sphäre zum Oxidieren der Störstoffe und die Atmosphäre zum Reduzieren von keinerlei Störstoffen als nacheinander aus­ gewählt dargestellt. Allerdings läßt sich die Ablauffolge dieser Prozesse nach Bedarf ändern.
Weiterhin wurde die Wärmebehandlung in den einzelnen Atmo­ sphären als lediglich einmal durchgeführt beschrieben. Die Wärmebehandlung kann jedoch mit einer gewünschten Häufigkeit wiederholt werden. Außerdem bezog sich die Beschreibung auf das Ändern einer Atmosphäre in ein und demselben Gerät. Man kann jedoch verschiedene Geräte für verschiedene Atmosphä­ ren einsetzen, wenn jeweils eine andere Atmosphäre ausge­ wählt wird.
Im folgenden wird die Herstellung eines Graben-MOS-Kondensators beschrieben, bei dem wie bei dem Verfahren zur Bildung ei­ nes Graben-Kondensators nach dem zweiten Ausführungsbei­ spiel eine Diffusionsquellen-Schicht ein Doppelschicht-Si­ liciumglas 35a, welches Bor enthält (PSG-Schicht: B-Dichte = 6×10¹⁹ Atome/cm³) und eine Siliciumglasschicht 35b (BAsSG-Schicht: B-Dichte = 6×10¹⁹ Atome/cm³, As-Dichte = 5×10²⁰ Atome/cm³) aufweist, wenn eine Diffusionsschicht 36 an der inneren Graben- oder Nutenwand gebildet wird.
Fig. 6(a) bis 6(d) sind Schnittansichten, die die Herstel­ lungsschritte bei der Herstellung eines Graben-MOS-Konden­ sators nach dem erfindungsgemäßen Verfahren darstellen.
Nach Fig. 6(a) wird mit herkömmlichen Verfahren in einem p- leitenden (100)-Siliciumsubstrat 31, das einen spezifischen Widerstand von 10 Ω·cm aufweist, eine Nut 34 gebildet.
Anschließend wird gemäß Fig. 6(b) ein Quellengas, welches TEOS (Tetraethoxy-Silan) und TEB (Triethylborat) enthält, zur Bildung einer BSG-Schicht 35a mit einer Dicke von 3 nm verwendet. Anschließend wird TEOA (Tetraethoxy-Arsin) dem Quellengas hinzugefügt, um einen BAsSG-Film 35b aufzubrin­ gen und dadurch dotiertes Glas (eine Störstoffe enthaltende Schicht) 35 als Diffusionsquelle zu bilden. Die gesamte Schichtdicke wird auf 100 nm eingestellt.
Mit einem herkömmlichen thermischen Diffusionsofen werden Störstoffe aus dem dotierten Glas 35 in das Siliciumsub­ strat 31 diffundiert. Um die Diffusion von Arsen aus der Störstoffe enthaltenden Schicht 35 zu unterdrücken, während B diffundiert wird, erfolgt eine 60 Minuten dauernde Wärme­ behandlung in einem 10% Wasserstoff enthaltenden inerten Gas bei einer Temperatur von 900°C, um Arsen in dem dotier­ ten Glas 35 zu reduzieren. Dann erfolgt 4 Stunden lang eine Wärmebehandlung bei 1000°C, um nicht reduziertes Bor zu ver­ anlassen, selektiv aus dem dotierten Glas in das Silicium­ substrat zu diffundieren und eine p⁻-Zone 26 zu bilden.
Wie in Fig. 6(c) gezeigt ist, wird die Temperatur auf 900°C geändert, und es wird eine 10% Sauerstoff enthaltende Stickstoffatmosphäre ausgewählt, so daß das Arsen in dem dotierten Glas 35 in einen oxidierten und leicht diffun­ dierenden Zustand gebracht wird. Anschließend wird die Tempe­ ratur auf 1000°C angehoben, es wird eine Stickstoffatmo­ sphäre ausgewählt, und es erfolgt eine 20 Minuten dauernde Wärmebehandlung, um dadurch zu veranlassen, daß Arsen und Bor gleichzeitig aus dem dotierten Glas in das Siliciumsub­ strat diffundieren, so daß eine doppelte Diffusionsschicht mit einer n⁺-Zone 37 und einer p⁻-Zone 36 gebildet wird. Anschließend wird das dotierte Glas 35 mit verdünnter Fluß­ säure fortgeätzt.
Gemäß Fig. 6(d) wird das so erhaltene Produkt in einer mit 50% Argongas verdünnten Atmosphäre bei 900°C erwärmt, um eine 10 nm dicke Siliciumoxidschicht 38 als Kondensator- Isolierschicht zu bilden. Auf der Siliciumschicht 38 wird eine Plattenelektrode 39 in Form einer polykristallinen Si­ liciumschicht mit hinzugefügtem Phosphor aufgebracht, um einen Graben-MOS-Kondensator zu erhalten.
Fig. 7(a) zeigt das Dichteprofil der Diffusionsschicht des MOS-Kondensators, wobei aus der Zeichnung offensichtlich ein Idealprofil hervorgeht, bei dem B bis zu einer Tiefe von 500 nm eindiffundiert ist, während As lediglich zu ei­ ner geringen Tiefe von 80 nm eindiffundiert ist.
Zum Vergleich zeigt Fig. 7(b) das Dichteprofil einer Diffu­ sionsschicht eines Vergleichsbeispiels, bei dem die Schicht als Diffusionsquelle durch eine einzelne BAsSG-Schicht 35b gebildet ist, wobei die restliche Struktur exakt die glei­ che ist wie bei dem entsprechenden MOS-Kondensator und ex­ akt die gleiche Diffusion durchgeführt wird. Wie aus Fig. 7(b) ersichtlich ist, läßt sich eine ausreichende Diffu­ sionstiefe für das B durch die einzelne BAsSG-Schicht 35b nicht erhalten. Wenn die Diffusionszeit gesteigert wird, um die Diffusionstiefe von B zu erhöhen, würde das As tiefer als 100 nm von der Oberfläche her eindiffundiert werden, so daß die Differenz in der Diffusionstiefe zwischen B und As sich verringerte und eine ideale Diffusion nicht erzielbar wäre.
Bei der dritten Ausführungsform wurde das in dem dotierten Glas 35 enthaltene Arsen reduziert, und es wurde 4 Stunden lang eine Wärmebehandlung bei 1000°C durchgeführt. Fig. 7(c) zeigt in einer ausgezogenen Linie die Dichteprofile der Diffusionsschicht eines Vergleichsbeispiels mit praktisch demselben Aufbau wie bei dem dritten Ausführungsbeispiel, wobei das Vergleichsbeispiel durch exakt die gleiche Vorge­ hensweise erhalten wurde wie beim dritten Ausführungsbei­ spiel, mit der Ausnahme der verkürzten Wärmebehandlung wäh­ rend 2,5 Stunden. Aus Fig. 7(c) ist ersichtlich, daß ledig­ lich die Diffusionstiefe des B verringert werden kann.
Fig. 7(c) zeigt auch anhand der gestrichelten Linie das Dichteprofil einer Diffusionsschicht eines Vergleichsbei­ spiels mit demselben Aufbau wie das Vergleichsbeispiel nach Fig. 7(b). Es wurde durch die gleiche Vorgehensweise erhal­ ten wie das Vergleichsbeispiel nach Fig. 7(b) mit der Aus­ nahme, daß die Tiefe der BSG-Schicht 2 nm beträgt (die Tie­ fe der BSG-Schicht nach Fig. 7(b) beträgt 3 nm). Gemäß Fig. 7(c) läßt sich lediglich die Diffusionstiefe des As in der Tiefe steuern, da die Zeit, die erforderlich ist, damit das As an dem Siliciumsubstrat ankommt, vermutlich verringert ist.
Aus der obigen Betrachtung ist verständlich, daß die jewei­ ligen Diffusionstiefen von B- und As-Störstoffen unabhängig voneinander dadurch gesteuert werden können, daß man die Zeit, die zur Wärmebehandlung in der reduzierenden Atmosphä­ re erforderlich ist, und die Dicke der BSG-Schicht ändert.
Während bei der dritten Ausführungsform das dotierte Glas eine Doppelschicht aus BAsSG- und BSG-Schichten umfaßt, kann es auch eine Doppelschicht aus AsSG und BSG-Schichten enthalten. Die Diffusionstiefe der Störstoffe läßt sich un­ abhängig steuern, indem das dotierte Glas derart gebildet wird, daß die Dichte mindestens eine Art von Störstoffen in dem dotierten Glas als Diffusionsquelle abhängig von der Dicke des dotierten Glases variiert, und indem man die Zeit für die Wärmebehandlung einstellt.
Während die dritte Ausführungsform für den Fall von B und As beschrieben wurde, ist die Erfindung auch anwendbar bei Kombinationen von anderen Störstoffen, zum Beispiel P und Sb, oder auch bei Kombinationen aus drei oder mehr Arten von Störstoffen. Das dotierte Glas als Diffusionsquelle braucht nicht nur eine Doppelschicht zu sein, sondern es kann auch eine Mehrfachschicht mit drei und mehr Lagen sein.
Es versteht sich, daß das erfindungsgemäße Verfahren eine Diffusionsschicht aus mehreren dotierenden Störstoffen mit kompliziertem Aufbau bei guter Steuerung und einfach durch­ zuführendem Herstellungsvorgang bildet.
Im folgenden wird als vierte Ausführungsform der Erfindung ein Verfahren zum Herstellen eines MOSFET erläutert.
Gemäß Fig. 8(a) wird in einem n-leitenden Siliciumsubstrat 41, das einen spezifischen Widerstand von 10 Ω·cm aufweist, mit Hilfe des herkömmlichen LOCOS-Verfahrens eine Bauele­ ment-Trennschicht 42 gebildet. Durch thermische Oxidation werden eine Siliciumoxidschicht mit einer Dicke von 10 nm und eine polykristalline Siliciumschicht mit der Dicke von 300 nm gebildet. Das sich ergebende Produkt wird dann unter Anwendung von Fotolithografie und reaktivem Ionenätzen mit einem Muster versehen, um eine Gateisolierschicht 43 und eine Gateelektrode 44 zu bilden. Anschließend wird mittels CVD eine Siliciumoxidschicht 45 aufgebracht. Dann wird die Siliciumoxidschicht 45 mit einem Muster versehen, wobei von der Methode des Stehenlassens der Seitenwände Gebrauch ge­ macht wird, wozu anisotrop geätzt wird, damit die Silicium­ oxidschicht 45 lediglich an der Seitenwand der Gateelektro­ de 44 stehenbleibt.
Anschließend wird gemäß Fig. 8(b) dotiertes Glas (eine BSG- Schicht) 46 mit einer Dicke von 100 nm mittels CVD aufge­ bracht, wobei dem Glas B mit einer Dichte von 5×10²¹ cm-3 zugegeben ist.
Gemäß Fig. 8(c) erfolgt eine 30 Minuten dauernde Wärmebe­ handlung in einer 10% Wasserstoff enthaltenden Stickstoff­ atmosphäre bei 900°C. Auf diese Weise wird das Bor in dem BSG-Film 46 thermisch in das Siliciumsubstrat 41 diffun­ diert, um eine p-leitende Störstellen-Diffusionsschicht 47 zu erhalten, die eine Source-Drain-Zone mit einer sehr fla­ chen Sperrschichttiefe in der Größenordnung von 0,15 µm und mit einer Störstellendichte in der Größenordnung von 10²¹ cm-3 in dem Siliciumsubstrat 41 auf jeder Seite der Gate­ elektrode wird. Gleichzeitig wird Bor aus dem BSG-Film 46 in die Gateelektrode 44 diffundiert, um dadurch letztere zu einer p-leitenden Siliciumschicht mit geringem Widerstand zu machen. Wenn die Temperatur bei der Wärmebehandlung be­ sonders niedrig ist, ist die Diffusion unzureichend, um eine ausreichende Störstellendichte zu erreichen, während bei übermäßig hoher Temperatur die Diffusion nicht gut ge­ steuert werden kann. Aus diesem Grund empfiehlt sich für die Praxis ein Temperaturbereich von vorzugsweise 700 bis 1100°C.
Anschließend wird eine isolierende Zwischenschicht 48 auf­ gebracht, es werden Verdrahtungskontaktlöcher gebildet, es werden Elektrodenleitungen 49 aus Metall, z. B. Aluminium oder Molybdän, gebildet, um einen P-Kanal-MOS-Transistor zu vervollständigen.
Bei der oben beschriebenen Ausführungsform wird aus der BSG-Schicht 46 heraus diffundiert, und die BSG-Schicht 46 bleibt, man kann jedoch die BSG-Schicht 46 mit Flußsäure ätzen und dann die isolierende Zwischenschicht 48 ausbil­ den.
Fig. 9 zeigt als gestrichelte Linie das Profil der Stör­ stellendichte der so gebildeten Diffusionsschicht. Zum Ver­ gleich zeigt Fig. 9 außerdem als durchgehende Linie das Profil der Störstellendichte einer Diffusionsschicht eines Vergleichsbeispiels, welches durch Diffusion in einer kei­ nen Wasserstoff enthaltenden Stickstoffatmosphäre gebildet wurde. Aus dem Vergleich ist ersichtlich, daß das erfin­ dungsgemäße Verfahren in der Lage ist, eine hochkonzen­ trierte Diffusionsschicht bei guter Steuerung zu bilden.
Während bei den obigen Ausführungsbeispielen die Wasser­ stoff enthaltende Diffusionsatmosphäre aus Stickstoff be­ schrieben wurde, kann man auch ein inertes Gas verwenden, zum Beispiel Argon oder Helium, das Wasserstoff enthält. Die Dichte des Wasserstoffanteils beträgt vorzugsweise 2- 60%, besonders bevorzugt 5-40%, speziell bevorzugt 5- 20%. Bei einer Dichte von 5-20% erhöht sich der Segre­ gationskoeffizient besonders. Wenn die Dichte weniger als 2% beträgt, so wird viel Zeit benötigt, um eine gewünschte Sperrschicht zu erhalten, was in der Praxis unerwünscht ist. Ist die Dichte größer als 60%, so kommt es mit eini­ ger Wahrscheinlichkeit zu einer Explosion der Atmosphäre aufgrund der bei der Diffusion entstehenden Hitze, was ge­ fährlich ist.

Claims (15)

1. Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halblei­ terbauelements, umfassend folgende Schritte:
Bilden einer Störstoffquelle, indem eine mindestens eine Art von Störstoffen enthaltende Silici­ umoxidschicht auf einer Oberfläche der Halbleiterschicht gebildet wird,
Diffundieren der Störstoffe aus der Siliciumoxid­ schicht in die Oberfläche der Halbleiterschicht in einer Diffusionsatmosphäre,
dadurch gekennzeichnet, daß der Dif­ fusionsschritt enthält:
einen Oxidationsschritt zum Oxidieren der Störstoffe in der Siliciumoxidschicht und/oder einen Reduktionsschritt zum Reduzieren der Störstoffe in der Siliciumoxidschicht durch Steuern der Diffusionsatmosphäre.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Reduktionsschritt die Durchfüh­ rung einer Wärmebehandlung in einer Wasserstoff enthaltenden Gasatmosphäre beinhaltet.
3. Verfahren nach Anspruch 2, dadurch gekenn­ zeichnet, daß der Reduktionsschritt die Durchfüh­ rung einer Wärmebehandlung in einer Gasatmosphäre, die 2- 60% Wasserstoff enthält, beinhaltet.
4. Verfahren nach Anspruch 2, dadurch gekenn­ zeichnet, daß der Reduktionsschritt die Durchfüh­ rung einer Wärmebehandlung in einer Gasatmosphäre, die 5- 20% Wasserstoff enthält, beinhaltet.
5. Verfahren nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß der Diffusions­ schritt umfaßt:
einen Reduktionsschritt, bei dem die Siliciumoxid­ schicht einer Reduktionsatmosphäre zur Reduktion eines Teils der Störstoffe ausgesetzt wird, um diesen Teil der Stör­ stoffe in einen schwierig zu diffundierenden Zustand zu bringen,
einen ersten Diffusionsschritt, bei dem die Störstof­ fe in die Halbleiterschicht diffundiert werden,
einen Oxidationsschritt, bei dem die Siliciumoxid­ schicht einer Oxidationsatmosphäre zum Oxidieren des genannten Teils der Störstoffe ausgesetzt wird, damit dieser Teil der Stör­ stoffe in einen leicht zu diffundierenden Zustand zurückge­ bracht wird, und
einen zweiten Diffusionsschritt zum Diffundieren der Störstoffe in die Halbleiterschicht.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem eine mehrere Arten von Störstoffen enthaltende Silici­ umoxidschicht gebildet wird, dadurch gekennzeichnet, daß der Oxi­ dationsschritt zum Oxidieren einer speziellen Art der Stör­ stoffe in der Siliciumoxidschicht und/oder der Reduktions­ schritt zum Reduzieren der speziellen Art der Störstoffe in der Siliciumoxidschicht durch Steuern der Diffusionsatmo­ sphäre dient.
7. Verfahren nach Anspruch 6, bei dem das Bilden der Störstoffquelle umfaßt: Ausbilden einer Siliciumoxid­ schicht, die eine erste und eine zweite Art von Störstoffen enthält, dadurch gekennzeichnet, daß der Diffusionsschritt umfaßt:
einen Reduktionsschritt, bei dem die Siliciumoxid­ schicht einer reduzierenden Atmosphäre ausgesetzt wird und die erste Art der Störstoffe reduziert wird, um die erste Art von Störstoffen in einen schwierig zu diffundierenden Zustand zu bringen,
einen ersten Diffusionsschritt zum Diffundieren von sich von der ersten Art der Störstoffe unterscheidenden Störstoffen in die Halbleiterschicht,
einen Oxidationsschritt, bei dem die Siliciumoxid­ schicht einer oxidierenden Atmosphäre ausgesetzt wird, um die erste Art von Störstoffen in der Siliciumoxidschicht zu oxidieren und die erste Art von Störstoffen in einen für die Diffusion einfachen Zustand zurückzubringen, und
einen zweiten Diffusionsschritt zum Diffundieren der ersten und der zweiten Art von Störstoffen in die Halblei­ terschicht hinein.
8. Verfahren nach Anspruch 7, dadurch gekenn­ zeichnet, daß der Reduktionsschritt und der erste Diffusionsschritt gleichzeitig durchgeführte Schritte sind, bei denen das Erwärmen der Siliciumoxidschicht in einer re­ duzierenden Atmosphäre auf eine vorbestimmte Temperatur zum Reduzieren der ersten Art von Störstoffen und das Diffun­ dieren von Störstoffen, die sich von der ersten Art von Störstoffen unterscheiden, gleichzeitig durchgeführt wer­ den.
9. Verfahren nach Anspruch 7 und 8, dadurch ge­ kennzeichnet, daß die erste Art von Störstof­ fen Arsen As und die zweite Art von Störstoffen Bor B ist.
10. Verfahren nach Anspruch 7 und 8, dadurch ge­ kennzeichnet, daß die erste Art von Störstof­ fen Antimon Sb und die zweite Art von Störstoffen Phos­ phor P ist.
11. Verfahren nach Anspruch 1, gekenn­ zeichnet durch folgende Schritte:
in einem ersten Schritt wird eine mindestens eine er­ ste Art von Störstoffen enthaltende Siliciumoxidschicht auf der Oberfläche der Halbleiterschicht gebildet,
in einem zweiten Schritt wird eine mindestens eine zweite Art von Störstoffen enthaltende zweite Siliciumoxid­ schicht auf der ersten Siliciumoxidschicht gebildet,
die Störstoffe aus der ersten und der zweiten Silici­ umoxidschicht werden in der Diffusionsatmosphäre in die Halbleiterschicht hinein diffundiert,
wobei der Diffusionsschritt umfaßt:
den Reduktionsschritt, bei dem die Siliciumoxid­ schicht einer reduzierenden Atmosphäre ausgesetzt wird und die erste Art von Störstoffen reduziert wird, um die ersten Störstoffe in einen schwierig zu diffundierenden Zustand zu bringen,
einen ersten Diffusionsschritt, bei dem sich von der ersten Art unterscheidende Störstoffe in die Halbleiter­ schicht eindiffundiert werden,
den Oxidationsschritt, bei dem die Siliciumoxid­ schicht zum Oxidieren der ersten Art von Störstoffen in der Siliciumoxidschicht einer oxidierenden Atmosphäre ausge­ setzt wird, um die erste Art von Störstoffen in einen leicht zu diffundierenden Zustand zurückzubringen, und
einen zweiten Diffusionsschritt, bei dem die erste und die zweite Art von Störstoffen in die Halbleiterschicht diffundiert werden.
12. Verfahren nach Anspruch 11, dadurch gekenn­ zeichnet, daß die erste Art von Störstoffen Arsen As und die zweite Art von Störstoffen Bor B ist.
13. Verfahren nach Anspruch 11, dadurch ge­ kennzeichnet, daß die erste Art von Störstof­ fen Antimon Sb und die zweite Art von Störstoffen Phos­ phor P ist.
14. Anwendung des Verfahrens nach Anspruch 7 auf die Herstellung eines MOS-Transistors, dadurch gekenn­ zeichnet, daß eine Gateelektrode auf der Oberflä­ che des Halbleiters gebildet wird, bevor die Störstoffquel­ le gebildet wird, und daß das Bilden der Störstoffquelle die Bildung einer Siliciumoxidschicht umfaßt, welche eine erste und eine zweite Art von Störstoffen desselben Lei­ tungstyps enthält, so daß die Siliciumoxidschicht in Berüh­ rung steht mit einer Zone, innerhalb der eine Source-Drain- Zone auszubilden ist, und daß der Diffusionsschritt umfaßt:
Ausbilden einer Störstoffdiffusionsschicht, die eine erste Diffusionsschicht mit einer ersten und einer zweiten Art von Störstoffen in hoher Dichte, und eine zweite Dif­ fusionsschicht desselben Leitungstyps um die erste Dif­ fusionsschicht herum mit dem ersten Typ von Störstoffen in geringer Dichte enthält, wobei die Störstoffdiffusions­ schicht als Source-Drain-Zone dient.
15. Anwendung des Verfahrens nach Anspruch 11 bei der Ausbildung einer Grabenkondensatorstruktur, gekenn­ zeichnet durch folgende Schritte:
Bilden eines Grabens oder einer Nut in der Oberfläche des Halbleitersubstrats,
Ausbilden eines Speicherknotens durch den ersten und den zweiten Schritt der Störstoffquellen-Bildung und durch den Diffusionsschritt,
Bilden einer Kondensator-Isolierschicht auf dem Spei­ cherknoten,
Bilden einer Plattenelektrode auf der Kondensator- Isolierschicht,
wobei das erste Bilden einer Störstoffquelle umfaßt:
Bilden einer ersten Siliciumoxidschicht an der Innenwand der Nut, wobei die erste Siliciumoxidschicht mindestens ei­ ne erste Art von Störstoffen enthält, und wobei das zweite Bilden einer zweiten Störstoffquelle umfaßt: Ausbilden ei­ ner zweiten Siliciumoxidschicht, die mindestens eine zweite Art von Störstoffen enthält, auf der ersten Siliciumoxid­ schicht, und
wobei der Diffusionsschritt umfaßt:
einen Reduktionsschritt, bei dem die erste Silicium­ oxidschicht einer reduzierenden Atmosphäre ausgesetzt wird, um die erste Art von Störstoffen in der ersten Silicium­ oxidschicht zu reduzieren und die erste Art von Störstoffen in einen schwierig zu diffundierenden Zustand zu bringen,
einen ersten Diffusionsschritt, bei dem sich von der ersten Art von Störstoffen unterscheidende Störstoffe in die Halbleiterschicht eindiffundiert werden,
einen Oxidationsschritt, bei dem die erste Silicium­ oxidschicht einer oxidierenden Atmosphäre ausgesetzt wird, um den ersten Störstoff in der ersten Siliciumoxidschicht zu oxidieren und die erste Art von Störstoffen in einen leicht zu diffundierenden Zustand zurückzubringen, und
einen zweiten Diffusionsschritt zum Diffundieren des ersten und des zweiten Störstoffs in die Halbleiterschicht hinein,
so daß ein Graben-Kondensator-Speicherknoten gebildet wird, der eine erste Diffusionsschicht des einen Leitungs­ typs an der Innenwand der Nut aufweist, welche die erste Art von Störstoffen in einer hohen Dichte enthält, und der eine zweite Diffusionsschicht um die erste Diffusions­ schicht herum aufweist, wobei die zweite Diffusionsschicht den zu der ersten Diffusionsschicht entgegengesetzten Lei­ tungstyp aufweist und die zweite Art von Störstoffen ent­ hält.
DE4013929A 1989-05-02 1990-04-30 Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens Expired - Fee Related DE4013929C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11302489 1989-05-02
JP01202883A JP3077760B2 (ja) 1989-08-07 1989-08-07 固相拡散方法
JP1-320654A JP3029267B2 (ja) 1989-05-02 1989-12-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE4013929A1 DE4013929A1 (de) 1990-11-08
DE4013929C2 true DE4013929C2 (de) 1995-12-07

Family

ID=27312404

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4013929A Expired - Fee Related DE4013929C2 (de) 1989-05-02 1990-04-30 Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens

Country Status (2)

Country Link
US (1) US5173440A (de)
DE (1) DE4013929C2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131436B2 (ja) * 1990-02-26 2001-01-31 株式会社東芝 半導体装置の製造方法
US5648282A (en) * 1992-06-26 1997-07-15 Matsushita Electronics Corporation Autodoping prevention and oxide layer formation apparatus
US5273913A (en) * 1992-07-07 1993-12-28 International Business Machines Corporation High performance lateral PNP transistor with buried base contact
US5468672A (en) * 1993-06-29 1995-11-21 Raytheon Company Thin film resistor and method of fabrication
US5451809A (en) * 1994-09-07 1995-09-19 Kabushiki Kaisha Toshiba Smooth surface doped silicon film formation
US5976939A (en) * 1995-07-03 1999-11-02 Intel Corporation Low damage doping technique for self-aligned source and drain regions
US5573962A (en) * 1995-12-15 1996-11-12 Vanguard International Semiconductor Corporation Low cycle time CMOS process
JP3165071B2 (ja) * 1997-05-09 2001-05-14 日本電気株式会社 半導体基板及びその製造方法
US6057216A (en) * 1997-12-09 2000-05-02 International Business Machines Corporation Low temperature diffusion process for dopant concentration enhancement
US6107135A (en) * 1998-02-11 2000-08-22 Kabushiki Kaisha Toshiba Method of making a semiconductor memory device having a buried plate electrode
US6406545B2 (en) 1999-07-27 2002-06-18 Kabushiki Kaisha Toshiba Semiconductor workpiece processing apparatus and method
JP2003218241A (ja) * 2002-01-23 2003-07-31 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法、並びに半導体製造装置
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication
US10141190B2 (en) 2016-09-19 2018-11-27 Toshiba Memory Corporation Manufacturing method of a semiconductor device
JP6810578B2 (ja) * 2016-11-18 2021-01-06 株式会社Screenホールディングス ドーパント導入方法および熱処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614829A (en) * 1969-12-08 1971-10-26 Gen Electric Method of forming high stability self-registered field effect transistors
DE2007752B2 (de) * 1970-02-19 1978-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von dotiertem Halbleitermaterial
US3832247A (en) * 1973-06-22 1974-08-27 Motorola Inc Process for manufacturing integrated circuits
FR2246066B1 (de) * 1973-09-17 1976-12-31 Ibm
JPS5853500B2 (ja) * 1976-06-17 1983-11-29 松下電子工業株式会社 不純物拡散方法
US4152286A (en) * 1977-09-13 1979-05-01 Texas Instruments Incorporated Composition and method for forming a doped oxide film
US4236948A (en) * 1979-03-09 1980-12-02 Demetron Gesellschaft Fur Elektronik Werkstoffe Mbh Process for doping semiconductor crystals
JPS56164537A (en) * 1980-05-22 1981-12-17 Toshiba Corp Manufacture of semiconductor device
US4433008A (en) * 1982-05-11 1984-02-21 Rca Corporation Doped-oxide diffusion of phosphorus using borophosphosilicate glass
US4597824A (en) * 1983-11-11 1986-07-01 Kabushiki Kaisha Toshiba Method of producing semiconductor device
US4549914A (en) * 1984-04-09 1985-10-29 At&T Bell Laboratories Integrated circuit contact technique
US4676847A (en) * 1985-01-25 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Controlled boron doping of silicon
US4889492A (en) * 1986-05-07 1989-12-26 Motorola, Inc. High capacitance trench capacitor and well extension process
US4755486A (en) * 1986-12-11 1988-07-05 Siemens Aktiengesellschaft Method of producing a defined arsenic doping in silicon semiconductor substrates

Also Published As

Publication number Publication date
US5173440A (en) 1992-12-22
DE4013929A1 (de) 1990-11-08

Similar Documents

Publication Publication Date Title
DE3841588C2 (de)
DE2818090C2 (de)
DE4013929C2 (de) Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens
DE19620022C2 (de) Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3311635C2 (de)
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2933849C2 (de)
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
DE2615754C2 (de)
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE68917434T2 (de) Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung.
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE69420791T2 (de) Dünnfilm-Halbleiteranordnung für Anzeigetafel mit aktiver Matrix und Verfahren zur Herstellung
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE10058031B4 (de) Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE3301479C2 (de) Verfahren zum Herstellen eines Halbleiterelementes
EP0002797A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit aktiven Bauelementen und Widerstandsgebieten
DE3280420T2 (de) Verfahren zum herstellen eines mos-transistors auf einem substrat.
DE10240449A1 (de) Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird
DE10234734A1 (de) Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: KRAMER - BARSKE - SCHMIDTCHEN, 81245 MUENCHEN

8339 Ceased/non-payment of the annual fee