DE4003389C2 - - Google Patents
Info
- Publication number
- DE4003389C2 DE4003389C2 DE4003389A DE4003389A DE4003389C2 DE 4003389 C2 DE4003389 C2 DE 4003389C2 DE 4003389 A DE4003389 A DE 4003389A DE 4003389 A DE4003389 A DE 4003389A DE 4003389 C2 DE4003389 C2 DE 4003389C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- electrode
- substrate
- igbt
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft einen Horizontal-Leitfähigkeits
änderungs-MOSFET, der in Form eines MOSFET Kanalstroms
einen horizontalen Basisstrom für einen Bipolartransistor
liefert. Die Erfindung betrifft ferner ein Verfahren zur
Steuerung eines solchen MOSFET.
Leitfähigkeitsänderungs-MOSFETs werden auch Bipolartransis
toren mit isoliertem Gate genannt und mit der Abkürzung
IGBT bezeichnet, die nachfolgend verwendet werden soll.
IGBTs sind spannungsgesteuerte bipolare Elemente, die als
Vertikalelemente und in der letzten Zeit auch als Horizon
talelemente entwickelt wurden. Bei Vertikal-IGBTs fließt
der Strom zwischen den beiden Seiten des Halbleitersub
strats. Bei Horizontal-IGBTs wird nur eine Fläche des Halb
leitersubstrats verwendet, was den Einbau des Substrats und
die Herstellung von Kontakten zwischen integrierten Schal
tungen auf demselben Substrat vereinfacht.
Fig. 2 zeigt einen herkömmlichen N-Kanal Horizontal-IGBT,
bei dem eine P++ Zone 3 und eine angrenzende N⁺ Zone 4 an
der Oberfläche einer P Wanne 2 auf einer Seite eines N⁻
Substrats 1 ausgebildet sind. Eine Sourceelektrode 5, die
mit einem Sourceanschluß S verbunden ist, steht mit beiden
Zonen in Kontakt, und eine Gateelektrode 7 aus polykristal
linem Silicium erstreckt sich über die Fläche zwischen der
Sourcezone 4 und einem Teil des N⁻Substrats 1. Die Gate
elektrode 7 befindet sich auf einem Gateoxidfilm 6 und ist
mit einem Gateanschluß G verbunden. In einem Abstand von
der P Wanne 2 ist eine N⁺ Pufferzone 9 ausgebildet, die
eine P⁺ Drainzone 8 umgibt. Die P⁺ Zone 8 wird von einer
Drainelektrode 10 kontaktiert, die mit einem Drainanschluß
D verbunden ist. Bei dieser Art von IGBT bildet sich bei
Anlegen einer Spannung an die Gateelektrode 7 durch Inver
sion der Oberflächenladung der P Wanne 2 unter der Gate
elektrode 7 ein N Kanal aus, aufgrund dessen Elektronen von
der N⁺ Sourcezone 4 zum N⁻ Substrat 1 gelangen. Als Reak
tion darauf wandern zur Neutralisierung auf der Drainseite
Löcher von der P⁺ Zone 8 durch die N⁺ Pufferzone 9 zum N⁻
Substrat 1. Als Ergebnis tritt eine Ansammlung von Löchern
in dem N⁻ Substrat 1 auf, was die Leitfähigkeitsänderung
bewirkt.
Fig. 3 zeigt das Bändermodell und gibt wieder, auf welchem
Weg ein positiver Ladungsträger 31 von der P⁺ Zone 8 durch
die N⁺ Pufferzone 9 zum N⁻ Substrat 1 gelangt. Herkömmli
cherweise wird, wenn sich positive Ladungsträger von der P⁺
Drainzone 8 zur N⁺ Pufferzone 9 bewegen, die Potentialsper
re durch Änderung des spezifischen Widerstandes der N⁺ Puf
ferzone 9, das heißt durch Änderung des Fermi-Niveaus ge
steuert. In der Praxis wird die Potentialsperre durch Er
höhen des spezifischen Widerstandes der N⁺ Pufferzone ge
senkt und durch Verringerung des spezifischen Widerstandes
erhöht.
IGBTs werden gewöhnlich als Schaltelemente eingesetzt, bei
denen im Einschaltzustand eine möglichst weitgehende Leit
fähigkeitsänderung erforderlich ist. Der Einschaltwider
stand soll so niedrig wie möglich sein. Auf der anderen
Seite soll der Übergang vom Einschaltzustand zum Sperrzu
stand möglichst schnell erfolgen, das heißt eine kurze
Schaltzeit ist erwünscht. Man hat versucht, diese Anfor
derungen unter Berücksichtigung des spezifischen Widerstan
des und der Dicke der N⁺ Pufferzone 9 und durch Einführen
eines Lebensdauerkillers zu erfüllen. In der Praxis erhält
man optimale Werte durch Einstellen sowohl des Grads der
erzeugten Leitfähigkeitsänderung als auch durch Verrin
gerung der Ladungsträger durch Lebensdauerkiller.
Wie oben erläutert, verhindert die N⁺ Pufferzone 9 nicht
nur einfach eine Erhöhung des Einschaltwiderstands durch
Verhinderung einer weiteren Ausdehnung der Verarmungs
schicht verbunden mit einer Erhöhung der Stehspannung,
sondern spielt auch eine wichtige Rolle beim Schalten des
IGBT. Die Störstellenkonzentrationen und die Dicke der N⁺
Pufferzone sind jedoch unabhängig von der Rolle der Puffer
zone vorgegeben. Wenn ein Lebensdauerkiller im großen Aus
maß eingesetzt wird, verkürzt dies die Schaltzeit, erhöht
aber den Einschaltwiderstand. Wird mit einem Lebensdauer
killer sparsam umgegangen, wird die Schaltzeit länger, der
Einschaltwiderstand aber geringer. Die Verringerung der
Schaltzeit einerseits und des Spannungsabfalls im Ein
schaltzustand andererseits stellen daher sich widerspre
chende Anforderungen dar.
Aus der Druckschrift "IEEE Electron Device Letters", Band
EDL-7, Nr. 2, Februar 1986, ist ein N-Kanal Horizontal-IGBT
bekannt, der sich von dem in Fig. 2 dargestellten und oben
erläuterten nur dadurch unterscheidet, daß er die P++ Zone
3 nicht aufweist. Die genannte Druckschrift befaßt sich mit
einer Lösung des bei einem solchen IGBT auftretenden, sogenannten
"Latch-Up" Problems, das von einem parasitären Thyristor
herrührt, der unter Zugrundelegung der Bezugszahlen
von Fig. 2 von der P-N-P-N-Folge 8, 9/1, 2, 4 gebildet
wird. Dieser parasitäre Thyristor kann in einen Zustand gelangen,
wo der IGBT über das Gate nicht mehr steuerbar ist,
möglicherweise sogar zerstört wird.
Aufgabe der vorliegenden Erfindung ist es, einen IGBT sowie
ein Steuerverfahren für diesen zu schaffen, mit denen der
obige Widerspruch aufgelöst wird, so daß durch weitestge
hende Leitfähigkeitsänderung im Einschaltzustand ein ge
ringer Einschaltwiderstand und durch schnelle Aufhebung der
Leitfähigkeitsänderung beim Abschalten der Spannung eine
kurze Schaltzeit erzielt werden.
Diese Aufgabe wird erfindungsgemäß durch einen Horizontal-
Leitfähigkeitsänderungs-MOSFET gemäß Patentanspruch bzw.
ein Steuerverfahren gemäß den Patentansprüchen 2 und 3 ge
löst.
Bei diesem IGBT wird im Einschaltzustand über die Drain
elektrode und die andere Elektrode einer Spannung in Durch
laßrichtung an den PN-Übergang zwischen der zweiten Zone
und der fünften Zone angelegt. Während des Schaltvorgangs
vom Leitungszustand in den Sperrzustand wird eine Spannung
in Sperrichtung an diesen PN-Übergang angelegt.
Mit der in der zweiten Zone vorgesehenen zusätzlichen Elek
trode kann eine Gleichspannung gewünschter Polarität zwi
schen der fünften Zone, der Drainzone, und der zweiten Zo
ne, der Pufferzone, angelegt werden. Dies hilft, die Po
tentialsperre des PN-Übergangs zwischen den beiden Zonen zu
steuern. Die Injektion von Löchern entsprechend dem Ein
schaltzustand, erlaubt auf einfache Weise eine ausgeprägte
Leitfähigkeitsänderung. Die Injektion von Löchern und die
Ableitung von Elektronen kann gesteuert werden, um den
Schaltvorgang vom Einschaltzustand zum Ausschaltzustand und
damit die Leitfähigkeitsänderung schnell zu machen.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend an
hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Schnittansicht einer Ausführungsform eines Ho
rizontal-IGBT gemäß der Erfindung,
Fig. 2 eine Schnittansicht eines herkömmlichen Horizontal-
IGBT,
Fig. 3 das Bändermodell für den herkömmlichen IGBT und
Fig. 4(a) und (b) Bändermodelle für den erfindungsge
mäßen IGBT.
Fig. 1 zeigt eine Ausführungsform eines N-Kanal Horizontal-
IGBT. Der Aufbau der Schichten oder Zonen im Substrat 1 ist
der gleiche wie bei dem in Fig. 2 gezeigten herkömmlichen
IGBT. Die P Wanne 2 (erste Zone), die eine Oberflächenstör
stellenkonzentration von 5×1016 cm-3 aufweist und von
deren Oberfläche in einer Breite von 40 bis 50 µm diffun
diert ist, sowie die N⁺ Pufferzone 9 (zweite Zone) mit ei
ner Oberflächenstörstellenkonzentration von 1018 cm-3, die
von der Oberfläche in einer Breite von 50 bis 100 µm dif
fundiert ist, sind in dem N⁻ Substrat 1 im Abstand d von
einander ausgebildet. Das Substrat hat einen spezifischen
Widerstand von 50 bis 100 Ωcm. In der P Wanne 2 sind die
P++ Kontaktzone 3 (dritte Zone) mit einer Oberflächenstör
stellenkonzentration von 1017 cm-3 oder mehr und einer
Oberflächenstörstellendiffusionstiefe von 4 bis 5 µm sowie
die N⁺ Sourcezone 4 (vierte Zone) mit einer Oberflächen
störstellenkonzentration von etwa 1018 cm-3 mit einer Tiefe
von 1 µm oder weniger ausgebildet. In der N⁺ Pufferzone 9
ist eine P⁺ Drainzone 8 (fünfte Zone) mit einer Oberflä
chenstörstellenkonzentration von etwa 1019 cm-3, einer
Tiefe von 4 bis 5 µm und einer Breite von der Oberfläche
von 20 bis 30 µm ausgebildet. Auf der Fläche zwischen der
N⁺ Sourcezone 4 und dem N⁻Substrat 1, die zur Oberfläche
freiliegt, befindet sich auf einem 0,1 µm dicken Gateoxid
film 6 die Gateelektrode 7 aus polykristallinem Silicium
mit einer Dicke von 1 µm und einer Störstellenkonzentration
von 1017 cm-3.
Die Sourceelektrode 5 kontaktiert die P++ Zone 3 und die N⁺
Zone 4 und schließt beide Zonen kurz. Die Drainelektrode 10
kontaktiert die P⁺ Drainzone 8. Erfindungsgemäß ist eine
weitere Elektrode 11 vorgesehen, die die N⁺ Pufferzone 9
kontaktiert. Alle Elektroden bestehen aus Al oder Mo, und
die Sourceelektrode 4 ist mit dem Sourceanschluß S verbunden. Die
Gateelektrode 7 ist mit dem Gateanschluß G verbunden, und
die Drainelektrode 10 mit dem Drainanschluß D. Eine Gleich
stromquelle 21 (oder 22) ist zwischen den Drainanschluß D
und die Elektrode 11 geschaltet.
Nachfolgend soll das Verfahren zur Steuerung dieses IGBT
geschrieben werden.
Es ist hilfreich, in dem IGBT eine Potentialsperre zu re
alisieren, wie sie aus Fig. 4(a) hervorgeht, wobei eine
Spannung von 600 Volt zwischen Drain und Source angelegt
wird, so daß im Einschaltzustand eine maximale Leitfähig
keitsänderung hervorgerufen wird. Dies erreicht man durch
Anlegen von einigen Volt oder einigen 10 Volt in Durch
laßrichtung an den PN-Übergang zwischen der N⁺ Pufferzone 9
und der P⁺ Drainzone 8 unter Verwendung der Gleichstrom
quelle 21. Dies erleichtert die Injektion positiver La
dungsträger 31 von der P⁺ Drainzone 8 zum N⁻ Substrat 1 so
wie die Ableitung von Elektronen 32 von dem N⁻ Substrat 1
zur P⁺ Drainzone 8, so daß eine große Leitfähigkeitsände
rung auftritt. Als Folge davon wird die Einschaltspannung
sinken. Zum Abschalten vom Einschaltzustand in den Aus
schaltzustand ist es dagegen hilfreich, eine Potential
sperre, wie sie in Fig. 4(b) gezeigt ist, zu realisieren.
Dies ist möglich durch Anlegen von einigen Volt oder eini
gen 10 Volt in Sperrichtung an den PN-Übergang zwischen der
N⁺ Pufferzone 9 und der P⁺ Drainzone 8 unter Verwendung der
Gleichstromquelle 22. Dies beschränkt nicht nur in starkem
Ausmaß die Injektion der positiven Ladungsträger 31 von der
P⁺ Drainzone 8 zum N⁻ Substrat 1, sondern auch die Ablei
tung von Elektronen 32 von dem Substrat 1 zur Drainzone 8.
Dies wiederum verkürzt die Schaltzeit merklich. Werden bei
spielsweise die Gleichstromquellen 21 und 22 synchron mit
dem Schalten des IGBT so angeschlossen, daß die Gleich
stromquelle 21 verbunden ist, wenn der IGBT eingeschaltet
ist und Gleichstromquelle 22, wenn er ausgeschaltet wird,
können die Schaltverluste beim Schalten des IGBT bei unver
änderter Einschaltspannung auf die Hälfte reduziert werden.
Es ist aber auch möglich, nur eine Stromquelle (21 oder 22)
anzuschließen, und so die Wirkung von einer Stromquelle zu
erzielen.
Voranstehend wurde eine beispielhafte Ausführungsform des
N-Kanal Horizontal-IGBT beschrieben. Eine ähnliche Ausfüh
rungsform kann auch für P Kanal IGBTs realisiert werden,
bei denen der Leitungstyp der einzelnen Zonen umgekehrt
ist. In diesem Fall muß auch die Polarität der Gleichspan
nung, die zwischen die Drainelektrode 10 und die Elektrode
11 angelegt wird, sowohl im Einschaltzustand als auch wäh
rend des Ausschaltens umgekehrt werden.
Bei dem beschriebenen Horizontal-IGBT gemäß der Erfindung
wird die Potentialsperre durch Anordnen einer Elektrode an
der Pufferzone gesteuert, die bei bekannten Vertikal-IGBTs
als so dünne Schicht ausgebildet war, daß das Abziehen der
Elektrode unmöglich war, und zwar durch Anlegen einer Span
nung in Durchlaßrichtung oder in Sperrichtung an den PN-
Übergang von Drainzone und Pufferzone. Die Erfindung er
leichtert die Ladungsträgerinjektion im Einschaltzustand
und hilft, die Einschaltspannung zu verringern. Sie ver
kürzt die Schaltzeit durch Steuerung der Injektion von
Ladungsträgern der einen Art und Ableitung der Ladungsträ
ger der anderen Art während des Schaltens vom Einschalt- in
den Ausschaltzustand. Diese Wirkungen können im gewünschten
Maß durch Änderung der angelegten Spannung beeinflußt wer
den. Mit der Erfindung lassen sich erforderliche Kennwerte
eines IGBT sehr viel leichter erzielen als durch besondere
Justierungen des Widerstands der Pufferzone oder des Aus
maßes, in dem Lebensdauerkiller eingesetzt werden.
Claims (3)
1. Horizontal-Leitfähigkeitsänderungs-MOSFET, umfas
send in einem Substrat (1) eines ersten Leitungstyps mit
niedriger Störstellenkonzentration selektiv ausgebildet
eine erste Zone (2) des zweiten Leitungstyps und von die
ser beabstandet eine zweite Zone (9) des ersten Leitungs
typs, eine dritte Zone (3) des zweiten Leitungstyps mit ho
her Störstellenkonzentration und eine vierte Zone (4) des
ersten Leitungstyps mit hoher Störstellenkonzentration, die
selektiv an der Oberfläche der ersten Zone (2) ausgebildet
sind und durch eine Sourceelektrode (5) kurzgeschlossen
sind, eine Gateelektrode (7), die unter Zwischenlage eines
Gateoxidfilms (6) auf der Oberfläche der ersten Zone (2)
zwischen der vierten Zone (4) und einer Substratzone ausge
bildet ist, und eine fünfte Zone (8) des zweiten Leitungs
typs mit hoher Störstellenkonzentration, die selektiv in
der zweiten Zone (9) ausgebildet und mit einer Drainelek
trode (10) verbunden ist,
dadurch gekennzeichnet, daß eine
weitere Elektrode (11) mit der zweiten Zone (9) kontaktiert
ist.
2. Verfahren zur Steuerung eines Horizontal-Leit
fähigkeitsänderungs-MOSFETs nach Anspruch 1, dadurch ge
kennzeichnet, daß im Einschaltzustand über die
Drainelektrode (10) und die weitere Elektrode (11) eine
Spannung in Durchlaßrichtung an den PN-Übergang zwischen
der zweiten Zone (9) und der fünften Zone (8) angelegt
wird.
3. Verfahren zur Steuerung eines Horizontal-Leit
fähigkeitsänderungs-MOSFETs nach Anspruch 1, dadurch ge
kennzeichnet, daß zum Schalten vom Einschalt
zustand in den Ausschaltzustand über die Drainelektrode
(10) und die weitere Elektroden (11) eine Spannung in
Sperrichtung an den PN-Übergang zwischen der zweiten Zone
(9) und der fünften Zone (8) angelegt wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026944A JPH0812920B2 (ja) | 1989-02-06 | 1989-02-06 | 横型伝導度変調型mosfetおよびその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4003389A1 DE4003389A1 (de) | 1990-08-16 |
| DE4003389C2 true DE4003389C2 (de) | 1992-12-17 |
Family
ID=12207265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4003389A Granted DE4003389A1 (de) | 1989-02-06 | 1990-02-05 | Horizontal-leitfaehigkeitsaenderungs-mosfet und verfahren zu seiner steuerung |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0812920B2 (de) |
| DE (1) | DE4003389A1 (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0122103B1 (ko) * | 1994-05-07 | 1997-11-26 | 김광호 | 반도체 메모리 장치의 퓨즈 소자 |
| DE102005019157A1 (de) | 2005-04-25 | 2006-10-26 | Robert Bosch Gmbh | Anordnung von MOSFETs zur Steuerung von demselben |
| JP5745650B2 (ja) * | 2011-12-15 | 2015-07-08 | 株式会社日立製作所 | 半導体装置および電力変換装置 |
-
1989
- 1989-02-06 JP JP1026944A patent/JPH0812920B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-05 DE DE4003389A patent/DE4003389A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE4003389A1 (de) | 1990-08-16 |
| JPH0812920B2 (ja) | 1996-02-07 |
| JPH02206172A (ja) | 1990-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
| DE4013643C2 (de) | Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
| DE69034157T2 (de) | Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung | |
| DE3689680T2 (de) | Mittels Steuerelektrode abschaltbarer Thyristor mit unabhängigen Zünd-/Lösch-Kontrolltransistoren. | |
| DE2706623C2 (de) | ||
| DE4111046C2 (de) | MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht | |
| DE3145230A1 (de) | "halbleiteranordnung" | |
| DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
| DE69017348T2 (de) | Thyristor und Verfahren zu dessen Herstellung. | |
| EP0043009A2 (de) | Steuerbarer Halbleiterschalter | |
| DE2903534A1 (de) | Feldeffekttransistor | |
| DE3806164A1 (de) | Halbleiterbauelement mit hoher durchbruchspannung | |
| DE3018468A1 (de) | Thyristor mit steuerbaren emitterkurzschluessen und verfahren zu seinem betrieb | |
| DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
| DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE3924902A1 (de) | Verfahren zur herstellung einer metall-oxid-halbleitervorrichtung | |
| DE4039012C2 (de) | Mos-Halbleiterbauelement | |
| DE3785483T2 (de) | Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren. | |
| DE3905434C2 (de) | Bipolare Halbleiterschalteinrichtung und Verfahren zu ihrer Herstellung | |
| DE19744678A1 (de) | Thyristor mit isoliertem Gate | |
| DE4207569A1 (de) | Steuerbarer thyristor mit isoliertem gate und verfahren zu seiner herstellung | |
| DE4310606C2 (de) | GTO-Thyristoren | |
| DE4304273C2 (de) | Schalt-Bauelement | |
| DE2320563A1 (de) | Vierschichttriode | |
| WO1998012749A2 (de) | Emittergesteuerter thyristor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFELFING |
|
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |